JP3337491B2 - 超音波診断装置 - Google Patents
超音波診断装置Info
- Publication number
- JP3337491B2 JP3337491B2 JP11265692A JP11265692A JP3337491B2 JP 3337491 B2 JP3337491 B2 JP 3337491B2 JP 11265692 A JP11265692 A JP 11265692A JP 11265692 A JP11265692 A JP 11265692A JP 3337491 B2 JP3337491 B2 JP 3337491B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- probe
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、所定の計測深度の各点
に連続的にフォーカスさせる超音波診断装置の受波整相
回路などにおける遅延時間制御に好適な可変遅延回路及
びこれを用いた超音波診断装置に関するものである。
に連続的にフォーカスさせる超音波診断装置の受波整相
回路などにおける遅延時間制御に好適な可変遅延回路及
びこれを用いた超音波診断装置に関するものである。
【０００２】
【従来の技術】所定の計測深度の各点に連続的にフォー
カスさせる超音波診断装置の受波整相回路における可変
遅延回路としては、インダクタンスＬとキャパシタンス
ＣとからなるＬＣ遅延線を複数段縦続接続すると共に各
段入，出力部からタップを導出し、各タップ出力を切換
器により切り換えるように構成したものがある。
カスさせる超音波診断装置の受波整相回路における可変
遅延回路としては、インダクタンスＬとキャパシタンス
ＣとからなるＬＣ遅延線を複数段縦続接続すると共に各
段入，出力部からタップを導出し、各タップ出力を切換
器により切り換えるように構成したものがある。
【０００３】
【発明が解決しようとする課題】しかしこの構成では、
タップ出力切換時に発生する雑音が信号に混入し、アー
チファクトを生じさせるため実用的でない。そこで、可
変容量ダイオードと抵抗からなる可変遅延素子を用いた
ものが出現した。
タップ出力切換時に発生する雑音が信号に混入し、アー
チファクトを生じさせるため実用的でない。そこで、可
変容量ダイオードと抵抗からなる可変遅延素子を用いた
ものが出現した。
【０００４】このような可変遅延素子の説明に先立ち、
まずＲＣ遅延素子の原理を図６を参照して説明する。図
６において、２１は理想演算増幅器で、利得は１であ
る。また、２２は利得−１の理想演算増幅器である。図
示するように、理想演算増幅器２１には抵抗が、理想演
算増幅器２２にはコンデンサが、各々直列接続され、そ
れらが並列接続されてなる。
まずＲＣ遅延素子の原理を図６を参照して説明する。図
６において、２１は理想演算増幅器で、利得は１であ
る。また、２２は利得−１の理想演算増幅器である。図
示するように、理想演算増幅器２１には抵抗が、理想演
算増幅器２２にはコンデンサが、各々直列接続され、そ
れらが並列接続されてなる。
【０００５】この回路網の伝達関数は次式（１）で表わ
される。
される。
【０００６】 Ｅout／Ｅin ＝ｓＣＲ／（１＋ｓＣＲ） …（１） ここで、ｓ＝ｊω，ｊ2＝−１である。
【０００７】また、この（１）式より遅延時間Ｔを求め
ると次式（２）となる。
ると次式（２）となる。
【０００８】 Ｔ＝２ＲＣ／（１＋ω2Ｒ2Ｃ2） …（２） すなわち、角周波数ωが１／ＣＲより充分小さいときの
遅延時間は２ＲＣとなり、抵抗値若しくは容量値を変化
させることにより可変遅延が可能となる。現実的には電
気信号で容量値の変化する可変容量ダイオードを使用
し、可変遅延を可能とする。
遅延時間は２ＲＣとなり、抵抗値若しくは容量値を変化
させることにより可変遅延が可能となる。現実的には電
気信号で容量値の変化する可変容量ダイオードを使用
し、可変遅延を可能とする。
【０００９】図７は、上記可変遅延の制御をトランジス
タで実現した回路で、特開昭６２−１３７０４３号公報
に開示されている。しかし、この回路構成では、トラン
ジスタＴＲ１による信号の減衰をこの回路の中だけで補
正する方法がない。
タで実現した回路で、特開昭６２−１３７０４３号公報
に開示されている。しかし、この回路構成では、トラン
ジスタＴＲ１による信号の減衰をこの回路の中だけで補
正する方法がない。
【００１０】これに対しては、図８に示すように、抵抗
Ｒと可変容量ダイオードＶＣの接続位置を入れ替え、抵
抗Ｒを調整することにより信号の減衰の補正が可能にな
る。同様の回路は、Ａ．Ｂ．ウィリアムズ著「電子フィ
ルタ回路設計ハンドブック」マグロウヒル（Arthur B.W
illiams "ELECTRONIC FILTER DESIGN HANDBOOK"McGraw-
Hill 1981)にも記載されている。
Ｒと可変容量ダイオードＶＣの接続位置を入れ替え、抵
抗Ｒを調整することにより信号の減衰の補正が可能にな
る。同様の回路は、Ａ．Ｂ．ウィリアムズ著「電子フィ
ルタ回路設計ハンドブック」マグロウヒル（Arthur B.W
illiams "ELECTRONIC FILTER DESIGN HANDBOOK"McGraw-
Hill 1981)にも記載されている。
【００１１】なお、図７，図８において、ＩＮは信号入
力端子、ＯＵＴは信号出力端子、ＣＮＴは容量制御信号
（遅延時間制御信号）入力端子、ＶCCは電源、Ｃ７１，
Ｃ７２はコンデンサ、Ｒ７１〜Ｒ７７は抵抗、ＴＲ２，
ＴＲ３はトランジスタである。
力端子、ＯＵＴは信号出力端子、ＣＮＴは容量制御信号
（遅延時間制御信号）入力端子、ＶCCは電源、Ｃ７１，
Ｃ７２はコンデンサ、Ｒ７１〜Ｒ７７は抵抗、ＴＲ２，
ＴＲ３はトランジスタである。
【００１２】更に、このような可変遅延素子を複数段縦
続接続して長い遅延時間を得る可変遅延回路を用いるこ
とが考えられる。しかし単にそのようにしただけでは、
可変容量ダイオードの容量制御信号（遅延時間制御信
号）が各可変遅延素子にそれぞれ独立して必要となるた
め、上記制御信号を与えるための制御回路（図示せず）
の構成が繁雑，大形化するという問題点があった。
続接続して長い遅延時間を得る可変遅延回路を用いるこ
とが考えられる。しかし単にそのようにしただけでは、
可変容量ダイオードの容量制御信号（遅延時間制御信
号）が各可変遅延素子にそれぞれ独立して必要となるた
め、上記制御信号を与えるための制御回路（図示せず）
の構成が繁雑，大形化するという問題点があった。
【００１３】本発明の目的は、初期状態の遅延時間を任
意に選択できると共に、遅延時間制御信号を与える制御
回路（本発明回路が超音波診断装置の受波整相回路に用
いられた場合には受波整相回路の制御回路）の構成の簡
略化が図れる可変遅延回路及びこれを用いた超音波診断
装置を提供することにある。
意に選択できると共に、遅延時間制御信号を与える制御
回路（本発明回路が超音波診断装置の受波整相回路に用
いられた場合には受波整相回路の制御回路）の構成の簡
略化が図れる可変遅延回路及びこれを用いた超音波診断
装置を提供することにある。
【００１４】
【課題を解決するための手段】上記目的は、複数の振動
子素子が直線状に配列され超音波を送受波する探触子
と、この探触子の探触子素子のうち隣接する所定数の探
触子素子からなる探触子素子群毎に順次選択切換えする
スイッチ群と、該スイッチ群を介して前記探触子素子の
うちの各探触子素子群からの受波信号を入力し且つ時間
の経過と共に利得を増加させて計測深度に応じて信号強
度を補正する複数の増幅器と、各増幅器からの出力信号
に所定の遅延時間を与える複数の遅延回路と該遅延回路
で位相が揃えられた受波信号を加算する加算器とからな
る受波整相回路と、該受波整相回路で整相された信号を
検波する検波器と、該検波器からの出力信号を画像とし
て表示する表示装置と、を具備する超音波診断装置であ
って、前記受波整相回路内の各遅延回路は、可変容量ダ
イオードおよび抵抗を備え、前記可変容量ダイオードに
印加する逆電圧によりその容量を変化させて可変遅延時
間を得る、複数段縦続接続されたＲＣ可変遅延素子と、
前記ＲＣ可変遅延素子からの出力の内の１の出力を回路
出力信号として選択するタップ切換器とを備えてなる超
音波診断装置、および、前記振動子素子全チャンネルを
任意数に分割し、その分割により得られた振動子素子群
内で遅延時間制御信号を共通にしてなる超音波診断装置
により、達成される。
子素子が直線状に配列され超音波を送受波する探触子
と、この探触子の探触子素子のうち隣接する所定数の探
触子素子からなる探触子素子群毎に順次選択切換えする
スイッチ群と、該スイッチ群を介して前記探触子素子の
うちの各探触子素子群からの受波信号を入力し且つ時間
の経過と共に利得を増加させて計測深度に応じて信号強
度を補正する複数の増幅器と、各増幅器からの出力信号
に所定の遅延時間を与える複数の遅延回路と該遅延回路
で位相が揃えられた受波信号を加算する加算器とからな
る受波整相回路と、該受波整相回路で整相された信号を
検波する検波器と、該検波器からの出力信号を画像とし
て表示する表示装置と、を具備する超音波診断装置であ
って、前記受波整相回路内の各遅延回路は、可変容量ダ
イオードおよび抵抗を備え、前記可変容量ダイオードに
印加する逆電圧によりその容量を変化させて可変遅延時
間を得る、複数段縦続接続されたＲＣ可変遅延素子と、
前記ＲＣ可変遅延素子からの出力の内の１の出力を回路
出力信号として選択するタップ切換器とを備えてなる超
音波診断装置、および、前記振動子素子全チャンネルを
任意数に分割し、その分割により得られた振動子素子群
内で遅延時間制御信号を共通にしてなる超音波診断装置
により、達成される。
【００１５】
【作用】上記受波信号の遅延量を設定する手段による遅
延時間は、複数段縦接続された可変遅延素子の各可変容
量ダイオードに印加する共通の逆電圧（制御信号）によ
りその容量を変化させることにより可能とするものであ
り、遅延時間の制御信号を与える制御回路の構成が簡略
化される。
延時間は、複数段縦接続された可変遅延素子の各可変容
量ダイオードに印加する共通の逆電圧（制御信号）によ
りその容量を変化させることにより可能とするものであ
り、遅延時間の制御信号を与える制御回路の構成が簡略
化される。
【００１６】また切換器により、可変遅延素子の各段に
おける遅延された信号のうちの任意に選択された１の出
力が回路出力信号として得られる。これにより、初期状
態の遅延時間が任意に選択されることになる。
おける遅延された信号のうちの任意に選択された１の出
力が回路出力信号として得られる。これにより、初期状
態の遅延時間が任意に選択されることになる。
【００１７】上記可変遅延回路を複数用いて受波信号の
位相制御をする受波整相回路を構成した場合、探触子の
振動子配列の所定チャンネル数毎に制御信号（遅延時間
制御信号）をグループ化し、共用化して、受波整相回路
の制御回路（遅延時間制御回路）の簡略化が図られる。
位相制御をする受波整相回路を構成した場合、探触子の
振動子配列の所定チャンネル数毎に制御信号（遅延時間
制御信号）をグループ化し、共用化して、受波整相回路
の制御回路（遅延時間制御回路）の簡略化が図られる。
【００１８】ダイナミックフォーカスを行うためには遅
延時間制御信号（可変容量ダイオードへの印加電圧）を
変化させ、切換器の選択操作は行わない。ダイナミック
フォーカス時の遅延時間制御信号を上記のようにグルー
プ化されたチャンネル群間で共用化したときの実際の遅
延時間と、所望遅延時間との誤差はソフトシミュレーシ
ョンした結果、ほとんど無視できることが判明してい
る。
延時間制御信号（可変容量ダイオードへの印加電圧）を
変化させ、切換器の選択操作は行わない。ダイナミック
フォーカス時の遅延時間制御信号を上記のようにグルー
プ化されたチャンネル群間で共用化したときの実際の遅
延時間と、所望遅延時間との誤差はソフトシミュレーシ
ョンした結果、ほとんど無視できることが判明してい
る。
【００１９】ダイナミックフォーカスに入る以前の超音
波ビーム方向を決定したときの初期状態の各可変遅延回
路の遅延時間誤差、すなわち初期状態の所望遅延時間
と、制御信号を共用化したときの初期状態の実際の遅延
時間との差分は、切換器の選択操作により補正すること
が可能である。
波ビーム方向を決定したときの初期状態の各可変遅延回
路の遅延時間誤差、すなわち初期状態の所望遅延時間
と、制御信号を共用化したときの初期状態の実際の遅延
時間との差分は、切換器の選択操作により補正すること
が可能である。
【００２０】したがって、制御信号（遅延時間制御信
号）線数が減少し、当該制御信号を与えるための制御回
路が簡略化される。
号）線数が減少し、当該制御信号を与えるための制御回
路が簡略化される。
【００２１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明による可変遅延回路の一実施例を示
す図である。この図１において、３０−１〜３０−４は
可変遅延素子（可変遅延線）、３１はタップ切換器、Ｉ
Ｎは信号入力端子、ＯＵＴは信号出力端子、ＣＮＴ１は
容量制御アナログ信号Ｓ１１の入力端子、ＣＮＴ２はタ
ップ切換器３１の制御信号（タップ切換制御信号）Ｓ１
２の入力端子である。
する。図１は本発明による可変遅延回路の一実施例を示
す図である。この図１において、３０−１〜３０−４は
可変遅延素子（可変遅延線）、３１はタップ切換器、Ｉ
Ｎは信号入力端子、ＯＵＴは信号出力端子、ＣＮＴ１は
容量制御アナログ信号Ｓ１１の入力端子、ＣＮＴ２はタ
ップ切換器３１の制御信号（タップ切換制御信号）Ｓ１
２の入力端子である。
【００２２】各可変遅延素子３０（３０−１〜３０−
４）は、図２に取り出して示すように構成されている。
この可変遅延素子３０（３０−１〜３０−４）は、図８
に示したものと近似しているが、両図を比較して分かる
ように、本発明では、図８中のエミッタフォロワのトラ
ンジスタＴＲ２をベース接地に置き換え、トランジスタ
ＴＲ１２とした。これにより、上記トランジスタＴＲ２
で消費されていた電流がなくなり、全体の消費電流が減
少し、また図８中のトランジスタＴＲ１のミラー効果に
よる高域周波数特性の悪化が改善される。
４）は、図２に取り出して示すように構成されている。
この可変遅延素子３０（３０−１〜３０−４）は、図８
に示したものと近似しているが、両図を比較して分かる
ように、本発明では、図８中のエミッタフォロワのトラ
ンジスタＴＲ２をベース接地に置き換え、トランジスタ
ＴＲ１２とした。これにより、上記トランジスタＴＲ２
で消費されていた電流がなくなり、全体の消費電流が減
少し、また図８中のトランジスタＴＲ１のミラー効果に
よる高域周波数特性の悪化が改善される。
【００２３】また、可変容量ダイオードＶＣは、２個の
突合せ構成とした。すなわち、一方の可変容量ダイオー
ドＶＣ１１の陰極と、他方の可変容量ダイオードＶＣ１
２の陰極とが共通接続され、上記一方の可変容量ダイオ
ードＶＣ１１が印加された高周波信号電圧により動作点
が移動してその静電容量が増加したときには、他方の可
変容量ダイオードＶＣ１２はその静電容量が減少するよ
う構成されている。このため、静電容量が高周波信号電
圧により変調を受けて変化する量は、可変容量ダイオー
ドＶＣを１個設けた図８の場合に比べて低減される。
突合せ構成とした。すなわち、一方の可変容量ダイオー
ドＶＣ１１の陰極と、他方の可変容量ダイオードＶＣ１
２の陰極とが共通接続され、上記一方の可変容量ダイオ
ードＶＣ１１が印加された高周波信号電圧により動作点
が移動してその静電容量が増加したときには、他方の可
変容量ダイオードＶＣ１２はその静電容量が減少するよ
う構成されている。このため、静電容量が高周波信号電
圧により変調を受けて変化する量は、可変容量ダイオー
ドＶＣを１個設けた図８の場合に比べて低減される。
【００２４】更に、上記２個の可変容量ダイオードＶＣ
１１，ＶＣ１２の陰極同志を共通接続した箇所には、容
量制御アナログ信号入力端子ＣＮＴ１から抵抗Ｒ１４を
介して逆電圧Ｅｃ（容量制御アナログ信号Ｓ１１）が印
加され、この逆電圧Ｅｃによって静電容量を変えて遅延
時間が制御される構成となっている。
１１，ＶＣ１２の陰極同志を共通接続した箇所には、容
量制御アナログ信号入力端子ＣＮＴ１から抵抗Ｒ１４を
介して逆電圧Ｅｃ（容量制御アナログ信号Ｓ１１）が印
加され、この逆電圧Ｅｃによって静電容量を変えて遅延
時間が制御される構成となっている。
【００２５】なお、上記抵抗Ｒ１４は、可変遅延素子３
０を図示するように多段接続したとき、各段の可変容量
ダイオードＶＣ１１，ＶＣ１２に容量制御信号線ｌを介
して信号が流れ、各可変容量ダイオードＶＣ１１，ＶＣ
１２対の相互間で干渉が生じることの防止用に設けたも
のである。
０を図示するように多段接続したとき、各段の可変容量
ダイオードＶＣ１１，ＶＣ１２に容量制御信号線ｌを介
して信号が流れ、各可変容量ダイオードＶＣ１１，ＶＣ
１２対の相互間で干渉が生じることの防止用に設けたも
のである。
【００２６】また図１において、ＴＲ１１，ＴＲ１３は
トランジスタ、Ｃ１１〜Ｃ１３はコンデンサ、Ｒ１１〜
Ｒ１３，Ｒ２０は抵抗である。その他、図１において、
図７，図８と同一符号は同一又は相当部分を示す。
トランジスタ、Ｃ１１〜Ｃ１３はコンデンサ、Ｒ１１〜
Ｒ１３，Ｒ２０は抵抗である。その他、図１において、
図７，図８と同一符号は同一又は相当部分を示す。
【００２７】図１の可変遅延回路において、端子ＣＮＴ
１からの容量制御アナログ信号Ｓ１１により遅延時間を
連続的に変化させることができる。また、各可変遅延素
子３０−１〜３０−４の出力信号は高入力インピーダン
ス回路を経てタップ切換器３１で選択され、出力端子Ｏ
ＵＴから出力される。ここで、各可変遅延素子３０−１
〜３０−４は、入出力が極性反転しているため、１段目
と３段目出力は次段のトランジスタで更に極性を反転さ
せることにより、結果的に同極性として出力する。
１からの容量制御アナログ信号Ｓ１１により遅延時間を
連続的に変化させることができる。また、各可変遅延素
子３０−１〜３０−４の出力信号は高入力インピーダン
ス回路を経てタップ切換器３１で選択され、出力端子Ｏ
ＵＴから出力される。ここで、各可変遅延素子３０−１
〜３０−４は、入出力が極性反転しているため、１段目
と３段目出力は次段のトランジスタで更に極性を反転さ
せることにより、結果的に同極性として出力する。
【００２８】また、上記高入力インピーダンス回路は、
トランジスタＴＲ１３と抵抗Ｒ２０によりエミッタホロ
ワを形成してなるもので、消費電力を低減させるため抵
抗Ｒ２０を共用化している。
トランジスタＴＲ１３と抵抗Ｒ２０によりエミッタホロ
ワを形成してなるもので、消費電力を低減させるため抵
抗Ｒ２０を共用化している。
【００２９】更に、図１においては、あるトランジスタ
ＴＲ１３が選択され、導通状態ならばベース側から見た
インピーダンスは高くなるが、非導通状態の場合のトラ
ンジスタＴＲ１３の入力インピーダンスは、導通状態に
比較して、低くなることが実験的に確認されている。こ
の場合、図３に示すように、選択されてないトランジス
タＴＲ１３も導通状態とし、しかも消費電力が増加しな
いように、各トランジスタＴＲ１３のエミッタ及びタッ
プ切換器３１の入力端子接続部と電源ＶDDとの間に、高
抵抗Ｒ１５を各々付加接続する実施例が考えられる。な
お、図３において、図１と同一符号は同一部分を示す。
ＴＲ１３が選択され、導通状態ならばベース側から見た
インピーダンスは高くなるが、非導通状態の場合のトラ
ンジスタＴＲ１３の入力インピーダンスは、導通状態に
比較して、低くなることが実験的に確認されている。こ
の場合、図３に示すように、選択されてないトランジス
タＴＲ１３も導通状態とし、しかも消費電力が増加しな
いように、各トランジスタＴＲ１３のエミッタ及びタッ
プ切換器３１の入力端子接続部と電源ＶDDとの間に、高
抵抗Ｒ１５を各々付加接続する実施例が考えられる。な
お、図３において、図１と同一符号は同一部分を示す。
【００３０】図４は、図１に示した可変遅延回路を複数
用いてなる受波整相回路を備えた超音波診断装置の一例
を示すブロック図である。
用いてなる受波整相回路を備えた超音波診断装置の一例
を示すブロック図である。
【００３１】超音波診断装置は、超音波を利用して被検
体の診断部位について断層像を得るもので、ここでは電
子リニア走査型を例示する。この種の電子リニア走査型
の超音波診断装置は、図示するように、複数の振動子素
子５１１，５１２，…５１ｎが直線状に配列され、超音
波を送受波する探触子５２と、この探触子５２の振動子
素子５１１，５１２，…５１ｎのうち隣接する所定数の
振動子素子（振動子素子群）毎に順次選択切換えするス
イッチ群５３と、このスイッチ群５３を介して上記探触
子５２の振動子素子５１１，５１２，…５１ｎのうちの
各振動子素子群からの受波信号を入力し、時間の経過と
共に利得を増加させ、計測深度に応じて信号強度を補正
する複数の増幅器５４ａ〜５４ｅとを備える。
体の診断部位について断層像を得るもので、ここでは電
子リニア走査型を例示する。この種の電子リニア走査型
の超音波診断装置は、図示するように、複数の振動子素
子５１１，５１２，…５１ｎが直線状に配列され、超音
波を送受波する探触子５２と、この探触子５２の振動子
素子５１１，５１２，…５１ｎのうち隣接する所定数の
振動子素子（振動子素子群）毎に順次選択切換えするス
イッチ群５３と、このスイッチ群５３を介して上記探触
子５２の振動子素子５１１，５１２，…５１ｎのうちの
各振動子素子群からの受波信号を入力し、時間の経過と
共に利得を増加させ、計測深度に応じて信号強度を補正
する複数の増幅器５４ａ〜５４ｅとを備える。
【００３２】また、上記各増幅器５４ａ〜５４ｅからの
出力信号に所定の遅延時間を与える複数の遅延回路５５
ａ〜５５ｅと、これらの遅延回路５５ａ〜５５ｅで位相
が揃えられた受波信号を加算する加算器５６とからなる
受波整相回路５７を備え、かつ、この受波整相回路５７
で整相された信号を検波する検波器５８と、この検波器
５８からの出力信号を画像として表示する表示装置５９
とを備えてなる。
出力信号に所定の遅延時間を与える複数の遅延回路５５
ａ〜５５ｅと、これらの遅延回路５５ａ〜５５ｅで位相
が揃えられた受波信号を加算する加算器５６とからなる
受波整相回路５７を備え、かつ、この受波整相回路５７
で整相された信号を検波する検波器５８と、この検波器
５８からの出力信号を画像として表示する表示装置５９
とを備えてなる。
【００３３】図示例においては、スイッチ群５３は、隣
接する５つの振動子素子からなる振動子素子群を、その
配列の一端側から他端側に向って１つの振動子素子単位
でずらしつつ順次、次段の５つの増幅器５４ａ〜５４ｅ
に接続するようになっている。上記増幅器５４ａ〜５４
ｅの動作は、制御回路６０からの制御信号Ｓ１で制御さ
れるようになっている。
接する５つの振動子素子からなる振動子素子群を、その
配列の一端側から他端側に向って１つの振動子素子単位
でずらしつつ順次、次段の５つの増幅器５４ａ〜５４ｅ
に接続するようになっている。上記増幅器５４ａ〜５４
ｅの動作は、制御回路６０からの制御信号Ｓ１で制御さ
れるようになっている。
【００３４】上述したように本発明においては、受波整
相回路５７内の各遅延回路５５ａ〜５５ｅとして図１に
示す可変遅延回路が用いられ、その制御端子（容量制御
アナログ信号入力端子ＣＮＴ１）に入力される制御信号
Ｓ２（逆電圧Ｅｃ）により遅延時間が連続的に変えられ
る。
相回路５７内の各遅延回路５５ａ〜５５ｅとして図１に
示す可変遅延回路が用いられ、その制御端子（容量制御
アナログ信号入力端子ＣＮＴ１）に入力される制御信号
Ｓ２（逆電圧Ｅｃ）により遅延時間が連続的に変えられ
る。
【００３５】この遅延回路５５ａ〜５５ｅは、図示例に
おいては増幅器５４ａ〜５４ｅと同数の５つ設けられ、
制御回路６０から制御信号Ｓ２により、時間の経過と共
に超音波ビームの収束点を深い所へ移動するように制御
されるようになされている。このような構成により、電
子リニア走査型の超音波診断装置において、受波整相回
路５７内の各遅延回路５５ａ〜５５ｅがその制御端子へ
の電気信号の入力だけで遅延時間が連続的に変えられ、
一系統の受波整相回路５７だけで超音波ビームの収束点
を連続的に移動するダイナミックフォーカスが実現され
る。
おいては増幅器５４ａ〜５４ｅと同数の５つ設けられ、
制御回路６０から制御信号Ｓ２により、時間の経過と共
に超音波ビームの収束点を深い所へ移動するように制御
されるようになされている。このような構成により、電
子リニア走査型の超音波診断装置において、受波整相回
路５７内の各遅延回路５５ａ〜５５ｅがその制御端子へ
の電気信号の入力だけで遅延時間が連続的に変えられ、
一系統の受波整相回路５７だけで超音波ビームの収束点
を連続的に移動するダイナミックフォーカスが実現され
る。
【００３６】図５は上記受波整相回路５７の具体例を示
すブロック図である。この図２において、２０−１〜２
０−４は可変遅延回路、２１は切換器、２２は固定遅延
線、２３は加算器、１ＣＨ〜４ＣＨは各々所定数の振動
子素子（振動子素子群）からの受波信号入力端子、ＯＵ
Ｔは整相出力端子、ＣＮＴ１は可変遅延回路の共通化さ
れた制御信号（容量制御アナログ信号）入力端子、ＣＮ
Ｔ２は可変遅延回路２０−１〜２０−４のタップ切換制
御信号入力端子、ＣＮＴ３は上記切換器２１の制御信号
である。
すブロック図である。この図２において、２０−１〜２
０−４は可変遅延回路、２１は切換器、２２は固定遅延
線、２３は加算器、１ＣＨ〜４ＣＨは各々所定数の振動
子素子（振動子素子群）からの受波信号入力端子、ＯＵ
Ｔは整相出力端子、ＣＮＴ１は可変遅延回路の共通化さ
れた制御信号（容量制御アナログ信号）入力端子、ＣＮ
Ｔ２は可変遅延回路２０−１〜２０−４のタップ切換制
御信号入力端子、ＣＮＴ３は上記切換器２１の制御信号
である。
【００３７】このような構成において、端子ＣＮＴ１か
らの容量制御アナログ信号Ｓ１１により、可変遅延回路
２０−１〜２０−４の遅延時間を連続的に変化させるこ
とができ、これによりダイナミックフォーカスが可能で
ある。
らの容量制御アナログ信号Ｓ１１により、可変遅延回路
２０−１〜２０−４の遅延時間を連続的に変化させるこ
とができ、これによりダイナミックフォーカスが可能で
ある。
【００３８】切換器２１、固定遅延線２２は、主に超音
波ビームを偏向させる場合に用いるものであるが、詳細
な説明は省略する。
波ビームを偏向させる場合に用いるものであるが、詳細
な説明は省略する。
【００３９】図５の構成によれば、可変遅延回路２０−
１〜２０−４の可変遅延時間の制御信号線（端子ＣＮＴ
１）がグループ化された４チャンネル（振動子素子群）
間で共用化されるため、図示しない制御回路（制御信号
発生回路）側で、それぞれ独立に用意する場合に比べて
１／４の構成ですむ。通常、上記制御回路は、各可変遅
延時間の制御信号線（端子ＣＮＴ１）毎にメモリとＤ／
Ａ変換器とが必要であるため、上記構成の簡易化は回路
規模の簡略化に大きく作用する。
１〜２０−４の可変遅延時間の制御信号線（端子ＣＮＴ
１）がグループ化された４チャンネル（振動子素子群）
間で共用化されるため、図示しない制御回路（制御信号
発生回路）側で、それぞれ独立に用意する場合に比べて
１／４の構成ですむ。通常、上記制御回路は、各可変遅
延時間の制御信号線（端子ＣＮＴ１）毎にメモリとＤ／
Ａ変換器とが必要であるため、上記構成の簡易化は回路
規模の簡略化に大きく作用する。
【００４０】また、容量制御アナログ信号ＣＮＴ１をチ
ャンネル１〜４（１ＣＨ〜４ＣＨ）で共用化しているた
め、チャンネル（振動子素子群）間で異なる遅延時間を
初期状態として設定するためにはタップ切換制御信号Ｃ
ＮＴ２により、各チャンネル毎（振動子素子群）に独立
に制御すればよい。ここで、通常、タップ切換制御信号
ＣＮＴ２はディジタル制御であるため、タップ切換制御
信号ＣＮＴ２毎に独立の制御信号Ｓ１２を入力させるよ
うに構成しても、容量制御アナログ信号ＣＮＴ１毎にそ
のようにする場合に比較して、回路構成は複雑にはなら
ない。
ャンネル１〜４（１ＣＨ〜４ＣＨ）で共用化しているた
め、チャンネル（振動子素子群）間で異なる遅延時間を
初期状態として設定するためにはタップ切換制御信号Ｃ
ＮＴ２により、各チャンネル毎（振動子素子群）に独立
に制御すればよい。ここで、通常、タップ切換制御信号
ＣＮＴ２はディジタル制御であるため、タップ切換制御
信号ＣＮＴ２毎に独立の制御信号Ｓ１２を入力させるよ
うに構成しても、容量制御アナログ信号ＣＮＴ１毎にそ
のようにする場合に比較して、回路構成は複雑にはなら
ない。
【００４１】
【発明の効果】本発明の可変遅延回路によれば、遅延時
間の制御が可能で、また切換器の選択により初期遅延時
間を任意に選択することができるという効果がある。
間の制御が可能で、また切換器の選択により初期遅延時
間を任意に選択することができるという効果がある。
【００４２】また上記可変遅延回路をその受波整相回路
に用いた超音波診断装置によれば、振動子素子全チャン
ネルをいくつかに分割し、その分割されたチャンネル
（振動子素子群）内で遅延時間制御信号を共通にするこ
とにより、その受波整相回路の制御回路の構成を簡略化
できるという効果がある。
に用いた超音波診断装置によれば、振動子素子全チャン
ネルをいくつかに分割し、その分割されたチャンネル
（振動子素子群）内で遅延時間制御信号を共通にするこ
とにより、その受波整相回路の制御回路の構成を簡略化
できるという効果がある。
【図１】本発明による可変遅延回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１中の可変遅延素子を取り出して示す回路図
である。
である。
【図３】本発明による可変遅延回路の他の実施例を示す
ブロック図である。
ブロック図である。
【図４】本発明による超音波診断装置の一例を示すブロ
ック図である。
ック図である。
【図５】図４中の受波整相回路の具体例を示すブロック
図である。
図である。
【図６】抵抗，コンデンサを用いた遅延回路の原理図で
ある。
ある。
【図７】従来の可変遅延回路を示す図である。
【図８】従来の可変遅延回路を示す図である。
ＶＣ１１，ＶＣ１２ 可変容量ダイオード ３０−１〜３０−４ 可変遅延素子 ３１ タップ切換器 ＩＮ 信号入力端子 ＯＵＴ 信号出力端子 ＣＮＴ１ 容量制御アナログ信号Ｓ１１の入力端子 ＣＮＴ２ タップ切換制御信号Ｓ１２入力端子 ５２ 探触子 ５３ スイッチ群 ５５ａ〜５５ｅ 遅延回路（可変遅延回路） ５７ 整相回路 ６０ 制御回路
フロントページの続き (72)発明者 小川 俊雄 千葉県柏市新十余二２番１号 株式会社 日立メディコ技術研究所内 (56)参考文献 特開 昭62−84744（ＪＰ，Ａ) 特開 平１−242051（ＪＰ，Ａ) 特開 平２−80038（ＪＰ，Ａ) 特開 平２−236482（ＪＰ，Ａ) 特開 平２−300686（ＪＰ，Ａ) 特開 平４−122247（ＪＰ，Ａ) 実開 昭55−170677（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) A61B 8/00
Claims (2)
- 【請求項１】 複数の振動子素子が直線状に配列され超
音波を送受波する探触子と、この探触子の探触子素子の
うち隣接する所定数の探触子素子からなる探触子素子群
毎に順次選択切換えするスイッチ群と、該スイッチ群を
介して前記探触子素子のうちの各探触子素子群からの受
波信号を入力し且つ時間の経過と共に利得を増加させて
計測深度に応じて信号強度を補正する複数の増幅器と、
各増幅器からの出力信号に所定の遅延時間を与える複数
の遅延回路と該遅延回路で位相が揃えられた受波信号を
加算する加算器とからなる受波整相回路と、該受波整相
回路で整相された信号を検波する検波器と、該検波器か
らの出力信号を画像として表示する表示装置と、を具備
する超音波診断装置であって、 前記受波整相回路内の各遅延回路は、 可変容量ダイオードおよび抵抗を備え、前記可変容量ダ
イオードに印加する逆電圧によりその容量を変化させて
可変遅延時間を得る、複数段縦続接続されたＲＣ可変遅
延素子と、 前記ＲＣ可変遅延素子からの出力の内の１の出力を回路
出力信号として選択するタップ切換器と、 を備えたことを特徴とする超音波診断装置。 - 【請求項２】 前記振動子素子全チャンネルを任意数に
分割し、その分割により得られた振動子素子群内で遅延
時間制御信号を共通にして成ることを特徴とする請求項
１に記載の超音波診断装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11265692A JP3337491B2 (ja) | 1992-05-01 | 1992-05-01 | 超音波診断装置 |
| US07/982,558 US5318034A (en) | 1991-11-27 | 1992-11-27 | Electrically adjustable delay circuit and ultrasonic diagnosis apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11265692A JP3337491B2 (ja) | 1992-05-01 | 1992-05-01 | 超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05305085A JPH05305085A (ja) | 1993-11-19 |
| JP3337491B2 true JP3337491B2 (ja) | 2002-10-21 |
Family
ID=14592193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11265692A Expired - Fee Related JP3337491B2 (ja) | 1991-11-27 | 1992-05-01 | 超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337491B2 (ja) |
-
1992
- 1992-05-01 JP JP11265692A patent/JP3337491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05305085A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8226563B2 (en) | Receive circuit for minimizing channels in ultrasound imaging | |
| US4643028A (en) | Phasing circuit for use in a scanning type ultrasonic equipment | |
| US5520186A (en) | Method and apparatus for controlling transducer multiplexing in ultrasound imaging system | |
| US4726230A (en) | Ultrasound imaging apparatus | |
| JP2002291742A (ja) | 信号処理回路および超音波ドップラ装置 | |
| JPH0762670B2 (ja) | 超音波装置 | |
| KR930003111B1 (ko) | 초음파 장치의 송수신회로 | |
| JP3337491B2 (ja) | 超音波診断装置 | |
| US5318034A (en) | Electrically adjustable delay circuit and ultrasonic diagnosis apparatus | |
| US4671115A (en) | Electronic scanning apparatus for ultrasonic imaging | |
| JP3482361B2 (ja) | 超音波診断装置 | |
| KR930001552B1 (ko) | 수중음파 탐지장치 | |
| JP3585273B2 (ja) | 電子スキャン型超音波観測装置 | |
| JPH0975349A (ja) | 超音波診断装置 | |
| JPH05300904A (ja) | 超音波診断装置 | |
| JPH0984795A (ja) | 超音波診断装置 | |
| JP3502593B2 (ja) | 超音波診断装置の受信遅延加算回路 | |
| JPH04122247A (ja) | 超音波診断装置 | |
| JP3118049B2 (ja) | 遅延回路及びそれを用いた超音波診断装置 | |
| JPH083528B2 (ja) | 超音波装置 | |
| JPH05329154A (ja) | 超音波診断装置の遅延回路 | |
| JPH05235696A (ja) | 可変遅延回路及びそれを用いた超音波診断装置 | |
| JPH07312534A (ja) | 可変遅延回路及びそれを用いた超音波診断装置 | |
| JPH07213520A (ja) | 超音波診断装置 | |
| JP3216372B2 (ja) | 超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |