JP3327018B2 - クロック供給装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高い信頼性を要求さ
れる情報処理装置のプロセッサの構成要素に供給するク
ロックの供給装置に関するものである。

【０００２】

【従来の技術】図１５〜図１７は特開昭６２−５５７１
７号公報に開示されているクロック供給装置を説明する
ための図である。図１５はこの回路を用いた同期型共通
バスシステムを示す図で、図において、３０〜３２はこ
のシステムを構成するモジュールで、同一のバスで接続
されていて、同期した共通クロックで動作する。図１６
は各モジュール３０〜３２内のクロック発生回路をを示
す図で、ＰＬＬ発振回路３５を含み共通クロック信号３
８をバスに送り出すための制御信号３３、３４及びゲー
ト回路３７を有している。図１７はＰＬＬ発振回路３５
の詳細を示す図で、水晶発振回路、分周回路としてのフ
リップフロップ３９、位相比較器としてのフリップフロ
ップ４０及び位相ロック検出のためのロック状態検出回
路４１等から構成されている。

【０００３】図において、システム内の複数個のモジュ
ール３０〜３２は、ある範囲内で発振周波数の可変なク
ロック発振回路を持ち、前記モジュール３０〜３２内の
クロック発振器は、各モジュールに接続されている共通
クロック信号３８を参照信号とするＰＬＬ回路３５とし
て構成され、前記クロック発振回路の出力を前記共通ク
ロック信号３８に追随させ、周波数と位相とを一致させ
る第１の機能と、すべてのモジュール３０〜３２につい
て十分な精度で一致し、かつ発振周波数の変化範囲のほ
ぼ中央に位置するようなあらかじめ定められた一定の周
波数で発振し、前記共通クロック線３８に出力して共通
クロック信号の供給源となる第２の機能とを持ち、シス
テム内のただ一つのモジュールが前記第２の機能に従っ
て動作し、クロック信号を必要とする他のすべてのモジ
ュールは前記第１の機能に従って動作し、かつシステム
の動作中、必要に応じてモジュール間で前記第１の機能
と前記第２の機能の役割の交代を行うための制御が可能
なように構成されている。

【０００４】各モジュール３０〜３２は、内部にそれぞ
れクロック発生回路を含み、共通な共通クロック信号３
８と十分な精度で一致するＰＬＬ発振回路３５を持つ。
このＰＬＬ発振回路３５は、他のモジュールより供給さ
れる共通クロック信号３８を参照信号とし、発振周波数
を微小変化させて周波数と位相を一致させる動作モード
と、共通クロック信号３８の供給源となる動作モードと
を持つ。このようにして、システム内のただ一つのモジ
ュールが第２の動作モードとして共通クロック信号３８
の供給源となり、他のすべてのモジュールは共通クロッ
ク信号３８に同期させ、共通クロック信号３８の供給源
となるモジュールは、別途制御手段を設けることにより
動的に他のモジュールと入れ換わることが出来る。ＰＬ
Ｌ発振回路３５は図１７に示すように水晶振動子、ＣＭ
ＢＳ型インバータ、キャバシタ、スイッチ等から構成さ
れ、このスイッチを制御することによってキャパシタを
変化させて発振周波数を３段階（高、中間、低）に変化
させることができるが、中間周波数はすべてのモジュー
ルで十分な精度で一致している必要がある。

【０００５】また、共通クロック３８の供給源となるモ
ジュールは、前記スイッチを中間の発振周波数になるよ
うにして共通クロック信号３８を供給し、他のモジュー
ルでは、モジュールクロック３６と共通クロックの３８
位相差からＤ−フリップフロップ４０をセットしてその
出力で前記スイッチを切り換えることによって発振周波
数を調整するようになっている。

【０００６】

【発明が解決しようとする課題】従来のクロック供給装
置は以上のように構成されているので、システム内の複
数個のモジュールが、それぞれクロック発生回路を備
え、共通クロック信号を出力する機能を持たなければな
らないという問題があった。また、共通クロック信号の
供給源のモジュールに永久故障が発生した場合に、各モ
ジュールは自身のクロック発振回路によってそのまま動
作を続けることはできるが、自動的に他のモジュールを
共通クロックの供給源とすることができず、各モジュー
ル間の同期が損なわれるという問題があった。

【０００７】この発明は上記のような問題点を解決する
ためになされたもので、システム内の複数個のモジュー
ルにそれぞれクロック発生回路を備えるのではなく、ク
ロックボード１式または複数式のクロックボードからク
ロック信号を複数系統供給し、各クロック信号を同期化
し、１つのクロック発生回路が故障しても他の回路が供
給を継続できるクロック供給方式を提供することを目的
とする。

【０００８】

【課題を解決するための手段】第１の発明に係わるクロ
ック供給装置は、クロック発生器と、ＰＬＬ回路と、ウ
インドウ比較器と、制御手段とを有するクロック回路を
複数備え、前記クロック発生器は、第1のクロックを発
生し、前記ＰＬＬ回路は、位相比較器とこの位相比較器
の出力を入力するローパスフィルタとこのローパスフィ
ルタの出力を増幅する増幅器とこの増幅器の出力電圧に
応じて周波数が変化する第２のクロックを発生する電圧
制御発振器とを有し、前記ウインドウ比較器は、前記増
幅器の出力の異常を検知し、前記制御手段は、前記ウイ
ンドウ比較器の出力に基づき、前記第１のクロックか他
のクロック回路から供給されるクロックのいずれか１つ
を選択するように制御し、前記位相比較器は、前記制御
手段から出力されるクロックの位相と前記第２のクロッ
クの位相を比較し、前記クロック回路の１つをマスター
モードとして、他のクロック回路をスレーブモードとし
て動作させ、各クロック回路の位相を揃えると共に前記
マスターモードのクロック回路に異常が発生すると自動
的にスレーブモードで動作中のクロック回路の１つをマ
スターモードに切り換えるようにしたものである。

【０００９】第２の発明に係わるクロック供給装置は、
第１の発明によるクロック回路を各々別ボードで構成す
るようにしたものである。

【００１０】第３の発明に係わるクロック供給装置は、
第１の発明によるクロック回路を同一ボード上に構成す
るようにしたものである。

【００１１】第４の発明に係わるクロック供給装置は、
ＰＬＬ回路と、ウインドウ比較器と、制御手段とを備え
た複数組のクロック回路と１組のクロック発生器とを同
一のボード上に構成し、前記クロック発生器は、第1の
クロックを発生し、前記ＰＬＬ回路は、位相比較器とこ
の位相比較器の出力を入力するローパスフィルタとこの
ローパスフィルタの出力を増幅する増幅器とこの増幅器
の出力電圧に応じて周波数が変化する第２のクロックを
発生する電圧制御発振器とを有し、前記ウインドウ比較
器は、前記増幅器の出力の異常を検知し、前記制御手段
は、前記ウインドウ比較器の出力に基づき、前記第２の
クロックの有効性を示す信号を制御し、前記クロック発
生器の出力を１組のクロック回路の位相比較器に供給
し、他のクロック回路の位相比較器には前記クロック発
生器の出力が供給されるクロック回路の出力を供給する
ようにし、前記位相比較器は、前記第１のクロック又は
他のクロック回路から供給されるクロックの位相と前記
第２のクロックの位相を比較するようにしたものであ
る。

【００１２】第５の発明に係わるクロック供給装置は、
第１のクロック回路と、複数組の第２のクロック回路
と、第２のクロック発生器を同一ボード上に構成し、前
記第１のクロック回路は、第１のクロック発生器と、第
１のＰＬＬ回路と、第１のウインドウ比較器と、第１の
制御手段とを有し、前記第１のクロック発生器は、第１
のクロックを発生し、前記第１のＰＬＬ回路は、第１の
位相比較器とこの第１の位相比較器の出力を入力する第
１のローパスフィルタとこの第１のローパスフィルタの
出力を増幅する第１の増幅器とこの第１の増幅器の出力
電圧に応じて周波数が変化する第２のクロックを発生す
る第１の電圧制御発振器とを有し、前記第１のウインド
ウ比較器は、前記第１の増幅器の出力の異常を検知し、
前記第１の制御手段は、前記第１のウインドウ比較器の
出力に基づき、前記第２のクロックの有効性を示す信号
を制御し、前記第１の位相比較器は、前記第１のクロッ
クの位相と前記第２のクロックの位相を比較し、前記第
２のクロック回路は、第２のＰＬＬ回路と、第２のウイ
ンドウ比較器と、第２の制御手段とを有し、前記第２の
ＰＬＬ回路は、第２の位相比較器とこの第２の位相比較
器の出力を入力する第２のローパスフィルタとこの第２
のローパスフィルタの出力を増幅する第２の増幅器とこ
の第２の増幅器の出力電圧に応じて周波数が変化する第
３のクロックを発生する第２の電圧制御発振器とを有
し、前記第２のウインドウ比較器は、前記第２の増幅器
の出力の異常を検知し、前記第２の制御手段は、前記第
２のウインドウ比較器の出力に基づき、前記第３のクロ
ックの有効性を示す信号を制御し、前記第２の位相比較
器は、前記第２のクロック又は第２のクロック発生器の
出力の位相と前記第３のクロックの位相を比較して位相
差に応じて変化する電圧を出力し、前記第２のクロック
発生器の出力を１組の第２の制御手段の入力として供給
するようにしたものである。

【００１３】第６の発明に係わるクロック供給装置は、
ＰＬＬ回路と、ウインドウ比較器と、制御手段とを有す
るｍ組（ｍは３以上の整数）のクロック回路と、ｎ組
（ｎはｍより小さい正の整数）のクロック発生器とを同
一ボード上に構成し、前記クロック発生器は、第1のク
ロックを発生し、前記ＰＬＬ回路は、位相比較器とこの
位相比較器の出力を入力するローパスフィルタとこのロ
ーパスフィルタの出力を増幅する増幅器とこの増幅器の
出力電圧に応じて周波数が変化する第２のクロックを発
生する電圧制御発振器とを有し、前記ウインドウ比較器
は、前記増幅器の出力の異常を検知し、前記制御手段
は、前記ウインドウ比較器の出力に基づき、前記第２の
クロックの有効性を示す信号を制御すると共に前記第１
のクロックか他のクロック回路から供給されるクロック
のいずれか１つを選択するように制御し、前記位相比較
器は、前記制御手段から出力されるクロックの位相と前
記第２のクロックの位相を比較し、前記ｎ組のクロック
発生器の出力をｎ組のクロック回路の制御手段の入力と
して供給するようにしたものである。

【００１４】第７の発明に係わるクロック供給装置は、
前記電圧制御発振器の出力をバッファする回路と、この
回路の出力を抑止する手段を設けるようにしたものであ
る。

【００１５】第８の発明に係わるクロック供給装置は、
前記ウインドウ比較器のリファレンス電圧を可変にする
ようにしたものである。

【００１６】第９の発明に係わるクロック供給装置は、
前記ウインドウ比較器を複数備え、その出力を比較する
手段を備えるようにしたものである。

【００１７】第１０の発明に係わるクロック供給方式
は、前記ウインドウ比較器の数を３つにして、その出力
を多数決回路でクロック回路及びウインドウ比較器の正
当性を判断するようにしたものである。

【００１８】

【作用】第１の発明に係わるクロック供給装置において
は、各クロック回路のウインドウ比較器が自クロック回
路の状態を判断し、異常を検知すると制御手段に通知す
る。通知を受けた制御手段は、自位相比較器へのクロッ
ク信号を予め定められた優先順位に基づいて設定すると
共に、他のクロック回路の制御手段に対して自ロック回
路の異常を通知する。通知を受けた制御手段は、必要で
あれば、位相比較器への入力を切り換える。

【００１９】第２の発明に係わるクロック供給装置にお
いては、各クロック回路を別ボードで構成して、クロッ
ク回路間の信号の授受をバックボード経由で行う。

【００２０】第３の発明に係わるクロック供給装置にお
いては、各クロックボードを同一ボード上に構成してク
ロック回路間の信号の授受をバックボードの介在無しで
行う。

【００２１】第４の発明に係わるクロック供給装置にお
いては、ウインドウ比較器よりクロック回路の異常を通
知されたクロック制御手段がクロックが異常であること
を示す信号を駆動する。

【００２２】第５の発明に係わるクロック供給装置にお
いては、ウインドウ比較器より自クロック回路の異常を
通知された第１の制御手段は、他のクロック回路へ自ク
ロック回路の異常を回路の異常を通知する。通知を受け
た第２の制御手段は自位相比較器の入力を切り換える。

【００２３】第６の発明に係わるクロック供給装置にお
いては、マスターモードで動作していたクロック回路の
異常を通知されたスレーブモードのクロック回路は自位
相比較器への入力を切り換える。また、その内に１つ制
御手段は、自クロック回路をマスターモードに設定す
る。

【００２４】第７の発明に係わるクロック供給装置にお
いては、クロック制御手段がウインドウ比較器よりクロ
ック回路の異常を知らされると他装置へのクロックの供
給を停止させる。

【００２５】第８の発明に係わるクロック供給装置にお
いては、ウインドウ比較器のレファレンス電圧の設定さ
れた優先順位に従ってクロック制御手段がクロック回路
の異常を検知する。

【００２６】第９の発明に係わるクロック供給装置にお
いては、複数組構成のウインドウ比較器がクロック回路
及びウインドウ比較器の異常を検知する。

【００２７】第１０の発明に係わるクロック供給装置に
おいては、３組構成のウインドウ比較器がクロック回路
及びウインドウ比較器の異常を検知する。

【００２８】

【実施例】

実施例１．図１〜５は、この発明のクロック供給装置の
一実施例を説明するための図である。図１は、この実施
例を適用するシステムのブロック図で、図において、１
はクロックボード、２は３つのプロセッサとそのプロセ
ッサの動作結果の多数決をとる多数決回路から構成され
るＣＰＵボード、３はメモリ、４はシステムバスとＩ／
Ｏバスの変換接続を行うシステムブリッジ、５はディス
ク装置などを制御するＩ／Ｏ制御ボード、６〜８はプロ
セッサ、９と１０は３つのプロセッサの多数決を取るＶ
ｏｔｅｒ（ＣＰＵ多数決回路）である。また、図２は、
この実施例におけるクロック供給装置（クロックボー
ド）の構成を示す図で、図において、１１ａ〜１１ｃは
水晶発振器等で構成されるクロック発生器、１２ａ〜１
２ｃは位相比較器への入力を切り換えるための切り換え
機構（制御手段の一部）、１３ａ〜１３ｃはこの切り換
え機構を制御するすると共にクロック回路の状態信号を
出力する切り換え制御回路（制御手段の一部）、１４ａ
〜１４ｃは位相比較器、１５ａ〜１５ｃはローパスフィ
ルタ（以下ＬＰＦと称す）、１６ａ〜１６ｃは増幅器
（以下ＡＭＰと称す）、１７ａ〜１７ｃは電圧制御型発
振器（以下ＶＣＯと称す）、１８ａ〜１８ｃはウィンド
ウ・コンパレータ（以下ＣＭＰと称す）、１９はクロッ
クボード１等を実装するバックボードである。また、図
３は、ＣＭＰ１８の構成を示す図で、図において、２０
及び２１はコンパレータ（比較器）である。また、図４
及び図５は各クロックボードの動作状態と切り換え機構
１２のスイッチの関係を示す図で、図４は動作状態とス
イッチの関係を、図５は動作状態の遷移を示す図であ
る。

【００２９】以下、図を参照しながら、動作について説
明する。まず、クロックボード３式が例えば横実装（上
段、中段、下段）され、何れかのクロックボード１も正
常な場合についての動作を説明する。この場合、何れの
クロックボードもマスタモードで動作することが出来る
ため、システムのパワーオン時にどのクロックボード１
がマスタモードで動作するかを決定する必要がある。そ
こで、マスタモードとなる優先順位を中段、上段、下段
の順と仮定する。ここで、マスタモードとは自クロック
ボード１内のクロック発生器の出力と同一位相の同期し
たクロック信号を出力する動作モードで、一方他のクロ
ックボード１内のクロック発生器の出力と同一位相の同
期したクロック信号を出力する動作モードをスレーブモ
ードと呼ぶこととする。

【００３０】システムのパワーオン時、各クロックボー
ド１では実装位置（上段、中段、下段）信号、他のクロ
ックボード１のクロック有効信号と動作モード信号が切
り換え制御回路１３ａ〜１３ｃに入力され、図４に示す
動作状態に従って切り換え機構１２ａ〜１２ｃが制御さ
れる。なお、実装位置は、バックボード１９より供給さ
れる信号により切り換え制御回路１３が判断する。これ
によって各クロックボード１がマスタモードとして動作
を開始するか、スレーブモードとして動作を開始するか
が決定される。この場合、マスタモードの優先順位を中
段、上段、下段の順と仮定しているため、各クロックボ
ード１が正常である場合には、切り換え制御回路１３ａ
によって切り換え機構１２ａのＳＷ１Ａがｂ側、ＳＷ１
Ｂがｃ側、切り換え制御回路１３ｂによって切り換え機
構１２ｂのＳＷ２Ａがｅ側、ＳＷ２Ｂがｇ側、切り換え
制御回路１３ｃによって切り換え機構１２ｃのＳＷ３Ａ
がｊ側、ＳＷ３Ｂがｌ側に設定される（図４の”状態
１”）。すなわち、中段に実装されたクロックボードが
マスタモードで、他のクロックボードがスレーブモード
として動作を開始する。

【００３１】中段に実装されたクロックボード１では、
位相比較器１４ｂの入力はクロック発生器１１ｂの出力
信号であり、バックボード１９を介したＶＣＯ１７ｂの
出力の位相と比較される。位相比較器１４ｂに入力され
た信号の位相の変化に応じた電圧が、ＬＰＦ１５ｂ及び
ＡＭＰ１６ｂを経由してＶＣＯ１７ｂに入力される。こ
のＶＣＯ１７ｂは電圧制御型発振器であり、入力電圧が
低い場合には低い周波数の出力を行い、逆に入力電圧が
高い場合には高い周波数の出力を行う。また、ＶＣＯ１
７ｂの入力はウィンドウ・コンパレータＣＭＰ１８ｂに
も入力され、図３に示すコンパレータ２０、２１によっ
てＶｒｅｆＡとＶｒｅｆＢの電圧と比較され、このウィ
ンドウ内の電圧ならば切り換え信号がディセーブル状
態”０”として出力される。こうして、クロック発生器
１１ｂと同一位相の同期したクロック信号出力をＣＬＫ
＃２として得ることが出来る。

【００３２】また、上段に実装されたクロックボード１
では、位相比較器１４ａの入力は中段に実装されたクロ
ックボード１から出力されるクロック信号ＣＬＫ＃２と
なり、バックボード１９を介したＶＣＯ１７ａの出力の
位相と比較される。位相比較器１４ａに入力された信号
の位相の変化に応じた電圧が、ＬＰＦ１５ａ及びＡＭＰ
１６ａを経由してＶＣＯ１７ａに入力され、同様にＣＬ
Ｋ＃２と同一位相の同期したクロック信号出力をＣＬＫ
＃１として得ることが出来る。

【００３３】一方、下段に実装されたクロックボード１
でも、位相比較器１４ｃの入力は中段に実装されたクロ
ックボード１から出力されるクロック信号ＣＬＫ＃２と
なり、バックボード１９を介したＶＣＯ１７ｃの出力の
位相と比較される。位相比較器１４ｃに入力された信号
の位相の変化に応じた電圧が、ＬＰＦ１５ｃ及びＡＭＰ
１６ｃを経由してＶＣＯ１７ｃに入力され、同様にＣＬ
Ｋ＃２と同一位相の同期したクロック信号出力をＣＬＫ
＃３に得ることが出来る。このようにして、ＣＬＫ＃
１、ＣＬＫ＃２、ＣＬＫ＃３は同一位相の同期したクロ
ックとなり、ＣＰＵボード２には同期したＣＬＫ＃１、
ＣＬＫ＃２とＣＬＫ＃３が供給され、システムブリッジ
ボードには同期したＣＬＫ＃１とＣＬＫ＃２が供給され
る。

【００３４】次に、上段に実装したクロックボード１の
位相比較器１４ａに障害が発生し、ＬＰＦ１５ａ及びＡ
ＭＰ１６ａを経由したＶＣＯ１７ａの入力電圧が低下し
た場合について説明する（図５に示す状態１から状態４
への遷移）。この場合、ＣＭＰ１８ａに入力された電圧
が、図３に示すコンパレータ２１によってＶｒｅｆＢよ
りも低いと判断され、切り換え信号＃１が有意状態”
１”としてＣＭＰ１８ａより出力され、切り換え制御回
路１３ａに入力される。その結果、切り換え制御回路１
３ａは切り換え機構１２ａのＳＷ１Ｂをｄに切り換える
（図４に示す状態４）が、位相比較器１４ａの故障のた
め再びＣＭＰ１８ａにより異常が検出され、切り換え信
号＃１が有意状態”１”のまま保持される。その結果、
切り換え制御回路１３ａからクロック有効信号＃１がデ
ィセーブル状態”０”として出力される。

【００３５】一方、他のクロックボード１はそのまま動
作を継続する。従って、ＣＰＵボード２はクロックボー
ド１からのＣＬＫ＃１に対応したクロック有効信号＃１
がディセーブル”０”となるが、他クロックボード１の
クロック信号ＣＬＫ＃２、ＣＬＫ＃３に対応したクロッ
ク有効信号＃２、＃３が有意状態”１”であるため、Ｃ
ＰＵ多数決回路９と１０はプロセッサ６（上段のクロッ
クボード１からクロックを供給されている）をシステム
から切り離し、システムブリッジボード４もシステムバ
ス＃１を切り離すが、システムとしてはシステムバス＃
２を使って動作を継続することが出来る。

【００３６】次に、中段に実装したクロックボードのク
ロック発生器１１ｂに障害が発生した場合について説明
する（図５に示す状態１から状態６への遷移）。クロッ
ク発生器１１ｂの周波数が低下しはじめると位相比較器
１４ｂの入力側の位相がバックボード１９を介したＶＣ
Ｏ１７ｂの出力に比べて遅れが発生してくるため、位相
比較器１４ｂの出力電圧が低下し、ＬＰＦ１５ｂ及びＡ
ＭＰ１６ｂを経由したＶＣＯ１７ｂの入力電圧が低下し
てくる。そして、図３に示すコンパレータ２１によって
ＶｒｅｆＢよりも電圧が低いと判断され、ＣＭＰ１８ｂ
により異常が検出される。この異常は切り換え信号＃２
が有意状態”１”となることによって切り換え制御回路
１３ｂに伝えられる。

【００３７】切り換え制御回路１３ｂは切り換え機構１
２ｂのＳＷ２Ａをｆ側に切り換えると共に、動作モード
信号＃２をスレーブ状態”０”に切り換えて（図４に示
す状態６）出力する。その結果、位相比較器１４ｂの入
力はＣＬＫ＃１に切り換わり、バックボード１９を介し
たＶＣＯ１７ｂの出力の位相と比較され、次第に上段に
実装されたクロックボード１から出力されるクロック信
号ＣＬＫ＃１と同一位相の同期したクロック出力をＣＬ
Ｋ＃２として得ることが出来る。

【００３８】また、上段に実装されたクロックボード１
の切り換え制御回路１３ａは動作モード信号＃２がスレ
ーブ状態”０”に切り換わると直ちに切り換え機構のＳ
Ｗ１Ａをａ側にして、位相比較器１４ａの入力をクロッ
ク発生器１１ａに切り換える（図４に示す状態６）。こ
の信号はバックボード１９を介したＶＣＯ１７ａの出力
の位相と比較され、次第にクロック発生器１１ａと同一
位相の同期したクロック出力をＣＬＫ＃１として得るこ
とが出来る。

【００３９】一方、下段に実装されたクロックボード１
の切り換え制御回路１３ｃは動作モード信号＃２がスレ
ーブ状態”０”に切り換わると切り換え機構１３ｃのＳ
Ｗ３Ｂをｋ側にして、位相比較器１４ｃの入力をＣＬＫ
＃１に切り換える（図４に示す状態６）。この信号はバ
ックボード１９を介したＶＣＯ１７ｃの出力の位相と比
較され、同様に上段に実装されたクロックボード１から
出力されるクロック信号ＣＬＫ＃１と同一位相の同期し
たクロック出力を出力ＣＬＫ＃３として得ることが出来
る。このようにして、ＣＬＫ＃１、ＣＬＫ＃２、ＣＬＫ
＃３は同一位相の同期したクロックとなり、ＣＰＵボー
ド２には同期したＣＬＫ＃１、ＣＬＫ＃２とＣＬＫ＃３
が供給され、システムブリッジボード４には同期したＣ
ＬＫ＃１とＣＬＫ＃２が供給される。

【００４０】次に、故障したクロックボード１をオンラ
イン（システムが動作中）に交換すること場合について
説明する。ここでは、上段に実装されたクロックボード
１が故障し、中段に実装されているクロックボード１が
マスタモードで動作し、下段に実装されているクロック
ボード１がスレーブモードで動作している場合に、上段
に実装されているクロックボード１をシステムの動作状
態（他のクロックボードよりクロック信号が供給され、
ＣＰＵボードなどが動作している状態）で交換する場合
について説明する（図５における状態４から状態１への
遷移）。

【００４１】この場合、上段に実装されている故障した
クロックボード１を抜き、新しいクロックボード１を挿
入することになる。新たに挿入されたクロックボード１
の切り換え制御回路１３ａには実装位置信号＃１、他の
クロックボード１のクロック有効信号＃２／＃３と動作
モード信号＃２／＃３が入力される。その結果、切り換
え制御回路１３ａは、切り換え機構１２ａのＳＷ１Ａを
ｂ側に、ＳＷ１Ｂをｃ側に設定する（図４に示す状態
１）。これによって、位相比較器１４ａの入力はＣＬＫ
＃２となり、バックボード１９を介したＶＣＯ１７ａの
出力の位相と比較され、中段に実装されたクロックボー
ド１から出力されるクロック信号ＣＬＫ＃２と同一位相
の同期したクロック出力を出力ＣＬＫ＃１として得るこ
とが出来ると共に、クロック有効信号＃１は有意状態”
１”、動作モード信号＃１はスレーブ状態”０”が出力
される。

【００４２】次に、中段に実装されたクロックボード１
が故障し、上段に実装されているクロックボード１がマ
スタモードで動作し、下段に実装されているクロックボ
ード１がスレーブモードで動作している場合に、中段に
実装されているクロックボード１をオンラインで交換す
る場合について説明する（図５に示す状態６から状態２
への遷移）。

【００４３】中段に実装されている故障したクロックボ
ード１を抜き、新しいクロックボード１を挿入すると、
新たに挿入されたクロックボード１の切り換え制御回路
１３ｂには実装位置信号＃２と他のクロックボードのク
ロック有効信号＃１／＃３と動作モード信号＃１／＃３
が入力される。その結果、切り換え制御回路１３ｂは切
り換え機構１２ｂのＳＷ２Ａをｆ側、ＳＷ２Ｂをｇ側に
設定する（図４に示す状態２）。これによって、位相比
較器１４ｂの入力はＣＬＫ＃１となり、バックボード１
９を介してＶＣＯ１７ｂの出力の位相と比較され、上段
に実装されたクロックボード１から出力されるクロック
信号ＣＬＫ＃１と同一位相の同期したクロック出力を出
力ＣＬＫ＃２として得ることが出来ると共に、クロック
有効信号＃２には有意状態”１”、動作モード信号＃２
にはスレーブ状態”０”が出力される。

【００４４】以上のように、この実施例１によれば、ク
ロックボードがマスターモードで動作していた場合、そ
のクロックボードのクロック発生器に故障が発生しても
他のボードが自動的にマスターモードを引き継ぐことに
よって、全てのクロック信号の供給を継続することが出
来る。また、クロックボードのクロック発生器以外の箇
所に障害が発生すると、そのクロックボードが出力する
クロック信号に対応したクロック有効信号がディセーブ
ル状態として出力され、ＣＰＵボードでは、そのクロッ
クボードからクロックの供給を受けているプロセッサが
ＣＰＵ多数決回路によって切り離され、システムブリッ
ジボードでも該当するシステムバスを切り離し、システ
ムとしての動作を継続することが出来る。さらに、故障
したクロックボードをオンラインで交換することによっ
て、システムの動作を継続したまま、当該クロック信号
の供給を再開できる。

【００４５】実施例２．図６は、この発明の他の実施例
を示す図である。実施例１ではＶＣＯの入力電圧を検出
するために図３に示すような構成のウィンドウコンパレ
ータを用いたが、この実施例２では、このウィンドウ・
コンパレータの基準電圧ＶｒｅｆＡ、ＶｒｅｆＢを可変
にしてクロックボード毎に基準電圧の設定を変えられる
ようにするものである。なお、図では、１つのボード上
に実装される回路しか示してないが同じ回路が全てのク
ロックボードに実装される。またその他の構成は、実施
例１と同じなので実施例１で使用した図を使って説明す
る。

【００４６】クロックボード３式を例えば横実装（上
段、中段、下段）し、上段に実装したクロックボードの
基準電圧をＶｒｅｆＡ１、ＶｒｅｆＢ１、中段に実装し
たクロックボードの基準電圧をＶｒｅｆＡ２、Ｖｒｅｆ
Ｂ２、下段に実装したクロックボードの基準電圧をＶｒ
ｅｆＡ３、ＶｒｅｆＢ３とし、マスターモードとなる優
先順位を中段、上段、下段の順と仮定して、ＶｒｅｆＡ
２＜ｒｅｆＡ１＜ｒｅｆＡ３、ＶｒｅｆＢ２＜ｒｅｆＢ
１＜ｒｅｆＢ３となるように設定しておく。なお、この
設定は、手動で行ってもよいし、別途自動的に設定する
手段を設けてもよい。全てのクロックボード１が正常な
場合についての動作は、実施例１の場合と同じであるの
で説明は省略する。

【００４７】中段に実装したクロックボード１のクロッ
ク発生器１１ｂに障害が発生し、周波数が低下した場合
について説明する（図５における状態１から状態６への
遷移）。クロック発生器１１ｂの周波数が低下しはじめ
ると位相比較器１４ｂの入力側の位相がＶＣＯ１７ｂの
出力に比べて遅れが発生してくるため、位相比較器１４
ｂの出力電圧が低下し、ＬＰＦ１５ｂ及びＡＭＰ１６ｂ
を経由したＶＣＯ１７ｂの入力電圧が低下してくる。一
方、上段に実装されたクロックボード１ではＣＬＫ＃２
の周波数が低下しはじめるために、位相比較器１４ａの
入力側の位相がＶＣＯ１７ａの出力に比べて遅れが発生
し、位相比較器１４ａの出力電圧が低下する。

【００４８】また、下段に実装されたクロックボード１
でもＣＬＫ＃２の周波数が低下しはじめるために、位相
比較器１４ｃの入力側の位相がＶＣＯ１７ｃの出力に比
べて遅れが発生し、位相比較器１４ｃの出力が低下す
る。そして、一定のウィンドウ電圧を越えると、Ｖｒｅ
ｆＢ２＜ｒｅｆＢ１＜ｒｅｆＢ３と設定されているため
に、最初に中段に実装されたクロックボード１のウィン
ドウコンパレータＣＭＰ１８ｂにより異常が検出され
る。即ち、コンパレータ２１によってＶｒｅｆＢ２より
入力電圧が低いと判断される。この異常は切り換え信号
＃２が有意状態”１”として切り換え制御回路１３ｂに
伝えられ、クロック有効信号＃２はディセーブル状態”
０”となる。

【００４９】また、上段に実装したクロックボード１の
切り換え制御回路１３ａは、クロック有効信号＃２がデ
ィセーブル状態”０”になると直ちに切り換え機構１２
ａのＳＷ１Ａをａ側にして、位相比較器１４ａの入力を
クロック発生器１１ａに切り換える（図４に示す状態
６）。この信号はバックボード１９を介したＶＣＯ１７
ａの出力の位相と比較され、位相比較器１４ａに入力さ
れた信号の位相の変化に応じた電圧が、ＬＰＦ１５ａ及
びＡＭＰ１６ａを経由してＶＣＯ１７ａに入力される
が、ＶＣＯ１７ａは電圧制御型発振器であるので、クロ
ック発生器１１ａと同一位相の同期したクロック信号出
力をＣＬＫ＃１として得ることが出来る。

【００５０】一方、下段に実装されたクロックボード１
の切り換え制御回路１３ｃは、ＣＬＫ＃２に対応したク
ロック有効信号＃２がディセーブル状態”０”になると
図４に従って直ちに切り換え機構１３ｃのＳＷ３Ｂをｋ
側にして、位相比較器１４ｃの入力をＣＬＫ＃１に切り
換える。この信号はバックボード１９を介したＶＣＯ１
７ｃの出力の位相と比較され、位相比較器１４ｃに入力
された信号の位相の変化に応じた電圧が、ＬＰＦ１５ｃ
及びＡＭＰ１６ｃを経由してＶＣＯ１７ｃに入力され
る。このＶＣＯ１７ｃは電圧制御型発振器であり、入力
電圧が低い場合には低い周波数の出力を行い、逆に入力
電圧が高い場合には高い周波数が発振出力として得られ
る。この安定状態ではクロック＃１と同一位相の同期し
たクロック信号出力をＣＬＫ＃３に得ることが出来る。

【００５１】一方、ＣＰＵボード２はクロックボードか
らのＣＬＫ＃２に対応したクロック有効信号＃２がディ
セーブル状態となるため、ＣＰＵ多数決回路９と１０は
プロセッサ７（中段のクロックボードからクロックを供
給されている）をシステムから切り離し、システムブリ
ッジボード４もシステムバス＃２を切り離すが、システ
ムとしては動作を継続することが出来る。

【００５２】次に、上段に実装したクロックボードの位
相比較器１４ａに障害が発生し、ＬＰＦ１５ａ及びＡＭ
Ｐ１６ａを経由したＶＣＯ１７ａの入力電圧が低下した
場合について説明する（図５における状態１から状態状
態４への遷移）。この場合、ＣＭＰ１８ａに入力された
電圧が、図６に示すコンパレータ２１によってＶｒｅｆ
Ｂよりも低いと判断され、切り換え信号＃１が有意状
態”１”としてＣＭＰ１８ａより出力され、切り換え制
御回路１３ａに入力される。この結果、切り換え制御回
路１３ａは、切り換え機構１２ａのＳＷ１Ｂをｄに切り
換える（図４に示す状態４）が、位相比較器１４ａが故
障のため再びＣＭＰ１８ａにより異常が検出され、切り
換え信号＃１が有意状態”１”のまま保持され、切り換
え制御回路１３ａからクロック有効信号＃１がディセー
ブル状態”０”として出力される。

【００５３】一方、他のクロックボード１のＣＭＰ１８
ｂ、ＣＭＰ１８ｃは障害を検出することなく、そのまま
動作を継続する。従って、ＣＰＵボード２はクロックボ
ード１からのＣＬＫ＃１に対応したクロック有効信号＃
１がディセーブル”０”となっても、他クロックボード
１のクロック信号ＣＬＫ＃２、ＣＬＫ＃３に対応したク
ロック有効信号＃２、＃３が有意状態”１”であるの
で、ＣＰＵ多数決回路９及び１０はプロセッサ６をシス
テムから切り離し、システムブリッジボード４もシステ
ムバス＃１を切り離すが、システムとしてはシステムバ
ス＃２を使って動作を継続することが出来る。

【００５４】次に、故障したクロックボードをオンライ
ン（システムが動作中）で交換する場合について説明す
る。中段に実装されたクロックボード１が故障し、上段
に実装されているクロックボード１がマスタモードで動
作し、下段に実装されているクロックボード１がスレー
ブモードで動作している場合に、中段に実装されている
クロックボード１をオンラインで交換する場合について
説明する（図５における状態状態２への遷移）。

【００５５】中段に実装されている故障したクロックボ
ード１を抜き、新しいクロックボード１を挿入すると、
新たに挿入されたクロックボード１の切り換え制御回路
１３ｂは、実装位置信号＃２と他のクロックボードのク
ロック有効信号＃１／＃３と動作モード信号＃１／＃３
が入力されると、切り換え機構１２ｂのＳＷ２Ａをｆ
側、ＳＷ２Ｂをｇ側に設定する（図４に示す状態２）。
また、ＣＭＰ１８ｂの基準電圧ＶｒｅｆＡ２とＶｒｅｆ
Ｂ２を、ｒｅｆＡ１＜ｒｅｆＡ３＜ＶｒｅｆＡ２、ｒｅ
ｆＢ１＜ｒｅｆＢ３＜ＶｒｅｆＢ２となるように設定す
る（設定はボードの交換の前でも後でもよく、また手動
でも自動でもよい）。これによって、位相比較器１４ｂ
の入力はＣＬＫ＃１となり、バックボード１９を介して
ＶＣＯ１７ｂの出力の位相と比較され、上段に実装され
たクロックボード１から出力されるクロック信号ＣＬＫ
＃１と同一位相の同期したクロック出力をＣＬＫ＃２と
して得ることが出来る。

【００５６】次に、上段に実装されたクロックボード１
が故障し、中段に実装されているクロックボード１がマ
スタモードで動作し、下段に実装されているクロックボ
ード１がスレーブモードで動作している場合に、上段に
実装されているクロックボード１をオンラインで交換す
る場合について説明する（図５における状態４から状態
１への遷移）。

【００５７】上段に実装されている故障したクロックボ
ード１を抜き、新しいクロックボード１を挿入すると、
新たに挿入されたクロックボード１の切り換え制御回路
１３ａは、実装位置信号＃１と他のクロックボードのク
ロック有効信号＃２／＃３と動作モード信号＃２／＃３
が入力されると、切り換え機構１２ａのＳＷ１Ａをｂ
側、ＳＷ１Ｂをｃ側に設定する（図４に示す状態１）。
また、切り換え制御回路１３ａは、ＣＭＰ１８ａの基準
電圧ＶｒｅｆＡとＶｒｅｆＢを、ｒｅｆＡ２＜ｒｅｆＡ
１＜ＶｒｅｆＡ３、ｒｅｆＢ２＜ｒｅｆＢ１＜Ｖｒｅｆ
Ｂ３となるように設定する。この設定は、既に説明した
ように、ボードの交換の前でも後でもよく、手動であっ
ても自動であってもよい。

【００５８】これによって、位相比較器１４ａの入力は
ＣＬＫ＃２となり、バックボード１９を介してＶＣＯ１
７ａの出力の位相と比較され、中段に実装されたクロッ
クボード１から出力されるクロック信号ＣＬＫ＃２と同
一位相の同期したクロック出力を出力ＣＬＫ＃１として
得ることが出来る。

【００５９】以上のように、この実施例２によれば、ク
ロックボード毎にＶＣＯの入力電圧の異常の検出タイミ
ングを変えることができるので、マスタモード（自クロ
ックボード内のクロック発生器に同期したクロック信号
を出力するモード）で動作するクロックボードのウィン
ドウコンパレータの基準電圧を最も速く障害検知できる
ように設定することによって、他のクロックボードに速
やかにマスターモードを引き継ぐことが出来とともに、
複数のクロックボードのウィンドウコンパレータで同時
に障害を検出することを防ぐことが出来る。

【００６０】実施例３．図７は、この発明のさらに他の
実施例１を示す図であり、図において２２ａは、ＣＭＰ
１８ａの出力の多数決をとる多数決回路である。この実
施例では、ＶＣＯの入力電圧を検出するためにウィンド
ウコンパレータを３重化構成とし、その多数決結果をＶ
ＣＯ入力電圧の異常検出結果とすると共に、３重化され
ているウィンドウコンパレータの１つの故障を検出する
ものであり、ウィンドウコンパレータを３重化構成と
し、その出力を比較する多数決回路を設けた点が、実施
例１と異なるが、その他の構成要素は実施例１と同一で
ある。また、図７では、上段のクロックボード１のみを
示しているが、中断及び下段のクロックボード１も同様
に構成されている。

【００６１】次に、この実施例における動作を説明す
る。いま、クロックボード３式を例えば横実装（上段、
中段、下段）し、マスタモードとなる優先順位を中段、
上段、下段の順とするものとする。全てのクロックボー
ド１が正常である場合についての動作は、実施例１の場
合と同じであるので説明を省略する。

【００６２】中段に実装したクロックボード１のクロッ
ク発生器１１ｂに障害が発生し、周波数が低下した場合
について説明する図５における状態１から状態６への遷
移）。クロック発生器１１ｂの周波数が低下しはじめる
と位相比較器１４ｂの入力側の位相がＶＣＯ１７ｂの出
力に比べて遅れが発生してくるため、位相比較器１４ｂ
が出力電圧が低下し、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを
経由したＶＣＯ１７ｂの入力電圧が低下してくる。そし
て、一定のウィンドウ電圧を越えると３個のＣＭＰ１８
ｂの全てがともに異常を検出し、その多数決結果として
多数決回路２２ｂより切り換え信号＃２が有意状態”
１”として出力される。切り換え制御回路１３ｂは切り
換え機構１２ｂのＳＷ２Ａをｆ側に切り換えるととも
に、動作モードをスレーブモードに切り換えて（図４に
示す状態６）出力する。以降の動作は、実施例１と同じ
なので説明を省略する。

【００６３】次に、上段に実装したクロックボード１の
位相比較器１４ａに障害が発生した場合について説明す
る（図５における状態１から状態４への遷移）。位相比
較器１４ａに障害が発生すると、ＬＰＦ１５ａ及びＡＭ
Ｐ１６ａを経由してＶＣＯ１７ａの入力電圧が低下す
る。一定のウィンドウ電圧を越えると３個のＣＭＰ１８
ａがともに異常を検出し、その多数決結果として多数決
回路２２ａより切り換え信号＃１が有意状態”１”とし
て出力される。切り換え制御回路１３ａは切り換え機構
１２ａのＳＷ１Ｂをｄに切り換えるが、位相比較器１４
ａが故障のため再びＣＭＰ１８ａにより異常が検出さ
れ、切り換え信号＃１が優位状態”１”のまま保持さ
れ、切り換え制御回路１３ａからクロック有効信号＃１
がディセーブル状態”０”として出力される（図４に示
す状態４）。一方、他のクロックボード１はそのまま動
作を継続する。以降の動作についての説明は、実施例１
と同じなので説明を省略する。

【００６４】次に中段に実装されたクロックボード１の
ＣＭＰ１８ｂの１つが故障した場合について説明する。
中段に実装されたクロックボード１では、位相比較器１
４ｂの入力はクロック発振器１１ｂの出力信号となり、
バックボード１９を介したＶＣＯ１７ｂの出力の位相と
比較される。位相比較器１４ｂに入力された信号の位相
の変化に応じた電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂ
を経由してＶＣＯ１７ｂに入力される。

【００６５】また、ＶＣＯ１７ｂの入力は３個のＣＭＰ
１８ｂのいづれにも入力されるが、ＣＭＰ１８ｂの１つ
が故障してるために多数決回路２２ｂより多数決エラー
信号＃２が有意状態”１”として出力される。これによ
ってシステムには、中段に実装されたクロックボード１
の故障を通知することが出来る。しかし、ＣＭＰ１８ｂ
に入力される電圧は規定値内であるため、他の２つのＣ
ＭＰ１８ｂは正常であるので多数決回路２２ｂの出力で
ある切り換え信号＃２はディセーブル状態”０”として
出力される。こうして、クロック発生器１１ｂと同一位
相の同期したクロック信号出力をＣＬＫ＃２として得る
ことが出来る。上段、下段に実装されたクロックボード
の動作、中段に実装されたクロックボードのオンライン
交換については実施例１と同じである。

【００６６】以上のように、この実施例３によれば、ウ
ィンドウコンパレータを３重化構成とすることによっ
て、ウィンドウコンパレータ自身の故障を検出し、通知
することが出来ると共に、ウィンドウコンパレータの故
障により、クロック信号の出力が正常に行われているに
も拘らず誤って当該の系の動作を停止させることを防ぐ
ことが出来る。なお、この実施例を実施例２と組み合わ
せて実施することも可能である。

【００６７】実施例４．図８は、この発明のさらに他の
実施例を示す図であり、図において２３ａはＶＣＯ１７
ａの出力をバックボード１９へ出力する出力ドライバで
ある。この実施例は、実施例１ではクロック信号と共に
クロック有効信号を出力していたのを障害が発生した場
合には、クロック信号の出力を停止することによってク
ロック信号が有効でないことを示すようにしたものであ
る。図では、上段に実装されるクロックボードしか示さ
れていないが他のクロックボーｔの構成は同じであり、
且つ、クロックボード間の接続関係は実施例１と同様で
ある。

【００６８】まず、クロックボード３式を例えば横実装
（上段、中段、下段）し、マスタモードとなる優先順位
を中段、上段、下段の順として、何れのクロックボード
も正常な場合についての動作を説明する。中段に実装し
たクロックボード１がマスターモードで、他のクロック
ボード１がスレーブモードとして動作する。中段に実装
されたクロックボード１では、位相比較器１４ｂの入力
はクロック発振器１１ｂの出力信号となり、バックボー
ド１９を介したＶＣＯ１７ｂの出力の位相と比較され
る。位相比較器１４ｂに入力された信号の位相の変化に
応じた電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由し
てＶＣＯ１７ｂに入力される。

【００６９】また、ＶＣＯ１７ｂの入力はＣＭＰ１８ｂ
にも入力され、図３に示すコンパレータ２０、２１によ
って、各々ＶｒｅｆＡ、ＶｒｅｆＢの電圧と比較され、
このウィンドウ内の電圧ならば切り換え信号＃２がディ
セーブル状態”０”として出力され、切り換え機構１３
ｂより出力ドライバ２３ｂをイネーブルとする信号が出
力される。その結果、出力ドライバ２３ｂがＣＬＫ＃２
を出力する。こうして、クロック発生器１１ｂと同一位
相の同期したクロック信号出力をＣＬＫ＃２として得る
ことが出来る。

【００７０】また、上段に実装されたクロックボード１
では、位相比較器１４ａの入力は中段に実装されたクロ
ックボード１から出力されるクロック信号ＣＬＫ＃２と
なり、バックボード１９を介したＶＣＯ１７ａの出力の
位相と比較される。以降の動作は、ＣＬＫ＃１が出力ド
ライバ２３ａより得られる点を除いて中段のクロックボ
ード１での動作と同様であり、ＣＬＫ＃２と同一位相の
同期したクロック信号出力をＣＬＫ＃１として得ること
が出来る。また、下段に実装されたクロックボード１の
動作もＣＬＫ＃３が出力ドライバ２３ｃより得られる点
を除いて上段に実装されたクロックボード１における動
作と同じであるので説明は省略する。

【００７１】このようにして、ＣＬＫ＃１、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなり、
ＣＰＵボード２には同期したＣＬＫ＃１、ＣＬＫ＃２と
ＣＬＫ＃３が供給され、システムブリッジボード４には
同期したＣＬＫ＃１とＣＬＫ＃２が供給される。

【００７２】次に、クロックボード１に故障が発生した
場合について説明する。クロックボード３式を例えば横
実装（上段、中段、下段）し、マスターモードとなる優
先順位を中段、上段、下段の順と仮定し、中段に実装さ
れたクロックボード１がマスタとして動作し、上段、下
段に実装されたクロックボード１がスレーブとして動作
している場合に、中段に実装したクロックボード１の位
相比較器１４ｂに障害が発生し、位相比較器１４ｂの出
力電圧が低下した場合について説明する。（図５におけ
る状態１から状態６への遷移）

【００７３】この場合、ＬＰＦ１５ｂ及びＡＭＰ１６ｂ
を経由したＶＣＯ１７ｂの入力電圧が低下してくる。そ
して、一定のウィンドウ電圧を越えるとウィンドウコン
パレータＣＭＰ１８ｂにより異常が検出される。この異
常は切り換え信号＃２が有意状態”１”となることによ
って切り換え制御回路１３ｂに通知され、切り換え制御
回路１３ｂは切り換え機構１２ｂのＳＷ２Ａをｆ側に切
り換えるが位相比較器１４ｂが故障のために再びＣＭＰ
１８ｂにより異常が検出され、切り換え信号＃２の有意
状態”１”が保持され、クロック出力ドライバ２３ｂの
出力をディセーブル状態とする。また、動作モード信号
＃２はスレーブ状態”０”として出力される（図４に示
す状態６）。

【００７４】一方、上段に実装されたクロックボード１
の切り換え制御回路１３ａは動作モード信号＃２がスレ
ーブ状態”０”に切り換わるために切り換え機構１２ａ
のＳＷ１Ａをａ側に切り換える（図４に示す状態６）。
以降の上段のクロックボード１の動作及び下段のクロッ
クボード１の動作は、実施例１と同じなので説明を省略
する。

【００７５】以上の結果、ＣＰＵボード２はクロックボ
ー１ドからのＣＬＫ＃２が停止するために、ＣＰＵ多数
決回路９と１０でプロセッサ７をシステムから切り離
し、システムブリッジボード４もシステムバス＃２を切
り離すが、プロセッサ６と８、ＣＰＵ多数決回路９と１
０、システムバス＃１はＣＬＫ＃１、ＣＬＫ＃３によっ
て正常に動作を継続するためにシステムとしては動作を
継続することが出来る。

【００７６】上段に実装したクロックボードの位相比較
器１４ａに障害が発生した場合における動作も、実施例
１における動作と同様なので説明を省略する。

【００７７】以上のように、この実施例４によれば、ク
ロックボード内の障害を検出した場合にクロック信号の
出力を停止することによって、クロック信号を使う側で
の誤動作を防ぐことが出来る。なお、この実施例４を、
実施例２乃至実施例３と組み合わせて実施することも可
能である。

【００７８】実施例５．図９、１０は、この発明のさら
に他の実施例を説明するための図である。図９は、この
実施例及び以降の実施例を適用するシステムの例を示す
図で、図１０はこの実施例を示す図である。図におい
て、実施例１で説明したものと同等のものは、同一の符
号を付して説明を省略する。なお、この実施例以降のク
ロック供給回路は、１つのボード上に構成されるもので
ある。

【００７９】まず、クロックボードが正常な場合の動作
について説明する。クロック発振器１１ａの出力信号は
位相比較器１４ａに入力され、ＶＣＯ１７ａの出力の位
相と比較される。位相比較器１４ａに入力された信号の
位相の変化に応じた電圧が、ＬＰＦ１５ａ及びＡＭＰ１
６ａを経由してＶＣＯ１７ａに入力される。このＶＣＯ
１７ａは、入力電圧が低い場合には低い周波数の出力を
行い、逆に入力電圧が高い場合には高い周波数を出力す
る。こうして、クロック発生器１１ａと同一位相の同期
したクロック信号出力をＣＬＫ＃１として得ることが出
来る。

【００８０】また、位相比較器１４ｂにはＣＬＫ＃１が
入力され、ＶＣＯ１７ｂの出力の位相と比較される。位
相比較器１４ｂに入力された信号の位相の変化に応じた
電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由してＶＣ
Ｏ１７ｂに入力される。このＶＣＯ１７ｂは、ＶＣＯ１
７ａと同等の動作をする。こうして、ＣＬＫ＃１と同一
位相の同期したクロック信号出力をＣＬＫ＃２として得
ることが出来る。

【００８１】さらに、位相比較器１４ｃにもＣＬＫ＃１
が入力され、ＶＣＯ１７ｃの出力の位相と比較される。
位相比較器１４ｂに入力された信号の位相の変化に応じ
た電圧が、ＬＰＦ１５ｃ及びＡＭＰ１６ｃを経由してＶ
ＣＯ１７ｃに入力される。このＶＣＯ１７ｃもＶＣＯ１
７ａと同様の動作をする。こうして、ＣＬＫ＃１と同一
位相の同期したクロック信号出力をＣＬＫ＃３として得
ることが出来る。

【００８２】このようにして、ＣＬＫ＃１、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなり、
ＣＰＵボード２には同期したＣＬＫ＃１、ＣＬＫ＃２と
ＣＬＫ＃３が供給され、システムブリッジボード４には
同期したＣＬＫ＃１とＣＬＫ＃２が供給される。

【００８３】次に、位相比較器１４ｂに障害が発生し、
位相比較器１４ｂの出力電圧が低下した場合を想定す
る。この場合、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由し
たＶＣＯ１７ｂの入力電圧が低下してくる。そして、一
定のウィンドウ電圧を越えるとＣＭＰ１８ｂにより異常
が検出される。この異常は切り換え信号＃２が有意”
１”となることにより切り換え制御回路１３ｂに通知さ
れ、切り換え制御回路１３ｂはクロック有効信号＃２を
ディセーブル状態”０”として出力する。

【００８４】この結果、ＣＰＵボード２はクロックボー
ド１からのＣＬＫ＃２に対応したクロック有効信号＃２
がディセーブル状態”０”となるために、ＣＰＵ多数決
回路９と１０でプロセッサ７をシステムから切り離し、
システムブリッジボード４もシステムバス＃２を切り離
すが、プロセッサ６と８、ＣＰＵ多数決回路９と１０、
システムバス＃１はＣＬＫ＃１、ＣＬＫ＃３によって正
常に動作を継続するためにシステムとしては動作を継続
することが出来る。

【００８５】以上のように、この実施例５によれば、１
つのクロック発生器と、位相比較器、ローパスフィル
タ、増幅器及び電圧制御型発振器とを有する３組のＰＬ
Ｌ回路でクロックボードを構成することによって、ＰＬ
Ｌ回路の一部が故障しても３系統のうち２系統の同一位
相の同期したクロックを供給することが出来る。

【００８６】実施例６．図１１は、この発明のさらに他
の実施例を示す図である。この実施例は、実施例５では
クロックボードをクロック発生器１組とＰＬＬ回路３組
から構成したのを、クロック発生器２組とＰＬＬ回路３
組と切り換え機構から構成するようにしたものである。

【００８７】まず、クロックボードが正常な場合の動作
について説明する。クロック発振器１１ａの出力信号は
位相比較器１４ａに入力され、ＶＣＯ１７ａの出力の位
相と比較される。位相比較器１４ａに入力された信号の
位相の変化に応じた電圧が、ＬＰＦ１５ａ及びＡＭＰ１
６ａを経由してＶＣＯ１７ａに入力される。このＶＣＯ
１７ａは、電圧制御型発振器として動作する。その結
果、クロック発生器１１ａと同一位相の同期したクロッ
ク信号出力をＣＬＫ＃１として得ることが出来ると共
に、切り換え制御回路１３ａよりクロック有効信号＃１
が有意状態”１”として出力される。

【００８８】また、クロック有効信号＃１が有意状態”
１”であるために切り換え制御回路１３ｂによって切り
換え機構１２ｂのＳＷ２Ａはｆ側に設定され、位相比較
器１４ｂにはＣＬＫ＃１が入力され、ＶＣＯ１７ｂの出
力の位相と比較される。その結果、位相比較器１４ｂに
入力された信号の位相の変化に応じた電圧が、ＬＰＦ１
５ｂ及びＡＭＰ１６ｂを経由してＶＣＯ１７ｂに入力さ
れる。このＶＣＯ１７ｂは、ＶＣＯ１７ａと同様の動作
をする。その結果、ＣＬＫ＃１と同一位相の同期したク
ロック信号出力をＣＬＫ＃２として得ることが出来る。

【００８９】さらに、クロック有効信号＃１が有意状
態”１”であるために切り換え制御回路１３ｃによって
切り換え機構１２ｃのＳＷ３Ｂはｋ側に設定され、位相
比較器１４ｃにもＣＬＫ＃１が入力され、ＶＣＯ１７ｃ
の出力の位相と比較される。その結果、位相比較器１４
ｃに入力された信号の位相の変化に応じた電圧が、ＬＰ
Ｆ１５ｃ及びＡＭＰ１６ｃを経由してＶＣＯ１７ｃに入
力される。このＶＣＯ１７ｃも、ＶＣＯ１７ａと同様の
動作をする。こうして、ＣＬＫ＃１と同一位相の同期し
たクロック信号出力をＣＬＫ＃３として得ることが出来
る。

【００９０】従って、ＣＬＫ＃１、ＣＬＫ＃２、ＣＬＫ
＃３は同一位相の同期したクロックとなり、ＣＰＵボー
２ドには同期したＣＬＫ＃１、ＣＬＫ＃２とＣＬＫ＃３
が供給され、システムブリッジボード４にも同期したＣ
ＬＫ＃１とＣＬＫ＃２が供給される。

【００９１】次に、クロック発生器１１ａに障害が発生
した場合について説明する。クロック発生器１１ａに障
害が発生し、クロック発生器１１ａの周波数が低下しは
じめると位相比較器１４ａの入力側の位相がＶＣＯ１７
ａの出力に比べて遅れが発生してくるため、位相比較器
１１ａの出力電圧が低下し、ＬＰＦ１５ａ及びＡＭＰ１
６ａを経由したＶＣＯ１７ａの入力電圧が低下してく
る。そして、一定のウィンドウ電圧を越えるとＣＭＰ１
８ｂにより異常が検出される。この異常は切り換え信号
＃１が有意状態”１”となることにより切り換え制御回
路１３ｂに通知される。その結果、切り換え制御回路１
３ｂはクロック有効信号＃１をディセーブル状態”０”
として出力する。

【００９２】また、切り換え制御回路１３ｂはクロック
有効信号＃１がディセーブル状態”０”となるために切
り換え機構１２ｂのＳＷ２Ａをｅ側に切り換える。その
結果、クロック発生器１１ｂの出力が位相比較器１４ｂ
に入力され、ＶＣＯ１７ｂの出力の位相と比較される。
位相比較器１４ｂに入力された信号の位相の変化に応じ
た電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由してＶ
ＣＯ１７ｂに入力される。このＶＣＯ１７ｂは、電圧制
御型発振器としての動作をする。その結果、クロック発
生器１１ｂと同一位相の同期したクロック信号出力をＣ
ＬＫ＃２として得ることが出来る。

【００９３】さらに、切り換え制御回路１３ｃはクロッ
ク有効信号＃１がディセーブル状態”０”となるために
切り換え機構１２ｃのＳＷ３Ｂをｌ側に切り換える。そ
の結果、ＣＬＫ＃２が位相比較器１４ｃに入力され、Ｖ
ＣＯ１７ｃの出力の位相と比較される。位相比較器１４
ｃに入力された信号の位相の変化に応じた電圧が、ＬＰ
Ｆ１５ｃ及びＡＭＰ１６ｃを経由してＶＣＯ１７ｃに入
力される。このＶＣＯ１７ｃはＶＣＯ１７ｂと同様の動
作をする。その結果、安定状態ではＣＬＫ＃２と同一位
相の同期したクロック信号出力をＣＬＫ＃３として得る
ことが出来る。

【００９４】このようにして、ＣＬＫ＃１に対応したク
ロック有効信号はディセーブル状態”０”、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなり、
ＣＰＵボード２はＣＰＵ多数決回路９と１０でプロセッ
サ６をシステムから切り離し、システムブリッジボード
４もシステムバス＃１を切り離すが、プロセッサ７と
８、ＣＰＵ多数決回路９と１０、システムバス＃２はＣ
ＬＫ＃２、ＣＬＫ＃３によって正常に動作を継続するた
めにシステムとしては動作を継続することが出来る。

【００９５】次に、位相比較器１４ｂに障害が発生した
場合について説明する。位相比較器１４ｂに障害が発生
し、位相比較器１４ｂの出力電圧が低下すると、ＬＰＦ
１５ｂ及びＡＭＰ１６ｂを経由したＶＣＯ１７ｂの入力
電圧が低下してくる。そして、一定のウィンドウ電圧を
越えるとＣＭＰ１８ｂにより異常が検出される。この異
常は切り換え信号＃２が有意状態”１”となることによ
り切り換え制御回路１３ｂに通知され、切り換え制御回
路１３ｂは、切り換え機構１２ｂのＳＷ２Ａをｆ側に切
り換えるが、位相比較器１４ｂが故障のため再びＣＭＰ
１８ｂで異常が検出され、切り換え信号＃２の有意状
態”１”が保持されるためにクロック有効信号＃２がデ
ィセーブル状態”０”として出力される。一方、ＣＬＫ
＃１とＣＬＫ＃３は変化がなく、そのまま出力が継続さ
れる。

【００９６】この結果、ＣＰＵボード２はクロックボー
ドからのＣＬＫ＃２に対応したクロック有効信号＃２が
ディセーブル”０”となるために、ＣＰＵ多数決回路９
と１０でプロセッサ７をシステムから切り離し、システ
ムブリッジボード４もシステムバス＃２を切り離すが、
プロセッサ６と８、ＣＰＵ多数決回路９と１０、システ
ムバス＃１はＣＬＫ＃１、ＣＬＫ＃３によって正常に動
作を継続するためにシステムとしては動作を継続するこ
とが出来る。

【００９７】以上のように、この実施例６によれば、２
組のクロック発生器と、位相比較器とローパスフィルタ
と増幅器と電圧制御型発振器と、を有する３組のＰＬＬ
回路と、切り換え機構を備えるようにクロックボードを
構成するようにしたので、クロック発生器の１組、ＰＬ
Ｌ回路の一部が故障しても３系統のうち２系統の同一位
相の同期したクロックを供給することが出来る。

【００９８】実施例７．図１２は、この発明のさらに他
の実施例を示す図である。この実施例では、全てのクロ
ック回路に切り換え機構を設けるようにしたところだけ
が実施例６と異なる。以下、この実施例の動作を説明す
る。

【００９９】クロックボードの各構成要素が正常な場合
の動作は実施例６と同じであるので、クロック発生器１
１ａに障害が発生した場合について説明する。クロック
発生器１１ａに障害が発生し、クロック発生器１１ａの
周波数が低下しはじめると位相比較器１４ａの入力側の
位相がＶＣＯ１７ａの出力に比べて遅れが発生してくる
ため、位相比較器１１ａの出力電圧が低下し、ＬＰＦ１
５ａ及びＡＭＰ１６ａを経由したＶＣＯ１７ａの入力電
圧が低下してくる。そして、図３に示すコンパレータ２
１によってＶｒｅｆＢよりも電圧が低いと判断され、Ｃ
ＭＰ１８ａにより異常が検出される。この異常は切り換
え信号＃１が有意状態”１”となることにより切り換え
制御回路１３ａに伝えられる。切り換え制御回路１３ａ
は切り換え機構１２ａのＳＷ１Ａをｂ側に切り換えると
共に動作モード信号＃１をスレーブ状態”０”として出
力する。

【０１００】その結果、位相比較器１４ａの入力はＣＬ
Ｋ＃２に切り換わり、ＶＣＯ１７ａの出力の位相と比較
される。位相比較器１４ａに入力された信号の位相の変
化に応じた電圧が、ＬＰＦ１５ａ及びＡＭＰ１６ａを経
由してＶＣＯ１７ａに入力され、ＶＣＯ１７ａは、電圧
制御型発振器として動作する。こうして、ＣＬＫ＃２と
同一位相で同期したクロック信号出力をＣＬＫ＃１とし
て得ることが出来る。

【０１０１】また、切り換え制御回路１３ｂは動作モー
ド信号＃１がスレーブ状態”０”に切り換わると直ちに
切り換え機構１２ｂのＳＷ２Ａをｅ側にして、位相比較
器１４ｂの入力をクロック発生器１１ｂに切り換える。
この信号はＶＣＯ１７ｂの出力の位相と比較され、次第
にクロック発生器１１ｂと同一位相の同期したクロック
出力をＣＬＫ＃２として得ることが出来る。

【０１０２】一方、切り換え制御回路１３ｃは動作モー
ド信号＃１がスレーブ状態”０”に切り換わると直ちに
切り換え機構１２ｃのＳＷ３Ｂをｌ側にして、位相比較
器１４ｃの入力をＣＬＫ＃２に切り換える。この信号は
ＶＣＯ１７ｃの出力の位相と比較され、同様に図１２上
の上段に配置されたクロックボードから出力されるクロ
ック信号ＣＬＫ＃２と同一位相の同期したクロック出力
を出力ＣＬＫ＃３として得ることが出来る。

【０１０３】このようにして、ＣＬＫ＃１、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなり、
ＣＰＵボード２には同期したＣＬＫ＃１、ＣＬＫ＃２及
びＣＬＫ＃３が供給され、システムブリッジボード４に
は同期したＣＬＫ＃１とＣＬＫ＃２が供給される。

【０１０４】以上のように、この実施例７によれば、２
組のクロック発生器と、位相比較器とローパスフィルタ
と増幅器と電圧制御型発振器とを有するＰＬＬ回路と、
切り換え機構とを備えるようにクロックボードを構成す
るようにしたことによって、クロック発生器の一式が故
障しても３系統の同一位相の同期したクロックを供給す
ることが出来、ＰＬＬ回路の一部が故障しても３系統の
うち２系統の同一位相の同期したクロックを供給するこ
とが出来る。

【０１０５】実施例８．この実施例は、実施例６におい
て使用した図１１を基本にして説明する。実施例６では
ＶＣＯの入力電圧を検出するために図３に示すような構
成のウィンドウ・コンパレータを用いたが、この実施例
８は、このウィンドウ・コンパレータを図６に示すよう
に基準電圧ＶｒｅｆＡ、ＶｒｅｆＢを可変にして、ＰＬ
Ｌ回路の組毎に基準電圧の設定を変えられるようにした
ものである。

【０１０６】ＣＭＰ１８ａの基準電圧をＶｒｅｆＡ１、
ＶｒｅｆＢ１、ＣＭＰ１８ｂの基準電圧をＶｒｅｆＡ
２、ＶｒｅｆＢ２、ＣＭＰ１８ｃの基準電圧をＶｒｅｆ
Ａ３、ＶｒｅｆＢ３とし、ＶｒｅｆＡ１＜ＶｒｅｆＡ２
＜ＶｒｅｆＡ３、ＶｒｅｆＢ１＜ＶｒｅｆＢ２＜Ｖｒｅ
ｆＢ３となるように設定しておく。

【０１０７】クロックボード１の各構成要素が正常な場
合には実施例６と同じ動作となるので説明は省略して、
位相比較器１４ａに障害が発生し、位相比較器１４ａの
出力電圧が低下した場合について説明する。この場合、
ＬＰＦ１５ａ及びＡＭＰ１６ａを経由したＶＣＯ１７ａ
の入力電圧が低下してくる。その結果、ＣＬＫ＃１の周
波数が低下しはじめ、位相比較器１４ｂの入力側の位相
がＶＣＯ１７ｂの出力に比べて遅れが発生し、位相比較
器１４ｂの出力電圧がを低下する。

【０１０８】その結果、位相比較器１４ｃの入力側の位
相がＶＣＯ１７ｃの出力に比べて遅れが発生し、位相比
較器１４ｃの出力電圧が低下する。そして一定のウィン
ドウ電圧を越えると、ＶｒｅｆＡ１＜ＶｒｅｆＡ２＜Ｖ
ｒｅｆＡ３とＶｒｅｆＢ１＜ＶｒｅｆＢ２＜ＶｒｅｆＢ
３に設定されているので、最初にＣＭＰ１８ａによって
異常が検出される。この異常は切り換え信号＃１が有意
状態”１”となることにより切り換え制御回路１３ａに
通知される。切り換え制御回路１３ａは、クロック有効
信号＃１をディセーブル状態”０”にして出力する。

【０１０９】一方、切り換え制御回路１３ｂは、クロッ
ク有効信号＃１がディセーブル状態”０”となったため
切り換え機構１２ｂのＳＷ２Ａをｅ側に切り換える。そ
の結果、クロック発生器１１ｂの出力が位相比較器１４
ｂに入力され、ＶＣＯ１７ｂの出力の位相と比較され
る。位相比較器１４ｂに入力された信号の位相に変化に
応じた電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由し
てＶＣＯ１７ｂに入力される。このＶＣＯ１７ｂは、電
圧制御型発振器として動作するので、クロック発生器１
１ｂと同一位相の同期したクロック信号出力をＣＬＫ＃
２として得ることが出来る。

【０１１０】さらに、切り換え制御回路１３ｃはクロッ
ク有効信号＃１がディセーブル状態”０”となるために
切り換え機構１２ｃのＳＷ３Ｂをｌ側に切り換える。こ
の結果、ＣＬＫ＃２が位相比較器１４ｃに入力され、Ｖ
ＣＯ１７ｃの出力の位相と比較される。位相比較器１４
ｃに入力された信号の位相の変化に応じた電圧が、ＬＰ
Ｆ１５ｃ及びＡＭＰ１６ｃを経由してＶＣＯ１７ｃに入
力される。このＶＣＯ１７ｃはＶＣＯ１７ｂと同様の動
作をする。こうして、ＣＬＫ＃２と同一位相の同期した
クロック信号出力をＣＬＫ＃３として得ることが出来
る。

【０１１１】このようにして、ＣＬＫ＃１に対応したク
ロック有効信号はディセーブル状態”０”、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなるの
で、ＣＰＵボード２はＣＰＵ多数決回路９と１０でプロ
セッサ６をシステムから切り離し、システムブリッジボ
ード４もシステムバス＃１を切り離すが、プロセッサ７
と８、ＣＰＵ多数決回路９と１０、システムバス＃２は
ＣＬＫ＃２、ＣＬＫ＃３によって正常に動作を継続する
ためにシステムとしては動作を継続することが出来る。

【０１１２】以上のように、この実施例８によれば、Ｐ
ＬＬ回路の組毎にＶＣＯの入力電圧の異常の検出タイミ
ングを変えることが出来るので、クロック発生器に同期
したクロックを出力するＰＬＬ回路のウィンドウ・コン
パレータの基準電圧を最も速く障害検出できるように設
定することにより、速やかに同期する対象を切り換える
ことが出来ると共に、複数のウィンドウ・コンパレータ
が同時に障害を検出することを防ぐことが出来る。な
お、この実施例８を実施例５または実施例７に対して実
施することが可能である。

【０１１３】実施例９．この実施例も、実施例６におい
て使用した図１１を基本にして説明する。実施例６では
ＶＣＯの入力電圧を検出するために図３に示すような構
成のウィンドウ・コンパレータを用いたが、この実施例
９は、このウィンドウ・コンパレータ部分を図１３に示
すようにを多重化構成とし、その多数決結果をＶＣＯ入
力電圧の異常検出結果とするとともに、多重化されてい
るウィンドウ・コンパレータの１つの故障を検出するよ
うにしたものである。なお図１３には、１回路分だけし
か図示されていないが、全てのクロック供給回路に適用
されるものである。

【０１１４】クロックボード１の各構成要素が正常な場
合には実施例６と同じ動作となるので説明を省略し、Ｃ
ＭＰ１８ａに障害が発生した場合について説明をする。
クロック発振器１１ａの出力信号は位相比較器１４ａに
入力され、ＶＣＯ１７ａの出力の位相と比較され、位相
比較器１４ａに入力された信号の位相の変化に応じた電
圧が、ＬＰＦ１５ａ及びＡＭＰ１６ａを経由してＶＣＯ
１７ａに入力される。また、このＶＣＯ１７ａの入力電
圧は、図１１に示す３重化されたウィンドウ・コンパレ
ータによって異常検出される。この時、３つのＣＭＰ１
８ａの１つが故障しているために、故障しているＣＭＰ
１８ａの出力と他の２つのＣＭＰ１８ａとの出力が異な
り、多数決回路２２ａより多数決エラー信号＃１が有意
状態”１”として出力され、システムとしては故障を検
出することが出来る。

【０１１５】しかし、ＶＣＯ１７ａの入力電圧は規定電
圧内であるために多数決回路２２ａの出力である切り換
え信号＃１はディセーブル状態”０”であり、切り換え
制御回路１３ａよりクロック有効信号は有意状態”１”
として出力される。こうして、クロック発生器１１ａと
同一位相の同期したクロック信号出力をＣＬＫ＃１とし
て得ることが出来る。

【０１１６】また、クロック有効信号＃１が有意状態”
１”のままであるために切り換え制御回路１３ｂは、現
状をそのまま維持するので、ＣＬＫ＃１と同一位相の同
期したクロック信号出力をＣＬＫ＃２として得ることが
出来る。また、切り換え制御回路１３ｃも、クロック有
効信号＃１が有意状態”１”であるために現状をそのま
ま維持するのでＣＬＫ＃１と同一位相の同期したクロッ
ク信号出力をＣＬＫ＃３に得ることが出来る。

【０１１７】このようにして、ＣＭＰ１８ａが故障した
場合には多数決エラー信号によって障害が報告される
が、ＣＬＫ＃１、ＣＬＫ＃２、ＣＬＫ＃３は同一位相の
同期したクロックとなり、ＣＰＵボード２には同期した
ＣＬＫ＃１、ＣＬＫ＃２とＣＬＫ＃３が供給され、シス
テムブリッジボード４には同期したＣＬＫ＃１とＣＬＫ
＃２が供給される。

【０１１８】以上のように、この実施例９によれば、ウ
ィンドウ・コンパレータを３重化構成とすることによっ
て、ウィンドウ・コンパレータの故障を検出し、その故
障をシステムに通知することが出来ると共に、ウィンド
ウ・コンパレータの故障によってクロック信号の出力が
正常に行われているにも拘らず誤って当該の系の動作を
停止させることを防ぐことが出来る。なお、この実施例
９を実施例５または実施例７に適用することも可能であ
る。

【０１１９】実施例１０．図１４は、この発明のさらに
他の実施例を示す図である。この実施例は実施例５を基
本にしたもので、実施例５ではクロック信号と共にクロ
ック有効信号を出力していたのを、障害が発生した場合
にはクロック出力を停止することによってクロック信号
が有効でないことをＣＰＵボードなどに通知するように
したものである。

【０１２０】まず、クロックボードが正常な場合の動作
について説明する。クロック発振器１１ａの出力信号は
位相比較器１４ａに入力され、ＶＣＯ１７ａの出力の位
相と比較される。位相比較器１４ａに入力された信号の
位相の変化に応じた電圧が、ＬＰＦ１５ａ及びＡＭＰ１
６ａを経由してＶＣＯ１７ａに入力される。このＶＣＯ
１７ａは電圧制御型発振器として動作するので、クロッ
ク発生器１１ａと同一位相の同期したクロック信号出力
をＣＬＫ＃１として得ることが出来る。

【０１２１】また、位相比較器１４ｂにはＣＬＫ＃１が
入力され、ＶＣＯ１７ｂの出力の位相と比較される。位
相比較器１４ｂに入力された信号の位相の変化に応じた
電圧が、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経由してＶＣ
Ｏ１７ｂに入力される。このＶＣＯ１７ｂはＶＣＯ１７
ａと同じ動作をするので、ＣＬＫ＃１と同一位相の同期
したクロック信号出力をＣＬＫ＃２として得ることが出
来る。

【０１２２】さらに、位相比較器１４ｃにもＣＬＫ＃１
が入力され、ＶＣＯ１７ｃの出力の位相と比較される。
位相比較器１４ｂに入力された信号の位相の変化に応じ
た電圧が、ＬＰＦ１５ｃ及びＡＭＰ１６ｃを経由してＶ
ＣＯ１７ｃに入力される。このＶＣＯ１７ｃもＶＣＯ１
７ａと同じ動作をするので、ＣＬＫ＃１と同一位相の同
期したクロック信号出力をＣＬＫ＃３に得ることが出来
る。

【０１２３】このようにして、ＣＬＫ＃１、ＣＬＫ＃
２、ＣＬＫ＃３は同一位相の同期したクロックとなり、
ＣＰＵボード２には同期したＣＬＫ＃１、ＣＬＫ＃２と
ＣＬＫ＃３が供給され、システムブリッジボード４には
同期したＣＬＫ＃１とＣＬＫ＃２が供給される。

【０１２４】次に、位相比較器１４ｂに障害が発生し、
位相比較器１４ｂの出力電圧が低下した場合について説
明する。この場合、ＬＰＦ１５ｂ及びＡＭＰ１６ｂを経
由したＶＣＯ１７ｂの入力電圧が低下してきて、一定の
ウィンドウ電圧を越えるとＣＭＰ１８ｂにより異常が検
出される。この異常は切り換え信号＃２が優位”１”と
なることにより切り換え制御回路１３ｂに通知され、切
り換え制御回路１３ｂは出力ドライバ２３ｂをディセー
ブル状態”０”とするので、ＣＬＫ＃２の出力が停止す
る。一方、ＣＬＫ＃１とＣＬＫ＃３は正常に出力を継続
する。

【０１２５】従って、ＣＰＵボード２はクロックボード
からのＣＬＫ＃２が停止するために、ＣＰＵ多数決回路
９と１０でプロセッサ７をシステムから切り離し、シス
テムブリッジボード４もシステムバス＃２を切り離す
が、プロセッサ６と８、ＣＰＵ多数決回路９と１０、シ
ステムバス＃１はＣＬＫ＃１、ＣＬＫ＃３によって正常
に動作を継続するためにシステムとしては動作を継続す
ることが出来る。

【０１２６】以上のように、この実施例１０によれば、
クロックボード内の障害を検出した場合にクロック信号
の出力を停止することによって、クロック信号を使う側
での誤動作を防ぐことが出来る。なお、この実施例１０
を実施例５乃至実施例９と組み合わせて実施することも
可能である。

【０１２７】

【発明の効果】以上のように、この発明によれば、位相
比較器とローパスフィルタと増幅器と電圧制御発振器と
を有するＰＬＬ回路と、クロック発生器と、前記増幅器
の出力の異常を検知するウインドウ比較器と、このウイ
ンドウ比較器の出力に基づき前記位相比較器へ供給する
クロックを制御するクロック制御手段とを有するクロッ
ク回路を複数備えるように構成したので、クロック回路
の１つをマスターモードで、他のクロック回路をスレー
ブモードで動作させ、各クロック回路の位相を揃えると
共に上記マスターモードのクロック回路に異常が発生す
ると自動的にスレーブモードで動作中のクロック回路の
１つをマスターモードに切り換えることができる。

【０１２８】また、クロック回路を別々のボードで構成
するようにしたのでクロックボードの交換をシステムの
動作中でも行うことができる。

【０１２９】また、クロック回路の全てを同一のボード
上に構成するようにしたのでボード枚数が１枚で良くシ
ステムの構成が簡単になる。

【０１３０】また、クロック発生器の出力を、ＰＬＬ回
路とウインドウ比較器と制御手段とで構成された複数組
のクロック回路の中の１組のクロック回路の位相比較器
に供給し、他のクロック回路の位相比較器には前記クロ
ック発生器の出力が供給されるクロック回路の出力を供
給するようにしたので、複数組のクロック回路の１つに
故障が発生しても、クロックの供給を受ける装置では、
正常なクロックだけを使って正常動作を継続できる。

【０１３１】また、第１のクロック発生器とＰＬＬ回路
とウインドウ比較器と制御手段とを備えた第１のクロッ
ク回路と、ＰＬＬ回路とウインドウ比較器と制御手段を
備えた複数組のクロック回路と、第２のクロック発生器
とを同一ボード上に構成し、第２のクロック発生器の出
力を前記複数組のクロック回路の１組の位相比較器の入
力として供給するようにしたので、マスターモードのク
ロック回路に障害が発生しても、他のクロック回路が自
動的にマスターモードを引き継ぐことができる。

【０１３２】また、ＰＬＬ回路とウインドウ比較器と制
御手段とを備えた複数組のクロック回路と、複数組のク
ロック発生器とを同一ボード上に構成し、クロック発生
器の出力を複数組のクロック回路の位相比較器の入力と
して供給するようにしたので、同様にマスターモードの
クロック回路に障害が発生しても、他のクロック回路が
自動的にマスターモードを引き継ぐことができる。

【０１３３】また、電圧制御型発振器の出力を出力ドラ
イバーで駆動し、この出力ドライバーを制御回路で制御
して出力を停止するようにしたので、クロックの供給を
受ける装置がクロックの異常により誤動作するのを防止
することができる。

【０１３４】また、ウインドウ比較器のレファレンス電
圧を可変にしたので、各クロック回路毎に設定値を変え
ることができ、マスターモードのウインドウ比較器のレ
ファレンス電圧を最も速く障害検知できるように設定す
ることにより、他のクロック回路に速やかにマスターモ
ードを引き継ぐことができる。

【０１３５】また、各クロック回路のウインドウ比較器
を多重にしたので、ウインドウ比較器の１つに故障が発
生しても、動作を問題なく継続できる。

【０１３６】また、各クロック回路のウインドウ比較器
を３重構成にして、その出力を多数決回路でチェックす
るようにしたので、簡単な構成で、ウインドウ比較器の
１つに故障が発生しても、動作を問題なく継続できるク
ロック供給装置を提供することができる。

【図面の簡単な説明】

【図１】 この発明によるクロック供給回路を適用する
システム構成を示すブロック図である。

【図２】 実施例１におけるクロックボード（クロック
供給回路）の構成を示すブロク図である。

【図３】 実施例１におけるウィンドウ・コンパレータ
の構成を示すブロック図である。

【図４】 この発明の実施例１乃至実施例４における動
作状態と切り換え機構との関係を説明する図である。

【図５】 この発明の実施例１乃至実施例４における動
作状態の遷移を説明する図である。

【図６】 実施例２におけるウィンドウ・コンパレータ
の構成を示すブロック図である。

【図７】 実施例３におけるウィンドウ・コンパレータ
の構成を示すブロック図である。

【図８】 実施例４におけるクロックボードの構成を示
すブロック図である。

【図９】 実施例５を適用するシステム構成を示すブロ
ック図である。

【図１０】実施例５におけるクロックボードの構成を示
すブロック図である。

【図１１】 実施例６におけるクロックボードの構成を
示すブロック図である。

【図１２】 実施例７におけるクロックボードの構成を
示すブロック図である。

【図１３】 実施例９におけるクロックボードの構成を
示すブロック図である。

【図１４】 実施例１０におけるクロックボードの構成
を示すブロック図である。

【図１５】 従来のクロック供給回路を使用した共通バ
スシステム構成を示す図である。

【図１６】 従来のクロック供給回路の構成を示す図で
ある。

【図１７】 従来のクロック供給回路で使用しているＰ
ＬＬ回路の構成図である。

【符号の説明】

１ クロックボード、２ ＣＰＵボード、３ メモリ、
４ システムブリッジ、５ Ｉ／Ｏ制御ボード、６〜８
プロセッサ、９〜１０ Ｖｏｔｅｒ、１１クロック発
生器、１２ 切り換え機構、１３ 切り換え制御回路、
１４ 位相比較器、１５ ローパスフィルタ、１６ 増
幅器、１７ 電圧制御型発振器、１８ウィンドウ・コン
パレータ、１９ バックボード、２０〜２１ コンパレ
ータ、２２ 多数決回路、２３ 出力ドライバ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−37459（ＪＰ，Ａ) 特開 平７−193495（ＪＰ，Ａ) 特開 平５−227016（ＪＰ，Ａ) 特開 平４−312159（ＪＰ，Ａ) 特開 平４−135268（ＪＰ，Ａ) 特開 平４−90016（ＪＰ，Ａ) 特開 昭57−204932（ＪＰ，Ａ) 特開 昭54−100242（ＪＰ，Ａ) 実開 昭57−189033（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/04 G06F 11/18 H03L 7/00 H03L 7/18 H04L 1/22 H04L 7/00

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 クロック発生器と、ＰＬＬ回路と、ウイ
   ンドウ比較器と、制御手段とを有するクロック回路を複
   数備え、 前記クロック発生器は、第1のクロックを発生し、 前記ＰＬＬ回路は、位相比較器とこの位相比較器の出力
   を入力するローパスフィルタとこのローパスフィルタの
   出力を増幅する増幅器とこの増幅器の出力電圧に応じて
   周波数が変化する第２のクロックを発生する電圧制御発
   振器とを有し、 前記ウインドウ比較器は、前記増幅器の出力の異常を検
   知し、 前記制御手段は、前記ウインドウ比較器の出力に基づ
   き、前記第１のクロックか他のクロック回路から供給さ
   れるクロックのいずれか１つを選択するように制御し、 前記位相比較器は、前記制御手段から出力されるクロッ
   クの位相と前記第２のクロックの位相を比較し、 前記クロック回路の１つをマスターモードとして、他の
   クロック回路をスレーブモードとして動作させ、各クロ
   ック回路の位相を揃えると共に前記マスターモードのク
   ロック回路に異常が発生すると自動的にスレーブモード
   で動作中のクロック回路の１つをマスターモードに切り
   換えることを特徴とするクロック供給装置。
2. 【請求項２】 上記クロック回路がそれぞれ独立したボ
   ードで形成されていることを特徴とする請求項１に記載
   のクロック供給装置。
3. 【請求項３】 上記複数のクロック回路が同一のボード
   上に形成されていることを特徴とする請求項１に記載の
   クロック供給装置。
4. 【請求項４】 ＰＬＬ回路と、ウインドウ比較器と、制
   御手段とを備えた複数組のクロック回路と１組のクロッ
   ク発生器とを同一のボード上に構成し、前記クロック発生器は、第1のクロックを発生し、 前記ＰＬＬ回路は、位相比較器とこの位相比較器の出力
   を入力するローパスフィルタとこのローパスフィルタの
   出力を増幅する増幅器とこの増幅器の出力電圧に応じて
   周波数が変化する第２のクロックを発生する電圧制御発
   振器とを有し、 前記ウインドウ比較器は、上記増幅器の出力の異常を検
   知し、 前記制御手段は、前記ウインドウ比較器の出力に基づ
   き、前記第２のクロックの有効性を示す信号を制御し、 前記クロック発生器の出力を１組のクロック回路の位相
   比較器に供給し、他のクロック回路の位相比較器には前
   記クロック発生器の出力が供給されるクロック回路の出
   力を供給するようにし、前記位相比較器は、前記第１のクロック又は他のクロッ
   ク回路から供給されるクロックの位相と前記第２のクロ
   ックの位相を比較する ようにしたことを特徴とするクロ
   ック供給装置。
5. 【請求項５】 第１のクロック回路と、複数組の第２の
   クロック回路と、第２のクロック発生器を同一ボード上
   に構成し、 前記第１のクロック回路は、第１のクロック発生器と、
   第１のＰＬＬ回路と、第１のウインドウ比較器と、第１
   の制御手段とを有し、 前記第１のクロック発生器は、第１のクロックを発生
   し、 前記第１のＰＬＬ回路は、第１の位相比較器とこの第１
   の位相比較器の出力を入力する第１のローパスフィルタ
   とこの第１のローパスフィルタの出力を増幅する第１の
   増幅器とこの第１の増幅器の出力電圧に応じて周波数が
   変化する第２のクロックを発生する第１の電圧制御発振
   器とを有し、 前記第１のウインドウ比較器は、前記第１の増幅器の出
   力の異常を検知し、 前記第１の制御手段は、前記第１のウインドウ比較器の
   出力に基づき、上記第２のクロックの有効性を示す信号
   を制御し、 前記第１の位相比較器は、前記第１のクロックの位相と
   前記第２のクロックの位相を比較し、 前記第２のクロック回路は、第２のＰＬＬ回路と、第２
   のウインドウ比較器と、第２の制御手段とを有し、 前記第２のＰＬＬ回路は、第２の位相比較器とこの第２
   の位相比較器の出力を入力する第２のローパスフィルタ
   とこの第２のローパスフィルタの出力を増幅する第２の
   増幅器とこの第２の増幅器の出力電圧に応じて周波数が
   変化する第３のクロックを発生する第２の電圧制御発振
   器とを有し、 前記第２のウインドウ比較器は、前記第２の増幅器の出
   力の異常を検知し、 前記第２の制御手段は、前記第２のウインドウ比較器の
   出力に基づき、前記第３のクロックの有効性を示す信号
   を制御し、 前記第２の位相比較器は、前記第２のクロック又は第２
   のクロック発生器の出力の位相と前記第３のクロックの
   位相を比較して位相差に応じて変化する電圧を出力し、 前記第２のクロック発生器の出力を１組の第２の制御手
   段の入力として供給するようにしたことを特徴とするク
   ロック供給装置。
6. 【請求項６】 ＰＬＬ回路と、ウインドウ比較器と、制
   御手段とを有するｍ組（ｍは３以上の整数）のクロック
   回路と、ｎ組（ｎはｍより小さい正の整数）のクロック
   発生器とを同一ボード上に構成し、 前記クロック発生器は、第1のクロックを発生し、 前記ＰＬＬ回路は、位相比較器とこの位相比較器の出力
   を入力するローパスフィルタとこのローパスフィルタの
   出力を増幅する増幅器とこの増幅器の出力電圧に応じて
   周波数が変化する第２のクロックを発生する電圧制御発
   振器とを有し、前記ウインドウ比較器は、前記増幅器の
   出力の異常を検知し、 前記制御手段は、前記ウインドウ比較器の出力に基づ
   き、前記第２のクロックの有効性を示す信号を制御する
   と共に前記第１のクロックか他のクロック回路から供給
   されるクロックのいずれか１つを選択するように制御
   し、 前記位相比較器は、前記制御手段から出力されるクロッ
   クの位相と前記第２のクロックの位相を比較し、 前記ｎ組のクロック発生器の出力をｎ組のクロック回路
   の制御手段の入力として供給するようにしたことを特徴
   とするクロック供給装置。
7. 【請求項７】 前記電圧制御発振器の出力をバッファす
   る回路と、この回路の出力を抑止する手段を設けたこと
   を特徴とする請求項１乃至請求項６のいずれかに記載の
   クロックを供給装置。
8. 【請求項８】 前記ウインドウ比較器のレファレンス電
   圧を可変にしたことを特徴とする請求項１乃至請求項７
   のいずれかに記載のクロック供給装置。
9. 【請求項９】 前記ウインドウ比較器を複数備えその出
   力を比較する手段を備えたことを特徴とする請求項１乃
   至請求項８のいずれかに記載のクロック供給装置。
10. 【請求項１０】 前記ウインドウ比較器の数は３であ
    り、このウインドウ比較器の出力を比較する手段は多数
    決回路であることを特徴とする請求項９に記載のクロッ
    ク供給装置。