JP3324666B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3324666B2 JP3324666B2 JP26663693A JP26663693A JP3324666B2 JP 3324666 B2 JP3324666 B2 JP 3324666B2 JP 26663693 A JP26663693 A JP 26663693A JP 26663693 A JP26663693 A JP 26663693A JP 3324666 B2 JP3324666 B2 JP 3324666B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- circuit
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【産業上の利用分野】本発明は、不揮発性メモリセルへ
のデータ書き込みをチップ内部で自動的に行う機能を有
する不揮発性半導体記憶装置に関する。
のデータ書き込みをチップ内部で自動的に行う機能を有
する不揮発性半導体記憶装置に関する。
【0002】
【従来の技術】従来、この種の不揮発性半導体記憶装置
としては、図3に示すようなものがあった。図3におい
て、WSはメモリセルブロック1の不揮発性メモリセル
へのデータ書込み回路2であり、SAは不揮発性メモリ
セルからデータを読み出すデータ読み出し回路3であ
り、これらデータ書込み回路2およびデータ読み出し回
路3が接続される列デコーダ(Y−DEC)4はそれぞ
れ、メモリセルブロック1の不揮発性メモリセルにそれ
ぞれ接続されている。また、行デコーダ(X−DEC)
5はメモリセルブロック1の不揮発性メモリセルに接続
されている。外部より入力されたデータを一時的に記憶
するスタティックRAMなどのデータバッファ6はデー
タ比較回路7とデータ転送回路8に接続されている。さ
らに、このデータ比較回路7はデータ転送回路8に接続
されるとともに、リードバスを介してデータ読み出し回
路3に接続され、また、データ転送回路8はライトバス
を介してデータ書込み回路2に接続されている。
としては、図3に示すようなものがあった。図3におい
て、WSはメモリセルブロック1の不揮発性メモリセル
へのデータ書込み回路2であり、SAは不揮発性メモリ
セルからデータを読み出すデータ読み出し回路3であ
り、これらデータ書込み回路2およびデータ読み出し回
路3が接続される列デコーダ(Y−DEC)4はそれぞ
れ、メモリセルブロック1の不揮発性メモリセルにそれ
ぞれ接続されている。また、行デコーダ(X−DEC)
5はメモリセルブロック1の不揮発性メモリセルに接続
されている。外部より入力されたデータを一時的に記憶
するスタティックRAMなどのデータバッファ6はデー
タ比較回路7とデータ転送回路8に接続されている。さ
らに、このデータ比較回路7はデータ転送回路8に接続
されるとともに、リードバスを介してデータ読み出し回
路3に接続され、また、データ転送回路8はライトバス
を介してデータ書込み回路2に接続されている。
【0003】上記構成により、書き込み動作として、ま
ず、外部からデータバッファ6に入力されたデータをデ
ータ書き込み回路2にデータ転送回路8から転送し、そ
のデータに従いデータ書込み回路2がメモリセルブロッ
ク1の不揮発性メモリセルへのデータ書込みを制御す
る。次に、データを書き込んだところの不揮発性メモリ
セルのデータの読み出しをデータ読み出し回路3で行
い、書き込みデータとの比較をデータ比較回路7で行っ
て、データが一致していない不揮発性メモリセルについ
ては、再度、データ書き込み動作を実施する。全ての不
揮発性メモリセルへの書き込みデータが読み出しデータ
と一致するまで書き込み動作を繰り返すことになるの
で、この書き込み動作には時間がかかる。このため、書
き込みモード時には、ある程度の数のデータをデータバ
ッファ6に予め書き込み、そのデータを各不揮発性メモ
リセルへのデータ書き込み回路2に順次転送して不揮発
性メモリセルへのデータ書き込みを連続して行うことに
より、不揮発性メモリセルへのデータ書き込み動作を高
速化することができる。
ず、外部からデータバッファ6に入力されたデータをデ
ータ書き込み回路2にデータ転送回路8から転送し、そ
のデータに従いデータ書込み回路2がメモリセルブロッ
ク1の不揮発性メモリセルへのデータ書込みを制御す
る。次に、データを書き込んだところの不揮発性メモリ
セルのデータの読み出しをデータ読み出し回路3で行
い、書き込みデータとの比較をデータ比較回路7で行っ
て、データが一致していない不揮発性メモリセルについ
ては、再度、データ書き込み動作を実施する。全ての不
揮発性メモリセルへの書き込みデータが読み出しデータ
と一致するまで書き込み動作を繰り返すことになるの
で、この書き込み動作には時間がかかる。このため、書
き込みモード時には、ある程度の数のデータをデータバ
ッファ6に予め書き込み、そのデータを各不揮発性メモ
リセルへのデータ書き込み回路2に順次転送して不揮発
性メモリセルへのデータ書き込みを連続して行うことに
より、不揮発性メモリセルへのデータ書き込み動作を高
速化することができる。
【0004】ここでは、不揮発性メモリセルは、消去状
態でデータ”1”を出力するので、書き込み動作をする
場合にはデータ”0”を書き込むところのデータ書き込
み回路のみをアクティブにしてデータの書き込みを行
う。不揮発性メモリセルとしてNOR型セルを使用した
場合、1セルに対する書き込み電流が多いため、各不揮
発性メモリセルへ書き込めるデータの数には制限があ
り、全データがメモリセルへの書き込み動作を行うデー
タ”0”の場合を想定して、不揮発性メモリセルへのデ
ータ書き込み回路2の数を設定している。
態でデータ”1”を出力するので、書き込み動作をする
場合にはデータ”0”を書き込むところのデータ書き込
み回路のみをアクティブにしてデータの書き込みを行
う。不揮発性メモリセルとしてNOR型セルを使用した
場合、1セルに対する書き込み電流が多いため、各不揮
発性メモリセルへ書き込めるデータの数には制限があ
り、全データがメモリセルへの書き込み動作を行うデー
タ”0”の場合を想定して、不揮発性メモリセルへのデ
ータ書き込み回路2の数を設定している。
【0005】
【発明が解決しようとする課題】しかし、上記従来の構
成では、一度に動作させることのできるデータ書き込み
回路2の数は、全データが”0”の場合を想定して設定
されており、かつ、すべての不揮発性メモリセルへの書
き込みデータが読み出しデータと一致するまで、データ
バッファ6からデータ書き込み回路2にデータ転送回路
8により次のデータを転送することができず、データバ
ッファ2から不揮発性メモリセルへのデータ書き込み時
間が長くかかるという問題を有していた。
成では、一度に動作させることのできるデータ書き込み
回路2の数は、全データが”0”の場合を想定して設定
されており、かつ、すべての不揮発性メモリセルへの書
き込みデータが読み出しデータと一致するまで、データ
バッファ6からデータ書き込み回路2にデータ転送回路
8により次のデータを転送することができず、データバ
ッファ2から不揮発性メモリセルへのデータ書き込み時
間が長くかかるという問題を有していた。
【0006】本発明は、上記従来の問題を解決するもの
で、不揮発性メモリセルの最大性能で書き込みをするこ
とによりデータ書き込み時間を短縮することができる不
揮発性半導体記憶装置を提供することを目的とする。
で、不揮発性メモリセルの最大性能で書き込みをするこ
とによりデータ書き込み時間を短縮することができる不
揮発性半導体記憶装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の不揮発性半導体
記憶装置は、外部からの入力データを一時的に記憶する
一時記憶手段と、該一時記憶手段からのデータの”1”
または”0”の数をカウントするカウンタと、該一時記
憶手段からのデータをラッチするデータラッチ手段と、
該一時記憶手段より該データラッチ手段に、該カウンタ
によるカウント値が書き込み電流により制限される所定
数となるまでデータを転送するデータ転送手段と、該デ
ータ転送手段で転送されたデータを不揮発性メモリセル
に一括して書き込む書き込み手段とを備えたものであ
り、そのことにより上記目的が達成される。
記憶装置は、外部からの入力データを一時的に記憶する
一時記憶手段と、該一時記憶手段からのデータの”1”
または”0”の数をカウントするカウンタと、該一時記
憶手段からのデータをラッチするデータラッチ手段と、
該一時記憶手段より該データラッチ手段に、該カウンタ
によるカウント値が書き込み電流により制限される所定
数となるまでデータを転送するデータ転送手段と、該デ
ータ転送手段で転送されたデータを不揮発性メモリセル
に一括して書き込む書き込み手段とを備えたものであ
り、そのことにより上記目的が達成される。
【0008】また、本発明の不揮発性半導体記憶装置
は、外部からの入力データを一時的に記憶する一時記憶
手段と、不揮発性メモリセルへのデータ書き込み実行
後、書き込みデータのベリファイ動作にて書き込みが成
功している”1”または”0”のいずれかのデータの個
数をカウントするカウンタと、該一時記憶手段からのデ
ータをラッチするデータラッチ手段と、該データラッチ
手段のうちで書き込みが成功している不揮発性メモリセ
ルに対応するデータラッチ手段のみを初期化し、再度、
該一時記憶手段から該データラッチ手段に、”1”また
は”0”のいずれかのデータが該カウンタでカウントさ
れた個数と等しくなるまでデータを転送するデータ転送
手段と、該データ転送手段により転送されたデータを該
データラッチ手段から該不揮発性メモリセルに書き込む
書き込み手段とを備えたものであり、そのことにより上
記目的が達成される。
は、外部からの入力データを一時的に記憶する一時記憶
手段と、不揮発性メモリセルへのデータ書き込み実行
後、書き込みデータのベリファイ動作にて書き込みが成
功している”1”または”0”のいずれかのデータの個
数をカウントするカウンタと、該一時記憶手段からのデ
ータをラッチするデータラッチ手段と、該データラッチ
手段のうちで書き込みが成功している不揮発性メモリセ
ルに対応するデータラッチ手段のみを初期化し、再度、
該一時記憶手段から該データラッチ手段に、”1”また
は”0”のいずれかのデータが該カウンタでカウントさ
れた個数と等しくなるまでデータを転送するデータ転送
手段と、該データ転送手段により転送されたデータを該
データラッチ手段から該不揮発性メモリセルに書き込む
書き込み手段とを備えたものであり、そのことにより上
記目的が達成される。
【0009】
【作用】上記構成により、不揮発性メモリセルへの書き
込み動作を行わないデータ”1”または”0”のところ
は、書き込み動作時に書き込み手段を動作させず、不揮
発性メモリセルへの書き込み動作を行うデータ”0”ま
たは”1”のところのみ書き込み手段を動作させて、不
揮発性メモリセルへの書き込み電流で制限されるカウン
ト値までデータ”0”または”1”をカウンタでカウン
トしてデータ転送して不揮発性メモリセルに書き込むの
で、一度に書き込むデータを増加させることが可能とな
る。また、不揮発性メモリセルへの書き込みデータと読
み出しデータとの比較をするベリファイ動作時に、一致
したデータ”0”または”1”の数をカウントし、その
数と同数のデータ”0”または”1”を一時記憶手段か
ら書き込み手段までデータ転送手段で転送するので、デ
ータが一致するまで次のデータを転送しない従来のもの
に比べて書き込み時間を短縮することが可能となる。し
たがって、常に、データ書き込み回路の最大性能で書き
込みがなされる。
込み動作を行わないデータ”1”または”0”のところ
は、書き込み動作時に書き込み手段を動作させず、不揮
発性メモリセルへの書き込み動作を行うデータ”0”ま
たは”1”のところのみ書き込み手段を動作させて、不
揮発性メモリセルへの書き込み電流で制限されるカウン
ト値までデータ”0”または”1”をカウンタでカウン
トしてデータ転送して不揮発性メモリセルに書き込むの
で、一度に書き込むデータを増加させることが可能とな
る。また、不揮発性メモリセルへの書き込みデータと読
み出しデータとの比較をするベリファイ動作時に、一致
したデータ”0”または”1”の数をカウントし、その
数と同数のデータ”0”または”1”を一時記憶手段か
ら書き込み手段までデータ転送手段で転送するので、デ
ータが一致するまで次のデータを転送しない従来のもの
に比べて書き込み時間を短縮することが可能となる。し
たがって、常に、データ書き込み回路の最大性能で書き
込みがなされる。
【0010】
【実施例】本発明の実施例について以下に説明する。
【0011】図1において、外部からの入力データを一
時的に記憶する記憶手段としてのデータバッファ11
は、カウンタ12が接続されるデータ転送回路13に接
続される。データ転送回路13からの4ビットの出力は
それぞれ、ゲート手段14のゲートにそれぞれ入力する
ことによって、各ゲート手段14をそれぞれ介して列デ
コーダ(Y−DEC)15にそれぞれ転送される。これ
ら列デコーダ15はそれぞれ、各メモリセルブロック1
6の不揮発性メモリセルにそれぞれ接続されると共に、
データラッチ回路17に接続され、データバッファ11
内のデータは、列デコーダ15にて選択されたデータラ
ッチ回路17へデータ転送回路13により、メモリセル
ブロック16へ一度に書き込めるデータ量までカウンタ
12でカウントされて転送される。これらデータラッチ
回路17は、メモリセルブロック16の不揮発性メモリ
セルに接続される書き込み回路(WS)18に接続さ
れ、書き込み回路18により不揮発性メモリセルにデー
タラッチ回路17内のデータを一括して書き込む。
時的に記憶する記憶手段としてのデータバッファ11
は、カウンタ12が接続されるデータ転送回路13に接
続される。データ転送回路13からの4ビットの出力は
それぞれ、ゲート手段14のゲートにそれぞれ入力する
ことによって、各ゲート手段14をそれぞれ介して列デ
コーダ(Y−DEC)15にそれぞれ転送される。これ
ら列デコーダ15はそれぞれ、各メモリセルブロック1
6の不揮発性メモリセルにそれぞれ接続されると共に、
データラッチ回路17に接続され、データバッファ11
内のデータは、列デコーダ15にて選択されたデータラ
ッチ回路17へデータ転送回路13により、メモリセル
ブロック16へ一度に書き込めるデータ量までカウンタ
12でカウントされて転送される。これらデータラッチ
回路17は、メモリセルブロック16の不揮発性メモリ
セルに接続される書き込み回路(WS)18に接続さ
れ、書き込み回路18により不揮発性メモリセルにデー
タラッチ回路17内のデータを一括して書き込む。
【0012】また、各メモリセルブロック16の不揮発
性メモリセルは、列デコーダ15を介して読みだし回路
(SA)19に接続され、不揮発性メモリセル内のデー
タを読み出し回路19で読み出す。この読み出し回路1
9とデータバッファ11が接続されるデータ比較回路2
0は、データの”0”の数をカウントするカウンタ12
とデータ転送回路13に接続され、不揮発性メモリセル
へのデータ書き込み実行後、書き込みデータのベリファ
イ動作にて書き込みが成功しているデータの個数をカウ
ンタ12でカウントし、各データラッチ回路17のうち
で書き込みが成功している不揮発性メモリセルに対応す
るデータラッチ回路17のみ、即ち、比較動作によ
り、”0”の書き込みが成功した不揮発性メモリセルに
対応するデータラッチ回路17のみに、データ転送回路
13を介して、データ”1”を書き込むことにより初期
化し、再度、データバッファ11によりデータラッチ回
路17にデータがカウンタ12でカウントされた個数と
等しくなるまでデータ転送を行い、データラッチ回路1
7から不揮発性メモリセルへのデータ書き込みを行う。
さらに、各メモリセルブロック16の不揮発性メモリセ
ルには、行デコーダ(X−DEC)21が接続されてい
る。
性メモリセルは、列デコーダ15を介して読みだし回路
(SA)19に接続され、不揮発性メモリセル内のデー
タを読み出し回路19で読み出す。この読み出し回路1
9とデータバッファ11が接続されるデータ比較回路2
0は、データの”0”の数をカウントするカウンタ12
とデータ転送回路13に接続され、不揮発性メモリセル
へのデータ書き込み実行後、書き込みデータのベリファ
イ動作にて書き込みが成功しているデータの個数をカウ
ンタ12でカウントし、各データラッチ回路17のうち
で書き込みが成功している不揮発性メモリセルに対応す
るデータラッチ回路17のみ、即ち、比較動作によ
り、”0”の書き込みが成功した不揮発性メモリセルに
対応するデータラッチ回路17のみに、データ転送回路
13を介して、データ”1”を書き込むことにより初期
化し、再度、データバッファ11によりデータラッチ回
路17にデータがカウンタ12でカウントされた個数と
等しくなるまでデータ転送を行い、データラッチ回路1
7から不揮発性メモリセルへのデータ書き込みを行う。
さらに、各メモリセルブロック16の不揮発性メモリセ
ルには、行デコーダ(X−DEC)21が接続されてい
る。
【0013】上記構成により、データバッファ11を使
用する書き込みモード時には、外部からの書き込みデー
タは、まず、データバッファ11に順次転送される。こ
れらの外部からのデータが全てデータバッファ11に転
送されると、その転送されたデータは、列デコーダ15
にて選択された各データラッチ回路17へデータ転送回
路13によって転送される。ここでは簡単のため、デー
タ転送回路13にて一度に転送されるデータは4ビット
とする。不揮発性メモリセルは消去状態でデータ”1”
を出力し、データ書き込みによりデータ”0”を出力で
きると仮定すると、書き込み動作は不揮発性メモリセル
への書き込みデータが”0”の場合にのみ必要となる。
つまり、データラッチ回路17がデータ”1”のところ
の不揮発性メモリセルは書き込み動作が行われないこと
になるので、データラッチ回路17は初期状態でデー
タ”1”を出力するように初期化することになる。
用する書き込みモード時には、外部からの書き込みデー
タは、まず、データバッファ11に順次転送される。こ
れらの外部からのデータが全てデータバッファ11に転
送されると、その転送されたデータは、列デコーダ15
にて選択された各データラッチ回路17へデータ転送回
路13によって転送される。ここでは簡単のため、デー
タ転送回路13にて一度に転送されるデータは4ビット
とする。不揮発性メモリセルは消去状態でデータ”1”
を出力し、データ書き込みによりデータ”0”を出力で
きると仮定すると、書き込み動作は不揮発性メモリセル
への書き込みデータが”0”の場合にのみ必要となる。
つまり、データラッチ回路17がデータ”1”のところ
の不揮発性メモリセルは書き込み動作が行われないこと
になるので、データラッチ回路17は初期状態でデー
タ”1”を出力するように初期化することになる。
【0014】この動作を繰り返すことにより、最大で列
デコーダ15に対して縦1列のデータをデータラッチ回
路17に転送することができる。但し、不揮発性メモリ
セルとしてNOR型セルを使用した場合、1セルに対す
る書き込み電流が多いため、メモリセルブロック16へ
一度に書き込めるデータの数には制限がある。メモリセ
ルブロックへ一度に書き込める(不揮発性メモリセルへ
の書き込み動作が行われる)データの数をDXとする
と、データラッチ回路17へのデータ転送時には、デー
タ中のデータ”0”の数をカウンタ12でカウントして
その数がDXとなるまで、データ転送回路13によって
データラッチ回路17へのデータ転送を繰り返せば良い
ことになる。データ中の”0”の数はカウンタ12にて
カウントされ、そのカウント数がDXと等しくなったと
ころでデータ転送回路13からデータラッチ回路17へ
のデータ転送は終了される。その後、データラッチ回路
17にてラッチされたデータは、書き込み回路18によ
って、X−DEC21とY−DEC15により選択され
るメモリセルブロック16内の不揮発性メモリセルに一
括して書き込まれる。
デコーダ15に対して縦1列のデータをデータラッチ回
路17に転送することができる。但し、不揮発性メモリ
セルとしてNOR型セルを使用した場合、1セルに対す
る書き込み電流が多いため、メモリセルブロック16へ
一度に書き込めるデータの数には制限がある。メモリセ
ルブロックへ一度に書き込める(不揮発性メモリセルへ
の書き込み動作が行われる)データの数をDXとする
と、データラッチ回路17へのデータ転送時には、デー
タ中のデータ”0”の数をカウンタ12でカウントして
その数がDXとなるまで、データ転送回路13によって
データラッチ回路17へのデータ転送を繰り返せば良い
ことになる。データ中の”0”の数はカウンタ12にて
カウントされ、そのカウント数がDXと等しくなったと
ころでデータ転送回路13からデータラッチ回路17へ
のデータ転送は終了される。その後、データラッチ回路
17にてラッチされたデータは、書き込み回路18によ
って、X−DEC21とY−DEC15により選択され
るメモリセルブロック16内の不揮発性メモリセルに一
括して書き込まれる。
【0015】この動作により、データバッファ11から
メモリセルブロック16内の選択されている不揮発性メ
モリセルへの書き込み動作回数はデータ中のデータ”
0”の数に依存するので、従来の回路に比べて書き込み
動作回数の平均値は減少し、ほとんどのデータが”0”
の場合はワースト条件であり従来回路と同等の書き込み
速度となるが、それ以外の場合は、従来回路よりも高速
となり、常に最大の性能で書き込み動作を実行すること
ができる。
メモリセルブロック16内の選択されている不揮発性メ
モリセルへの書き込み動作回数はデータ中のデータ”
0”の数に依存するので、従来の回路に比べて書き込み
動作回数の平均値は減少し、ほとんどのデータが”0”
の場合はワースト条件であり従来回路と同等の書き込み
速度となるが、それ以外の場合は、従来回路よりも高速
となり、常に最大の性能で書き込み動作を実行すること
ができる。
【0016】また、書き込み回路18によるメモリセル
ブロック16内の不揮発性メモリセルへのデータ書き込
み動作の後、読み出し回路19を用いてそのデータの読
み出しを行い、データバッファ11に蓄えられたデータ
とのデータ比較をデータ比較回路20にて実施するベリ
ファイ動作をする。このデータ比較回路20は、どのS
A19からのビットデータが一致しているかにより、”
0”書き込みが成功しているメモリセルのアドレスを特
定することができ、データ”0”が一致したことをデー
タ転送回路13に伝えると共に、一致したデータ”0”
の数をカウンタ12でカウントする。このデータ転送回
路13はデータ比較回路20から受けたアドレスに相当
するデータラッチ回路17にデータ”1”を転送してデ
ータをクリアすることで初期化すると共に、データ比較
回路20からカウンタ12に転送された一致したデー
タ”0”の数の分だけデータバッファ11から新たにデ
ータ”0”を読み出してデータラッチ回路17に転送す
る。
ブロック16内の不揮発性メモリセルへのデータ書き込
み動作の後、読み出し回路19を用いてそのデータの読
み出しを行い、データバッファ11に蓄えられたデータ
とのデータ比較をデータ比較回路20にて実施するベリ
ファイ動作をする。このデータ比較回路20は、どのS
A19からのビットデータが一致しているかにより、”
0”書き込みが成功しているメモリセルのアドレスを特
定することができ、データ”0”が一致したことをデー
タ転送回路13に伝えると共に、一致したデータ”0”
の数をカウンタ12でカウントする。このデータ転送回
路13はデータ比較回路20から受けたアドレスに相当
するデータラッチ回路17にデータ”1”を転送してデ
ータをクリアすることで初期化すると共に、データ比較
回路20からカウンタ12に転送された一致したデー
タ”0”の数の分だけデータバッファ11から新たにデ
ータ”0”を読み出してデータラッチ回路17に転送す
る。
【0017】この動作により、一度、データラッチ回路
17に転送したデータの書き込みが、ベルファイ動作に
よりメモリセルブロック16内の不揮発性メモリセルに
全て正常に書き込まれるのを待つことなく、次のデータ
の書き込み動作を実行できるので、常に最大の性能で書
き込み動作を実行することができ、書き込み時間を短縮
することができる。
17に転送したデータの書き込みが、ベルファイ動作に
よりメモリセルブロック16内の不揮発性メモリセルに
全て正常に書き込まれるのを待つことなく、次のデータ
の書き込み動作を実行できるので、常に最大の性能で書
き込み動作を実行することができ、書き込み時間を短縮
することができる。
【0018】したがって、データ書き込み回路18を全
データが”0”の場合を想定して設定した数よりも多く
配置することが可能となり、また、データバッファ11
からデータ書き込み回路18へのデータ転送を、書き込
み電流により制限されるデータ”0”の数をカウンタ1
2でカウントするまで行うため、書き込み回数の平均値
を減少させることができ、かつ、不揮発性メモリセルへ
の書き込みデータと再読み出しデータとの比較時に、一
致したデータ”0”の数をカウントし、その数と同数の
データ”0”をデータバッファ11から書き込み回路1
8まで転送することにより、常に最大の性能で書き込み
を実行することができる。
データが”0”の場合を想定して設定した数よりも多く
配置することが可能となり、また、データバッファ11
からデータ書き込み回路18へのデータ転送を、書き込
み電流により制限されるデータ”0”の数をカウンタ1
2でカウントするまで行うため、書き込み回数の平均値
を減少させることができ、かつ、不揮発性メモリセルへ
の書き込みデータと再読み出しデータとの比較時に、一
致したデータ”0”の数をカウントし、その数と同数の
データ”0”をデータバッファ11から書き込み回路1
8まで転送することにより、常に最大の性能で書き込み
を実行することができる。
【0019】なお、本実施例では、不揮発性メモリセル
は消去状態でデータ”1”を出力し、データ書き込みに
よりデータ”0”を出力するものとしたが、逆であって
もよい。
は消去状態でデータ”1”を出力し、データ書き込みに
よりデータ”0”を出力するものとしたが、逆であって
もよい。
【0020】また、本実施例である図1の回路では、デ
ータラッチ回路17およびデータ書き込み回路18が列
デコーダ15で選択される数の分だけ必要となるが、レ
イアウトの配線やチップ面積などの制約上、図1のブロ
ック構成が不可能な場合には、図2の回路構成とするこ
とにより回避できる。
ータラッチ回路17およびデータ書き込み回路18が列
デコーダ15で選択される数の分だけ必要となるが、レ
イアウトの配線やチップ面積などの制約上、図1のブロ
ック構成が不可能な場合には、図2の回路構成とするこ
とにより回避できる。
【0021】即ち、図2において、メモリセルブロック
31は不揮発性メモリセルのアレーを示し、X−DEC
はメモリセルブロック31の行デコーダ32であり、Y
−DECはメモリセルブロック31の列デコーダ33で
ある。また、データバッファ34は外部より入力された
データを一時的に記憶するスタッチックRAMなどの素
子群である。さらに、データラッチ回路35はデータバ
ッファ34より転送されたデータをラッチする回路であ
り、このデータラッチ回路35に接続されるWSは不揮
発性メモリセルへのデータ書き込み回路36である。さ
らに、データ転送回路37はデータバッファ34に蓄え
られた外部からのデータをデータラッチ回路35に転送
する回路である。さらには、このデータ転送回路37に
接続されるカウンタ38はデータバッファ34から転送
されたデータのうち、”1”または”0”のいずれかの
データの個数をカウントする回路である。ここでは、デ
ータ比較回路およびデータ読み出し回路については記載
していないが、図1の接続関係と同様である。以上のブ
ロック構成は1つの書き込み回路36をメモリセルブロ
ック31内の複数の列選択線にて共有することにより得
られる。全ての動作は図1の場合と同様である。
31は不揮発性メモリセルのアレーを示し、X−DEC
はメモリセルブロック31の行デコーダ32であり、Y
−DECはメモリセルブロック31の列デコーダ33で
ある。また、データバッファ34は外部より入力された
データを一時的に記憶するスタッチックRAMなどの素
子群である。さらに、データラッチ回路35はデータバ
ッファ34より転送されたデータをラッチする回路であ
り、このデータラッチ回路35に接続されるWSは不揮
発性メモリセルへのデータ書き込み回路36である。さ
らに、データ転送回路37はデータバッファ34に蓄え
られた外部からのデータをデータラッチ回路35に転送
する回路である。さらには、このデータ転送回路37に
接続されるカウンタ38はデータバッファ34から転送
されたデータのうち、”1”または”0”のいずれかの
データの個数をカウントする回路である。ここでは、デ
ータ比較回路およびデータ読み出し回路については記載
していないが、図1の接続関係と同様である。以上のブ
ロック構成は1つの書き込み回路36をメモリセルブロ
ック31内の複数の列選択線にて共有することにより得
られる。全ての動作は図1の場合と同様である。
【0022】
【発明の効果】以上のように本発明によれば、データ書
き込み手段を全データが不揮発性メモリセルへの書き込
みを行うデータ”0”または”1”の場合を想定して設
定したデータ書き込み手段の数よりも多く配置すること
ができ、一時記憶手段からデータ書き込み手段へのデー
タ転送を、書き込み電流により制限されるデータ”0”
または”1”の数をカウンタでカウントするまで行って
書き込むため、常にデータ書き込み手段はデータ書き込
み電流で制限される個数の最大値で動作させることがで
きて、書き込み回数の平均値を減少させることができ、
また、不揮発性メモリセルへの書き込みデータと再読み
出しデータとの比較時に一致したデータ”0”または”
1”の数をカウントし、その数と同数のデータ”0”ま
たは”1”を一時記憶手段から書き込み手段まで転送す
るため、一時記憶手段から不揮発性メモリセルへのデー
タ書き込み時間を短縮することができ、したがって、常
に最大性能で書き込みをすることができる。
き込み手段を全データが不揮発性メモリセルへの書き込
みを行うデータ”0”または”1”の場合を想定して設
定したデータ書き込み手段の数よりも多く配置すること
ができ、一時記憶手段からデータ書き込み手段へのデー
タ転送を、書き込み電流により制限されるデータ”0”
または”1”の数をカウンタでカウントするまで行って
書き込むため、常にデータ書き込み手段はデータ書き込
み電流で制限される個数の最大値で動作させることがで
きて、書き込み回数の平均値を減少させることができ、
また、不揮発性メモリセルへの書き込みデータと再読み
出しデータとの比較時に一致したデータ”0”または”
1”の数をカウントし、その数と同数のデータ”0”ま
たは”1”を一時記憶手段から書き込み手段まで転送す
るため、一時記憶手段から不揮発性メモリセルへのデー
タ書き込み時間を短縮することができ、したがって、常
に最大性能で書き込みをすることができる。
【図1】本発明の一実施例を示す不揮発性半導体記憶装
置のブロック図である。
置のブロック図である。
【図2】本発明の他の実施例を示す不揮発性半導体記憶
装置のブロック図である。
装置のブロック図である。
【図3】従来の不揮発性半導体記憶装置のブロック図で
ある。
ある。
11,34 データバッファ 12,38 カウンタ 13,37 データ転送回路 15,33 列デコーダ(Y−DEC) 16,31 メモリセルブロック 17,35 データラッチ回路 18,36 書き込み回路(WS) 19 読みだし回路(SA) 20 データ比較回路
Claims (2)
- 【請求項1】 外部からの入力データを一時的に記憶す
る一時記憶手段と、該一時記憶手段からのデータの”
1”または”0”の数をカウントするカウンタと、該一
時記憶手段からのデータをラッチするデータラッチ手段
と、該一時記憶手段より該データラッチ手段に、該カウ
ンタによるカウント値が書き込み電流により制限される
所定数となるまでデータを転送するデータ転送手段と、
該データ転送手段で転送されたデータを不揮発性メモリ
セルに一括して書き込む書き込み手段とを備えた不揮発
性半導体記憶装置。 - 【請求項2】 外部からの入力データを一時的に記憶す
る一時記憶手段と、不揮発性メモリセルへのデータ書き
込み実行後、書き込みデータのベリファイ動作にて書き
込みが成功している”1”または”0”のいずれかのデ
ータの個数をカウントするカウンタと、該一時記憶手段
からのデータをラッチするデータラッチ手段と、該デー
タラッチ手段のうちで書き込みが成功している不揮発性
メモリセルに対応するデータラッチ手段のみを初期化
し、再度、該一時記憶手段から該データラッチ手段
に、”1”または”0”のいずれかのデータが該カウン
タでカウントされた個数と等しくなるまでデータを転送
するデータ転送手段と、該データ転送手段により転送さ
れたデータを該データラッチ手段から該不揮発性メモリ
セルに書き込む書き込み手段とを備えた不揮発性半導体
記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26663693A JP3324666B2 (ja) | 1993-10-25 | 1993-10-25 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26663693A JP3324666B2 (ja) | 1993-10-25 | 1993-10-25 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122088A JPH07122088A (ja) | 1995-05-12 |
JP3324666B2 true JP3324666B2 (ja) | 2002-09-17 |
Family
ID=17433587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26663693A Expired - Fee Related JP3324666B2 (ja) | 1993-10-25 | 1993-10-25 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3324666B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100568117B1 (ko) * | 2004-09-15 | 2006-04-05 | 삼성전자주식회사 | 가속화된 비트 스캐닝 프로그램을 수행하는 불휘발성메모리 장치 |
JP4551284B2 (ja) * | 2005-06-22 | 2010-09-22 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP2007249662A (ja) | 2006-03-16 | 2007-09-27 | Toshiba Corp | メモリカード及びメモリカードの制御方法 |
US8570828B2 (en) * | 2010-04-12 | 2013-10-29 | Mosaid Technologies Incorporated | Memory programming using variable data width |
JP5702573B2 (ja) | 2010-10-20 | 2015-04-15 | スパンション エルエルシー | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
US20170229176A1 (en) * | 2014-09-19 | 2017-08-10 | Hitach, Ltd. | Semiconductor storage device, and storage device using same |
-
1993
- 1993-10-25 JP JP26663693A patent/JP3324666B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07122088A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10223003B2 (en) | Method and system for accessing a flash memory device | |
US7212426B2 (en) | Flash memory system capable of inputting/outputting sector data at random | |
KR100990541B1 (ko) | 파이프라인 메모리 판독 및 기록 방법 | |
US7116578B2 (en) | Non-volatile memory device and data storing method | |
US7334080B2 (en) | Nonvolatile memory with independent access capability to associated buffer | |
US6097666A (en) | Nonvolatile semiconductor memory device whose addresses are selected in a multiple access | |
US4044339A (en) | Block oriented random access memory | |
US7441072B2 (en) | Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing | |
US6839285B2 (en) | Page by page programmable flash memory | |
US7808825B2 (en) | Non-volatile memory device and method of programming the same | |
JPH06290115A (ja) | メモリ・エラーを検出し訂正するシステムとその方法 | |
JP2000251484A (ja) | 不揮発性半導体記憶装置 | |
US7558152B2 (en) | Address counter for nonvolatile memory device | |
US7876613B2 (en) | Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards | |
JPS5951073B2 (ja) | 半導体記憶装置 | |
JP3324666B2 (ja) | 不揮発性半導体記憶装置 | |
US7127564B2 (en) | Double buffered flash programming | |
JPH05120890A (ja) | 情報媒体 | |
JP3359942B2 (ja) | メモリカード装置 | |
US20210357288A1 (en) | Semiconductor storage apparatus and ecc related information reading method | |
JP3441944B2 (ja) | シーケンシャルアクセス型半導体メモリ装置 | |
JPH10320982A (ja) | フラッシュメモリ装置の消去方法 | |
JPH10511205A (ja) | プログラムロードサイクルを終了させるためのプロトコルを有する浮遊ゲートメモリデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |