JP3324666B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性メモリセルへ
のデータ書き込みをチップ内部で自動的に行う機能を有
する不揮発性半導体記憶装置に関する。

【０００２】

【従来の技術】従来、この種の不揮発性半導体記憶装置
としては、図３に示すようなものがあった。図３におい
て、ＷＳはメモリセルブロック１の不揮発性メモリセル
へのデータ書込み回路２であり、ＳＡは不揮発性メモリ
セルからデータを読み出すデータ読み出し回路３であ
り、これらデータ書込み回路２およびデータ読み出し回
路３が接続される列デコーダ（Ｙ−ＤＥＣ）４はそれぞ
れ、メモリセルブロック１の不揮発性メモリセルにそれ
ぞれ接続されている。また、行デコーダ（Ｘ−ＤＥＣ）
５はメモリセルブロック１の不揮発性メモリセルに接続
されている。外部より入力されたデータを一時的に記憶
するスタティックＲＡＭなどのデータバッファ６はデー
タ比較回路７とデータ転送回路８に接続されている。さ
らに、このデータ比較回路７はデータ転送回路８に接続
されるとともに、リードバスを介してデータ読み出し回
路３に接続され、また、データ転送回路８はライトバス
を介してデータ書込み回路２に接続されている。

【０００３】上記構成により、書き込み動作として、ま
ず、外部からデータバッファ６に入力されたデータをデ
ータ書き込み回路２にデータ転送回路８から転送し、そ
のデータに従いデータ書込み回路２がメモリセルブロッ
ク１の不揮発性メモリセルへのデータ書込みを制御す
る。次に、データを書き込んだところの不揮発性メモリ
セルのデータの読み出しをデータ読み出し回路３で行
い、書き込みデータとの比較をデータ比較回路７で行っ
て、データが一致していない不揮発性メモリセルについ
ては、再度、データ書き込み動作を実施する。全ての不
揮発性メモリセルへの書き込みデータが読み出しデータ
と一致するまで書き込み動作を繰り返すことになるの
で、この書き込み動作には時間がかかる。このため、書
き込みモード時には、ある程度の数のデータをデータバ
ッファ６に予め書き込み、そのデータを各不揮発性メモ
リセルへのデータ書き込み回路２に順次転送して不揮発
性メモリセルへのデータ書き込みを連続して行うことに
より、不揮発性メモリセルへのデータ書き込み動作を高
速化することができる。

【０００４】ここでは、不揮発性メモリセルは、消去状
態でデータ”１”を出力するので、書き込み動作をする
場合にはデータ”０”を書き込むところのデータ書き込
み回路のみをアクティブにしてデータの書き込みを行
う。不揮発性メモリセルとしてＮＯＲ型セルを使用した
場合、１セルに対する書き込み電流が多いため、各不揮
発性メモリセルへ書き込めるデータの数には制限があ
り、全データがメモリセルへの書き込み動作を行うデー
タ”０”の場合を想定して、不揮発性メモリセルへのデ
ータ書き込み回路２の数を設定している。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の構
成では、一度に動作させることのできるデータ書き込み
回路２の数は、全データが”０”の場合を想定して設定
されており、かつ、すべての不揮発性メモリセルへの書
き込みデータが読み出しデータと一致するまで、データ
バッファ６からデータ書き込み回路２にデータ転送回路
８により次のデータを転送することができず、データバ
ッファ２から不揮発性メモリセルへのデータ書き込み時
間が長くかかるという問題を有していた。

【０００６】本発明は、上記従来の問題を解決するもの
で、不揮発性メモリセルの最大性能で書き込みをするこ
とによりデータ書き込み時間を短縮することができる不
揮発性半導体記憶装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の不揮発性半導体
記憶装置は、外部からの入力データを一時的に記憶する
一時記憶手段と、該一時記憶手段からのデータの”１”
または”０”の数をカウントするカウンタと、該一時記
憶手段からのデータをラッチするデータラッチ手段と、
該一時記憶手段より該データラッチ手段に、該カウンタ
によるカウント値が書き込み電流により制限される所定
数となるまでデータを転送するデータ転送手段と、該デ
ータ転送手段で転送されたデータを不揮発性メモリセル
に一括して書き込む書き込み手段とを備えたものであ
り、そのことにより上記目的が達成される。

【０００８】また、本発明の不揮発性半導体記憶装置
は、外部からの入力データを一時的に記憶する一時記憶
手段と、不揮発性メモリセルへのデータ書き込み実行
後、書き込みデータのベリファイ動作にて書き込みが成
功している”１”または”０”のいずれかのデータの個
数をカウントするカウンタと、該一時記憶手段からのデ
ータをラッチするデータラッチ手段と、該データラッチ
手段のうちで書き込みが成功している不揮発性メモリセ
ルに対応するデータラッチ手段のみを初期化し、再度、
該一時記憶手段から該データラッチ手段に、”１”また
は”０”のいずれかのデータが該カウンタでカウントさ
れた個数と等しくなるまでデータを転送するデータ転送
手段と、該データ転送手段により転送されたデータを該
データラッチ手段から該不揮発性メモリセルに書き込む
書き込み手段とを備えたものであり、そのことにより上
記目的が達成される。

【０００９】

【作用】上記構成により、不揮発性メモリセルへの書き
込み動作を行わないデータ”１”または”０”のところ
は、書き込み動作時に書き込み手段を動作させず、不揮
発性メモリセルへの書き込み動作を行うデータ”０”ま
たは”１”のところのみ書き込み手段を動作させて、不
揮発性メモリセルへの書き込み電流で制限されるカウン
ト値までデータ”０”または”１”をカウンタでカウン
トしてデータ転送して不揮発性メモリセルに書き込むの
で、一度に書き込むデータを増加させることが可能とな
る。また、不揮発性メモリセルへの書き込みデータと読
み出しデータとの比較をするベリファイ動作時に、一致
したデータ”０”または”１”の数をカウントし、その
数と同数のデータ”０”または”１”を一時記憶手段か
ら書き込み手段までデータ転送手段で転送するので、デ
ータが一致するまで次のデータを転送しない従来のもの
に比べて書き込み時間を短縮することが可能となる。し
たがって、常に、データ書き込み回路の最大性能で書き
込みがなされる。

【００１０】

【実施例】本発明の実施例について以下に説明する。

【００１１】図１において、外部からの入力データを一
時的に記憶する記憶手段としてのデータバッファ１１
は、カウンタ１２が接続されるデータ転送回路１３に接
続される。データ転送回路１３からの４ビットの出力は
それぞれ、ゲート手段１４のゲートにそれぞれ入力する
ことによって、各ゲート手段１４をそれぞれ介して列デ
コーダ（Ｙ−ＤＥＣ）１５にそれぞれ転送される。これ
ら列デコーダ１５はそれぞれ、各メモリセルブロック１
６の不揮発性メモリセルにそれぞれ接続されると共に、
データラッチ回路１７に接続され、データバッファ１１
内のデータは、列デコーダ１５にて選択されたデータラ
ッチ回路１７へデータ転送回路１３により、メモリセル
ブロック１６へ一度に書き込めるデータ量までカウンタ
１２でカウントされて転送される。これらデータラッチ
回路１７は、メモリセルブロック１６の不揮発性メモリ
セルに接続される書き込み回路（ＷＳ）１８に接続さ
れ、書き込み回路１８により不揮発性メモリセルにデー
タラッチ回路１７内のデータを一括して書き込む。

【００１２】また、各メモリセルブロック１６の不揮発
性メモリセルは、列デコーダ１５を介して読みだし回路
（ＳＡ）１９に接続され、不揮発性メモリセル内のデー
タを読み出し回路１９で読み出す。この読み出し回路１
９とデータバッファ１１が接続されるデータ比較回路２
０は、データの”０”の数をカウントするカウンタ１２
とデータ転送回路１３に接続され、不揮発性メモリセル
へのデータ書き込み実行後、書き込みデータのベリファ
イ動作にて書き込みが成功しているデータの個数をカウ
ンタ１２でカウントし、各データラッチ回路１７のうち
で書き込みが成功している不揮発性メモリセルに対応す
るデータラッチ回路１７のみ、即ち、比較動作によ
り、”０”の書き込みが成功した不揮発性メモリセルに
対応するデータラッチ回路１７のみに、データ転送回路
１３を介して、データ”１”を書き込むことにより初期
化し、再度、データバッファ１１によりデータラッチ回
路１７にデータがカウンタ１２でカウントされた個数と
等しくなるまでデータ転送を行い、データラッチ回路１
７から不揮発性メモリセルへのデータ書き込みを行う。
さらに、各メモリセルブロック１６の不揮発性メモリセ
ルには、行デコーダ（Ｘ−ＤＥＣ）２１が接続されてい
る。

【００１３】上記構成により、データバッファ１１を使
用する書き込みモード時には、外部からの書き込みデー
タは、まず、データバッファ１１に順次転送される。こ
れらの外部からのデータが全てデータバッファ１１に転
送されると、その転送されたデータは、列デコーダ１５
にて選択された各データラッチ回路１７へデータ転送回
路１３によって転送される。ここでは簡単のため、デー
タ転送回路１３にて一度に転送されるデータは４ビット
とする。不揮発性メモリセルは消去状態でデータ”１”
を出力し、データ書き込みによりデータ”０”を出力で
きると仮定すると、書き込み動作は不揮発性メモリセル
への書き込みデータが”０”の場合にのみ必要となる。
つまり、データラッチ回路１７がデータ”１”のところ
の不揮発性メモリセルは書き込み動作が行われないこと
になるので、データラッチ回路１７は初期状態でデー
タ”１”を出力するように初期化することになる。

【００１４】この動作を繰り返すことにより、最大で列
デコーダ１５に対して縦１列のデータをデータラッチ回
路１７に転送することができる。但し、不揮発性メモリ
セルとしてＮＯＲ型セルを使用した場合、１セルに対す
る書き込み電流が多いため、メモリセルブロック１６へ
一度に書き込めるデータの数には制限がある。メモリセ
ルブロックへ一度に書き込める（不揮発性メモリセルへ
の書き込み動作が行われる）データの数をＤＸとする
と、データラッチ回路１７へのデータ転送時には、デー
タ中のデータ”０”の数をカウンタ１２でカウントして
その数がＤＸとなるまで、データ転送回路１３によって
データラッチ回路１７へのデータ転送を繰り返せば良い
ことになる。データ中の”０”の数はカウンタ１２にて
カウントされ、そのカウント数がＤＸと等しくなったと
ころでデータ転送回路１３からデータラッチ回路１７へ
のデータ転送は終了される。その後、データラッチ回路
１７にてラッチされたデータは、書き込み回路１８によ
って、Ｘ−ＤＥＣ２１とＹ−ＤＥＣ１５により選択され
るメモリセルブロック１６内の不揮発性メモリセルに一
括して書き込まれる。

【００１５】この動作により、データバッファ１１から
メモリセルブロック１６内の選択されている不揮発性メ
モリセルへの書き込み動作回数はデータ中のデータ”
０”の数に依存するので、従来の回路に比べて書き込み
動作回数の平均値は減少し、ほとんどのデータが”０”
の場合はワースト条件であり従来回路と同等の書き込み
速度となるが、それ以外の場合は、従来回路よりも高速
となり、常に最大の性能で書き込み動作を実行すること
ができる。

【００１６】また、書き込み回路１８によるメモリセル
ブロック１６内の不揮発性メモリセルへのデータ書き込
み動作の後、読み出し回路１９を用いてそのデータの読
み出しを行い、データバッファ１１に蓄えられたデータ
とのデータ比較をデータ比較回路２０にて実施するベリ
ファイ動作をする。このデータ比較回路２０は、どのＳ
Ａ１９からのビットデータが一致しているかにより、”
０”書き込みが成功しているメモリセルのアドレスを特
定することができ、データ”０”が一致したことをデー
タ転送回路１３に伝えると共に、一致したデータ”０”
の数をカウンタ１２でカウントする。このデータ転送回
路１３はデータ比較回路２０から受けたアドレスに相当
するデータラッチ回路１７にデータ”１”を転送してデ
ータをクリアすることで初期化すると共に、データ比較
回路２０からカウンタ１２に転送された一致したデー
タ”０”の数の分だけデータバッファ１１から新たにデ
ータ”０”を読み出してデータラッチ回路１７に転送す
る。

【００１７】この動作により、一度、データラッチ回路
１７に転送したデータの書き込みが、ベルファイ動作に
よりメモリセルブロック１６内の不揮発性メモリセルに
全て正常に書き込まれるのを待つことなく、次のデータ
の書き込み動作を実行できるので、常に最大の性能で書
き込み動作を実行することができ、書き込み時間を短縮
することができる。

【００１８】したがって、データ書き込み回路１８を全
データが”０”の場合を想定して設定した数よりも多く
配置することが可能となり、また、データバッファ１１
からデータ書き込み回路１８へのデータ転送を、書き込
み電流により制限されるデータ”０”の数をカウンタ１
２でカウントするまで行うため、書き込み回数の平均値
を減少させることができ、かつ、不揮発性メモリセルへ
の書き込みデータと再読み出しデータとの比較時に、一
致したデータ”０”の数をカウントし、その数と同数の
データ”０”をデータバッファ１１から書き込み回路１
８まで転送することにより、常に最大の性能で書き込み
を実行することができる。

【００１９】なお、本実施例では、不揮発性メモリセル
は消去状態でデータ”１”を出力し、データ書き込みに
よりデータ”０”を出力するものとしたが、逆であって
もよい。

【００２０】また、本実施例である図１の回路では、デ
ータラッチ回路１７およびデータ書き込み回路１８が列
デコーダ１５で選択される数の分だけ必要となるが、レ
イアウトの配線やチップ面積などの制約上、図１のブロ
ック構成が不可能な場合には、図２の回路構成とするこ
とにより回避できる。

【００２１】即ち、図２において、メモリセルブロック
３１は不揮発性メモリセルのアレーを示し、Ｘ−ＤＥＣ
はメモリセルブロック３１の行デコーダ３２であり、Ｙ
−ＤＥＣはメモリセルブロック３１の列デコーダ３３で
ある。また、データバッファ３４は外部より入力された
データを一時的に記憶するスタッチックＲＡＭなどの素
子群である。さらに、データラッチ回路３５はデータバ
ッファ３４より転送されたデータをラッチする回路であ
り、このデータラッチ回路３５に接続されるＷＳは不揮
発性メモリセルへのデータ書き込み回路３６である。さ
らに、データ転送回路３７はデータバッファ３４に蓄え
られた外部からのデータをデータラッチ回路３５に転送
する回路である。さらには、このデータ転送回路３７に
接続されるカウンタ３８はデータバッファ３４から転送
されたデータのうち、”１”または”０”のいずれかの
データの個数をカウントする回路である。ここでは、デ
ータ比較回路およびデータ読み出し回路については記載
していないが、図１の接続関係と同様である。以上のブ
ロック構成は１つの書き込み回路３６をメモリセルブロ
ック３１内の複数の列選択線にて共有することにより得
られる。全ての動作は図１の場合と同様である。

【００２２】

【発明の効果】以上のように本発明によれば、データ書
き込み手段を全データが不揮発性メモリセルへの書き込
みを行うデータ”０”または”１”の場合を想定して設
定したデータ書き込み手段の数よりも多く配置すること
ができ、一時記憶手段からデータ書き込み手段へのデー
タ転送を、書き込み電流により制限されるデータ”０”
または”１”の数をカウンタでカウントするまで行って
書き込むため、常にデータ書き込み手段はデータ書き込
み電流で制限される個数の最大値で動作させることがで
きて、書き込み回数の平均値を減少させることができ、
また、不揮発性メモリセルへの書き込みデータと再読み
出しデータとの比較時に一致したデータ”０”または”
１”の数をカウントし、その数と同数のデータ”０”ま
たは”１”を一時記憶手段から書き込み手段まで転送す
るため、一時記憶手段から不揮発性メモリセルへのデー
タ書き込み時間を短縮することができ、したがって、常
に最大性能で書き込みをすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す不揮発性半導体記憶装
置のブロック図である。

【図２】本発明の他の実施例を示す不揮発性半導体記憶
装置のブロック図である。

【図３】従来の不揮発性半導体記憶装置のブロック図で
ある。

【符号の説明】

１１，３４ データバッファ １２，３８ カウンタ １３，３７ データ転送回路 １５，３３ 列デコーダ（Ｙ−ＤＥＣ） １６，３１ メモリセルブロック １７，３５ データラッチ回路 １８，３６ 書き込み回路（ＷＳ） １９ 読みだし回路（ＳＡ） ２０ データ比較回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 外部からの入力データを一時的に記憶す
   る一時記憶手段と、該一時記憶手段からのデータの”
   １”または”０”の数をカウントするカウンタと、該一
   時記憶手段からのデータをラッチするデータラッチ手段
   と、該一時記憶手段より該データラッチ手段に、該カウ
   ンタによるカウント値が書き込み電流により制限される
   所定数となるまでデータを転送するデータ転送手段と、
   該データ転送手段で転送されたデータを不揮発性メモリ
   セルに一括して書き込む書き込み手段とを備えた不揮発
   性半導体記憶装置。
2. 【請求項２】 外部からの入力データを一時的に記憶す
   る一時記憶手段と、不揮発性メモリセルへのデータ書き
   込み実行後、書き込みデータのベリファイ動作にて書き
   込みが成功している”１”または”０”のいずれかのデ
   ータの個数をカウントするカウンタと、該一時記憶手段
   からのデータをラッチするデータラッチ手段と、該デー
   タラッチ手段のうちで書き込みが成功している不揮発性
   メモリセルに対応するデータラッチ手段のみを初期化
   し、再度、該一時記憶手段から該データラッチ手段
   に、”１”または”０”のいずれかのデータが該カウン
   タでカウントされた個数と等しくなるまでデータを転送
   するデータ転送手段と、該データ転送手段により転送さ
   れたデータを該データラッチ手段から該不揮発性メモリ
   セルに書き込む書き込み手段とを備えた不揮発性半導体
   記憶装置。