JP3324573B2 - Semiconductor device manufacturing method and manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and manufacturing apparatus

Info

Publication number
JP3324573B2
JP3324573B2 JP20521299A JP20521299A JP3324573B2 JP 3324573 B2 JP3324573 B2 JP 3324573B2 JP 20521299 A JP20521299 A JP 20521299A JP 20521299 A JP20521299 A JP 20521299A JP 3324573 B2 JP3324573 B2 JP 3324573B2
Authority
JP
Japan
Prior art keywords
silicon substrate
gas
back surface
susceptor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20521299A
Other languages
Japanese (ja)
Other versions
JP2001035794A (en
Inventor
亨 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20521299A priority Critical patent/JP3324573B2/en
Publication of JP2001035794A publication Critical patent/JP2001035794A/en
Application granted granted Critical
Publication of JP3324573B2 publication Critical patent/JP3324573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体装置の裏面に形成される不純物
を除去することができる半導体装置の製造方法に関す
る。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of removing impurities formed on the back surface of the semiconductor device.

【0002】[0002]

【従来の技術】従来のSiGeエピタキシャル膜形成プ
ロセスを、UHV-CVD装置を例にとって説明する。
2. Description of the Related Art A conventional SiGe epitaxial film forming process will be described using a UHV-CVD apparatus as an example.

【0003】図8はUHV−CVD装置の断面図であ
る。
FIG. 8 is a sectional view of a UHV-CVD apparatus.

【0004】本装置は、シリコン基板1を支持するため
に設けられたサセプタ2によって成長室3とヒーター室
4とに分離されており、それぞれの室は真空ポンプ5に
よって1×10-9Torr以下の高真空に減圧されて
いる。
This apparatus is separated into a growth chamber 3 and a heater chamber 4 by a susceptor 2 provided for supporting a silicon substrate 1, and each chamber is controlled by a vacuum pump 5 to 1 × 10 −9 Torr or less. Is reduced to a high vacuum.

【0005】ヒーター室4にはヒータ6が設置してあ
り、シリコン基板1は、サセプタ2を通してヒーター6
によって所望の温度に加熱される。成長室3側にはプロ
セスガス導入管7が接続されており、成長時にはジシラ
ン等のプロセスガスが成長室3に導入される。成長時の
圧力は1×10-3Torr以下である。
[0005] A heater 6 is provided in the heater chamber 4, and the silicon substrate 1 is passed through the susceptor 2.
To the desired temperature. A process gas introduction pipe 7 is connected to the growth chamber 3 side, and a process gas such as disilane is introduced into the growth chamber 3 during growth. The pressure during the growth is 1 × 10 −3 Torr or less.

【0006】図9はプレート型サセプタの形状を示す図
であり、(a)は平面図、(b)は断面図である。
FIGS. 9A and 9B are views showing the shape of a plate type susceptor, wherein FIG. 9A is a plan view and FIG. 9B is a sectional view.

【0007】また、図10はリング型サセプタの形状を
示す図であり、(a)は平面図、(b)は断面図であ
る。
FIGS. 10A and 10B are views showing the shape of the ring type susceptor, wherein FIG. 10A is a plan view and FIG. 10B is a sectional view.

【0008】図8に示したサセプタ2の形状は、図9に
示すプレート型サセプタ20のように円盤型のものや、
そのほか、図10に示すリング型サセプタ21のように
中央部に穴が開いているものがある。
[0008] The shape of the susceptor 2 shown in FIG. 8 is a disk-shaped one such as a plate type susceptor 20 shown in FIG.
In addition, there is a ring-shaped susceptor 21 shown in FIG.

【0009】SiGeエピタキシャル層を形成する際に
は、ジシランガスおよびゲルマンガスを用いて、ゲルマ
ンガスの流量を調節してGe濃度を所望の値に制御して
いる。また、ボロンのドーピングには、ジボランガスを
用いている。形成温度は550〜750℃であり、成長
時の圧力は1×10-4〜1×10-3Torrである。
In forming the SiGe epitaxial layer, the Ge concentration is controlled to a desired value by adjusting the flow rate of the germane gas using disilane gas and germane gas. Diborane gas is used for boron doping. The formation temperature is 550 to 750 ° C., and the pressure during growth is 1 × 10 −4 to 1 × 10 −3 Torr.

【0010】[0010]

【発明が解決しようとする課題】ところが、従来は、S
iGeエピタキシャル膜を成長中にゲルマンガスがヒー
ター室6に回り込むことがあり、そのためシリコン基板
の裏面側に粒状のGeが付着するという問題が生じてい
る。
However, conventionally, S
During the growth of the iGe epitaxial film, the germane gas may flow into the heater chamber 6, which causes a problem that granular Ge adheres to the back side of the silicon substrate.

【0011】ジシランガスは反応性が高いために、シリ
コン基板の周辺部がサセプタと接触している領域で消費
されてしまうが、ゲルマンガスは未分解のままシリコン
基板の裏面とサセプタとの間に侵入し、シリコン基板の
裏面でGeが析出してしまう。
Since the disilane gas has high reactivity, it is consumed in a region where the peripheral portion of the silicon substrate is in contact with the susceptor. However, the germane gas enters the unresolved region between the back surface of the silicon substrate and the susceptor. Then, Ge is deposited on the back surface of the silicon substrate.

【0012】その際に、Geとシリコン基板のシリコン
とでは、ぬれ性が悪いために、析出物が粒状となる。こ
の裏面に形成されたGeは、デバイスに悪影響を起こす
危険があるため、除去が必要である。
At this time, since Ge and silicon on the silicon substrate have poor wettability, the precipitates become granular. The Ge formed on this back surface needs to be removed because there is a risk of causing a bad influence on the device.

【0013】本発明は、Ge、もしくはSiGe膜形成
のCVD装置において、シリコン基板の裏面側に付着し
たGeを除去することを目的とする。
It is an object of the present invention to remove Ge adhered to the back surface of a silicon substrate in a CVD apparatus for forming a Ge or SiGe film.

【0014】[0014]

【課題を解決するための手段】形成するGeもしくはS
iGe膜の最表面にSi層を形成した後に、750℃以
下の温度でCl等のエッチングガスを流し、シリコン
基板裏面のGeを除去することとした。さらに、Geを
除去する効率を上げるため、シリコン基板裏面付近にC
lのガスラインを設置してClガスを供給するように
製造装置を構成した。
Ge or S to be formed
After forming the Si layer on the outermost surface of the iGe film, an etching gas such as Cl 2 is flowed at a temperature of 750 ° C. or less to remove Ge on the back surface of the silicon substrate. Further, in order to increase the efficiency of removing Ge, C
to constitute a manufacturing apparatus to supply Cl 2 gas by installing a gas line of the l 2.

【0015】SiGeエピタキシャル膜形成後に以下の
工程を行なうこととして製造方法を構成した。すなわ
ち、SiGe膜上にSiエピタキシャル成長を行ない、
最表面をSi層でキャップする。Si基板裏面にガスが
届く位置にシリコン基板を動かして、基板温度750℃
以下でClなどのエッチングガスの導入を行い、裏面
のGeをエッチングする。スループットの低減を避ける
ために、エッチングガスの導入を成膜後の降温時に行な
う。エッチング効果を高めるために、エッチングガス導
入管を裏面近傍に設けてもよい。
The manufacturing method was configured by performing the following steps after forming the SiGe epitaxial film. That is, Si epitaxial growth is performed on the SiGe film,
The outermost surface is capped with a Si layer. Move the silicon substrate to a position where the gas reaches the back of the Si substrate, and set the substrate temperature to 750 ° C.
In the following, an etching gas such as Cl 2 is introduced to etch Ge on the back surface. In order to avoid a decrease in throughput, the introduction of the etching gas is performed at the time of temperature decrease after the film formation. In order to enhance the etching effect, an etching gas introduction pipe may be provided near the back surface.

【0016】750℃以下ではClによるSi膜のエ
ッチングは起こらないが、Ge膜のエッチングは可能で
ある。たとえば、570℃でのClによるGeのエッ
チングレートは、300A/min以上となっている。
従って、最表面をSiで覆っておけば、Clを流して
も、750℃よりも低温ならばSiGe膜はエッチング
されない。一方、裏面に付着したGeは、1000Aの
SiGe膜を成長した場合はせいぜい500A以下であ
り、600℃以下の温度でもClを2分間流せば十分
に裏面の付着したGeをエッチングすることができる。
At 750 ° C. or lower, etching of the Si film by Cl 2 does not occur, but etching of the Ge film is possible. For example, the etching rate of Ge by Cl 2 at 570 ° C. is 300 A / min or more.
Therefore, if the outermost surface is covered with Si, even if Cl 2 flows, the SiGe film will not be etched if the temperature is lower than 750 ° C. On the other hand, the amount of Ge attached to the back surface is at most 500 A or less when a SiGe film of 1000 A is grown, and even when the temperature is 600 ° C. or less, the Ge attached to the back surface can be sufficiently etched by flowing Cl 2 for 2 minutes. .

【0017】これにより、基板裏面に付着したGe、S
iGeが除去できる。また、裏面のGeは粒状にシリコ
ン基板の裏面に存在するため、膜状で存在するよりもエ
ッチングが容易である。
Thus, Ge, S adhered to the back surface of the substrate
iGe can be removed. In addition, since Ge on the back surface is present in the form of particles on the back surface of the silicon substrate, etching is easier than that of Ge in the form of a film.

【0018】[0018]

【発明の実施の形態】図1は、本発明の第1の実施例の
SiGeエピタキシャル膜形成に用いたUHV-CVD
(Ultra High Vacuum Chemic
al Vapor Deposition)装置の成長
チャンバーの断面図である。
FIG. 1 shows a UHV-CVD used for forming a SiGe epitaxial film according to a first embodiment of the present invention.
(Ultra High Vacuum Chemical
FIG. 2 is a cross-sectional view of a growth chamber of an al Vapor Deposition apparatus.

【0019】本CVD装置は、シリコン基板1を支持す
るために設けられたサセプタ2によって成長室3とヒー
ター室4とに分離されており、それそれの室は真空ポン
プ5によって1×10-9Torr以下の高真空に減圧
されている。
The present CVD apparatus is separated into a growth chamber 3 and a heater chamber 4 by a susceptor 2 provided to support a silicon substrate 1, and each chamber is separated by a vacuum pump 5 to 1 × 10 −9. The pressure is reduced to a high vacuum of Torr or less.

【0020】シリコン基板1はサセプタ2を通してヒー
ター6によって所望の温度に加熱してある。また、成長
室3側にはプロセスガス導入管7が接続されており、成
長時にはジシラン等のプロセスガスが成長室3に導入さ
れる。成長時の成長室3内の圧力は1×10-3Tor
r以下である。
The silicon substrate 1 is heated to a desired temperature by a heater 6 through a susceptor 2. Further, a process gas introduction pipe 7 is connected to the growth chamber 3 side, and a process gas such as disilane is introduced into the growth chamber 3 during growth. The pressure in the growth chamber 3 during growth is 1 × 10 −3 Torr.
r or less.

【0021】図2(a)、(b)および(c)は、本発
明の第1の実施例においてシリコン基板1の搬出工程を
説明する図である。
FIGS. 2 (a), 2 (b) and 2 (c) are views for explaining the unloading step of the silicon substrate 1 in the first embodiment of the present invention.

【0022】まず、図2(a)に示すようにヒーター室
4内にあるリフトピン8が上昇し、図2(b)に示すよ
うにシリコン基板1を持ち上げる。そして、図2(c)
に示すようにシリコン基板1とサセプタ2との間に生じ
た隙間に搬送用アーム9が入り込み、その後リフトピン
8が下に移動して、シリコン基板1は搬送用アーム9上
に載り、成長室3から搬出される。
First, as shown in FIG. 2A, the lift pins 8 in the heater chamber 4 rise, and as shown in FIG. 2B, the silicon substrate 1 is lifted. Then, FIG.
The transfer arm 9 enters into the gap formed between the silicon substrate 1 and the susceptor 2 as shown in FIG. 3 and then the lift pins 8 move downward, and the silicon substrate 1 is placed on the transfer arm 9 and the growth chamber 3 It is carried out from.

【0023】シリコン基板1の搬入工程は、搬出の逆と
なる。すなわち、シリコン基板1は、搬送用アーム9に
よって成長室3内のサセプタ2の上まで運ばれてくる
と、リフトピン8が上昇してシリコン基板1を持ち上
げ、シリコン基板1が搬送用アーム9から離れた状態に
なる。搬送用アーム9は、シリコン基板1とサセプタ2
との間から抜けて成長室3の外へ移動する。その後、リ
フトピン8は下降してヒーター室4内に収まり、シリコ
ン基板1はサセプタ2上に置かれる。
The loading process of the silicon substrate 1 is the reverse of the unloading process. That is, when the silicon substrate 1 is carried over the susceptor 2 in the growth chamber 3 by the transfer arm 9, the lift pins 8 rise to lift the silicon substrate 1, and the silicon substrate 1 is separated from the transfer arm 9. State. The transfer arm 9 includes the silicon substrate 1 and the susceptor 2
And moves out of the growth chamber 3. Thereafter, the lift pins 8 are lowered and settled in the heater chamber 4, and the silicon substrate 1 is placed on the susceptor 2.

【0024】次に、UHV-CVD装置を用いて、シリ
コン基板1にSiGeエピタキシャル膜を形成する、本
発明の第1の実施例の動作について説明する。
Next, the operation of the first embodiment of the present invention for forming a SiGe epitaxial film on the silicon substrate 1 using a UHV-CVD apparatus will be described.

【0025】この第1の実施例は、バイポーラトランジ
スタのベース層をSiGeエピタキシャル膜によって形
成する例である。
The first embodiment is an example in which the base layer of a bipolar transistor is formed of a SiGe epitaxial film.

【0026】図3は、本発明の第1の実施例において形
成するベース層について説明する図であり、(a)はベ
ース層の断面図、(b)は(a)に示すベース層におけ
るGe濃度を示すグラフの図である。
FIGS. 3A and 3B are views for explaining a base layer formed in the first embodiment of the present invention. FIG. 3A is a sectional view of the base layer, and FIG. It is a figure of the graph which shows a density.

【0027】図3(a)に示すように、ベース層10
は、Ge傾斜型SiGe層11およびシリコンキャップ
層12の2層で構成されている。
As shown in FIG. 3A, the base layer 10
Is composed of two layers, a Ge-graded SiGe layer 11 and a silicon cap layer 12.

【0028】シリコン基板1の直上に形成される第1番
目の層は、図3(b)に示すように、基板から表面に向
かって10%から0%にGe濃度が変化しているGe傾
斜型SiGe層11である。Ge傾斜型SiGe層11
の上は、第2番目の層であるシリコンエピタキシャル膜
のシリコンキャップ層12となっている。
As shown in FIG. 3B, the first layer formed directly on the silicon substrate 1 has a Ge gradient in which the Ge concentration changes from 10% to 0% from the substrate toward the surface. This is the SiGe layer 11. Ge graded SiGe layer 11
Above is a silicon cap layer 12 of a silicon epitaxial film as a second layer.

【0029】Ge傾斜型SiGe層11は70nm、シ
リコンキャップ層12は30nmであり、どちらもボロ
ンが最高1×1019ドーピングされている。
The Ge gradient type SiGe layer 11 has a thickness of 70 nm, and the silicon cap layer 12 has a thickness of 30 nm. Both of them are doped with boron at a maximum of 1 × 10 19 .

【0030】ベースの傾斜型SiGe層11の形成に
は、ジシランガスおよびゲルマンガスを用いて、ゲルマ
ンガスの流量を調節してGe濃度を制御した。ボロンの
ドーピングには、ジボランガスを用いた。
For the formation of the base inclined SiGe layer 11, the Ge concentration was controlled by adjusting the flow rate of germane gas using disilane gas and germane gas. Diborane gas was used for boron doping.

【0031】シリコンキャップ層12の形成には、ジシ
ランガスおよびボロンドーピングのためのジボランガス
を用いた。形成温度は550〜750℃であり、成長時
の圧力は1×10-4〜1×10-3Torrであった。
For forming the silicon cap layer 12, disilane gas and diborane gas for boron doping were used. The formation temperature was 550 to 750 ° C., and the pressure during growth was 1 × 10 −4 to 1 × 10 −3 Torr.

【0032】これによって、膜厚100nmのベース層
10が形成されるが、同時にシリコン基板1の裏面にも
ガスが回り込んでGe粒子が付着した。Ge粒子の大き
さは、Ge傾斜型SiGe層11の膜厚が70nmの際
には、最大でも30nmであった。
As a result, the base layer 10 having a thickness of 100 nm was formed. At the same time, the gas flowed to the back surface of the silicon substrate 1 and Ge particles adhered. The size of the Ge particles was 30 nm at the maximum when the film thickness of the Ge gradient type SiGe layer 11 was 70 nm.

【0033】図4は、本発明の第1の実施例において、
シリコン基板1の裏面のGe粒子を除去する動作につい
て説明する図である。
FIG. 4 shows a first embodiment of the present invention.
FIG. 4 is a diagram illustrating an operation of removing Ge particles on the back surface of the silicon substrate 1.

【0034】次に、図4に示すように、リフトピン8を
上昇してシリコン基板1を持ち上げた状態で、エッチン
グガスを流して、シリコン基板1の裏面のGe粒子を除
去する。
Next, as shown in FIG. 4, with the lift pins 8 raised to lift the silicon substrate 1, an etching gas is flowed to remove Ge particles on the back surface of the silicon substrate 1.

【0035】この第1の実施例では、エッチングガスと
して塩素ガスを用いて、エッチング時の温度を500℃
〜700℃の間に設定した。この温度では、シリコンの
エッチングは起こらないためにベース層10はエッチン
グされないが、Geはエッチングされるので裏面のGe
粒子のみが除去可能となる。たとえば、570℃の塩素
ガスによって、Ge膜は毎分30nm以上エッチングさ
れる。本実施例では、570℃で2分間、塩素ガスを流
すことによって、シリコン基板1の裏面のGe粒子を完
全に除去できた。
In the first embodiment, chlorine gas is used as an etching gas, and the temperature at the time of etching is 500 ° C.
It was set between 700 ° C. At this temperature, the base layer 10 is not etched because no silicon etching occurs, but Ge is etched, so that Ge
Only particles can be removed. For example, the Ge film is etched at 30 nm or more per minute by chlorine gas at 570 ° C. In this embodiment, Ge particles on the back surface of the silicon substrate 1 could be completely removed by flowing chlorine gas at 570 ° C. for 2 minutes.

【0036】なお、この第1の実施例では、SiGe膜
70nmに対して裏面のエッチングを行なったが、成長
するSiGeエピタキシャル膜が厚い場合には、エッチ
ング時間を長く、または温度を高くすれば、径が大きく
ても裏面のGe粒子の除去は可能である。
In the first embodiment, the back surface is etched with respect to the SiGe film of 70 nm. However, when the growing SiGe epitaxial film is thick, if the etching time is increased or the temperature is increased, Ge particles on the back surface can be removed even if the diameter is large.

【0037】次に、本発明の第2の実施例について説明
する。
Next, a second embodiment of the present invention will be described.

【0038】この第2の実施例では、前記第1の実施例
とは異なるタイプのUHV-CVD装置を用いた。
In the second embodiment, a UHV-CVD apparatus of a type different from that of the first embodiment is used.

【0039】図5は、本発明の第2の実施例で用いられ
るCVD装置の断面図である。
FIG. 5 is a sectional view of a CVD apparatus used in the second embodiment of the present invention.

【0040】このCVD装置は、サセプタ13が中央を
切り抜いたリング形状となっている。リング型サセプタ
13は、上から見ると、ドーナッツ状で真ん中に穴が空
いており、シリコン基板1は周辺部のみがリング型サセ
プタ13上に載っている。
This CVD apparatus has a ring shape in which the susceptor 13 has a center cut out. The ring-shaped susceptor 13 has a donut shape with a hole in the center when viewed from above, and the silicon substrate 1 rests on the ring-shaped susceptor 13 only in the peripheral portion.

【0041】このリング型サセプタ13を用いた場合、
シリコン基板1を裏面からヒーターで直接加熱できるた
め、シリコン基板1の温度の昇降温が速いという利点が
ある。
When this ring type susceptor 13 is used,
Since the silicon substrate 1 can be directly heated by the heater from the back surface, there is an advantage that the temperature of the silicon substrate 1 can be quickly increased and decreased.

【0042】また、本実施例では、エッチングガス導入
管14をヒーター室4に接続し、エッチングガスとして
は前記第1の実施例と同様に塩素ガスを用いた。
In this embodiment, the etching gas introduction pipe 14 is connected to the heater chamber 4, and chlorine gas is used as the etching gas in the same manner as in the first embodiment.

【0043】この第2の実施例において形成したSiG
eエピタキシャル膜、形成条件は前記第1の実施例と同
じである。シリコン基板1の裏面のGe粒子エッチング
には、シリコン基板1をリング型サセプタ13に載せた
まま、エピタキシャル膜形成時と同じ状態で、基板温度
500℃〜700℃の間でエッチングガス導入管14か
ら塩素ガスを流した。
The SiG formed in the second embodiment
The e-epitaxial film and the forming conditions are the same as in the first embodiment. For the Ge particle etching of the back surface of the silicon substrate 1, the silicon substrate 1 is placed on the ring-type susceptor 13 and the etching gas introduction pipe 14 is applied at a substrate temperature of 500 ° C. to 700 ° C. in the same state as when the epitaxial film is formed. Chlorine gas was flowed.

【0044】この第2の実施例では、Ge粒子エッチン
グのためにプロセス時間を特別に設けることはしない
で、プロセス温度からシリコン基板1を搬出に向けた降
温中に塩素ガスを流してエッチングを行なった。その際
のタイムチャートを図6に示す。
In the second embodiment, etching is performed by flowing chlorine gas while the temperature is lowered from the process temperature to unload the silicon substrate 1 without specially providing a process time for etching the Ge particles. Was. FIG. 6 shows a time chart at that time.

【0045】図6は、本発明の第2の実施例において、
エピタキシャル膜の形成からシリコン基板の搬出までの
動作における基板温度を示すタイムチャートである。
FIG. 6 shows a second embodiment of the present invention.
5 is a time chart showing a substrate temperature in an operation from formation of an epitaxial film to unloading of a silicon substrate.

【0046】図6に示すように、プロセス温度を650
℃、シリコン基板1の搬出を550℃で行った場合に
は、シリコン基板1の搬出までの降温の際に塩素ガスを
流した時間は2分であった。これによって、シリコン基
板1の裏面のGe粒子は完全に除去できた。
As shown in FIG. 6, the process temperature is set to 650.
When the silicon substrate 1 was carried out at 550 ° C. and at 550 ° C., the time during which chlorine gas was flown during the temperature reduction until the silicon substrate 1 was carried out was 2 minutes. Thereby, the Ge particles on the back surface of the silicon substrate 1 were completely removed.

【0047】次に、本発明の第3の実施例について説明
する。
Next, a third embodiment of the present invention will be described.

【0048】この第3の実施例では、減圧CVD装置を
用いたSiGeエピタキシャル成長に対して、本発明を
適用した。
In the third embodiment, the present invention is applied to SiGe epitaxial growth using a low pressure CVD apparatus.

【0049】図7は、本発明の第3の実施例で用いられ
る減圧CVD装置の断面図である。
FIG. 7 is a sectional view of a low-pressure CVD apparatus used in the third embodiment of the present invention.

【0050】シリコン基板1は、前記第1の実施例と同
様に、サセプタ15上に載っており、周りに配置された
ランプ16によって加熱される。プロセスガスは、サセ
プタ15の脇のガス導入口17から導入されて、シリコ
ン基板1を挟んで反対側のガス排気口18から排出され
る。
The silicon substrate 1 rests on the susceptor 15 as in the first embodiment, and is heated by the lamps 16 disposed therearound. The process gas is introduced from a gas inlet 17 on the side of the susceptor 15 and discharged from a gas outlet 18 on the opposite side of the silicon substrate 1.

【0051】この第3の実施例でのSiGeエピタキシ
ャル膜も前記第1の実施例と同構造とした。エピタキシ
ャル膜の形成は、温度は750〜850℃で、成長時の
圧力は10〜300Torrの間で行った。成長には、
ジクロロシランガスとゲルマンガスを用い、さらにキャ
リアガスに水素を用いた。さらに、膜質向上のために塩
化水素ガスも同時に導入した。ボロンのドーピングの際
には、ジボランガスを用いた。これによって、膜厚10
0nmのエピタキシャル膜が形成された。
The SiGe epitaxial film of the third embodiment has the same structure as that of the first embodiment. The epitaxial film was formed at a temperature of 750 to 850 ° C. and a growth pressure of 10 to 300 Torr. For growth,
Dichlorosilane gas and germane gas were used, and hydrogen was used as a carrier gas. Further, a hydrogen chloride gas was introduced at the same time to improve the film quality. At the time of boron doping, diborane gas was used. Thereby, the film thickness 10
A 0 nm epitaxial film was formed.

【0052】次に、シリコン基板1をリフトピン19で
持ち上げて、サセプタ15とシリコン基板1との間に隙
間を作り、エッチングガスをシリコン基板1の裏面に流
すことによって、シリコン基板1の裏面に付着したGe
粒子を除去した。
Next, the silicon substrate 1 is lifted by the lift pins 19 to form a gap between the susceptor 15 and the silicon substrate 1, and an etching gas is caused to flow on the rear surface of the silicon substrate 1 so as to adhere to the rear surface of the silicon substrate 1. Ge
The particles were removed.

【0053】この第3の実施例では、エッチングガスと
して塩化水素を用いて、キャリアガスとして水素を同時
に流した。温度を650℃として、2分間ガスを流すこ
とによってシリコン基板1の裏面のGe粒子が完全に除
去できた。
In the third embodiment, hydrogen chloride was used as an etching gas and hydrogen was simultaneously supplied as a carrier gas. By setting the temperature to 650 ° C. and flowing the gas for 2 minutes, the Ge particles on the back surface of the silicon substrate 1 were completely removed.

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば。
エピタキシャル膜形成後に塩素ガスのエッチング工程を
設けることによって、シリコン基板1の裏面のGe粒子
が除去できた。エピタキシャル膜の最表面は、図3
(a)に示したように、シリコンキャップ層12で被わ
れているため、これによりシリコン基板上にGeの露出
がなくなった。
As described above, according to the present invention.
By providing a chlorine gas etching step after the epitaxial film was formed, Ge particles on the back surface of the silicon substrate 1 could be removed. The top surface of the epitaxial film is shown in FIG.
As shown in (a), since the silicon cap layer 12 covers the silicon substrate, Ge is not exposed on the silicon substrate.

【0055】以上によって、シリコン基板1を次工程に
進める際に次工程の装置、他の基板に対するGe汚染の
危険性がなくなり、SiGeエピタキシャル膜形成する
シリコン基板1に対するデバイス作製での制限がなくな
った。
As described above, when the silicon substrate 1 is advanced to the next step, there is no danger of Ge contamination on the next-step apparatus and other substrates, and there is no longer any limitation in device fabrication for the silicon substrate 1 on which a SiGe epitaxial film is formed. .

【0056】具体的には、SiGe形成後に使用する装
置を他のデバイスと共有することが可能となった。
More specifically, it is possible to share an apparatus to be used after the formation of SiGe with another device.

【0057】また、ベース膜を絶縁膜には成長せずにシ
リコン基板上にのみ成長させる選択エピタキシャル成長
法で形成する場合には、裏面にも絶縁膜が必要であった
が、本発明によれば、裏面絶縁膜形成の余分な工程が要
らなくなった。
In the case where the base film is formed by selective epitaxial growth in which the base film is grown only on the silicon substrate without growing on the insulating film, an insulating film is required also on the back surface. This eliminates the need for an extra step of forming the back surface insulating film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のSiGeエピタキシャ
ル膜形成に用いたUHV-CVD装置の成長チャンバー
の断面図である。
FIG. 1 is a sectional view of a growth chamber of a UHV-CVD apparatus used for forming a SiGe epitaxial film according to a first embodiment of the present invention.

【図2】(a)、(b)および(c)は、本発明の第1
の実施例においてシリコン基板1の搬出工程を説明する
図である。
FIGS. 2 (a), (b) and (c) show the first embodiment of the present invention.
FIG. 8 is a view for explaining a process of unloading the silicon substrate 1 in the example of FIG.

【図3】本発明の第1の実施例において形成するベース
層について説明する図であり、(a)はベース層の断面
図、(b)は(a)に示すベース層におけるGe濃度を
示すグラフの図である。
3A and 3B are diagrams illustrating a base layer formed in the first embodiment of the present invention, wherein FIG. 3A is a cross-sectional view of the base layer, and FIG. 3B shows the Ge concentration in the base layer shown in FIG. It is a figure of a graph.

【図4】本発明の第1の実施例において、シリコン基板
1の裏面のGe粒子を除去する動作について説明する図
である。
FIG. 4 is a diagram illustrating an operation of removing Ge particles on the back surface of the silicon substrate 1 in the first embodiment of the present invention.

【図5】本発明の第2の実施例で用いられるCVD装置
の断面図である。
FIG. 5 is a sectional view of a CVD apparatus used in a second embodiment of the present invention.

【図6】本発明の第2の実施例において、エピタキシャ
ル膜の形成からシリコン基板の搬出までの動作における
基板温度を示すタイムチャートである。
FIG. 6 is a time chart showing a substrate temperature in an operation from formation of an epitaxial film to unloading of a silicon substrate in a second embodiment of the present invention.

【図7】本発明の第3の実施例で用いられる減圧CVD
装置の断面図である。
FIG. 7 shows a low pressure CVD used in a third embodiment of the present invention.
It is sectional drawing of an apparatus.

【図8】UHV−CVD装置の断面図である。FIG. 8 is a sectional view of a UHV-CVD apparatus.

【図9】プレート型サセプタの形状を示す図であり、
(a)は平面図、(b)は断面図である。
FIG. 9 is a view showing the shape of a plate-type susceptor;
(A) is a plan view and (b) is a cross-sectional view.

【図10】リング型サセプタの形状を示す図であり、
(a)は平面図、(b)は断面図である。
FIG. 10 is a view showing a shape of a ring type susceptor;
(A) is a plan view and (b) is a cross-sectional view.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 サセプタ 3 成長室 4 ヒーター室 5 真空ポンプ 6 ヒーター 7 プロセスガス導入管 8 リフトピン 9 搬送用アーム 10 ベース層 11 Ge傾斜型SiGe層 12 シリコンキャップ層 13 リング型サセプタ 14 エッチングガス導入管 15 サセプタ 16 ランプ 17 ガス導入口 18 ガス排気口 19 リフトピン 20 プレート型サセプタ 21 リング型サセプタ DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Susceptor 3 Growth chamber 4 Heater chamber 5 Vacuum pump 6 Heater 7 Process gas introduction pipe 8 Lift pin 9 Transfer arm 10 Base layer 11 Ge inclined SiGe layer 12 Silicon cap layer 13 Ring type susceptor 14 Etching gas introduction pipe 15 Susceptor 16 Lamp 17 Gas inlet 18 Gas exhaust port 19 Lift pin 20 Plate type susceptor 21 Ring type susceptor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−41235(JP,A) 特開 平5−190471(JP,A) 特開 平4−345022(JP,A) 特開 平7−37815(JP,A) 特開 昭63−25924(JP,A) 特開 平10−223537(JP,A) 特開 平6−45257(JP,A) 特開 平10−64865(JP,A) 特公 昭41−5361(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-41235 (JP, A) JP-A-5-190471 (JP, A) JP-A-4-345022 (JP, A) JP-A-7- 37815 (JP, A) JP-A-63-25924 (JP, A) JP-A-10-223537 (JP, A) JP-A-6-45257 (JP, A) JP-A-10-64865 (JP, A) JP-B-41-5361 (JP, B1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/205

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CVD法によりシリコン基板上にGeも
しくはSiGe膜を形成する工程と、 前記シリコン基板の裏面にエッチングガスを流すことに
よって、前記GeもしくはSiGe膜の成膜後、前記シ
リコン基板の裏面に形成されたGeを除去する工程を有
し、 前記シリコン基板の裏面に形成されたGeを除去する工
程を、該シリコン基板の成膜終了時から該シリコン基板
を搬出するまでの降温時に設ける ことを特徴とする半導
体装置の製造方法。
A step of forming a Ge or SiGe film on a silicon substrate by a CVD method; and flowing an etching gas to a back surface of the silicon substrate to form a Ge or SiGe film. A step of removing Ge formed on
And removing Ge formed on the back surface of the silicon substrate.
From the end of the film formation of the silicon substrate.
A method for manufacturing a semiconductor device, wherein the method is provided at the time of temperature decrease before carrying out .
【請求項2】 前記シリコン基板の裏面に形成されたG
eを除去する工程の前もしくは該工程の途中に、前記シ
リコン基板と該シリコン基板を支持するサセプタとの間
に隙間を生じさせる工程を有することを特徴とする請求
項1に記載の半導体装置の製造方法。
2. A G layer formed on a back surface of the silicon substrate.
during enough before or該工step of removing e, claims and comprising a step of generating a gap between the susceptor for supporting the silicon substrate and the silicon substrate
Item 2. A method for manufacturing a semiconductor device according to item 1 .
【請求項3】 前記シリコン基板の裏面に形成されたG
eを除去する工程での該シリコン基板温度が750℃以
下であることを特徴とする請求項1または2に記載の半
導体装置の製造方法。
3. A G layer formed on a back surface of the silicon substrate.
3. The method according to claim 1 , wherein the temperature of the silicon substrate in the step of removing e is 750 ° C. or less.
JP20521299A 1999-07-19 1999-07-19 Semiconductor device manufacturing method and manufacturing apparatus Expired - Fee Related JP3324573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20521299A JP3324573B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20521299A JP3324573B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2001035794A JP2001035794A (en) 2001-02-09
JP3324573B2 true JP3324573B2 (en) 2002-09-17

Family

ID=16503269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20521299A Expired - Fee Related JP3324573B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP3324573B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866534B2 (en) * 2001-02-12 2012-02-01 エーエスエム アメリカ インコーポレイテッド Improved deposition method for semiconductor films.
JP5288707B2 (en) * 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド Method for reducing planarization and defect density in silicon germanium
EP1604395A2 (en) * 2003-03-13 2005-12-14 ASM America, Inc. Epitaxial semiconductor deposition methods and structures
DE102004053307B4 (en) * 2004-11-04 2010-01-07 Siltronic Ag A multilayer structure comprising a substrate and a heteroepitaxially deposited layer of silicon and germanium thereon, and a method of making the same
JP5252896B2 (en) * 2007-11-29 2013-07-31 株式会社ニューフレアテクノロジー Vapor growth apparatus and vapor growth method
DE102008023054B4 (en) * 2008-05-09 2011-12-22 Siltronic Ag Process for producing an epitaxied semiconductor wafer
JP6150724B2 (en) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 How to fill the recess

Also Published As

Publication number Publication date
JP2001035794A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
JP4877628B2 (en) Epitaxial silicon wafer manufacturing method
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
US7922813B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP4723446B2 (en) Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
EP1287188B1 (en) Epitaxial silicon wafer free from autodoping and backside halo
JP3207832B2 (en) CVD reactor and method for producing epitaxially grown semiconductor wafers
KR100975717B1 (en) Vapor phase growing apparatus and vapor phase growing method
TW201003835A (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
JP2010272868A (en) Method of manufacturing epitaxially covered silicon wafer
JP3055471B2 (en) Method for manufacturing semiconductor substrate and apparatus for manufacturing the same
JP3324573B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR101559977B1 (en) Silicon epitaxial wafer and method for manufacturing the same
CN112201568A (en) Method and equipment for epitaxial growth of silicon wafer
JP3788836B2 (en) Vapor growth susceptor and manufacturing method thereof
JPH0497519A (en) Manufacture of semiconductor device
JP3693470B2 (en) Manufacturing method and manufacturing apparatus for silicon wafer with protective film
JPH06188198A (en) Epitaxial growth method
WO2008050476A1 (en) Method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer
JP3112796B2 (en) Chemical vapor deposition method
CN116288692A (en) Apparatus and method for epitaxial wafer epitaxy and susceptor for carrying silicon wafer during epitaxial process
JP2000100736A (en) Epitaxial growth method
JP2004335528A (en) Silicon epitaxial wafer and its producing method
JP4951580B2 (en) Manufacturing method of semiconductor wafer
JPS61154027A (en) Method for gas-phase growth of semiconductor single crystal

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

LAPS Cancellation because of no payment of annual fees