JP3318124B2 - 電流駆動型素子の駆動回路及びそれを用いた装置 - Google Patents
電流駆動型素子の駆動回路及びそれを用いた装置Info
- Publication number
- JP3318124B2 JP3318124B2 JP20555194A JP20555194A JP3318124B2 JP 3318124 B2 JP3318124 B2 JP 3318124B2 JP 20555194 A JP20555194 A JP 20555194A JP 20555194 A JP20555194 A JP 20555194A JP 3318124 B2 JP3318124 B2 JP 3318124B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- driven element
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲーム機器等の各種電
気機器のプリンタやディスプレイに使用され、ＬＥＤ
（発光ダイオード）等の電流駆動型発光又は表示素子を
駆動する、電流駆動型素子の駆動回路及びそれを用いた
装置に関する。
気機器のプリンタやディスプレイに使用され、ＬＥＤ
（発光ダイオード）等の電流駆動型発光又は表示素子を
駆動する、電流駆動型素子の駆動回路及びそれを用いた
装置に関する。
【０００２】
【従来の技術】図５は、従来のＬＥＤ駆動制御に用い
る、集積化されたＭＯＳドライブ回路ＩＣを示してい
る。図において、ＩＣチップ５０の出力端子５１にＬＥ
Ｄ素子５２が外付けされている。バイアス回路５３は、
電源電圧ＶDDと接地レベル（以下ＧＮＤという。）間に
直列接続された抵抗Ｒ１１とＲ１２からなり、両抵抗間
の中間Ａに生じる電圧ＶAを次段のゲート回路５４に与
える。ゲート回路５４は、アナログスイッチ５５とＰチ
ャンネルＭＯＳのスイッチングトランジスタ５６とから
なっている。このアナログスイッチ５５とスイッチング
トランジスタ５６のゲートには、端子５７を通じてＬＥ
Ｄ素子５２のＯＮ／ＯＦＦを制御するための制御電圧が
駆動制御信号として与えられる。ＰチャネルＭＯＳの出
力段トランジスタ５８のソースは電源電圧ＶDDに、また
ドレインは出力端子５１にそれぞれ接続されており、ゲ
ートはアナログスイッチ５５とスイッチングトランジス
タ５６のドレインに接続されている。
る、集積化されたＭＯＳドライブ回路ＩＣを示してい
る。図において、ＩＣチップ５０の出力端子５１にＬＥ
Ｄ素子５２が外付けされている。バイアス回路５３は、
電源電圧ＶDDと接地レベル（以下ＧＮＤという。）間に
直列接続された抵抗Ｒ１１とＲ１２からなり、両抵抗間
の中間Ａに生じる電圧ＶAを次段のゲート回路５４に与
える。ゲート回路５４は、アナログスイッチ５５とＰチ
ャンネルＭＯＳのスイッチングトランジスタ５６とから
なっている。このアナログスイッチ５５とスイッチング
トランジスタ５６のゲートには、端子５７を通じてＬＥ
Ｄ素子５２のＯＮ／ＯＦＦを制御するための制御電圧が
駆動制御信号として与えられる。ＰチャネルＭＯＳの出
力段トランジスタ５８のソースは電源電圧ＶDDに、また
ドレインは出力端子５１にそれぞれ接続されており、ゲ
ートはアナログスイッチ５５とスイッチングトランジス
タ５６のドレインに接続されている。
【０００３】上記従来のドライブ回路のＬＥＤ駆動制御
動作を説明する。アナログスイッチ５５がＯＦＦのとき
スイッチングトランジスタ５６がＯＮし、出力段トラン
ジスタ５８のゲートに電源電圧ＶDDを印加するので、該
トランジスタ５８はＯＦＦとなり、ドレイン電流ＩD、
つまりドライブ電流は流れず、ＬＥＤ素子５２は点灯し
ない。一方、アナログスイッチ５５がＯＮするときはス
イッチングトランジスタ５６はＯＦＦとなり、出力段ト
ランジスタ５８のゲートにはバイアス回路５３で形成さ
れたバイアス電圧ＶAがアナログスイッチ５５を介して
与えられる。この電圧ＶAは電源電圧ＶDDの分圧による
ものであり（ＶA＜ＶDD）、またその差（ＶDDーＶA）が
出力段トランジスタ５８のスレッショルド電圧を超える
ように選択されることによって、該トランジスタ５８は
ＯＮするため、ドレイン電流ＩDが流れて、ＬＥＤ素子
５２は点灯する。
動作を説明する。アナログスイッチ５５がＯＦＦのとき
スイッチングトランジスタ５６がＯＮし、出力段トラン
ジスタ５８のゲートに電源電圧ＶDDを印加するので、該
トランジスタ５８はＯＦＦとなり、ドレイン電流ＩD、
つまりドライブ電流は流れず、ＬＥＤ素子５２は点灯し
ない。一方、アナログスイッチ５５がＯＮするときはス
イッチングトランジスタ５６はＯＦＦとなり、出力段ト
ランジスタ５８のゲートにはバイアス回路５３で形成さ
れたバイアス電圧ＶAがアナログスイッチ５５を介して
与えられる。この電圧ＶAは電源電圧ＶDDの分圧による
ものであり（ＶA＜ＶDD）、またその差（ＶDDーＶA）が
出力段トランジスタ５８のスレッショルド電圧を超える
ように選択されることによって、該トランジスタ５８は
ＯＮするため、ドレイン電流ＩDが流れて、ＬＥＤ素子
５２は点灯する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のドライブ回路においては、ＭＯＳトランジスタ５８
が図６に示すようなＶGSーＩD特性を備えており、スレ
ッショルド電圧ＶTHより低い、ゲートーソース間電圧Ｖ
GSの範囲ではドレイン電流ＩDが流れないため、電圧ＶG
Sを[０〜ＶDD]の範囲で変化させても、ＶTH＞ＶGSの範
囲では電圧ＶAによるドレイン電流ＩDの調整無効部分が
生じてしまい、調整精度の向上を妨げていた。
来のドライブ回路においては、ＭＯＳトランジスタ５８
が図６に示すようなＶGSーＩD特性を備えており、スレ
ッショルド電圧ＶTHより低い、ゲートーソース間電圧Ｖ
GSの範囲ではドレイン電流ＩDが流れないため、電圧ＶG
Sを[０〜ＶDD]の範囲で変化させても、ＶTH＞ＶGSの範
囲では電圧ＶAによるドレイン電流ＩDの調整無効部分が
生じてしまい、調整精度の向上を妨げていた。
【０００５】本発明は、上記従来の問題点を解決し、ド
ライブ電流の調整を高精度で行うことのできる、電流駆
動型素子の駆動回路を提供することを目的とする。ま
た、本発明は、このように改良をなされたドライブ回路
を搭載することによって、高性能化を実現できる各種装
置を提供することを目的とする。
ライブ電流の調整を高精度で行うことのできる、電流駆
動型素子の駆動回路を提供することを目的とする。ま
た、本発明は、このように改良をなされたドライブ回路
を搭載することによって、高性能化を実現できる各種装
置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本出願人は、上記のよう
な発光又は表示制御用のドライブ回路においてバイアス
回路に外部付与電源を用いたＤ／Ａ変換回路を適用する
ことを既に提示しているが（特願平５ー３３１１０６号
参照）、該Ｄ／Ａ変換回路の上位桁の少なくとも１桁を
接地レベルとすることによって、該ドライブ電流の設定
範囲を外部電源を付与することなく調整容易に行える点
に着目したものである。
な発光又は表示制御用のドライブ回路においてバイアス
回路に外部付与電源を用いたＤ／Ａ変換回路を適用する
ことを既に提示しているが（特願平５ー３３１１０６号
参照）、該Ｄ／Ａ変換回路の上位桁の少なくとも１桁を
接地レベルとすることによって、該ドライブ電流の設定
範囲を外部電源を付与することなく調整容易に行える点
に着目したものである。
【０００７】上記目的を達成するために、請求項１の発
明に係る、電流駆動型素子の駆動回路は、少なくとも上
位１桁が接地レベルに設定され、所定桁数のビットデー
タの入力に応じてアナログ電圧に変換するＤ／Ａ変換回
路と、前記Ｄ／Ａ変換回路の変換アナログ電圧を電源電
圧より低い所定の電圧から減算した減算電圧を出力する
減算回路と、前記電流駆動型素子の駆動制御信号に応じ
てスイッチング動作を行い前記減算回路の減算出力電圧
を出力段トランジスタに与えるスイッチング回路とを有
し、前記電流駆動型素子に付勢された電圧と前記減算出
力電圧との差電圧が所定値以上になると前記出力段トラ
ンジスタを導通させ、該トランジスタによる駆動電流供
給を行うことを特徴とする。
明に係る、電流駆動型素子の駆動回路は、少なくとも上
位１桁が接地レベルに設定され、所定桁数のビットデー
タの入力に応じてアナログ電圧に変換するＤ／Ａ変換回
路と、前記Ｄ／Ａ変換回路の変換アナログ電圧を電源電
圧より低い所定の電圧から減算した減算電圧を出力する
減算回路と、前記電流駆動型素子の駆動制御信号に応じ
てスイッチング動作を行い前記減算回路の減算出力電圧
を出力段トランジスタに与えるスイッチング回路とを有
し、前記電流駆動型素子に付勢された電圧と前記減算出
力電圧との差電圧が所定値以上になると前記出力段トラ
ンジスタを導通させ、該トランジスタによる駆動電流供
給を行うことを特徴とする。
【０００８】請求項２の発明に係る駆動回路は、前記電
流駆動型素子をＬＥＤ素子で、かつ前記出力段トランジ
スタをＭＯＳトランジスタ素子で構成したことを特徴と
する。 請求項３の発明に係るプリンタは、感光体表面
に潜像を描くＬＥＤヘッドの駆動回路として上記請求項
１又は請求項２の駆動回路を用いたことを特徴とする。
請求項４の発明に係る表示装置は、複数の電流駆動型
発光素子からなる発光又は表示アレイによって画像や文
字を表示する表示装置であって、前記発光又は表示アレ
イの駆動制御回路に上記請求項１又は請求項２の駆動回
路を用いたことを特徴とする。
流駆動型素子をＬＥＤ素子で、かつ前記出力段トランジ
スタをＭＯＳトランジスタ素子で構成したことを特徴と
する。 請求項３の発明に係るプリンタは、感光体表面
に潜像を描くＬＥＤヘッドの駆動回路として上記請求項
１又は請求項２の駆動回路を用いたことを特徴とする。
請求項４の発明に係る表示装置は、複数の電流駆動型
発光素子からなる発光又は表示アレイによって画像や文
字を表示する表示装置であって、前記発光又は表示アレ
イの駆動制御回路に上記請求項１又は請求項２の駆動回
路を用いたことを特徴とする。
【０００９】
【作用】請求項１又は２の発明においては、例えば上位
ｎビットの部分をＧＮＤに設定すると、前記Ｄ／Ａ変換
回路のＤ／Ａ変換アナログ電圧は[０〜ＶDD／２n]（こ
こで、ＶDD：電源電圧）の範囲で可変調整される。この
Ｄ／Ａ変換電圧と、電源電圧より低い所定の電圧（Ｖ
R）との差電圧は、[ＶR〜（ＶRーＶDD／２n）]の範囲に
なる。さらに、前記電流駆動型素子を付勢する電圧が例
えばＶDDのとき、該電圧ＶDDと前記差電圧との差は、
[（ＶDDーＶR）〜（（２n＋１）ＶDD／２nーＶR）]の範
囲となる。従って、前記範囲の最小電圧（ＶDDーＶR）
が前記出力段トランジスタの導通しきい値電圧（ＭＯＳ
トランジスタであれば、ゲートに印加されるスレッショ
ルド電圧）を越え、また最大電圧（（２n＋１）ＶDD／
２nーＶR）までの範囲のドライブ電流調整域を得る。
ｎビットの部分をＧＮＤに設定すると、前記Ｄ／Ａ変換
回路のＤ／Ａ変換アナログ電圧は[０〜ＶDD／２n]（こ
こで、ＶDD：電源電圧）の範囲で可変調整される。この
Ｄ／Ａ変換電圧と、電源電圧より低い所定の電圧（Ｖ
R）との差電圧は、[ＶR〜（ＶRーＶDD／２n）]の範囲に
なる。さらに、前記電流駆動型素子を付勢する電圧が例
えばＶDDのとき、該電圧ＶDDと前記差電圧との差は、
[（ＶDDーＶR）〜（（２n＋１）ＶDD／２nーＶR）]の範
囲となる。従って、前記範囲の最小電圧（ＶDDーＶR）
が前記出力段トランジスタの導通しきい値電圧（ＭＯＳ
トランジスタであれば、ゲートに印加されるスレッショ
ルド電圧）を越え、また最大電圧（（２n＋１）ＶDD／
２nーＶR）までの範囲のドライブ電流調整域を得る。
【００１０】請求項３の発明においては、前記請求項１
又は２の発明によるドライブ回路をＬＥＤヘッドの駆動
回路に適用して、上記のドライブ電流調整域を具備させ
る。請求項４の発明においては、前記請求項１又は２の
発明によるドライブ回路をＬＥＤ等の発光又は表示アレ
イからなる表示装置に適用して、上記のドライブ電流調
整域を具備させる。
又は２の発明によるドライブ回路をＬＥＤヘッドの駆動
回路に適用して、上記のドライブ電流調整域を具備させ
る。請求項４の発明においては、前記請求項１又は２の
発明によるドライブ回路をＬＥＤ等の発光又は表示アレ
イからなる表示装置に適用して、上記のドライブ電流調
整域を具備させる。
【００１１】
【発明の効果】請求項１又２の発明によれば、バイアス
電圧発生用のＤ／Ａ変換回路の上位ビットをＧＮＤとす
ることによって上記ドライブ電流可変域を得ることがで
き、例えばＭＯＳの出力段トランジスタのゲートーソー
ス間電圧ＶGSを該スレッショルド電圧ＶTHを越え、その
最小調整電圧Ｖ１より高い最大調整電圧Ｖ２（＜ＶDD）
の範囲で、外部データを種々選択して前記Ｄ／Ａ変換回
路に入力することによって入力データの選択可能数に対
応した段階に調整することができるため（後述の図２参
照）、外付け部品による基準電圧発生用レギュレータを
設けたり、外部電源を用いたりすることなく、さらに調
整無効部分の影響を受けずに、ドライブ電流調整精度の
高いドライブ回路を簡易に得ることができる。
電圧発生用のＤ／Ａ変換回路の上位ビットをＧＮＤとす
ることによって上記ドライブ電流可変域を得ることがで
き、例えばＭＯＳの出力段トランジスタのゲートーソー
ス間電圧ＶGSを該スレッショルド電圧ＶTHを越え、その
最小調整電圧Ｖ１より高い最大調整電圧Ｖ２（＜ＶDD）
の範囲で、外部データを種々選択して前記Ｄ／Ａ変換回
路に入力することによって入力データの選択可能数に対
応した段階に調整することができるため（後述の図２参
照）、外付け部品による基準電圧発生用レギュレータを
設けたり、外部電源を用いたりすることなく、さらに調
整無効部分の影響を受けずに、ドライブ電流調整精度の
高いドライブ回路を簡易に得ることができる。
【００１２】請求項３又は４の発明によれば、調整無効
部分の影響を受けずにドライブ電流調整精度の高いドラ
イブ回路を搭載し精密な駆動制御を行うことができるた
め、良質の画像を形成できるＬＥＤプリンタや発光又は
表示精度のよい表示装置を得ることができる。
部分の影響を受けずにドライブ電流調整精度の高いドラ
イブ回路を搭載し精密な駆動制御を行うことができるた
め、良質の画像を形成できるＬＥＤプリンタや発光又は
表示精度のよい表示装置を得ることができる。
【００１３】
【実施例】以下、本発明の実施例を図面によって説明す
る。
る。
【００１４】図１は本発明の実施例であるＬＥＤ表示用
駆動回路のＩＣチップ１を示す。ＩＣチップ１は各構成
能動素子をＭＯＳトランジスタ素子で構成したものであ
り、その出力端子２にはＬＥＤ素子３が接続されてい
る。このＬＥＤ素子３へのドライブ電流供給は、バイア
ス回路９、減算回路１０及びゲート回路４を通じて出力
段トランジスタ６のＯＮ／ＯＦＦによって行われる。
駆動回路のＩＣチップ１を示す。ＩＣチップ１は各構成
能動素子をＭＯＳトランジスタ素子で構成したものであ
り、その出力端子２にはＬＥＤ素子３が接続されてい
る。このＬＥＤ素子３へのドライブ電流供給は、バイア
ス回路９、減算回路１０及びゲート回路４を通じて出力
段トランジスタ６のＯＮ／ＯＦＦによって行われる。
【００１５】バイアス回路９はＤ／Ａ変換回路で構成さ
れており、バッファＢ０〜Ｂ６とラダー抵抗Ｒ，２Ｒか
らなる。各バッファには電源電圧ＶDD（５Ｖ）が印加さ
れ、そのＯＮ／ＯＦＦはデータ入力端子Ｄ０〜Ｄ６への
入力データによって制御される。入力端子Ｄ６の上位１
ビットには、バッファＢ６の出力側に１対のＲ−２Ｒの
直列抵抗１１が接続されている。その直列抵抗１１の一
端側及び入力端子Ｄ０側の一端側はＧＮＤに接続されて
いる。このようなＤ／Ａコンバータ構成により、バイア
ス回路９の出力バイアス電圧ＶBは、[０〜ＶDD／２]の
範囲で可変される。
れており、バッファＢ０〜Ｂ６とラダー抵抗Ｒ，２Ｒか
らなる。各バッファには電源電圧ＶDD（５Ｖ）が印加さ
れ、そのＯＮ／ＯＦＦはデータ入力端子Ｄ０〜Ｄ６への
入力データによって制御される。入力端子Ｄ６の上位１
ビットには、バッファＢ６の出力側に１対のＲ−２Ｒの
直列抵抗１１が接続されている。その直列抵抗１１の一
端側及び入力端子Ｄ０側の一端側はＧＮＤに接続されて
いる。このようなＤ／Ａコンバータ構成により、バイア
ス回路９の出力バイアス電圧ＶBは、[０〜ＶDD／２]の
範囲で可変される。
【００１６】なお、このＤ／Ａコンバータでは上記上位
ビット１桁をＧＮＤにレベル設定しているが、上位ビッ
トから複数桁ｍをＧＮＤレベルに設定してもよい。その
ときのバイアス電圧ＶBは[０〜ＶDD／２m]の範囲で可変
される。減算回路１０は、反転側（ー）端子にバイアス
回路９の出力バイアス電圧ＶBが抵抗Ｒ５を介して与え
られ、かつ非反転側（＋）端子に電源電圧ＶDDから生じ
させる所定電圧ＶRが与えられる演算増幅器で構成さ
れ、該増幅器出力が抵抗Ｒ６を介して該反転側（ー）端
子に帰還接続されている。所定電圧ＶRは分圧抵抗対Ｒ
１，Ｒ２で電源電圧ＶDDから３Ｖに設定される。該演算
増幅器の非反転側（＋）端子に接続された抵抗Ｒ３，Ｒ
４、反転側（ー）端子に接続された入力抵抗Ｒ５及び帰
還抵抗Ｒ６を、Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６の関係に設定す
ることによって、減算機能を与えており、減算回路１０
の減算出力電圧ＶGは次段のゲート回路４に出力され
る。ゲート回路４はアナログスイッチ５とＰチャンネル
ＭＯＳのスイッチングトランジスタ６とからなってい
る。アナログスイッチ５とスイッチングトランジスタ６
のゲートには、制御端子７を通じてＬＥＤ素子３のＯＮ
／ＯＦＦを制御するための制御電圧が駆動制御信号とし
て与えられる。スイッチングトランジスタ６のソースに
は電源電圧ＶDDが与えられている。ＰチャネルＭＯＳの
出力段トランジスタ８のソースは電源電圧ＶDDに、また
ドレインはが出力端子２にそれぞれ接続されており、ゲ
ートはアナログスイッチ５とスイッチングトランジスタ
６のドレインに接続されている。
ビット１桁をＧＮＤにレベル設定しているが、上位ビッ
トから複数桁ｍをＧＮＤレベルに設定してもよい。その
ときのバイアス電圧ＶBは[０〜ＶDD／２m]の範囲で可変
される。減算回路１０は、反転側（ー）端子にバイアス
回路９の出力バイアス電圧ＶBが抵抗Ｒ５を介して与え
られ、かつ非反転側（＋）端子に電源電圧ＶDDから生じ
させる所定電圧ＶRが与えられる演算増幅器で構成さ
れ、該増幅器出力が抵抗Ｒ６を介して該反転側（ー）端
子に帰還接続されている。所定電圧ＶRは分圧抵抗対Ｒ
１，Ｒ２で電源電圧ＶDDから３Ｖに設定される。該演算
増幅器の非反転側（＋）端子に接続された抵抗Ｒ３，Ｒ
４、反転側（ー）端子に接続された入力抵抗Ｒ５及び帰
還抵抗Ｒ６を、Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６の関係に設定す
ることによって、減算機能を与えており、減算回路１０
の減算出力電圧ＶGは次段のゲート回路４に出力され
る。ゲート回路４はアナログスイッチ５とＰチャンネル
ＭＯＳのスイッチングトランジスタ６とからなってい
る。アナログスイッチ５とスイッチングトランジスタ６
のゲートには、制御端子７を通じてＬＥＤ素子３のＯＮ
／ＯＦＦを制御するための制御電圧が駆動制御信号とし
て与えられる。スイッチングトランジスタ６のソースに
は電源電圧ＶDDが与えられている。ＰチャネルＭＯＳの
出力段トランジスタ８のソースは電源電圧ＶDDに、また
ドレインはが出力端子２にそれぞれ接続されており、ゲ
ートはアナログスイッチ５とスイッチングトランジスタ
６のドレインに接続されている。
【００１７】このドライブ回路のＬＥＤ駆動動作を以下
に説明する。まず、制御端子７からの上記駆動制御信号
を受けアナログスイッチ５がＯＦＦするとスイッチング
トランジスタ６がＯＮし、出力段トランジスタ８のゲー
トに電源電圧ＶDDが印加されるため、該トランジスタは
ＯＦＦとなり、ドレイン電流ＩDは流れず、ＬＥＤ素子
３は点灯しない。一方、制御端子７を通じて上記駆動制
御信号が受けアナログスイッチ５がＯＮするときは、ス
イッチングトランジスタ６はＯＦＦとなり、出力段トラ
ンジスタ８のゲートには減算回路１０で形成された減算
出力電圧ＶGがアナログスイッチ５を介して印加され
る。この電圧ＶGが与えられると、トランジスタ８のゲ
ートーソース間電圧ＶGSは該トランジスタのスレショル
ド電圧ＶTH（１Ｖ）を超えるため、ドレイン電流ＩDが
流れ、ＬＥＤ素子３は点灯する。
に説明する。まず、制御端子７からの上記駆動制御信号
を受けアナログスイッチ５がＯＦＦするとスイッチング
トランジスタ６がＯＮし、出力段トランジスタ８のゲー
トに電源電圧ＶDDが印加されるため、該トランジスタは
ＯＦＦとなり、ドレイン電流ＩDは流れず、ＬＥＤ素子
３は点灯しない。一方、制御端子７を通じて上記駆動制
御信号が受けアナログスイッチ５がＯＮするときは、ス
イッチングトランジスタ６はＯＦＦとなり、出力段トラ
ンジスタ８のゲートには減算回路１０で形成された減算
出力電圧ＶGがアナログスイッチ５を介して印加され
る。この電圧ＶGが与えられると、トランジスタ８のゲ
ートーソース間電圧ＶGSは該トランジスタのスレショル
ド電圧ＶTH（１Ｖ）を超えるため、ドレイン電流ＩDが
流れ、ＬＥＤ素子３は点灯する。
【００１８】さらに、このドライブ回路における電圧調
整特性を説明する。減算回路１０の減算出力電圧ＶG
は、上記のように、ＶG＝ＶRーＶBであるから、トラン
ジスタ８のゲートーソース間電圧ＶGSは、次のように表
される。 ＶGS＝ＶDDーＶG＝ＶDDー（ＶRーＶB）＝ＶDDーＶR＋Ｖ
B ＶDD、ＶRがそれぞれ５Ｖ、３Ｖであるので、バイアス
電圧ＶBは、[０〜ＶDD／２]の上記範囲で、つまり[0〜
2.5]（Ｖ）の範囲で可変され、また、ＶGSは[2〜4.5]
（Ｖ）の範囲で２7（＝128）段階に分割して微調整可能
になる。この調整可能範囲を、出力段トランジスタ８の
ＶGSーＩD特性図で示すと、図２のようになる。本実施
例のように、バイアス回路９をＤ／Ａ変換回路で構成
し、上位ビットをＧＮＤとすることによって、ＶGSをス
レッショルド電圧ＶTHを越え、その最小調整電圧Ｖ１よ
りＶDD／２高い最大調整電圧Ｖ２（＜ＶDD）の範囲で入
力端子Ｄ０〜Ｄ６へ外部データを種々選択して入力する
ことによって１２８段階に調整することができるため、
外付け部品による基準電圧発生用レギュレータや外部電
源を用いずに、調整無効部分の影響を受けず、ドライブ
電流調整精度の高いドライブ回路を構成することができ
る。
整特性を説明する。減算回路１０の減算出力電圧ＶG
は、上記のように、ＶG＝ＶRーＶBであるから、トラン
ジスタ８のゲートーソース間電圧ＶGSは、次のように表
される。 ＶGS＝ＶDDーＶG＝ＶDDー（ＶRーＶB）＝ＶDDーＶR＋Ｖ
B ＶDD、ＶRがそれぞれ５Ｖ、３Ｖであるので、バイアス
電圧ＶBは、[０〜ＶDD／２]の上記範囲で、つまり[0〜
2.5]（Ｖ）の範囲で可変され、また、ＶGSは[2〜4.5]
（Ｖ）の範囲で２7（＝128）段階に分割して微調整可能
になる。この調整可能範囲を、出力段トランジスタ８の
ＶGSーＩD特性図で示すと、図２のようになる。本実施
例のように、バイアス回路９をＤ／Ａ変換回路で構成
し、上位ビットをＧＮＤとすることによって、ＶGSをス
レッショルド電圧ＶTHを越え、その最小調整電圧Ｖ１よ
りＶDD／２高い最大調整電圧Ｖ２（＜ＶDD）の範囲で入
力端子Ｄ０〜Ｄ６へ外部データを種々選択して入力する
ことによって１２８段階に調整することができるため、
外付け部品による基準電圧発生用レギュレータや外部電
源を用いずに、調整無効部分の影響を受けず、ドライブ
電流調整精度の高いドライブ回路を構成することができ
る。
【００１９】上記の例では単一のＬＥＤ素子３を接続し
た場合を示したが、勿論複数個のＬＥＤ素子を並列に接
続したＬＥＤアレイの駆動制御にも本発明を適用するこ
とができる。即ち、複数ＬＥＤ駆動の場合には各ＬＥＤ
を接続する出力端子を設けるとともに、各ＬＥＤ素子毎
にゲート回路（４）及び出力段トランジスタ（８）を設
け、各ゲート回路に対し減算回路１０を共通に接続しそ
の減算出力電圧を並列に与えるようにし、各ＬＥＤ毎に
各ゲート回路及び出力段トランジスタを個別制御するよ
うにする。また、複数のＬＥＤ素子のそれぞれに上記ド
ライブ回路を設け各素子を各ドライブ回路で個別に点灯
制御してもよい。
た場合を示したが、勿論複数個のＬＥＤ素子を並列に接
続したＬＥＤアレイの駆動制御にも本発明を適用するこ
とができる。即ち、複数ＬＥＤ駆動の場合には各ＬＥＤ
を接続する出力端子を設けるとともに、各ＬＥＤ素子毎
にゲート回路（４）及び出力段トランジスタ（８）を設
け、各ゲート回路に対し減算回路１０を共通に接続しそ
の減算出力電圧を並列に与えるようにし、各ＬＥＤ毎に
各ゲート回路及び出力段トランジスタを個別制御するよ
うにする。また、複数のＬＥＤ素子のそれぞれに上記ド
ライブ回路を設け各素子を各ドライブ回路で個別に点灯
制御してもよい。
【００２０】図３は本発明に係るドライブ回路を適用し
たＬＥＤ表示器の一例を示す。このＬＥＤ表示器３０は
ＬＥＤ素子３を多数マトリクス状に配置した表示器であ
り、上記のドライブ回路構成を用いて多数ＬＥＤ素子へ
の駆動電流供給を行う駆動回路３１が搭載されている。
図４は本発明に係るドライブ回路を適用したＬＥＤプリ
ンタを示す。表面に潜像が描かれる感光体ドラム４０は
矢印方向に回転し、そのドラム周囲にドラム面に帯電を
施すメインチャージャ４１、ＬＥＤ素子を複数配置した
列状に配置したＬＥＤヘッド４２、ＬＥＤヘッドの発光
を感光体ドラム４０に照射するセルフォックレンズ等の
光学系４３、トナー現像器４４、記録用紙４５、転写チ
ャージャ４６、用紙搬送ローラ４７、４８である。そし
て、４９が図１及び図２で示したドライブ回路を搭載し
たＬＥＤヘッド駆動装置である。
たＬＥＤ表示器の一例を示す。このＬＥＤ表示器３０は
ＬＥＤ素子３を多数マトリクス状に配置した表示器であ
り、上記のドライブ回路構成を用いて多数ＬＥＤ素子へ
の駆動電流供給を行う駆動回路３１が搭載されている。
図４は本発明に係るドライブ回路を適用したＬＥＤプリ
ンタを示す。表面に潜像が描かれる感光体ドラム４０は
矢印方向に回転し、そのドラム周囲にドラム面に帯電を
施すメインチャージャ４１、ＬＥＤ素子を複数配置した
列状に配置したＬＥＤヘッド４２、ＬＥＤヘッドの発光
を感光体ドラム４０に照射するセルフォックレンズ等の
光学系４３、トナー現像器４４、記録用紙４５、転写チ
ャージャ４６、用紙搬送ローラ４７、４８である。そし
て、４９が図１及び図２で示したドライブ回路を搭載し
たＬＥＤヘッド駆動装置である。
【図１】図１は本発明の実施例であるＬＥＤ表示用駆動
回路を示す回路ブロック図である。
回路を示す回路ブロック図である。
【図２】図２は上記実施例におけるドライブ電流調整域
を示すＩDーＶGS特性図である。
を示すＩDーＶGS特性図である。
【図３】図３は本発明を実施したＬＥＤ表示器を示す模
式図である。
式図である。
【図４】図４は本発明を実施したＬＥＤプリンタの要部
構成を示す模式図である。
構成を示す模式図である。
【図５】図５は従来のＬＥＤドライブ回路を示す回路ブ
ロック図である。
ロック図である。
【図６】図６は図５の従来例におけるドライブ電流調整
域を説明するためのＩDーＶGS特性図である。
域を説明するためのＩDーＶGS特性図である。
１ （ＬＥＤ表示用駆動回路の）ＩＣチップ ３ ＬＥＤ素子 ４ ゲート回路 ５ スイッチング回路 ８ 出力段トランジスタ ９ バイアス回路 １０ 減算回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 B41J 3/21 H01L 33/00
Claims (4)
- 【請求項１】 電源電圧に基づき付勢されている出力段
トランジスタを通じて電流駆動型素子に駆動電流を供給
する、電流駆動型素子の駆動回路において、 少なくとも上位１桁が接地レベルに設定され、所定桁数
のビットデータの入力に応じてアナログ電圧に変換する
Ｄ／Ａ変換回路と、 前記Ｄ／Ａ変換回路の変換アナログ電圧を前記電源電圧
より低い所定の電圧から減算した減算電圧を出力する減
算回路と、 前記電流駆動型素子の駆動制御信号に応じてスイッチン
グ動作を行い前記減算回路の減算出力電圧を前記出力段
トランジスタに与えるスイッチング回路とを有し、 前記電流駆動型素子に付勢された電圧と前記減算出力電
圧との差電圧が所定電圧を越えると前記出力段トランジ
スタを導通させ、該トランジスタによる前記駆動電流供
給を行うことを特徴とする、電流駆動型素子の駆動回
路。 - 【請求項２】 前記電流駆動型素子をＬＥＤ素子で、か
つ前記出力段トランジスタをＭＯＳトランジスタ素子で
構成したことを特徴とする、請求項１記載の電流駆動型
素子の駆動回路。 - 【請求項３】 感光体表面に潜像を描くＬＥＤヘッドの
駆動回路として請求項１又は請求項２記載の電流駆動型
素子の駆動回路を用いたことを特徴とするプリンタ。 - 【請求項４】 複数の電流駆動型発光素子からなる発光
又は表示アレイによって画像や文字を表示する表示装置
において、前記発光又は表示アレイの駆動制御回路に請
求項１又は請求項２記載の電流駆動型素子の駆動回路を
用いたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20555194A JP3318124B2 (ja) | 1994-08-30 | 1994-08-30 | 電流駆動型素子の駆動回路及びそれを用いた装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20555194A JP3318124B2 (ja) | 1994-08-30 | 1994-08-30 | 電流駆動型素子の駆動回路及びそれを用いた装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0869262A JPH0869262A (ja) | 1996-03-12 |
| JP3318124B2 true JP3318124B2 (ja) | 2002-08-26 |
Family
ID=16508771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20555194A Expired - Fee Related JP3318124B2 (ja) | 1994-08-30 | 1994-08-30 | 電流駆動型素子の駆動回路及びそれを用いた装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318124B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5985820B2 (ja) * | 2011-12-22 | 2016-09-06 | シャープ株式会社 | 光ビーム走査ユニット、画像形成装置、及び光ビーム走査ユニットにおけるシェーディングパターンの補正値の記憶方法 |
| JP6617507B2 (ja) * | 2015-10-06 | 2019-12-11 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
| JP6822269B2 (ja) * | 2017-03-29 | 2021-01-27 | コニカミノルタ株式会社 | 光書き込み装置及び画像形成装置 |
-
1994
- 1994-08-30 JP JP20555194A patent/JP3318124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0869262A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| JP4523016B2 (ja) | 駆動回路、ｌｅｄヘッドおよび画像形成装置 | |
| US5257039A (en) | Non-impact printhead and driver circuit for use therewith | |
| EP0401359A1 (en) | IMPACT-FREE PRINTER WITH MIRROR CURRENT DRIVING CIRCUIT. | |
| EP0419255A2 (en) | Method and apparatus for controlling apparent uniformity of led printheads | |
| KR19990044363A (ko) | 노광장치, 노광방법 및 인쇄장치 | |
| JP3318124B2 (ja) | 電流駆動型素子の駆動回路及びそれを用いた装置 | |
| JP5008312B2 (ja) | 駆動装置、ｌｅｄヘッド、及び画像形成装置 | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| US5264868A (en) | Non-impact printer apparatus with improved current mirror driver | |
| EP0487720B1 (en) | Non-impact printer for recording in color | |
| US6710794B1 (en) | Light print head | |
| JP3126574B2 (ja) | 発光素子駆動回路及びそれを用いた装置 | |
| JPH08169139A (ja) | Ｌｅｄヘッド駆動回路 | |
| JPS6356469A (ja) | 発光ダイオ−ドアレイ用駆動装置 | |
| US6674269B1 (en) | Light emitting diode driver and image forming device including the same | |
| JP2611470B2 (ja) | 電流供給回路 | |
| JP2011093162A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
| JPH04255425A (ja) | 電流駆動装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JPH10297017A (ja) | 電子写真装置 | |
| JP2009116148A (ja) | 発光装置および電子機器 | |
| JP2948448B2 (ja) | 素子駆動用の集積回路装置及び発光装置 | |
| EP0489148A1 (en) | L.e.d. printer apparatus with improved temperature compensation | |
| JP2001310499A (ja) | Ｌｅｄアレー装置およびこの装置を搭載した画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |