JP3316516B2 - 多値出力回路 - Google Patents
多値出力回路Info
- Publication number
- JP3316516B2 JP3316516B2 JP25662291A JP25662291A JP3316516B2 JP 3316516 B2 JP3316516 B2 JP 3316516B2 JP 25662291 A JP25662291 A JP 25662291A JP 25662291 A JP25662291 A JP 25662291A JP 3316516 B2 JP3316516 B2 JP 3316516B2
- Authority
- JP
- Japan
- Prior art keywords
- selection
- analog switch
- capacitor
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は例えば液晶表示装置の多
階調ドライバ等に応用できる多値出力回路に関するもの
である。
階調ドライバ等に応用できる多値出力回路に関するもの
である。
【０００２】
【従来の技術】従来の多値出力回路は抵抗値の異なる複
数の抵抗を使用し、この複数の抵抗にトランジスタより
なる駆動回路から駆動電流を流して抵抗に誘起される電
圧値の異なる複数の電圧を用いていた。そのため、複数
の抵抗には定常電流が流れ、消費電力が大きく、発熱し
易かった。
数の抵抗を使用し、この複数の抵抗にトランジスタより
なる駆動回路から駆動電流を流して抵抗に誘起される電
圧値の異なる複数の電圧を用いていた。そのため、複数
の抵抗には定常電流が流れ、消費電力が大きく、発熱し
易かった。
【０００３】又、所定の出力電流を得るためには負荷抵
抗を小さくし、かつトランジスタの電流駆動能力を大き
くしなければならず、薄膜トランジスタのような電流駆
動能力の小さなものでは所望の特性を得ることは困難で
あった。
抗を小さくし、かつトランジスタの電流駆動能力を大き
くしなければならず、薄膜トランジスタのような電流駆
動能力の小さなものでは所望の特性を得ることは困難で
あった。
【０００４】
【発明が解決しようとする課題】本発明は上記の実情に
鑑みてなされたもので、消費電力を小さくし得、かつ電
流駆動能力の小さな薄膜トランジスタの使用を可能とし
得る多値出力回路を提供することを目的とする。
鑑みてなされたもので、消費電力を小さくし得、かつ電
流駆動能力の小さな薄膜トランジスタの使用を可能とし
得る多値出力回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、電源電圧がセット用アナログスイッチを介
して充電される基本キャパシタと、この基本キャパシタ
にそれぞれ対応した選択用アナログスイッチを介して並
列に接続された複数の選択キャパシタと、前記選択用ア
ナログスイッチにより選択された選択キャパシタと前記
基本キャパシタに充電された電圧を検出する検出用アナ
ログスイッチと、前記基本キャパシタ及び選択キャパシ
タの電荷を放電するリセット用アナログスイッチとを具
備したことを特徴とするものである。
するために、電源電圧がセット用アナログスイッチを介
して充電される基本キャパシタと、この基本キャパシタ
にそれぞれ対応した選択用アナログスイッチを介して並
列に接続された複数の選択キャパシタと、前記選択用ア
ナログスイッチにより選択された選択キャパシタと前記
基本キャパシタに充電された電圧を検出する検出用アナ
ログスイッチと、前記基本キャパシタ及び選択キャパシ
タの電荷を放電するリセット用アナログスイッチとを具
備したことを特徴とするものである。
【０００６】
【作用】本発明はアナログスイッチにより制御されるキ
ャパシタに充電された電圧を検出するため、定常電流が
流れることもなく、電流駆動能力の大きなトランジスタ
は要求されないので、薄膜トランジスタでも実現でき、
消費電力を小さくすることができる。
ャパシタに充電された電圧を検出するため、定常電流が
流れることもなく、電流駆動能力の大きなトランジスタ
は要求されないので、薄膜トランジスタでも実現でき、
消費電力を小さくすることができる。
【０００７】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【０００８】図１は本発明の一実施例を示す回路図であ
る。即ち、電源電圧ＶD が印加される電源電圧印加端子
１はセット用アナログスイッチ２の第１の非制御端子に
接続され、このセット用アナログスイッチ２の制御端子
Ｎにはセット信号が印加されるセット信号印加端子３が
接続され、このセット信号印加端子３はインバータ４を
介してセット用アナログスイッチ２の制御端子Ｐに接続
される。このセット用アナログスイッチ２の第２の非制
御端子はノードＤＯに接続され、このノードＤＯには基
本キャパシタＣ0 が接続される。前記ノードＤＯはリセ
ット用アナログスイッチ５の第２の非制御端子に接続さ
れ、このリセット用アナログスイッチ５の第１の非制御
端子は接地電位ＧＮＤが印加される接地電位印加端子６
に接続される。前記リセット用アナログスイッチ５の制
御端子Ｎにはリセット信号が印加されるリセット信号印
加端子７が接続され、このリセット信号印加端子７はイ
ンバータ８を介してリセット用アナログスイッチ５の制
御端子Ｐに接続される。前記ノードＤＯには第１の選択
用アナログスイッチ９の第１の非制御端子が接続され、
この第１の選択用アナログスイッチ９の第２の非制御端
子は第１の選択キャパシタＣ1 を介して接地される。前
記第１の選択用アナログスイッチ９の制御端子Ｎには第
１の選択信号ＤＩ１が印加される第１の選択信号印加端
子１０が接続され、この第１の選択信号印加端子１０は
インバータ１１を介して第１の選択用アナログスイッチ
９の制御端子Ｐに接続される。前記ノードＤＯには第２
の選択用アナログスイッチ１２の第１の非制御端子が接
続され、この第２の選択用アナログスイッチ１２の第２
の非制御端子は第２の選択キャパシタＣ2 を介して接地
される。前記第２の選択用アナログスイッチ１２の制御
端子Ｎには第２の選択信号ＤＩ２が印加される第２の選
択信号印加端子１３が接続され、この第２の選択信号印
加端子１３はインバータ１４を介して第２の選択用アナ
ログスイッチ１２の制御端子Ｐに接続される。前記ノー
ドＤＯには第３の選択用アナログスイッチ１５の第１の
非制御端子が接続され、この第３の選択用アナログスイ
ッチ１５の第２の非制御端子は第３の選択キャパシタＣ
3 を介して接地される。前記第３の選択用アナログスイ
ッチ１５の制御端子Ｎには第３の選択信号ＤＩ３が印加
される第３の選択信号印加端子１６が接続され、この第
３の選択信号印加端子１６はインバータ１７を介して第
３の選択用アナログスイッチ１５の制御端子Ｐに接続さ
れる。前記ノードＤＯには第４の選択用アナログスイッ
チ１８の第１の非制御端子が接続され、この第４の選択
用アナログスイッチ１８の第２の非制御端子は第４の選
択キャパシタＣ4 を介して接地される。前記第４の選択
用アナログスイッチ１８の制御端子Ｎには第４の選択信
号ＤＩ４が印加される第４の選択信号印加端子１９が接
続され、この第２の選択信号印加端子１９はインバータ
２０を介して第４の選択用アナログスイッチ１８の制御
端子Ｐに接続される。前記ノードＤＯには検出用アナロ
グスイッチ２１の第１の非制御端子が接続され、この検
出用アナログスイッチ２１の第２の非制御端子はアナロ
グ出力電圧が抽出される出力端子２２に接続されると共
に負荷キャパシタＣL （ＣL 《Ｃ0 ）を介して接地され
る。前記検出用アナログスイッチ２１の制御端子Ｎには
検出信号ＯＥが印加される検出信号印加端子２３が接続
され、この検出信号印加端子２３はインバータ２４を介
して検出用アナログスイッチ２１の制御端子Ｐに接続さ
れる。
る。即ち、電源電圧ＶD が印加される電源電圧印加端子
１はセット用アナログスイッチ２の第１の非制御端子に
接続され、このセット用アナログスイッチ２の制御端子
Ｎにはセット信号が印加されるセット信号印加端子３が
接続され、このセット信号印加端子３はインバータ４を
介してセット用アナログスイッチ２の制御端子Ｐに接続
される。このセット用アナログスイッチ２の第２の非制
御端子はノードＤＯに接続され、このノードＤＯには基
本キャパシタＣ0 が接続される。前記ノードＤＯはリセ
ット用アナログスイッチ５の第２の非制御端子に接続さ
れ、このリセット用アナログスイッチ５の第１の非制御
端子は接地電位ＧＮＤが印加される接地電位印加端子６
に接続される。前記リセット用アナログスイッチ５の制
御端子Ｎにはリセット信号が印加されるリセット信号印
加端子７が接続され、このリセット信号印加端子７はイ
ンバータ８を介してリセット用アナログスイッチ５の制
御端子Ｐに接続される。前記ノードＤＯには第１の選択
用アナログスイッチ９の第１の非制御端子が接続され、
この第１の選択用アナログスイッチ９の第２の非制御端
子は第１の選択キャパシタＣ1 を介して接地される。前
記第１の選択用アナログスイッチ９の制御端子Ｎには第
１の選択信号ＤＩ１が印加される第１の選択信号印加端
子１０が接続され、この第１の選択信号印加端子１０は
インバータ１１を介して第１の選択用アナログスイッチ
９の制御端子Ｐに接続される。前記ノードＤＯには第２
の選択用アナログスイッチ１２の第１の非制御端子が接
続され、この第２の選択用アナログスイッチ１２の第２
の非制御端子は第２の選択キャパシタＣ2 を介して接地
される。前記第２の選択用アナログスイッチ１２の制御
端子Ｎには第２の選択信号ＤＩ２が印加される第２の選
択信号印加端子１３が接続され、この第２の選択信号印
加端子１３はインバータ１４を介して第２の選択用アナ
ログスイッチ１２の制御端子Ｐに接続される。前記ノー
ドＤＯには第３の選択用アナログスイッチ１５の第１の
非制御端子が接続され、この第３の選択用アナログスイ
ッチ１５の第２の非制御端子は第３の選択キャパシタＣ
3 を介して接地される。前記第３の選択用アナログスイ
ッチ１５の制御端子Ｎには第３の選択信号ＤＩ３が印加
される第３の選択信号印加端子１６が接続され、この第
３の選択信号印加端子１６はインバータ１７を介して第
３の選択用アナログスイッチ１５の制御端子Ｐに接続さ
れる。前記ノードＤＯには第４の選択用アナログスイッ
チ１８の第１の非制御端子が接続され、この第４の選択
用アナログスイッチ１８の第２の非制御端子は第４の選
択キャパシタＣ4 を介して接地される。前記第４の選択
用アナログスイッチ１８の制御端子Ｎには第４の選択信
号ＤＩ４が印加される第４の選択信号印加端子１９が接
続され、この第２の選択信号印加端子１９はインバータ
２０を介して第４の選択用アナログスイッチ１８の制御
端子Ｐに接続される。前記ノードＤＯには検出用アナロ
グスイッチ２１の第１の非制御端子が接続され、この検
出用アナログスイッチ２１の第２の非制御端子はアナロ
グ出力電圧が抽出される出力端子２２に接続されると共
に負荷キャパシタＣL （ＣL 《Ｃ0 ）を介して接地され
る。前記検出用アナログスイッチ２１の制御端子Ｎには
検出信号ＯＥが印加される検出信号印加端子２３が接続
され、この検出信号印加端子２３はインバータ２４を介
して検出用アナログスイッチ２１の制御端子Ｐに接続さ
れる。
【０００９】而して、図１の多値出力回路を用いて５値
の出力を得る場合には、第１の選択キャパシタＣ1 ＝Ｃ
0 ×１／４、第２の選択キャパシタＣ2 ＝Ｃ0 ×２／
３、第３の選択キャパシタＣ3 ＝Ｃ0 ×３／２、第４の
選択キャパシタＣ4 ＝４Ｃ0 とする。
の出力を得る場合には、第１の選択キャパシタＣ1 ＝Ｃ
0 ×１／４、第２の選択キャパシタＣ2 ＝Ｃ0 ×２／
３、第３の選択キャパシタＣ3 ＝Ｃ0 ×３／２、第４の
選択キャパシタＣ4 ＝４Ｃ0 とする。
【００１０】図２は図１の多値出力回路の各部の信号の
タイミングチャートを示す。即ち、リセット信号，第１
の選択信号ＤＩ１，第２の選択信号ＤＩ２，第３の選択
信号ＤＩ３，第４の選択信号ＤＩ４が印加されると、リ
セット用アナログスイッチ５，第１の選択用アナログス
イッチ９〜第４の選択用アナログスイッチ１８がオン
し、基本キャパシタＣ0 ，第１の選択キャパシタＣ1，
第２の選択キャパシタＣ2 ，第３の選択キャパシタ
Ｃ3 ，第４の選択キャパシタＣ4 の電荷が接地電位ＧＮ
Ｄに放電される。したがって、ノードＤＯの電圧は０と
なる。その後、セット信号のみが印加されると、セット
用アナログスイッチ２のみがオンし、電源電圧ＶD が基
本キャパシタＣ0 に充電され、ノードＤＯの電圧はＶD
となる。したがって、この状態で検出信号ＯＥを供給す
れば検出用アナログスイッチ２１がオンするため、出力
端子２２にはアナログ出力電圧ＶD が得られる。
タイミングチャートを示す。即ち、リセット信号，第１
の選択信号ＤＩ１，第２の選択信号ＤＩ２，第３の選択
信号ＤＩ３，第４の選択信号ＤＩ４が印加されると、リ
セット用アナログスイッチ５，第１の選択用アナログス
イッチ９〜第４の選択用アナログスイッチ１８がオン
し、基本キャパシタＣ0 ，第１の選択キャパシタＣ1，
第２の選択キャパシタＣ2 ，第３の選択キャパシタ
Ｃ3 ，第４の選択キャパシタＣ4 の電荷が接地電位ＧＮ
Ｄに放電される。したがって、ノードＤＯの電圧は０と
なる。その後、セット信号のみが印加されると、セット
用アナログスイッチ２のみがオンし、電源電圧ＶD が基
本キャパシタＣ0 に充電され、ノードＤＯの電圧はＶD
となる。したがって、この状態で検出信号ＯＥを供給す
れば検出用アナログスイッチ２１がオンするため、出力
端子２２にはアナログ出力電圧ＶD が得られる。
【００１１】次に、リセット信号，第１の選択信号ＤＩ
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第１
の選択信号ＤＩ１のみが供給され第１の選択用アナログ
スイッチ９のみがオンすると、第１の選択キャパシタＣ
1 ＝Ｃ0 ×１／４が基本キャパシタＣ0 と並列に接続さ
れ、基本キャパシタＣ0 に充電されていた電圧ＶD が並
列回路の第１の選択キャパシタＣ1 ＝Ｃ0 ×１／４と基
本キャパシタＣ0 に充電されるため、ノードＤＯの電圧
はＶD ×４／５となる。したがって、この状態で検出信
号ＯＥを供給すれば検出用アナログスイッチ２１がオン
するため、出力端子２２にはアナログ出力電圧ＶD ×４
／５が得られる。
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第１
の選択信号ＤＩ１のみが供給され第１の選択用アナログ
スイッチ９のみがオンすると、第１の選択キャパシタＣ
1 ＝Ｃ0 ×１／４が基本キャパシタＣ0 と並列に接続さ
れ、基本キャパシタＣ0 に充電されていた電圧ＶD が並
列回路の第１の選択キャパシタＣ1 ＝Ｃ0 ×１／４と基
本キャパシタＣ0 に充電されるため、ノードＤＯの電圧
はＶD ×４／５となる。したがって、この状態で検出信
号ＯＥを供給すれば検出用アナログスイッチ２１がオン
するため、出力端子２２にはアナログ出力電圧ＶD ×４
／５が得られる。
【００１２】次に、リセット信号，第１の選択信号ＤＩ
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第２
の選択信号ＤＩ２のみが供給され第２の選択用アナログ
スイッチ１２のみがオンすると、第２の選択キャパシタ
Ｃ2 ＝Ｃ0 ×２／３が基本キャパシタＣ0 と並列に接続
され、基本キャパシタＣ0 に充電されていた電圧ＶD が
並列回路の第２の選択キャパシタＣ2 ＝Ｃ0 ×２／３と
基本キャパシタＣ0 に充電されるため、ノードＤＯの電
圧はＶD ×３／５となる。したがって、この状態で検出
信号ＯＥを供給すれば検出用アナログスイッチ２１がオ
ンするため、出力端子２２にはアナログ出力電圧ＶD ×
３／５が得られる。
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第２
の選択信号ＤＩ２のみが供給され第２の選択用アナログ
スイッチ１２のみがオンすると、第２の選択キャパシタ
Ｃ2 ＝Ｃ0 ×２／３が基本キャパシタＣ0 と並列に接続
され、基本キャパシタＣ0 に充電されていた電圧ＶD が
並列回路の第２の選択キャパシタＣ2 ＝Ｃ0 ×２／３と
基本キャパシタＣ0 に充電されるため、ノードＤＯの電
圧はＶD ×３／５となる。したがって、この状態で検出
信号ＯＥを供給すれば検出用アナログスイッチ２１がオ
ンするため、出力端子２２にはアナログ出力電圧ＶD ×
３／５が得られる。
【００１３】次に、リセット信号，第１の選択信号ＤＩ
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第３
の選択信号ＤＩ３のみが供給され第３の選択用アナログ
スイッチ１５のみがオンすると、第３の選択キャパシタ
Ｃ3 ＝Ｃ0 ×３／２が基本キャパシタＣ0 と並列に接続
され、基本キャパシタＣ0 に充電されていた電圧ＶD が
並列回路の第３の選択キャパシタＣ3 ＝Ｃ0 ×３／２と
基本キャパシタＣ0 に充電されるため、ノードＤＯの電
圧はＶD ×２／５となる。したがって、この状態で検出
信号ＯＥを供給すれば検出用アナログスイッチ２１がオ
ンするため、出力端子２２にはアナログ出力電圧ＶD ×
２／５が得られる。
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第３
の選択信号ＤＩ３のみが供給され第３の選択用アナログ
スイッチ１５のみがオンすると、第３の選択キャパシタ
Ｃ3 ＝Ｃ0 ×３／２が基本キャパシタＣ0 と並列に接続
され、基本キャパシタＣ0 に充電されていた電圧ＶD が
並列回路の第３の選択キャパシタＣ3 ＝Ｃ0 ×３／２と
基本キャパシタＣ0 に充電されるため、ノードＤＯの電
圧はＶD ×２／５となる。したがって、この状態で検出
信号ＯＥを供給すれば検出用アナログスイッチ２１がオ
ンするため、出力端子２２にはアナログ出力電圧ＶD ×
２／５が得られる。
【００１４】次に、リセット信号，第１の選択信号ＤＩ
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第４
の選択信号ＤＩ４のみが供給され第４の選択用アナログ
スイッチ１８のみがオンすると、第４の選択キャパシタ
Ｃ4 ＝４Ｃ0 が基本キャパシタＣ0 と並列に接続され、
基本キャパシタＣ0 に充電されていた電圧ＶD が並列回
路の第４の選択キャパシタＣ4 ＝４Ｃ0 と基本キャパシ
タＣ0 に充電されるため、ノードＤＯの電圧はＶD ×１
／５となる。したがって、この状態で検出信号ＯＥを供
給すれば検出用アナログスイッチ２１がオンするため、
出力端子２２にはアナログ出力電圧ＶD ×１／５が得ら
れる。以上のように、ｎ値の出力を得るためには各選択
キャパシタＣ1 〜Ｃn-2 を以下の値にすればよい。 Ｃ1 ＝｛１／（ｎ−２）｝×Ｃ0 Ｃ2 ＝［１／｛（ｎ−２）−１｝］×Ｃ0 Ｃn-2 ＝｛（ｎ−２）／１｝×Ｃ0 これにより、選択用アナログスイッチＳ1 〜Ｓn-2 の中
からｍ番目の選択用アナログスイッチＳm が選択される
と、 Ｖout ＝（ＶD ／Ｃ0 ）／［〔ｍＣ0 ／｛（ｎ−２）−（ｍ−１）｝〕＋Ｃ0 ］ ＝（ＶD ／Ｃ0 ）／〔｛（ｎ−１）／（ｎ−ｍ−１）｝×Ｃ0 〕 ＝｛（ｎ−ｍ−１）／（ｎ−１）｝×ＶD の電圧がノードＤＯに、ひいてはアナログ出力電圧に現
れることになる。
１，第２の選択信号ＤＩ２，第３の選択信号ＤＩ３，第
４の選択信号ＤＩ４が印加されると、リセット用アナロ
グスイッチ５，第１の選択用アナログスイッチ９〜第４
の選択用アナログスイッチ１８がオンし、基本キャパシ
タＣ0 ，第１の選択キャパシタＣ1 ，第２の選択キャパ
シタＣ2 ，第３の選択キャパシタＣ3 ，第４の選択キャ
パシタＣ4 の電荷が接地電位ＧＮＤに放電される。した
がって、ノードＤＯの電圧は０となる。その後、セット
信号のみが印加されると、セット用アナログスイッチ２
のみがオンし、電源電圧ＶD が基本キャパシタＣ0 に充
電され、ノードＤＯの電圧はＶD となる。その後、第４
の選択信号ＤＩ４のみが供給され第４の選択用アナログ
スイッチ１８のみがオンすると、第４の選択キャパシタ
Ｃ4 ＝４Ｃ0 が基本キャパシタＣ0 と並列に接続され、
基本キャパシタＣ0 に充電されていた電圧ＶD が並列回
路の第４の選択キャパシタＣ4 ＝４Ｃ0 と基本キャパシ
タＣ0 に充電されるため、ノードＤＯの電圧はＶD ×１
／５となる。したがって、この状態で検出信号ＯＥを供
給すれば検出用アナログスイッチ２１がオンするため、
出力端子２２にはアナログ出力電圧ＶD ×１／５が得ら
れる。以上のように、ｎ値の出力を得るためには各選択
キャパシタＣ1 〜Ｃn-2 を以下の値にすればよい。 Ｃ1 ＝｛１／（ｎ−２）｝×Ｃ0 Ｃ2 ＝［１／｛（ｎ−２）−１｝］×Ｃ0 Ｃn-2 ＝｛（ｎ−２）／１｝×Ｃ0 これにより、選択用アナログスイッチＳ1 〜Ｓn-2 の中
からｍ番目の選択用アナログスイッチＳm が選択される
と、 Ｖout ＝（ＶD ／Ｃ0 ）／［〔ｍＣ0 ／｛（ｎ−２）−（ｍ−１）｝〕＋Ｃ0 ］ ＝（ＶD ／Ｃ0 ）／〔｛（ｎ−１）／（ｎ−ｍ−１）｝×Ｃ0 〕 ＝｛（ｎ−ｍ−１）／（ｎ−１）｝×ＶD の電圧がノードＤＯに、ひいてはアナログ出力電圧に現
れることになる。
【００１５】即ち、リセット信号により各キャパシタの
電荷を抜き去り、接地電位ＧＮＤとし、セット信号によ
り基本キャパシタＣ0 を電源電圧ＶD までチャージアッ
プし、選択用アナログスイッチＳ1 〜Ｓn-2 のいずれか
を選択することにより上式で表される電圧Ｖout を得る
ことができる。
電荷を抜き去り、接地電位ＧＮＤとし、セット信号によ
り基本キャパシタＣ0 を電源電圧ＶD までチャージアッ
プし、選択用アナログスイッチＳ1 〜Ｓn-2 のいずれか
を選択することにより上式で表される電圧Ｖout を得る
ことができる。
【００１６】図３は本発明の他の実施例を示す回路図で
ある。即ち、第１の選択キャパシタＣ1 〜第４の選択キ
ャパシタＣ4 の選択の方法を変えたもので、第１の選択
キャパシタＣ1 ＝Ｃ0 ×１／４、第２の選択キャパシタ
Ｃ2 ＝Ｃ0 ×５／１２、第３の選択キャパシタＣ3 ＝Ｃ
0 ×５／６、第４の選択キャパシタＣ4 ＝Ｃ0 ×５／２
とし、第１の選択信号ＤＩ１を第１のオア回路２５を介
して第１の選択用アナログスイッチ９に供給し、第２の
選択信号ＤＩ２を第１のオア回路２５及び第２のオア回
路２６を介して第１の選択用アナログスイッチ９及び第
２の選択用アナログスイッチ１２に供給し、第３の選択
信号ＤＩ３を第１のオア回路２５及び第２のオア回路２
６及び第３のオア回路２７を介して第１の選択用アナロ
グスイッチ９及び第２の選択用アナログスイッチ１２及
び第３の選択用アナログスイッチ１５に供給し、第４の
選択信号ＤＩ４を第１のオア回路２５及び第２のオア回
路２６及び第３のオア回路２７を介して第１の選択用ア
ナログスイッチ９及び第２の選択用アナログスイッチ１
２及び第３の選択用アナログスイッチ１５に供給すると
共に第４の選択用アナログスイッチ１８に供給するよう
にしたものである。
ある。即ち、第１の選択キャパシタＣ1 〜第４の選択キ
ャパシタＣ4 の選択の方法を変えたもので、第１の選択
キャパシタＣ1 ＝Ｃ0 ×１／４、第２の選択キャパシタ
Ｃ2 ＝Ｃ0 ×５／１２、第３の選択キャパシタＣ3 ＝Ｃ
0 ×５／６、第４の選択キャパシタＣ4 ＝Ｃ0 ×５／２
とし、第１の選択信号ＤＩ１を第１のオア回路２５を介
して第１の選択用アナログスイッチ９に供給し、第２の
選択信号ＤＩ２を第１のオア回路２５及び第２のオア回
路２６を介して第１の選択用アナログスイッチ９及び第
２の選択用アナログスイッチ１２に供給し、第３の選択
信号ＤＩ３を第１のオア回路２５及び第２のオア回路２
６及び第３のオア回路２７を介して第１の選択用アナロ
グスイッチ９及び第２の選択用アナログスイッチ１２及
び第３の選択用アナログスイッチ１５に供給し、第４の
選択信号ＤＩ４を第１のオア回路２５及び第２のオア回
路２６及び第３のオア回路２７を介して第１の選択用ア
ナログスイッチ９及び第２の選択用アナログスイッチ１
２及び第３の選択用アナログスイッチ１５に供給すると
共に第４の選択用アナログスイッチ１８に供給するよう
にしたものである。
【００１７】
【発明の効果】以上述べたように本発明によれば、アナ
ログスイッチにより制御されるキャパシタに充電された
電圧を検出するため、定常電流が流れることもなく、電
流駆動能力の大きなトランジスタは要求されないので、
薄膜トランジスタでも実現でき、消費電力を小さくする
ことができる。
ログスイッチにより制御されるキャパシタに充電された
電圧を検出するため、定常電流が流れることもなく、電
流駆動能力の大きなトランジスタは要求されないので、
薄膜トランジスタでも実現でき、消費電力を小さくする
ことができる。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の多値出力回路の各部の信号の一例を示す
タイミングチャートである。
タイミングチャートである。
【図３】本発明の他の実施例を示す回路図である。
１…電源電圧印加端子、２…セット用アナログスイッ
チ、３…セット信号印加端子、４，８，１１，１４，１
７，２０，２４…インバータ、５…リセット用アナログ
スイッチ、６…接地電位印加端子、７…リセット信号印
加端子、９…第１の選択用アナログスイッチ、１０…第
１の選択信号印加端子、１２…第２の選択用アナログス
イッチ、１３…第２の選択信号印加端子、１５…第３の
選択用アナログスイッチ、１６…第３の選択信号印加端
子、１８…第４の選択用アナログスイッチ、１９…第２
の選択信号印加端子、２１…検出用アナログスイッチ、
２２…出力端子、２３…検出信号印加端子。
チ、３…セット信号印加端子、４，８，１１，１４，１
７，２０，２４…インバータ、５…リセット用アナログ
スイッチ、６…接地電位印加端子、７…リセット信号印
加端子、９…第１の選択用アナログスイッチ、１０…第
１の選択信号印加端子、１２…第２の選択用アナログス
イッチ、１３…第２の選択信号印加端子、１５…第３の
選択用アナログスイッチ、１６…第３の選択信号印加端
子、１８…第４の選択用アナログスイッチ、１９…第２
の選択信号印加端子、２１…検出用アナログスイッチ、
２２…出力端子、２３…検出信号印加端子。
Claims (3)
- 【請求項１】 電源電圧がセット用アナログスイッチを
介して充電される基本キャパシタと、この基本キャパシ
タにそれぞれ対応した選択用アナログスイッチを介して
並列に接続された複数の選択キャパシタと、前記選択用
アナログスイッチにより選択された選択キャパシタと前
記基本キャパシタに充電された電圧を検出する検出用ア
ナログスイッチと、前記基本キャパシタ及び選択キャパ
シタの電荷を放電するリセット用アナログスイッチとを
具備したことを特徴とする多値出力回路。 - 【請求項２】 アナログスイッチが薄膜トランジスタよ
り構成されたことを特徴とする請求項１記載の多値出力
回路。 - 【請求項３】 選択用アナログスイッチを論理回路を介
して制御することを特徴とする請求項１記載の多値出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662291A JP3316516B2 (ja) | 1991-10-03 | 1991-10-03 | 多値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25662291A JP3316516B2 (ja) | 1991-10-03 | 1991-10-03 | 多値出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102412A JPH05102412A (ja) | 1993-04-23 |
| JP3316516B2 true JP3316516B2 (ja) | 2002-08-19 |
Family
ID=17295175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25662291A Expired - Fee Related JP3316516B2 (ja) | 1991-10-03 | 1991-10-03 | 多値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316516B2 (ja) |
-
1991
- 1991-10-03 JP JP25662291A patent/JP3316516B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102412A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090066399A1 (en) | Level shift circuit | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| JP2003258581A (ja) | クランプ回路 | |
| JPH11164545A (ja) | 遅延クロック線を使用してチャージ・ポンプ中の電源電流サージを低減する方法および装置 | |
| JP3316516B2 (ja) | 多値出力回路 | |
| JP2002132210A (ja) | プラズマディスプレイ駆動方法及びプラズマディスプレイ | |
| JP2008289352A (ja) | 昇圧電源回路及び液晶表示装置 | |
| JP3836150B2 (ja) | マルチプレクサ回路 | |
| JPH08250986A (ja) | パルス倍電圧回路 | |
| JP3524294B2 (ja) | スイッチ開閉状態検出回路 | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| JP2008172323A (ja) | デッドタイム制御回路 | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JPH05504213A (ja) | 可変幅のパルスを発生するための装置 | |
| JP4865367B2 (ja) | 半導体集積回路、表示装置、及び電子機器 | |
| JP3311380B2 (ja) | リミッタ回路 | |
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| JPH10215152A (ja) | スイッチング用素子の駆動回路 | |
| US20030214349A1 (en) | Boost circuit | |
| JP2003091268A (ja) | 液晶駆動電源発生回路 | |
| JPH0534026Y2 (ja) | ||
| JPH03105313A (ja) | 液晶表示装置の電源回路 | |
| JPS621306A (ja) | Ｓｔｃ増幅器 | |
| JPH06338777A (ja) | ドライバ回路 | |
| JPH06187785A (ja) | Ａｔｄ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |