JP3308243B2 - 補聴器、および補聴器の作動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】本発明は、補聴器およびその作動方法に関
する。

【０００２】

【発明の背景】この出願は、１９８８年３月２３日のエ
ンゲブレットソン(A. M. Engebretson) 氏、オコンネル
(M. P. O'Connell) 氏およびツエン(B. Zheng)氏の米国
特許出願第 172,266号（米国特許第 5,016,288号、特願
平１−７０２８３号に対応）の「電子的フィルタ、補聴
器および方法」の一部継続出願に対応し、上記の米国特
許出願をこの明細書中に参考文献として引用する。

【０００３】本発明の背景を補聴器への応用の場合を例
にとって説明するが、本発明の範囲をそれに限定する意
図はない。

【０００４】スピーチその他の音声を充分に理解できる
ように聴き取る人間の能力は、職業上およびその他種々
の日常活動において非常に重要である。従って、聴力障
害者の聴力不足を補償すなわち助けようとする補聴器の
改善は、単にその様な人々に止まらず多くの共同社会、
集団にとっても重要なことである。

【０００５】電子的補聴器とその方法とは、この発明を
利用できる電子装置の一例が記載されているものとして
この明細書中で引用するエンゲブレットソン(Engebrets
on)氏、モーレイ(Morley)氏およびポペルカ(Popelka)
氏の米国特許第 4,548,082号の明細書中で議論されてい
る。

【０００６】電子的な補聴器の問題点に関する１つの文
献として、本願発明者の一人であるモーレイ氏による論
文「周波数障壁の突破(Breaking the frequency barrie
r)」ＩＥＥＥ Potentials （アイ・イー・イー・イー
ポテンシャルズ）1987年２月号第３２頁〜第３５頁があ
る。

【０００７】また、エレクトロニクス・レターズ(Elect
ronics Letters) ７：５６−５８、１９７１のキングス
バリ(N. G. Kingsbury) 氏他におる論文「Digital Filt
ering Using Logarithmic Arithmetic（対数演算を使用
したデジタル濾波法）」では、加算と減算を行うのに対
数の加算による乗算と読取り専用メモリを使用すること
を議論している。対数的な、アナログ−デジタル変換お
よびデジタル−アナログ変換について説明する。

【０００８】ＩＥＥＥ Transactions on Instrumentati
on and Measurement（アイ・イー・イー・イー トラン
ザクションズ オン インスツルメンテーション アン
ドメジャメント）１９７１年２月のデューク(E. J. Duk
e)氏の論文「RC LogarithmicAnalog-to-Digital (LAD)
Conversion （ＲＣ対数的アナログ−デジタル変換）」
の方法では変換にＲＣ回路を利用している。

【０００９】ＩＥＥＥ J. Solid-State Circuit （アイ
・イー・イー・イー Ｊ． ソリッド ステート サー
キット）ＳＣ−１０巻第３７９頁〜第３８５頁、１９７
５年１２月のシュアーツ(R.E. Suarez) 氏他の論文「Al
l-MOS Charge Redistribution Analog-to-Digital Conv
ersion Techniques ... Part II （全ＭＯＳ電荷再配分
アナログ−デジタル変換技術・・・第ＩＩ部）」には、
デジタル語の各ビットの線形変換に２個のキャパシタを
使った逐次近似法が記述されている。

【００１０】モザー(Moser) 氏の米国特許第 4,187,413
号明細書には、有限インパルス応答（ＦＩＲ）フィルタ
を有する補聴器が記述され、またただ１個の乗算器を時
間多重化形式で使用する形に構成できることが説明され
ている。

【００１１】スティガ(Steager) 氏の米国特許第 4,50
8,940号明細書には、それぞれが帯域通過フィルタ、音
量調整器を具えた利得制御される増幅器、非線形信号処
理および帯域フィルタ回路を含む複数の並列信号チャン
ネルを持った、サンプル・データ・アナログ回路を基礎
とする補聴器が示唆されている。

【００１２】通常は、補聴器のマイクロホンが外部音声
から電気的出力を発生する。補聴器の増幅回路はこのマ
イクロホンがピックアップした音声に対応するこの電気
的出力の濾波されたもの（濾波出力）を供給する。この
濾波作用は、増幅回路の固有の特性によるものとしても
よいし、また意図的に導入した要素によるものでもよ
い。補聴器の増幅濾波された出力は電気的に駆動される
受話器に供給されて、補聴器使用者の耳孔内に音声を放
射する。なお、補聴器の分野では、拡声器またはその他
の電気音響変換器に類似した電子的要素を受話器と称し
ている。この受話器から放射された音声の一部はマイク
ロホンに戻ってその電気的出力にフィードバックによる
寄与分（以下、フィードバック成分という）を付加す
る。この帰還成分は補聴器により増幅されて、無限に続
く循環フィードバック・プロセスによってリンギングや
スクイーリングを起こすことがしばしばある。

【００１３】前述の特許第 4,548,082号明細書および図
面に開示されているような精巧な動作特性を持っている
補聴器は、全消費電力が数ミリワットを超えることがな
いようにその電子的回路を構成できることが強く要求さ
れている。所望の周波数選択性を得るために使用する濾
波作用を行うのに必要な信号処理と、信号の変換および
増幅に必要な多数の回路が要求する電力とが、コンピュ
ータを使って行わなければならないほどに複雑なもので
あれば、これは極めて難しいことである。実現可能な補
聴器における濾波作用のためには数百マイクロ・ワット
を使用できるに過ぎない。

【００１４】精巧な動作性能が必要であるということは
大量の計算負荷が存在することを意味している。精巧な
補聴器には多分１秒間当たり数百万回もの演算が必要で
あると思われる。一般的にいって電子回路は、根本的な
改善が発見されない限り、その動作性能が向上するにつ
れてより多量の電力を消費する。

【００１５】

【発明の概要】本発明の目的は多々あるが、それらは、
改良された電子的信号変換装置、補聴器、電子フィル
タ、およびＶＬＳＩと低電力消費特性と両立できる精巧
な特徴を実現できる方法を提供すること、一般に電子シ
ステムを改良するのに使用できる新しい回路の小組合せ
（サブコンビネーション）を提供すること、更に改善さ
れた電子的信号変換装置、補聴器、電子フィルタ、およ
び不都合なフィードバック・リンギングとスクイーリン
グを実質的に阻止できる方法とを提供すること、信頼性
が高くコンパクトで安価な改良された電子的信号変換装
置、補聴器、電子フィルタおよびその他のシステムを提
供することである。

【００１６】一般的にいえば、この発明の１つの実施形
態は電気信号を濾波するための電子的フィルタである。
その中に含まれる信号処理回路は、互いに入力と出力と
を縦続した一連のフィルタ段を持ちかつそのフィルタ段
にはフィルタ・パラメータの電気的な表示（表現、レプ
レゼンテーション）を記憶する回路が付属しているよう
な対数フィルタを含んでいる。このフィルタ段は、その
フィルタ・パラメータの電気的表示を濾波されるべき電
気信号にそれぞれ加えて一組のフィルタ和信号を生成す
る回路を含んでいる。上記フィルタ段のうちの少なくと
も１つは、その段のフィルタ和信号を他のフィルタ段の
出力から得られる信号と合成することによって実質的に
対数形式のフィルタ出力をその出力に生成するための回
路を持っている。この信号処理回路は、中間出力信号を
生成し、この信号処理回路に結合されたマルチプレクサ
が上記中間出力信号を濾波されるべき信号とマルチプレ
クスして、この対数フィルタが対数前置フィルタおよび
対数後置フィルタとしての両様で働くようにしている。

【００１７】一般的にいって、この発明の別の実施形態
は、互いに縦続的に接続された入力と出力を有し電気信
号に応動する一連のフィルタ段を含む、電気信号濾波用
の電気的フィルタである。記憶回路があって上記フィル
タ段のフィルタ・パラメータの電気的表示を記憶してい
る。この一連のフィルタ段は、信号を初段から最終段へ
向かってこの一連のフィルタ段を通して濾波し次に最終
段から初段へ向けて逆にこのフィルタ段列に信号を通し
て濾波することにより濾波された（濾波済みの）信号出
力を生成する回路を具えている。

【００１８】一般的にいって、さらにこの発明の別の実
施形態は、電気信号を濾波するための電子的フィルタで
あって、このフィルタは、入力と出力を互いに縦続接続
した一連のフィルタ段とこの各フィルタ段に付設されて
いてそのフィルタ係数の値の対数に相当するフィルタ・
パラメータの電気的表示を記憶する回路とを持ってい
る。このフィルタ段は、それぞれフィルタ・パラメータ
の電気的表示を濾波されるべき電気信号に加えて一組の
フィルタ和信号を生成する加算回路を含んでいる。フィ
ルタ段の中の少なくとも１つは、そのフィルタ段のフィ
ルタ和信号を他のフィルタ段の出力から得られる信号と
合成することによって、実質的に対数形式のフィルタ信
号をその出力に生成する回路を持っている。さらに、電
子的制御手段を含んでいて、この手段は、上記の電気的
表示を連続的に変化させて、各フィルタ係数の大きさを
常にその係数値の実質的に一定パーセントの量だけ変え
る作用をする。

【００１９】この発明のさらに別の実施形態は、第１お
よび第２のＶＬＳＩダイとその第１ＶＬＳＩダイ上に形
成された対数アナログ−デジタルおよびデジタル−アナ
ログ信号変換回路とを有する電子的フィルタであって、
上記信号変換回路はそれぞれ電荷を持った１対のキャパ
シタとこの電荷を可変回数だけ繰返し再配分する回路と
を有し、この可変回数がデジタル−アナログに関連した
数であるようなものである。第２のＶＬＳＩダイの上に
は、対数フィルタ−リミッタ−フィルタ回路が形成され
ていて、この回路は第１ＶＬＳＩダイ上の対数信号変換
回路にそれぞれ接続されたデジタル入力およびデジタル
出力を持っている。

【００２０】一般的にいえば、この発明の１つの形態
は、アナログ形式に変換されるべきデジタル値を一時的
に保持する回路を含む電子的信号変換装置である。スイ
ッチ回路があって、第１と第２のキャパシタの少なくと
も一方の選択的な充電作用、第１と第２のキャパシタの
少なくとも一方の選択的な放電作用、および両キャパシ
タ間で電荷の再配分がなされるように第１と第２のキャ
パシタを選択的に接続する作用を含む選択的動作を行
う。アナログ形式に変換されるべきデジタル値を一時的
に保持する回路に応動する別の回路があって、この回路
は、アナログ形式に変換されるべきデジタル値の関数で
ある数に等しい回数だけ電荷の再配分を繰返し生起する
選択的な動作シーケンスを行うようにスイッチ回路を働
かせて、その動作が行われた後少なくとも１個のキャパ
シタ上の電圧が、上記デジタル値が変換されるべきアナ
ログ電圧となるようにする働きをする。

【００２１】一般的に、この発明の別の形態は、デジタ
ル形式に変換されるべきアナログ信号のサンプルを一時
的に保持する回路を含む電子的信号変換装置である。ス
イッチ回路が、第１と第２のキャパシタの少なくとも一
方を選択的に充電すること、第１と第２のキャパシタの
少なくとも一方を選択的に放電すること、および両キャ
パシタ間で電荷の再配分が行われるように第１と第２の
キャパシタを選択的に接続することを含む選択的動作を
行う。また別の回路は、上記選択的な動作のシーケンス
を行うようにスイッチ回路を動作させて、この選択的な
動作を通じて、アナログ信号のサンプルを含む所定の電
気的状態が生ずるまで、何回も電荷の再配分が繰返し行
われるようにする。そうすると電荷の再配分が生じた回
数の関数としてデジタル値が生成される。この選択的動
作が行われたことにより上記の様にして生成されたデジ
タル値はアナログ信号のサンプルが変換されるべき目標
のデジタル値である。

【００２２】本明細書には、システム、回路およびそれ
らを動作させる方法を含む本発明の上記以外の形態も記
載されている。上記以外の目的や特徴は逐次一部は後で
明らかになるであろうし、また他の一部は後述する。

【００２３】

【発明の好ましい実施の形態】以下、図示の実施形態を
参照して説明する。図１にはこの発明の一実施形態であ
る補聴器１１が示されており、この補聴器はイヤピース
１４中の入力マイクロホン１３で外部音声を受けるよう
になっている。マイクロホン１３は、この補聴器使用者
に対する外部からの音声に応じて電気的出力を発生して
これを耳かけユニット１５に供給する。ユニット１５は
受話器または変換器（トランスデューサ）１７に対する
電気的出力を発生する。受話器または変換器１７は、濾
波され増幅された音声を発生してこれをイヤピース１４
から補聴器使用者の耳の中へ送り込む。（図示していな
いが、他の形式の補聴器ではマイクロホン１３と受話器
１７がイヤピースの中にではなく耳の裏側に着ける（Ｂ
ＩＴ）ユニット内に納められているが、この発明の改良
案はこの様な形式はもちろん他の形式のユニットにも適
用できる。）

【００２４】この発明の理解のために、受話器１７から
出た音声の一部が、受話器１７を使用者の耳孔に結合す
る通路２３の開口から矢印１９、２１で示すようなフィ
ードバックによってマイクロホン１３に戻ることを充分
認識しておく必要がある。上記以外のフィードバック
は、例えば矢印２５で示すようにイヤピース１４の側方
を通って上記よりも短い距離で入力マイクロホンに至る
経路で生ずる。一部の音声２９は、受話器１７からイヤ
ピース１４の内部吸音材２７を通してマイクロホン１３
に直接フィードバックされる。

【００２５】フィードバック現象は、補聴器１１の動作
に、スクイーリング、リンギング、誤動作および不安定
性をもたらす不都合がある。従って、図に矢印１９、２
１、２５および２９で示すような経路を介して不可避的
に生ずるフィードバックがあっても補聴器１１が充分満
足すべき動作を行い得るようにする何らかの方法を見出
すことが望まれる。

【００２６】図２は、フィルタ回路と増幅回路を持った
耳かけユニット１５を有する補聴器１１を側面から見た
図である。病院で医学的な検査を行い適切な補聴器を選
定するために、この明細書で参考資料として引用する米
国特許第 4,548,082号に開示されているようなホスト・
コンピュータ装置からコード３７で接続されている接続
器３５を介して、ユニット１５にデジタル情報が与えら
れる。病院で、補聴器使用者の固有の聴力障害を改善す
るようにその補聴器を合わせる情報を補聴器１１に入力
させた後、接続器３５を補聴器の残部から取外して日常
使用の便のために電池パック３９と入れ換える。一つの
好ましい実施形態例は、この発明によるフィードバック
相殺回路によって改善され、その時そのような相殺動作
を制御するためにホスト装置から付加的情報を受ける必
要はない。

【００２７】医療業務や研究における過去の経験をベー
スとした聴覚学者は要求する補聴器の特性は今日まで市
販されているなどの補聴器が呈するものをも超えてい
る。このギャップは、現在の余りに精巧でないアナログ
増幅器素子を使用したのでは埋められないと思われるだ
けでなく、デジタル信号処理（ＤＳＰ）も多チャンネル
式耳レベルの電池作動補聴器の許容電力に無理を生じさ
せる。現在の汎用デジタル信号処理器の電流ドレインは
しばしば電池の交換を必要とするようなもので、広範な
処理能力を最も必要とする一般大衆に受入れられ難い。

【００２８】図３は、電池作動式補聴器４１をベースと
するこの発明による２チップＶＬＳＩを示す。ＶＬＳＩ
は非常に大規模な集積化のことで、１個のチップ、ダイ
または基板上に何千個もの微小電子部品を形成すること
を含んでいる。補聴器は、アナログＶＬＳＩ形態にもデ
ジタルＶＬＳＩ形態にもうまく構成することができるの
で、ここでは単に例示のためにデジタル形の装置につい
て説明する。第１のチップ即ちＶＬＳＩダイ４３は、デ
ータの取得および再構成用のもので、第２のチップ即ち
ＶＬＳＩチップ４５はＤＳＰ回路用である。１秒当たり
３００万回以上の多数の累算動作を行う能力を持ってい
るが１ミリワットの何分の１しか電力を消費しない特注
型のデジタル信号処理器が、４チャンネル補聴器を構成
するようにチップ４５上に作られている。電力消費量は
最小化され、しかも符号／対数演算方式の使用によって
幅広いダイナミック・レンジ（範囲）を持っている。こ
の能力によって、１２．４ＫＨｚのサンプリング周波数
で数百個のフィルタ・タップの処理を行うことができ
る。

【００２９】このシステム・アーキテクチャは、基本的
な機能を果たし得るように、また信号処理素子を再構成
して種々の補聴器設計を実現構成することができるよう
に、適応させ得る利点がある。このＶＬＳＩデジタル補
聴器４１は、電力消費特性が在来のアナログ装置よりも
優れている。

【００３０】図３において、入力マイクロホン、または
フィールド・マイクロホン１３は、外部音声を感知し
て、低域通過濾波作用と約６ＫＨｚのナイキスト周波数
におけるカットオフ作用を行うエイリアシング防止フィ
ルタ（ＡＡＦ）５１に対する電気的出力を生成する。対
数アナログ−デジタルおよびデジタル−アナログ変換回
路５３はダイ４３上に形成されており、その回路はそれ
ぞれ電荷を有する１対のキャパシタと、この電荷をデジ
タル−アナログに関連する数に等しい可変回数だけ繰返
し再配分する回路とを持っている。ダイ４５上に形成さ
れた全ハードウェア対数フィルタ−リミッタ−フィルタ
回路５５は、デジタル入力５７とデジタル出力５９を有
し、後者は対数信号変換回路５３に接続されている。回
路５５は、符号／対数演算法を採用した、非常に電力消
費量の少ないデジタル信号処理器として動作する。アナ
ログ・マイクロホン出力（ＡＡＦ５１で濾波されてい
る）は対数信号変換回路５３に供給され、対数フィルタ
−リミッタ−フィルタ回路５５の入力５７に供給するデ
ジタル形式に変換される。受話器１７は出力変換器であ
って、その出力増幅器６１を介して対数信号変換回路５
３に接続されている。回路５３は、対数フィルタ−リミ
ッタ−フィルタ回路５５の出力５９におけるデジタル信
号を受話器１７に供給するためにアナログ形式に変換す
る。両回路のタイミングは、圧電結晶体６２、付属タイ
マ回路６３および制御線６４によって与えられる。

【００３１】主電池６５とパラメータ保持用電池６７の
ような２個の個別電池が、チップ４３と４５中の比較的
大きな電力を消費する回路をチップ４５中のパラメータ
記憶部から分離するために用いられている。ホスト・コ
ンピュータ６９からここに引用する米国特許第 4,548,0
82号に記載されまたここでさらに説明する直列インタフ
ェースを介して供給（ダウンロード）されるそれらのパ
ラメータは、多くの聴力障害者に対するデジタル補聴器
４１の応答に適合するように全て変更する必要がある。
従って、主電池６５は何日かの期間で放電するが、その
聴力障害者に固有のこれらのパラメータは別の電池によ
ってより長い期間、例えば１年以上、維持される。

【００３２】既に述べたように、一方のチップ４３はア
ナログ・インタフェース・チップ（ＡＩＣ）であってデ
ータの取得および再構成用であるが、第２のチップ４５
は特定のＤＳＰ回路用である。ＡＩＣチップ４３はエイ
リアシング防止フィルタ５１を有する入力前置増幅器を
含んでいる。変換回路５３は、また、アナログ入力を、
対数的にコード化されたデジタル・ワードに変換し、ま
たデジタル出力サンプルを線形アナログ電圧に戻すため
に圧縮器および伸長器としても働く。対数回路を使用し
たことによってＤＳＰチップ４５の電力消費量は大幅に
低減される。ＤＳＰチップ４５は、ＡＩＣチップ４３の
ＡＤＣ出力から対数的にコード化されたデータを受取っ
てこれを所要の補聴器特性に応じて処理し、その出力を
変換回路５３のＤＡＣ機能に伝えてアナログに逆変換
し、濾波して出力変換器（トランスデューサ）を駆動す
る。

【００３３】図４には、図３のシステムが、チップ上の
配列形態としてではなくブロック図の形で示されてい
る。ここで図４を参照して回路５５をさらに説明する。
回路５５は、４個の帯域通過フィルタ・チャンネルの対
数ドメイン（領域）のバンクと同様に働き、その各チャ
ンネルの利得と最大電力出力は所要の応答を形成するよ
うに独立に制御できる。概念的には、各チャンネルは、
後段にハード・リミッタ８３を接続した前置フィルタと
呼ぶ帯域通過対数フィルタ８１と、ハード・リミッタ８
３によって導入された歪を除去する帯域通過対数後置フ
ィルタ８５と、を持っている。この非線形組合せ体はフ
ィルタ−リミッタ−フィルタ対数デジタル・フィルタま
たは対数サンドイッチ・フィルタ８７と呼ばれる。

【００３４】次に、ここに述べる濾波目的用の対数的動
作を通常の有限インパルス応答（ＦＩＲ）フィルタの線
形動作と対照比較してみる。

【００３５】デジタル・フィルタの電力消費を支配する
主たる要因は使用するワード長である。レジスタ中に記
憶される数値が信号振幅に直接比例する線形演算型のフ
ィルタでは、数値の正確さはその大きさによって決ま
る。しかし、充分な信号対雑音比を求めかつ適度なワー
ド長を使用すると、フィルタのダイナミック・レンジが
極めて制限されたものとなる。

【００３６】さらに、スピーチの振幅の分布は、しばし
ばラプラシアンとしてモデル化されるが、適切な数のシ
ステムを選択することについて幾つかの意味を持ってい
る。提案されたどのような数のシステムにおいても、互
いに離れた各状態の認識範囲を維持しつつ、利用可能な
分解能を零付近に集中させることが重要である。情報理
論の観点から、或る与えられた数のコード・ワードに対
してチャンネルを通しての最大情報レートは全てのコー
ド・ワードが均等に伝達されるときに実現できるという
ことができる。もし、各瞬時々々のスピーチの音圧を表
すために使用されるデジタル・コード・ワードが或る所
定の範囲に一様に分布しているとすれば、その音圧の小
さな変化を表すコード・ワードは、音圧のより大きな変
化を表すワードを使用することよりも、使用される可能
性がなお一層高いことになる。

【００３７】図４の実施形態においては、信号振幅の対
数に比例した数をコンピュータを使うプロセスに使用し
ている。符号／対数演算は特にデジタル補聴器用に好適
するもので、ダイナミック・レンジが広いこと（７５ｄ
Ｂ）、ワードサイズが小さいことおよび充分な信号対雑
音比（ＳＮＲ）を呈すること、という要求を満足させる
ことができる。８ビットの符号／対数表示法を使えば３
０ｄＢを超えるＲＭＳ信号対量子化雑音比を容易に得る
ことができる。この数値システムの対数特性のために、
このＲＭＳ信号対雑音比は、信号の大きさ、分布または
周波数スペクトルとは無関係に一定である。この対数的
なデータ表示法によって、信号の忠実度との妥協なしに
データ圧縮が可能となり、しかもその集積回路の電力消
費量と寸法を劇的に（ドラマチックに）減殺することが
できる。

【００３８】対数モードの濾波作用は大きな希望を与え
るけれども、例えばテキサス・インスツルメント社製の
ＴＭ３２０のような現在市販されているデジタル信号処
理器で製作しようとすると極めて非能率的なものとな
る。１個のＦＩＲタップを処理するのに２０回以上もの
多数のクロック・サイクルが必要となる。ここで説明す
る特殊目的の処理器は、より一層能率的な方法でサンプ
ルを処理することによってそのような状態を劇的に変え
ることができる。また、サンプルされたデータの取得と
再構成のためのここで説明する低電力、精密信号変換回
路は、実用的なイヤ（耳）レベルのデジタル補聴器をう
まく製作するための鍵（キー）である。

【００３９】前述のように、デジタル・フィルタを作る
ことは処理器の主たる仕事である。図５に示されるよう
にＦＩＲフィルタはタップ付きの遅延線と見ることがで
き、その各段では到来信号がレジスタ内に保持され、定
数（フィルタ係数）によって増幅され、その積が前段の
部分的な和出力に加算される。しかし、この累算は加算
の繰返しを要しこれは時間がかかるが余り電力を要しな
い。図４の８１または８５のような対数フィルタは、こ
のような点に関してＦＩＲフィルタの有効な代替素子と
なっている。対数フィルタの前に対数信号変換を行いま
たその後に真数信号変換を行うと、この対数フィルタに
よって、受話器１７は、ＦＩＲ前置フィルタと後置フィ
ルタを用いたフィルタ−リミッタ−フィルタを有する線
形ＡＤＣ／ＤＡＣを使用した場合に放射するのと実質的
に同じ音響出力を生成することができる。

【００４０】対数的にコード化されたデータを直接に処
理することによって、濾波特性が改善され、回路面積は
減少し、必要とするワード長が短くなるために電力消費
量が少なくなる。さらに、より普通の処理器で処理する
前に対数的にコード化されたサンプルを線形形式に変換
し、かつ出力サンプルをＣＯＤＥＣ（コーダ−デコー
ダ）で伸長させる前に再圧縮する場合に、電力が不必要
に浪費されることはない。

【００４１】ＦＩＲフィルタの理論はより進歩したこの
対数フィルタを検討する上で有効であるから、対数フィ
ルタを説明するに当たってＦＩＲと見立てて説明するこ
とが便利である。しかし、これら２種のフィルタで使用
される実際の回路と動作とは非常に異なるものであるこ
とに留意すべきである。

【００４２】符号／対数演算では、乗算は単純な加算に
なる。これは、ＦＩＲフィルタにおけるような繰返し加
算動作を行う乗算回路の代わりに対数フィルタでは１回
の加算動作を行う１つの加算回路が使用されることを意
味している。対数フィルタにおける乗算は正確で切捨て
誤差が入ることはない。

【００４３】対数フィルタにおける２つの数ＡとＢの対
数演算は、Ａをlog Ｘ、Ｂをlog Ｙと定義すれば、２つ
の数ＸとＹを加算することと同様であることは、次式を
認めれば理解できるはずである。

【数１】 Ｘ＋Ｙ＝Ｘ（１＋ Ｙ／Ｘ） （１）

【００４４】従って、この対数演算で次の数Ｃを計算す
る。

【数２】 Ｃ＝ log（Ｘ＋Ｙ） （２）

【００４５】式（１）を代入して、

【数３】 Ｃ＝ log（Ｘ（１＋ Ｙ／Ｘ）） （３）

【００４６】ここで、積の対数は各因数の対数の和であ
り、比の対数は被除数と除数の対数の差Ｄであることを
思い出せば、式（３）は次式となる。

【数４】 Ｃ＝ log Ｘ ＋ log（１＋ antilog（ logＹ− logＸ）） （４）

【００４７】定義により Ａ＝ log Ｘ、 Ｂ＝ log Ｙ、 Ｄ＝Ｂ−Ａ であるから、ＸとＹの加算に類似する対数演算は次式で
与えられる。

【数５】 Ｃ＝ Ａ＋ log（１＋ antilog（Ｄ）） （５）

【００４８】ここで、Ｄは次式の通り定義されている。

【数６】 Ｄ＝Ｂ−Ａ （６）

【００４９】従って、対数的な加算動作は、式（６）に
相当する第１の減算動作を含み、これは基本的に加算回
路と同様な回路で電子的に実現できる。２番目に、例え
ばテーブル・ルックアップによって log（１＋ antilog
（Ｄ））の演算を電子的に行う。３番目に、加算回路に
よって値Ａをテーブル・ルックアップの結果に電子的に
加算する。

【００５０】この明細書中で使用している用語「対数的
な乗算累加（ＬＭＡ）セル」は、対数フィルタ中の電子
的回路であって、ＦＩＲフィルタ中の乗算および加算段
とは非常に異なるものであるがそれから類推できる（類
似・・・アナロガス）用語を指している。この議論にお
ける単一のＬＭＡセルを８ビットのＶＬＳＩで実現する
場合にテーブル・ルックアップ用のテーブル入力のうち
の２５％未満は０ではない。このテーブルは、プログラ
ム可能な論理アレイ（ＰＬＡ）としてうまく構成するこ
とができる。累加動作に付帯する切捨て誤差の伝播はル
ックアップ法を使用するに当たって考慮すべき１つのフ
ァクタである。８ビットのコード化とまばらなルックア
ップ・テーブルを使用することによって、１００ｄＢを
超えるダイナミック・レンジと３１ｄＢのＲＭＳ信号対
ＲＭＳ雑音比が得られる。

【００５１】説明の便宜上、ＦＩＲフィルタにおける加
算に類似する（アナロガス）対数演算を「対数ドメイン
の加算」または「累加」と言うことにする。同様に、対
数の加算を、繰返し加算が行われない場合でも「乗算」
という。この簡略語は上述した表現「対数的な乗算累加
（ＬＭＡ）」中にも使用されている。しかし、この明細
書中の議論の性格上、対数的な乗算演算は、加算の繰返
しという通常の感覚による電子的な乗算でないことに充
分注意されたい。さらに、対数的な累加演算は通常の感
覚による加算ではない。それは、対数値Ａ＝２をＢ＝２
の対数値に加えると４の対数値ではないからである。そ
れは、２．３０１０・・・である。即ち、この例では２
＋２は２．３０１０・・・に等しい。なぜなら、Ａ−Ｂ
＝２−２＝０； log（１＋ antilog（０））＝ log
（２）＝０．３０１０・・・、そしてＣ＝Ａ＋ log
（２）＝２＋０．３０１０・・・＝２．３０１０・・・
であるからである。対数値Ａ＝３をＢ＝２の対数値に加
算すると、５の対数値でも３の対数値でもない。

【００５２】この発明の説明のために、対数フィルタ
は、入力と出力を相互に縦続した一連のフィルタ段と、
これらフィルタ段にそれぞれ付設されてフィルタ・パラ
メータの電気的表示を記憶しているレジスタとを有する
ものとする。このフィルタ段は、それぞれそのフィルタ
・パラメータの電気的表示を濾波されるべき電気的信号
に加えて一組のフィルタ和信号を生成するための加算回
路を具えている。少なくとも１個のフィルタ段は、その
段のフィルタ和信号を他のフィルタ段の出力から得られ
る信号と非線形合成することによって実質的に対数形式
のフィルタ信号を出力に生成する対数累加回路を持って
いる。

【００５３】上述した理由によって、対数フィルタ中の
電子的ハードウェア（またはソフトウェアが使用される
ときはソフトウェア）はＦＩＲフィルタのそれとは極め
て異なるものである。

【００５４】フィルタ−リミッタ−フィルタ・デジタル
・フィルタは、またその中間のリミッタ作用によって非
直線性が持込まれており、それが上記のフィルタ−リミ
ッタ−フィルタを、前置フィルタと後置フィルタが線形
であって対数的なものでない場合でも、例えばＦＩＲ
（有限インパルス応答）フィルタのような単なる線形フ
ィルタとは異なるものにしている。もし、フィルタ、リ
ミッタおよびリミッタの組合わせがどのような単一のＦ
ＩＲフィルタにでも等価なものであるとすれば、経済性
と電力消費の点から回路の数を減らして上記のような単
一のＦＩＲフィルタ（もし存在するとすれば）とするこ
とになる。しかし、フィルタ−リミッタ−フィルタまた
はサンドイッチ型フィルタと等価なＦＩＲフィルタは存
在しない。

【００５５】補聴器の動作中に通常発生する過大な信号
レベルを防止するために振幅制限（リミッタ）動作が与
えられているので、ＰＬＡ（プログラム可能論理アレ
イ）で行われる加算演算から類推できる対数的演算が非
線形であることを指摘するまでもなく、その非線形性は
明らかである。その結果、デジタル−アナログ変換器
は、前置フィルタから得られる濾波済み信号に従ってア
ナログ信号を生成しないし、また前置フィルタの出力自
体がマイクロホン、受話器および耳の周波数応答に適応
するものでもない。ハード・リミッタの非直線性のため
に、後置フィルタはアナログ−デジタル変換された信号
からの信号に従った信号処理をも行わない。この対数的
なサンドイッチ・フィルタは、全体としてより充分に聴
力障害を改善し、苦痛を感じる程大きな音声が受話器か
ら放射されることを、線形システムで可能な程度以上に
防ぐことがきでる。

【００５６】ＣＭＯＳ（相補性金属酸化物半導体）技法
で作成した、電源電圧が５ボルトで最小主要寸法は３ミ
クロンの８ビットＬＭＡセルは、例えば２０マイクロワ
ットの電力消費を示す。このセルは、ＰＬＡルックアッ
プ・テーブル、線形ＦＩＲフィルタの係数の対数に対応
する対数デジタル・フィルタのフィルタ・パラメータ値
Ｋを保持するパラメータ・レジスタ、および組合わせ論
理回路を持っている。ダイナミックＣＭＯＳ設計形式を
とっていないために、このセルは入力ベクトルが非常に
遅い速度で変化するとき僅かに数マイクロワットを消費
するに過ぎない。このようにして、この処理器は補聴器
が静かな環境で使用されているときに電力の余分な消費
を防ぐ。

【００５７】ＬＭＡセルは、好ましい実施例では、事実
１５００個以上のトランジスタを必要とする。このセル
が占有する面積は２平方ミリメートルである。従って、
線形シストリック(systolic)・アレイに構成された３２
個のこれらの乗算累加セルは容易に１０ミリメートル平
方のチップ上に入り得る。システムのサンプリング周波
数が１２．５ＫＨｚで、１０ＭＨｚの速度の出力を生成
するＬＭＡ回路を使うと、係数８で３２個のＬＭＡセル
を多重化すれば、５ミリワットの消費電力で４チャンネ
ル瞬時圧縮補聴器の適切な処理（２５６ＦＩＲフィルタ
・タップ）ができる。この構成は、多重化対数乗算器累
加器セル（ＭＬＭＡＣ）と呼ばれ、その付加的な係数お
よびデータのレジスタでサンプリング期間中に多重ＬＭ
Ａ動作ができる。

【００５８】電源電圧が１．５ボルト、精細度が現在の
技法で１ミクロンのＶＬＳＩ製作技法を使ってＤＳＰチ
ップ４５の電力消費を２００マイクロワットにすること
が企てられている。ＡＩＣチップ４３に同様なＶＬＳＩ
製造技法を使えばチップ４３と４５の総電力消費はミリ
ワット級になる。

【００５９】再び、図４を参照すると、対数サンドイッ
チ・フィルタ８７の４個のチャンネルＡ、Ｂ、Ｃおよび
Ｄの後置フィルタの出力は、対数合成器回路９１内の対
数累加作用によって合成され、その出力は回路５３中の
真数ＤＡＣ変換演算のために供給される。もし適応型フ
ィードバック相殺作用を除外すれば、対数ＡＤＣからの
入力はチャンネルＡ、Ｂ、ＣおよびＤの各前置フィルタ
に供給される。しかし図４は、対数合成器９１の出力に
接続された入力を持つハードウェア対数フィルタ９３に
よってフィードバックを相殺するための、より精巧な構
成を示している。対数フィルタ９３はその出力を対数合
成器９５に接続しており、この出力には対数ＡＤＣの出
力も接続されている。このようにして、対数フィルタは
対数形式の信号を生成し、この信号は対数合成器９５内
でマイクロホン１３の出力中のフィードバック成分を相
殺する。対数合成器９５の出力はチャンネルＡ、Ｂ、Ｃ
およびＤ用の４個の前置フィルタの各々に供給される合
成信号入力である。

【００６０】対数フィルタ９３のフィルタ・パラメータ
は、聴力障害者が補聴器を日常使用する際に諸物理的条
件が変化する状態下においても、フィードバック経路Ｈ
f をシミュレートしかつフィードバックを相殺するに必
要な論理回路または電子的制御回路９７によって絶えず
変えられる。信号発生回路９９は、マイクロホン１３が
受入れた外部音声とは波形も異なりまた相関性もない信
号Ｓｅを生成する。信号Ｓｅは、対数合成器９１中で対
数累加をする前に重みＷ１の対数を加算することによっ
て重み付けされる。また、信号Ｓｅと対数合成器９５か
らの合成信号入力は別々の線で論理回路９７に供給され
る。論理回路９７は、信号Ｓｅを、適応型濾波用の対数
形式の誤差信号である合成信号入力と比較して、それに
より対数フィルタ９３のパラメータを更新する。

【００６１】図４の対数適応型フィルタ構体は、１９８
８年３月２３日に出願されここに参考文献として引用す
る本願の親出願である米国特許出願第 172,266号（特願
平１−７０２８３号に対応）に開示された対応する線形
フィルタ回路の対数化相当物である。信号Ｓｅをする、
相異なる接続と動作を有する幾つかの実施例が上記親出
願中に開示されており、それらは線形のものである。ま
た、上記親出願に添付の各図はさらにここに説明する原
理に従って対数形式に構成できるシステムを表している
ことに注意すべきである。

【００６２】親出願の図１２と図２４は、図６および図
７としてここに再製されており、それらに関する親出願
中の説明は他の部分の説明と共にここにそのまま引用す
る。図６および図７は、図４の論理回路９７を構成でき
ると考え得る多くの相異なる変形例のうちの２つを示す
ものである。図６と図７中の加算／減算回路は電子的加
算／減算器として形成できる一例である。しかし、対数
的な考え方からすれば、それらは対数化信号の加減算を
行うものであるから線形ドメイン（領域）における乗算
器／除算器であるかのように動作する。これらの回路
は、対数適応型フィルタ９３のフィルタ・パラメータを
対数表示の増分で変化させる。

【００６３】図８に示されるように、線形ドメインの係
数は、対数フィルタを制御するために上記親出願の回路
を使用した結果として等しいパーセント増分に調節され
る。例えば、ある一定の対数量をいかなる数に加えても
その線形数を定数倍することと等価であるから、このパ
ーセント増分は等しい。或る数に或る定数を乗算する
と、その数の値如何にかかわらず或る一定パーセントだ
けその数が増大する。この結果、上記親出願に説明され
た、ＦＩＲフィルタを適応型制御するための図６および
図７の回路を表す図９の場合に比べて、図８に示すよう
に小さな係数に対して誤差と統計的浮動（揺らぎ）が小
さくなる。

【００６４】図４のフィルタ９３は、即ち、係数を対数
形式で表す電気的に記憶されたパラメータを持つ対数適
応型フィルタの一例である。論理回路９７は、その係数
の大きさを実質的に一定パーセント量だけ変えるように
その係数を絶えず変更する線形制御手段の一例である。
この線形制御手段は電子的濾波手段（例えば、対数サン
ドイッチフィルタ８７）と相互接続されている。この対
数適応型フィルタは、さらに濾波済みの信号と別の信号
とを電気的に記憶された係数に対して電子的に処理し
て、電気音響装置のマイクロホンの電気的出力中のフィ
ードバック成分を実質的に相殺するように合成するため
の第１手段に対する対数形式の適応型出力を生成する。

【００６５】対数フィルタ９３は、入力と出力とを互い
に縦続接続した一種のフィルタ段と、その各フィルタ段
に付属して適応型フィルタ係数の値の対数に相当する可
変フィルタ・パラメータの電気的表示を記憶している各
レジスタとを、適切に具えている。このフィルタ段は、
それぞれ、このフィルタ・パラメータの電気的表示を濾
波されるべき対数合成器９１からの電気信号と加算し
て、一組のフィルタ和信号を生成する。一つのフィルタ
段中の対数的な累加は、そのフィルタ段のフィルタ和信
号をその前位のフィルタ段からの信号と合成することに
よって、その出力に実質的に対数形式のフィルタ信号を
生成する。

【００６６】論理回路９７の電子的制御回路は、電気的
表示を絶えず変えて各フィルタ係数の大きさをどの時点
でもその係数値の実質的に一定のパーセント量だけ変化
させる。例えば図６において、電子的制御回路は、例え
ば共に変化する極性を持つ雑音信号Ｓｅ（または対数合
成器９１からの出力Ｙ）および対数合成器９５からの極
性信号のような外部から抽出される第１と第２の制御信
号に応動する。レジスタ１８１．０〜１８１．Ｍは外部
から取出されるこの第１の制御信号の変化する極性を表
す一連の値を一時的に記憶する。各フィルタ・パラメー
タは、加算／減算回路１８５．０〜１８５．Ｍ内で一定
量ずつその大きさが増減される。この増大と減少とは、
それぞれ、一連の値の中の対応する値がその時の外部か
ら引出された第２の制御信号（例えば、対数合成器９５
の出力）の極性と比較して同じ極性を持っているか逆極
性を持っているかによって、決まる。このようにして、
各フィルタ・パラメータによってその対数が表されてい
る各係数は、どの時点においても各係数の実質的に一定
パーセントの増分をもって増大されまたは減少させられ
る。

【００６７】図７において、その電子的制御回路は、対
数合成器９５の出力の極性と対数サンドイッチ・フィル
タ８７からの少なくとも１つの信号（Ｓｅ、Ｕまたは
Ｙ）の極性の関数として加算／減算回路３０５．０〜３
０５．Ｍによって増分増大（インクレメント）および減
分減少（デクレメント）させられる連続的総和を保持す
るためのレジスタ３０１．０〜３０１．Ｍより成る第１
組を持っている。一連のラッチ２９１．０、２９１．
１、・・・２９１．Ｍはシフトレジスタとして接続され
ていて、入力信号Ｅと比較されるべき、適当な信号の極
性の経過を表すデジタル信号（Ｓｅ、ＵまたはＹ）を保
持する。一連の排他的オア・ゲート３１１．０、３１
１．１、・・・３１１．Ｍには、入力信号Ｅの極性成分
だけが結合される。これらの排他的オア・ゲートの出力
は、それぞれグループ３０５中の加算／減算回路の低レ
ベル付活(low active)加算入力に供給される。連続的総
和は、１を書込んだ方形枠３１３．０、３１３．１、・
・・３１３．Ｍに示されているように１だけ増分増大ま
たは減分減少させられる。第２組を構成するレジスタ３
０３．０〜３０３．Ｍは各パラメータを表す対数形式の
デジタル値を保持する。加算回路３０７．０〜３０７．
Ｍは、それぞれ、第１組レジスタの増分増大および減分
減少の発生頻度よりも低い頻度で、第１組レジスタ中の
連続的総和を第２組レジスタ中の対応するデジタル値に
加算する。

【００６８】図１０では、好ましい電子的フィルタ構造
４００が、対数合成器９５の出力のような８ビットの電
気的信号ＬＯＧ ＳＩＧＮＡＬを濾波するための図４の
対数サンドイッチ・フィルタ８７を構成している。図１
０の回路において、一連の８個のＭＬＭＡＣフィルタ段
４０１、４０２、・・・、４０７、４０８は電気的信号
に応動するもので、縦続関係をなす８ビット・バス入力
Ｄ１と８ビット・バス出力Ｑ１とを持っている。各フィ
ルタ段は第２のバス入力Ｄ２とバス出力Ｑ２（共に８ビ
ット）を持っている。フィルタ段４０８はその出力Ｑ１
を自己の第２入力Ｄ２に接続し、各フィルタ段はその入
力Ｄ２と出力Ｑ２を、入力Ｄ１と出力Ｑ１の縦続関係と
逆向きの縦続関係をなすように接続している。

【００６９】各フィルタ段４０１〜４０８は、図３のホ
スト・コンピュータ６９からバスＫ _IN４１１．１に並列
に連続的に供給されるフィルタ・パラメータの電気的表
示（表現）を記憶し、長大なシフトレジスタにローディ
ングする形で段から段へとバス４１１．２〜４１１．８
にローディングする。一連のフィルタ段４０１〜４０８
は他のシフトレジスタをベースとする回路を有し、この
一連のフィルタ段を最初の段（４０１）から最後の段
（４０８）へと通してそのＱ出力からの信号を濾波し次
いで最後の段から最初の段へと逆向きに通してその出力
を濾波して８ビット・バス４１３上に並列形式に濾波済
み信号出力を生成する。

【００７０】既述のように、一連のフィルタ段４０１〜
４０８は順逆２方向で処理動作をする。事実、各どのフ
ィルタ段でもそのフィルタ段中で各フィルタ・パラメー
タに関して両方向にフィルタ信号を処理する。具合よ
く、この明細書中では対数前置フィルタと後置フィルタ
を線形位相フィルタと類似（アナロガス）に作ることが
望ましいと理解されている。ＦＩＲフィルタの理論で
は、線形位相フィルタは一連のタップのうち中心にある
ものに関して対称的なフィルタ係数を有する複数のタッ
プを持っている。対数的な変換はこの対称性を損なわな
いし、対数フィルタ・パラメータも都合よく対称性を持
っている。例えば、３２個のタップを有する対数フィル
タのパラメータは、Ｋ０＝Ｋ３１、Ｋ１＝Ｋ３０、Ｋ２
＝Ｋ２９、Ｋ３＝Ｋ２８、・・・Ｋ１５＝Ｋ１６であ
る。ＭＬＭＡＣ段は対称の中心の周りに概念的に折重ね
られて、第１段４０１がパラメータＫ０を保持し、この
パラメータはＫ３１にも使用される。この第１段におけ
るそれ以上の係数マルチプレクシングによってＫ３０と
しても使用されるパラメータＫ１が供給される。第２段
４０２はパラメータＫ２とＫ３を保持し、これらはＫ２
９とＫ２８としても使用される。このようにして僅か８
個のＭＬＭＡＣが３２タップの対数フィルタとして動作
する。

【００７１】第１のＭＬＭＡＣ段の８ビットＱ２出力バ
ス４１３は、８ビット・フィルタ出力バス４１９へと共
にハード・リミッタ（Ｈ．Ｌ）回路４１７への８ビット
入力バス４１５に接続されている。ハード・リミッタ回
路４１７は段４０１のＱ２出力の前置フィルタ出力部バ
ス４１５に応動して一般に所定範囲の電気的値に制限さ
れた中間出力信号を生成する。この中間出力信号はバス
Ｈ．Ｌ．ＯＵＴ４２９から２対１マルチプレクサ４１３
に供給される。マルチプレクサ４３１は８ビットの出力
バス４３３を持っていて、各サンプルＸを並列デジタル
形式で同時にフィルタ段４０１〜４０８の全部に対して
一挙に供給する。マルチプレクサ４３１は入力バス４３
５に供給されたＬＯＧ ＳＩＧＮＡＬとＨ．Ｌ．ＯＵＴ
バス４２９上の中間出力信号とを多重化して、対数フィ
ルタ段４０１〜４０８が対数前置フィルタおよび対数後
置フィルタの双方として動作するようにする。

【００７２】図１０の対数サンドイッチ・フィルタ４０
０の制御は、１０ＭＨｚ級のクロック・パルスを発生す
る回路４４１、そのクロック・パルスを計数してバス４
４５にカウント出力を生成するデジタル・カウンタ４４
３、およびこのカウント出力を復号して、各ＭＬＭＡＣ
段の動作を調整するための６本の制御線４４９、ハード
・リミッタ回路４１７に対する２本の制御線４５１およ
びマルチプレクサ４３１に対する線４５３の制御信号に
変える。

【００７３】出力バス４１３（上の信号）を、バス４１
５とバス４１９上に分離（デマルチプレクス）する動作
はデコーダ４４７から制御線に与えられる出力信号によ
って行われる。例えば、デコーダ４４７は線４４５によ
ってラッチ４５７に接続されている。デコーダ４４７
は、後置フィルタ出力を表す多重化されたデジタル信号
がバス４１９に在るときのみラッチ４５７をクロック制
御し、バス４１９上の情報がハード・リミッタ回路４１
７に対する前置フィルタ出力であるときは上記のクロッ
ク制御をしない。このようにして、ラッチ４５７は自己
に与えられるべきでない前置フィルタ出力に対して無感
応性にされる。一方において、バス４１３と４１５上に
前置フィルタの出力が在るときには、デコーダ４４７は
２対１マルチプレクサ４３１に対する制御線４５３を付
活することによって、ハード・リミッタ出力バス４２９
の入力を選択する。その他の時間には、マルチプレクサ
４３１はＬＯＧ ＳＩＧＮＡＬをＭＬＭＡＣ段４０１〜
４０８へ結合するようにされる。

【００７４】図１０のマルチプレクサ４３１は、ＭＬＭ
ＡＣ段４０１〜４０８がハード・リミッタ回路４１７に
対する前置フィルタおよび後置フィルタの両作用を行う
ようにしてこのＭＬＭＡＣ段４０１〜４０８の処理能力
を倍加すると共に図４の対数サンドイッチ・フィルタ８
７をより一層能率的に構成できるようにする点で有利で
ある。マルチプレクサ４３１によるこの多重化作用は、
次に詳述する各ＭＬＭＡＣ段の内部における多重化作用
以外のもので、つまり対数サンドイッチ・フィルタ８７
を実際に製作する場合に別の重要な役割を果たすことに
注意されたい。

【００７５】図１１では、各ＭＬＭＡＣフィルタの典型
的回路４０２は８個のレジスタ５０１．１〜５０１．８
を有し、これらはその個々のフィルタ段に関するフィル
タ・パラメータの数のデジタル表示を記憶する。８個の
レジスタの各々は、各フィルタ・パラメータの８ビット
表示を保持する。このフィルタ・パラメータはそれらの
チャンネルＡ、Ｂ、ＣまたはＤに従ってインデックスさ
れる。各チャンネルにおける２つのパラメータは、各フ
ィルタ段と共同して８個のレジスタ５０１．１〜５０
１．８の全部について記憶される。そのために、チャン
ネルは、各フィルタ段における各チャンネルの１対のパ
ラメータと共に多重化される利点がある。

【００７６】８対１のマルチプレクサ５０３はレジスタ
５０１．１〜５０１．８から６４本の線を受入れ、デコ
ーダ４４７からの３本の制御線によって作動させられ
る。マルチプレクサ５０３とデコーダ４４７は、そのパ
ラメータのデジタル表示に関して各個々のフィルタ段の
動作を多重化して、図１０のフィルタ４０１〜４０８
が、各フィルタ段に付属する相異なるチャンネルのフィ
ルタ・パラメータの数、例えばチャンネル自体の数と同
数の複数の帯域通過フィルタとして働くようにする。デ
コーダ４４７は各フィルタ段の動作を調整して、各フィ
ルタ段中のマルチプレクサ５０３が、３本の選択線５０
５上の並列デジタル形式に表されたインデックスの値に
従ってフィルタ段の全てを一度にチャンネル・インする
ことによって、対応するフィルタ・パラメータを選択す
るようにする。このようにして、動作が多重化され、こ
のフィルタは全体として複数個の帯域通過フィルタとし
て動作し、その各帯域通過フィルタはインデックスの同
じ値に従って選ばれたフィルタ段中の一組のフィルタ・
パラメータによって定められるフィルタ特性を有するも
のとなる。

【００７７】図１０において、複数のフィルタ段は電気
的に言えば（ＶＬＳＩダイ上の実際の配置に関してでは
なく）前任−後任の関係にある。例えば、ＭＬＭＡＣ段
４０１はＭＬＭＡＣ段４０２に対して前任者即ち前位の
セルであり、ＭＬＭＡＣ段４０３はＭＬＭＡＣ段４０２
に対して後任者または次のセルである。

【００７８】図１１において、信号は、第１と第２の１
６セル・シフトレジスタ５１１と５１３によって、一連
の段４０１〜４０８を通して濾波される。各シフトレジ
スタ５１１〜５１３は各セルに８ビットの並列デジタル
情報を保持して全バイトに対する１６段ＦＩＦＯ（先入
れ先出し）構造のユニットとして働く。換言すれば、各
シフトレジスタは、全体として８ビットの１６セル倍即
ち１２８を保持する。シフトレジスタ５１１中の１６個
のセルは、４つのフィルタ・チャンネルＡ、Ｂ、Ｃおよ
びＤの全部において前置フィルタおよび後置フィルタの
双方の役割を果たすために一連の段４０１〜４０８内の
後位のフィルタ段に対してフィルタ信号を転送するよう
に、縦続接続されている。第２のシフトレジスタ５１３
も縦続接続された１６個のセルを持っていて、４つのフ
ィルタ・チャンネルＡ、Ｂ、ＣおよびＤの全部において
前置フィルタおよび後置フィルタの双方の目的を果たす
ために、さらにフィルタ信号を一連の段中の前位のフィ
ルタ段へ転送する。従って１６個のセルは、２（フィル
タ）×４（チャンネル）×２（タップ）＝１６バイトを
収容する。

【００７９】図１１の回路における処理は加算器５２１
と対数ＰＬＡ合成器５２３によって行われる。加算器５
２１は、８対１マルチプレクサ５０３から８ビット・バ
スで信号供給を受け、マルチプレクサ５０３にはバス４
３３の８ビット・サンプルＸが加えられる。加算器５２
１からの８ビット出力和は対数ＰＬＡ合成器５２３に供
給され、合成器５２３は８ビットの結果をシフトレジス
タ５１１と５１３の双方に対するデータ・バス５２５に
供給する。デコーダ４４７は、シフトレジスタ５１１が
合成器５２３からその合成結果を受入れると、線５２７
上の制御信号によってシフトレジスタ５１１中の全セル
をクロック制御する。デコーダ４４７は、また、シフト
レジスタ５１３が合成器５２３からその合成結果を受入
れると、線５２９上の制御信号によってシフトレジスタ
５１３内の全セルをクロック制御する。このクロック制
御によって１６個のセル中の内容を１セルずつ前進さ
せ、シフトレジスタ５１１の８ビット出力Ｑ１またはシ
フトレジスタ５１３の８ビット出力Ｑ２の最後のサンプ
ルを後位または前位のフィルタ段に送り込む。この全フ
ィルタ構体は、その繰返し同期化されたデータが全フィ
ルタ段を移動することによって、シストリック(systoli
c)アレイ装置を構成する。

【００８０】２対１マルチプレクサ５３１は、図１０に
示されたようにそれぞれ前位のフィルタ段と後位のフィ
ルタ段に接続された第１と第２の８ビット入力バスＤ１
とＤ２を持っている。即ち、入力バスＤ１は５１１に類
似の前位のフィルタ段内の第１のシフトレジスタと、５
１３と類似の後位のフィルタ段の第２のシフトレジスタ
とに接続されている。マルチプレクサ５３１は、線５３
３を介してのデコーダ４４７の制御を受けてバスＤ１ま
たはＤ２を解釈して、８ビット・バス５３５を介して対
数ＰＬＡ合成器５２３に供給する。

【００８１】こうして、加算器５２１と対数ＰＬＡ合成
器５２３とはフィルタ・パラメータの各電気的表示を濾
波されるべき電気的信号Ｘに加算して、合成器５２３に
対するフィルタ和信号を生成するための電子的処理器と
して働く。合成器５２３は、このフィルタ和信号を、前
位のフィルタ段中の第１のシフトレジスタから、または
後位のフィルタ段中の第２のシフトレジスタからそれぞ
れ取出しマルチプレクサ５３１から得られた信号と非線
形合成することによって、第１または第２のシフトレジ
スタ（それぞれ５１１または５１３）に対する実質的に
対数形式のフィルタ信号を生成する。

【００８２】シフトレジスタ５１１および５１３の各矩
形枠中に記入した、チャンネル名（Ａ、Ｂ、Ｃ、Ｄ）を
付記した文字Ｐｒ（前置フィルタ）およびＰｏ（後置フ
ィルタ）と係数を表す数字は、デコーダ４４７が８対１
マルチプレクサ５０３パラメータを呼出し、および図１
０の２対１マルチプレクサ４３１を作動させるためにセ
ットされる順序（Ｑ出力から各セルを逆進して働く）を
特定している。前置フィルタ・モードでは、図１０のマ
ルチプレクサ４３１は入力線４３５ＬＯＧ ＳＩＧＮＡ
Ｌを選択するようにされ、デコーダ４４７は所定のパラ
メータ数のため線５０５上で順序正しくチャンネルを選
択する。各チャンネル選択動作に関して、デコーダ４４
７は線５２７を働かせて、マルチプレクサ５３１が入力
Ｄ１（タップｉ）上にある前のセルからの出力を選択し
次に入力Ｄ２（タップ３１−ｉ）上の次のセルからの出
力を選択するようにする。この同じチャンネル選択動作
で、同時にデコーダ４４７は線５２９を働かせて、タッ
プｉを介してシフトレジスタ５１１をクロック制御し、
次いで線５２７を付活してタップ３１−ｉを介してシフ
トレジスタ５１３をクロック制御する。

【００８３】後置フィルタ・モードでは、図１０のマル
チプレクサ４３１は入力線４２９Ｈ．Ｌ．ＯＵＴを選択
するようにされ、デコーダ４４７は与えられたパラメー
タ数のために線５０５上でチャンネルを順番に選択し、
マルチプレクサ５３１とシフトレジスタ５１１、５１３
は既述のように各チャンネル選択動作中動作している。
次にデコーダ４４７は第２の係数に進み、前置フィルタ
・チャンネル選択と続いて後置フィルタ・チャンネル選
択とを全て再び行う。これで、無限に繰返される１つの
完全サイクルが完結する。シフトレジスタ・セルに付け
た参照文字は前置フィルタ−チャンネル−Ａ−係数２が
出力Ｑ１に最も近いセル中にあるときの、データの順序
と位置とを示すものである。このサイクルの残部期間に
はデータが、周期的なバッファ記憶の形式でセル中を順
番にシフトされる。

【００８４】図１２は図１０のハード・リミッタ４１７
のより詳細な構成を示している。ハード・リミッタ４１
７は上記一連のフィルタ段中の１つのフィルタ段の出力
からの信号に応動する制限（リミティング）手段として
作用し、だいたい所定の電気的値の範囲に制限された濾
波済みの信号出力を生成する。マルチプレクサ４３１
は、図１０の複数のフィルタ段のうち最初のものに接続
されていて、ハード・リミッタ４１７の濾波済み信号出
力を濾波されるべき電気的信号と多重化（マルチプレッ
クス）して、電気的信号が一連のフィルタ段を通してま
た再び逆行して前置濾波され、次いでハード・リミッタ
４１７で制限され、次に一連のフィルタ段を通ってさら
に逆行して後置濾波されるようにする。

【００８５】図１２のハード・リミッタ４１７は、各フ
ィルタ・チャンネルＡ、Ｂ、ＣおよびＤに対するブース
ト値の電気的表示を保持するための４個の記憶レジスタ
５５１を持っている。適切なブースト値は４対１マルチ
プレクサ５５５によってレジスタ５５１から選択され
る。マルチプレクサ５５５は、線５０５のうちの２本の
チャンネル選択線に接続されていることを可とする２本
の選択線４５１を介してデコーダ４４７により制御され
ているものである。或いは他の適当なやり方で制御され
ても良い。マルチプレクサ５５５の出力にはデジタル加
算回路５５３が接続されていて、バス４１５の８ビット
・デジタル信号に選ばれたチャンネルのブースト値のデ
ジタル表示を電気的に加算する、即ち、それを増加させ
る。デジタル加算回路５５３は、ブースト値の大きさと
バス４１５上のデジタル信号の大きさとに依存する可変
レベルを持った第１出力信号を線５５７に生成する。加
算回路５５３は、それが可能な例えば１１１１１１１１
というような最大値を有し、従って出力はこの最大出力
レベルを超えることはない。デジタル減算器５５９は、
マルチプレクサ５５５からの８ビット線に接続された減
算（−）入力と、加算回路５５３の出力に接続されたプ
ラス（＋）入力とを持っている。減算器５５９は、加算
回路５５３からの第１出力信号からそのチャンネルのブ
ースト値のデジタル表示を差引いてリミッタ出力を生成
する。このリミッタ出力は、バス４１５上の電気的信号
がブースト値に逆比例する或る所定値を超えない限り、
この電気的信号と同じ大きさを呈する。具体的には、加
算回路５５３がとり得る最大レベルをＭＡＸとすれば、
制限されるべき信号の大きさに与えられるハード・リミ
ット値ＨＬはＭＡＸからブースト値を差引いた値、即ち
ＨＬ＝ＭＡＸ−ＢＯＯＳＴとなる。信号の大きさがＨＬ
を超えればリミッタ出力はＨＬとなる。信号の大きさが
ＨＬを超えなければ、リミッタの出力は変化していない
信号の大きさと同じである。全体の動作において、図１
２と図１０の回路は、個々のフィルタ段に対する複数の
フィルタ・パラメータの各々について濾波するためにお
よび同時に増大手段（例えば加算回路５５３）と上記減
少手段（例えば減算回路５５９）のために記憶手段から
のブースト値の電気的表示を多重化するために、個々の
各フィルタ段の動作を多重化して制限目的のブースト値
がそれぞれ特定のフィルタ・パラメータに対応するよう
に、することが適当である。

【００８６】図１３に戻って、電荷再配分技法をベース
とするＡＤＣ−ＤＡＣ対数変換回路は低電力用に最適の
ものと思われる。この回路は、複雑なものでなく、非常
に電力消費が少なくかつＶＬＳＩ構造とすることができ
る。このＡＤＣとＤＡＣは対数の底ｄ＝０．９４１を持
つように作られている。これは、そのフィルタ係数に関
して３％の精度でダイナミック・レンジが６７．１ｄ
Ｂ、ＲＭＳ信号対雑音比（ＳＮＲ）が３５．１ｄＢであ
る形に対応している。ワード長８ビットで、また別の対
数の底ｄ＝０．９０８についても検討した。これは、そ
のフィルタ係数に関して、４．９％の精度でダイナミッ
ク・レンジが１０６ｄＢ、ＲＭＳ信号対雑音比３１．１
ｄＢであることに対応する。これらの動作パラメータは
入力量子化のみに基づくもので信号処理による劣化は含
んでいない。上記の対数の底は、ダイナミック・レンジ
とＳＮＲの間の妥協を念頭において当業者が選択するも
のである。ベース値ｄ＝０．９４１の実施形態が補聴器
用としては好ましく、またＤＳＰとＡＤＣ／ＤＡＣ回路
の両者にもこれと同じ底ｄを使用すべきである。

【００８７】対数的なＤ／Ａ変換は、独特の重み付けを
した２個のキャパシタＣ₁ とＣ₂ （図１３）を使用する
電荷配分技法をベースにしている。

【００８８】Ｄ／Ａサイクルの動作に先立って、スイッ
チＳ１を閉じることによりＣ₁ は基準電圧（Ｖref ）に
事前充電され、スイッチＳ２を閉じることによって完全
に放電する。入力クロックの位相１の期間中、スイッチ
Ｓ１とＳ２は開で、スイッチＳ３は閉じられキャパシタ
Ｃ１の電荷はキャパシタＣ２に再配分される。この再配
分動作の後、両キャパシタ上の電圧は次の通りになる。

【００８９】

【数７】Ｖ₁ ＝Ｖ_REF ×Ｃ₁ ／（Ｃ₁ ＋Ｃ₂ ） ｄ＝Ｃ₁ ／（Ｃ₁ ＋Ｃ₂ ）

【００９０】クロックの位相２の期間中は、スイッチＳ
３は開かれ、スイッチＳ２が閉じられて、Ｃ２が完全に
放電する。そしてキャパシタＣ１上の残留電圧はＶ１
（上記）である。次の位相１で、スイッチＳ３は再び閉
じられて電荷を再配分する。その結果、両キャパシタの
両端間の電圧は次のようになる。

【００９１】

【数８】

【００９２】このプロセスは、上記の態様でｎクロック
・サイクル期間継続し、その後キャパシタＣ１上の最終
電圧は次式の通りになる。

【００９３】

【数９】

【００９４】この比ｄはこのシステムの対数の底に相当
するものである。ベースｄ＝０．９４１の場合、キャパ
シタ値はそれぞれＣ１＝３２ｐＦとＣ２＝２ｐＦに選定
される。

【００９５】使用するクロックのサイクル数は８ビット
のカウンタでモニタされる。変換されるべき７ビット・
デジタル・ワード（語）はそのカウンタの下位７ビット
と比較される。両者が等しくなったとき、両スイッチに
対するクロック制御は止められ、キャパシタＣ１上の残
留電圧は入力デジタル・ワード（語）のアナログ等価値
と一致する。

【００９６】アナログ−デジタル変換を行うには、その
アナログ信号をサンプリングして、得られたサンプルを
ＤＡＣのアナログ出力と比較する。それが等しければ、
Ｄ／Ａ変換器中のスイッチに対するクロックの供給を止
めて、同時にカウンタのカウント値をラッチする。この
７ビット・ワード（語）は入力アナログ・サンプルの等
価デジタル値である。デジタル比較器が可動状態になる
（ファイア）と、または入力デジタル・ワード（語）が
零に等しければ、或いはアナログ比較器が可動状態にな
る（ファイア）と、上記スイッチに対するクロック制御
は止められる。

【００９７】図１３のこの基本的な対数変換器は、ちょ
うどキャパシタＣ１の放電用にＣ２が使用されるよう
に、別のキャパシタＣ３（２ｐＦ）を付加するとその動
作速度の面でより効率を良くすることができる。図１４
を参照されたい。２個のキャパシタＣ２とＣ３はキャパ
シタＣ１を放電するために交互に使用される、即ち、キ
ャパシタＣ１の電荷をキャパシタＣ２が共有していると
きはキャパシタＣ３は放電され、またこれと逆の関係も
生ずる。これによって元の変換速度は２倍になる。

【００９８】図１４には、対数ＡＤＣ−ＤＡＣ６０１の
好ましい形がブロック形式で示されている。この構成
で、所要の制御およびタイミング信号を発生するために
８ビット・カウンタ６１１がデコーダ６１３と共に使用
されている。カウンタ６１１は非同期性のもので、発振
器６１５から供給される４ＭＨｚのクロック周波数で動
作する。カウンタ６１１の最下位ビット（Ｑ₀ ）は２相
クロック発生器に対して２ＭＨｚの入力を供給する。そ
してこの２相はこの対数信号変換回路６０１の多数のス
イッチを制御するために使用する。カウンタ６１１の８
個のビット全部（Ｑ₀ 〜Ｑ₇ ）はデジタル比較器６２１
と出力ラッチ６２３とに結合される。

【００９９】各変換サイクルには、例えば４ＭＨｚのタ
イムベースで４０マイクロ秒を必要とする。この回路に
給電すると、カウンタ６１１はリセットされ、キャパシ
タＣ１は充電され、Ｄ／Ａサイクルが始まる。アナログ
−デジタル変換の場合には、「サンプルＨ」の高信号が
発生して、マイクロホン１３からの対エイリアス保護さ
れたアナログ入力信号をサンプリングするために使用さ
れる。アナログ比較器６５１は、キャパシタＣ１の電圧
を、演算増幅器およびスイッチング回路６５３を介して
アナログ入力電圧と比較する。アナログ比較器６５１が
可動状態になると、その時点におけるカウンタ６１１の
カウント値がラッチ６２３中にラッチされる。このアナ
ログ比較器の出力は非同期的なものであるから、ラッチ
・ブロック６２３中のＤフリップフロップによってラッ
チされる。このＤフリップ・フロップの出力はラッチ６
２３を可動化または非可動化する。

【０１００】Ｄ／Ａサイクル期間中は、アナログ形式に
変換するためにＤＳＰチップから得られるデジタル・ワ
ード（語）を入力ラッチ６３１が保持する。カウンタ６
１１とラッチ６３１の両出力はデジタル比較器６２１中
で比較され、その出力は、カウント値が入力ワード
（語）と同一のとき高になる。比較器のこの出力信号で
スイッチに対するクロック制御は止まり、キャパシタＣ
１はアナログ電圧を保持する。このアナログ電圧はラッ
チ６３１中のデジタル値が変換されるべき電圧である。
そして、サンプル・ホールド（Ｓ／Ｈ）回路６４１が可
動化されてキャパシタＣ１のアナログ電圧のサンプリン
グを行い、それを対数ＤＡＣのアナログ出力として保持
する。

【０１０１】次に、幾つかの設計とレイアウトに関する
考慮を説明する。ＭＯＳ技法では正確なキャパシタ比を
作ることが可能である。ＭＯＳキャパシタの電極は次の
ようにして形成できる。

【０１０２】（１）拡散部上に金属または多結晶シリコ
ンを有する構造

【０１０３】この構造では、基板中の高濃度にドープさ
れた領域の上にＳｉＯ₂ の薄膜を成長させる。このドー
プされた領域はキャパシタの下側極板を形成しており、
一方上側の極板は上記ＳｉＯ₂ を金属または多結晶シリ
コンで被覆することによって形成される。この酸化物
（ＳｉＯ₂ ）の厚さのばらつきは通常±１５％以内で、
それによるキャパシタンス（容量）値の誤差は０．１％
である。

【０１０４】（２）多結晶シリコン上に多結晶シリコン
を重ねた構造

【０１０５】シリコン−ゲート２重多結晶シリコン法で
は、低抵抗の多結晶シリコンよりなる第２層を、相互接
続体として、或いはメモリ用の浮動ゲートを形成するた
めに使用する。これらの２重多結晶層はキャパシタの極
板として利用できる。この形式のキャパシタにおける主
な欠点は、多結晶シリコン表面の粒状度に起因する酸化
層厚さの不規則なばらつきであって、それによりキャパ
シタンス値に０．１２％の誤差が生ずることである。こ
の形式の構造におけるキャパシタンス対面積の比は拡散
部上に金属または多結晶シリコンを有する構造の場合に
比べて小さい。

【０１０６】（３）多結晶シリコン上に金属を有する構
造

【０１０７】キャパシタの２個の極板は金属と多結晶シ
リコンである。この形式のキャパシタの特性は多結晶シ
リコンを重ねた構造のそれと同様である。

【０１０８】上述したどの構造のものにおいても、キャ
パシタの下側極板と基板に対する、従って基板バイアス
に対する大きな寄生キャパシタンスがある。拡散部の上
に金属または多結晶シリコンを有する構造の場合には、
下側極板が基板中に埋込まれており、酸化物の厚さと装
置の構造に依存するけれども、この浮遊キャパシタンス
は逆バイアスされたｐ−ｎ接合のもので全キャパシタン
ス（Ｃ）の１５〜３０％になり得る。２重多結晶構造お
よび多結晶シリコン上に金属を有する構造では、その下
側極板に付帯する浮遊キャパシタンス値は通常全キャパ
シタンス（Ｃ）の５〜２０％である。

【０１０９】対数Ｄ／Ａ変換器の正確さは、比（Ｃ１／
（Ｃ１＋Ｃ２））の正確さによって決まる。このキャパ
シタンス比はそれらキャパシタンス自体の不正確さに影
響される。この比の誤差は、面積（不規則な端縁の変
動）、キャパシタの酸化物の厚さおよび酸化物のアンダ
カットの変化によって生ずるものである。このアンダカ
ットは、製造過程におけるキャパシタ極板のその周辺に
沿うラテラル・エッチングによるものである。このアン
ダカットは、装置の周辺長に比例するキャパシタンスＣ
を減少させる。このアンダカットを排除する一般的な方
法は同一寸法に形成された複数個の小さなユニット・キ
ャパシタを並列に接続して大きなキャパシタを構成する
ことである。この技法を使えば面積／周辺長の比がどの
ような２個のキャパシタでもほぼ同一になる。しかし、
それらユニット・キャパシタは有用なスペースの僅か６
０％しか利用しないので、大きな面積を専有する。キャ
パシタの代表的なレイアウトは交差形である。キャパシ
タＣ１、Ｃ２およびＣ３は同様なレイアウトに作られ
る。

【０１１０】デジタル−アナログ変換については、アナ
ログ形式に変換されるべきデジタル値を一時的に保持す
る回路６３１を有する、電子的信号変換装置が図１４に
示されている。第１と第２のキャパシタＣ１とＣ２が設
けられている。第１と第２のキャパシタの少なくとも一
方の選択的な充電、第１と第２のキャパシタの少なくと
も一方の選択的な放電、および第１と第２のキャパシタ
間で電荷の再配分が行われるように両キャパシタを選択
的に接地することを含む選択的動作を行うように概して
動作するスイッチがある。図１４において、ＰＯＳ Ｓ
ＧＮとＰＲＥＡ２Ｄは、第１キャパシタＣ１を電圧源か
ら第１の電圧に充電するように概して動作する第１のス
イッチとして働く。スイッチＰＨＳ２は、第２のキャパ
シタＣ２を第１のキャパシタＣ１が充電されて生ずる電
圧とは異なる或る電圧レベルに放電させる。第３のスイ
ッチＡ２Ｄは、上記のように充電された第１のキャパシ
タＣ１を第２のキャパシタに接続して、電荷の再配分が
起こって第１キャパシタＣ１両端間の電圧が上記第１の
電圧の所定分数値（その割合）に低下するようにする。

【０１１１】デコーダ６１３は、カウンタ６１１に応動
して第２と第３のスイッチＰＨＳ２およびＡ２Ｄを交互
に反復動作させて、第１キャパシタＣ１の両端間の電圧
が所定の分数値（小さな値）ずつ（その割合で）何回か
にわたって繰返し低下させて（その回数はラッチ６３１
中に保持されているデジタル値によって表される）、上
記回数だけ低下させられた後のキャパシタＣ１の残留電
圧が、デジタル値を変換すべき大きさであるアナログ電
圧になるようにする。デジタル値がそれに変換されるべ
きアナログ電圧は、実質的にべき数Ｎに対する第１の定
数に比例する。ここで、Ｎは、第１と第２のキャパシタ
が接続される回数、またはその変換時にスイッチによっ
て行われる再配分動作の回数に、実質的に比例する数で
ある。この数Ｎは、アナログ形式に変換されるべきデジ
タル値の直接関数でありかつそれに比例するもので、そ
の結果、動作が行われた後のキャパシタＣ１とＣ２の少
なくとも一方の両端間の電圧はデジタル値が変換される
べきアナログ値になる。上記の値ｄは０．８５と０．９
９の間の値に決めることが望ましい。たいていの場合、
キャパシタンスＣ１の値はキャパシタンスＣ２の値の少
なくとも１０倍であることが好ましい。

【０１１２】アナログ−デジタル変換の場合には、デコ
ーダ６１３がスイッチを作動させてそれが選択的な動作
のシーケンスを行うように、この選択的な動作を通じ
て、アナログ信号のサンプルに関係する（に対応する、
を含む）所定の電気的状態が生ずるまで電荷の再配分が
或る回数繰返される。回路は、この電荷の再配分の発生
回数の関数として或るデジタル値を発生し、それで上記
の動作が行われて生成されて生成されたこのデジタル値
は、アナログ信号のサンプルを変換すべきそのデジタル
値となる。例えば、カウンタ６１１は電荷の再配分の選
択動作が発生する回数に比例した数のカウントを連続的
に増分増加させる。電子的比較回路６５３と６５１は、
第１キャパシタＣ１の両端間電圧が或る特定レベルに到
達したことに応動して制御信号を線６６１からデータ・
ラッチ６２３に供給して、カウンタ６１１からのカウン
トがそのレベルに達したときそれをラッチする。

【０１１３】図１５のプロセス図は対数Ａ／Ｄ信号変換
の動作を例示するものである。動作は「スタート７０
１」で開始してステップ７０３へ進みカウンタ値Ｎを零
にリセットする。ステップ７０５でアナログ信号がサン
プルされる。ステップ７０７ではＣ２をＣ１から切離し
て第２キャパシタＣ２を第１キャパシタＣ１が充電され
るべき電圧とは異なる或る電圧レベルに放電させる。次
のステップ７０９で第１キャパシタを電圧源から第１の
電圧まで充電する。

【０１１４】テスト・ステップ７１１では第１キャパシ
タＣ１の両端間電圧がステップ７０５でサンプリングし
た信号のレベルよりも小さいかどうかを判定する。小さ
くない場合には、ステップ７１３へ進み、充電されてい
る第１キャパシタを第２のキャパシタへ接続して、電荷
の再配分が起こってこの第１キャパシタの電圧が前の電
圧の所定分数値（その割合）に低下するようにする。次
にステップ７１５でカウンタ・インデックスＮを増分増
加させる。ステップ７１７では、Ｃ２をＣ１から切離し
てこの第２キャパシタＣ２を第１キャパシタが充電され
るべき電圧とは異なる或る電圧レベルまで再放電させ
る。そして動作はテスト・ステップ７１１へ戻り、テス
ト結果が満足されるまで、この放電と接続のステップを
交互に（７１３−７１７）を繰返し行って、第１キャパ
シタの電圧を、デジタル値Ｎによって表される数と同じ
回数だけ所定の小さな値ずつ繰返し低下させる。テスト
・ステップ７１１が満足されると、上記回数にわたって
低減された後の第１キャパシタ両端間の残存電圧はデジ
タル値が対応すべきアナログ電圧になる。動作は、ステ
ップ７１１から７１９へ分岐してそこでインデックスＮ
を対数デジタル表示としてラッチすると共に出力として
供給する。Ｄ／Ａ変換はこれと逆の動作になる。もしこ
のプロセスを継続すべきときは、動作はテスト・ステッ
プ７２１を介してステップ７０３にループ・バックす
る。また継続しない場合は動作はテスト・ステップ７２
１から終了７２３へ分かれる。

【０１１５】この発明は、デジタルまたはアナログ技術
を使用しかつ用途に応じたソフトウェア・ハードウェア
またはファームウェアを組合わせた数多くの実施形態を
包含するものである。一般的に大気中で、水中で、宇宙
でまたはその他の環境で使用される、補聴器、拡声装置
その他の電子的システムを対象とした応用、組合わせお
よびプロセスもこの発明の範囲に含まれる。

【０１１６】上述したところにより、この発明の幾つか
の目的が達成されまた有利な結果が得られることは自明
であろう。

【０１１７】前述の幾つかの構造には、この発明の範囲
を逸脱せずに種々の変形を加えることができるから、こ
の明細書中の説明や添付図面に示された内容は単なる例
示であってこの発明を制限するものと解釈すべきではな
い。

【０１１８】なお、この発明は、在郷軍人局（Ｖ．Ａ）
契約ＶＡＫＶ６７４９８５７号と連邦航空宇宙局（ＮＡ
ＳＡ）認可ＮＡＧ１０−００４０による米国政府の支援
でなされたもので、米国政府はこの発明について或種の
権利を保有している。またこの明細書および図面の開示
事項に関する著作権は中央難聴者研究所が有するもので
ある。よって、この発明の特許出願および登録に関連す
る場合を除きその複製は著作権で保護されている。

【図面の簡単な説明】

【図１】図１は、本発明の実施形態による電子的フィル
タを含む発明の補聴器を着けた使用者の、この補聴器を
一部断面で示した、簡略的見取図である。

【図２】図２は、図１に示した補聴器の側面見取図であ
る。

【図３】図３は、本発明の実施形態による２チップ式デ
ジタル補聴器の一部ブロックで示す簡略構成図である。

【図４】図４は、図３の補聴器用の本発明の実施形態に
よる回路を示す電気的ブロック図である。

【図５】図５は、普通のＦＩＲフィルタ構造を示すブロ
ック図である。

【図６】図６は、図４の本発明の実施形態による適応型
フィルタを制御するための論理回路の一部ブロックで示
す簡略構成図である。

【図７】図７は、フィードバック経路をシミュレートす
る本発明の実施形態による適応型フィルタを制御するた
めのまた別の論理回路の一部ブロックで示す簡略構成図
である。

【図８】図８は、本発明の実施形態の回路における一定
パーセント・ユニット中の適応性を示す係数Ｃ値対係数
の関係を示す線図である。

【図９】図９は、線形適応法における一定増分の適応性
を示す係数Ｃ値対係数の関係を示す線図である。

【図１０】図１０は、本発明の実施形態の対数フィルタ
−リミッタ−フィルタの構成を示すブロック図である。

【図１１】図１１は、図１０中の幾つかのブロックに使
用されている、多重化した対数乗算累加セル（ＭＬＭＡ
Ｃ）のブロック図である。

【図１２】図１２は、図１０中に使用されている本発明
の実施形態のハード・リミッタ回路のブロック図であ
る。

【図１３】図１３は、本発明の方法で作動するスイッチ
式キャパシタ構成の簡略図である。

【図１４】図１４は、本発明による対数アナログ−デジ
タル、デジタル−アナログ信号変換装置の一部ブロック
で示す簡略構成図である。

【図１５】図１５は、本発明による対数ＡＤＣ／ＤＡＣ
変換装置を作動させるための本発明の方法を例示するプ
ロセス流れ図である。

【符号の説明】

１１ 補聴器 １３ マイクロホン １７ 受話器すなわち変換器 Ｃ１ 第１のキャパシタ Ｃ２ 第２のキャパシタ Ｓ１、Ｓ２、Ｓ３ スイッチ手段 ５５ フィルタ

フロントページの続き (72)発明者 ジヨージ エル エンゲル アメリカ合衆国 ミズーリ州 63126 セント・ルイス ガーバー・ロード 9325 (72)発明者 トマス ジエイ サリバン アメリカ合衆国 ミズーリ州 63122 セント・ルイス エドリン・ドライブ 840 (56)参考文献 特開 昭52−106261（ＪＰ，Ａ) 特開 昭54−144858（ＪＰ，Ａ) 特開 昭55−99827（ＪＰ，Ａ) 特開 昭55−143829（ＪＰ，Ａ) 特開 昭57−193121（ＪＰ，Ａ) 特開 昭58−157223（ＪＰ，Ａ) 特開 昭59−135925（ＪＰ，Ａ) 特開 昭60−146529（ＪＰ，Ａ) 特開 昭63−1120（ＪＰ，Ａ) 特開 昭57−135600（ＪＰ，Ａ) 特開 昭61−21622（ＪＰ，Ａ) 特開 昭57−62626（ＪＰ，Ａ) 特開 昭54−130868（ＪＰ，Ａ) 特開 昭54−99554（ＪＰ，Ａ) 特開 昭54−93349（ＪＰ，Ａ) 特表 昭62−500485（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04R 25/00 H03H 19/00 H03M 1/66

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 音声に対応するデジタル値をアナログ電
   圧に変換する電子的変換装置を含む補聴器であって、 上記電子的変換装置は対数領域で動作するフィルタ手段
   に結合され、 上記電子的変換装置は、 アナログ形式に変換されるべきデジタル値を一時的に保
   持する保持手段と、 第１および第２のキャパシタと、 上記第１および第２のキャパシタのうちの少くとも一方
   を選択的に充電する作用と、この第１および第２のキャ
   パシタのうちの少くとも一方を選択的に放電させる作用
   と、この第１と第２のキャパシタを選択的に接続してこ
   の両キャパシタ間で電荷の再配分が生じるようにする作
   用とを含む選択的動作を実行するように概して動作し得
   るスイッチ手段と、 上記保持手段に応動して、上記選択的動作のシーケンス
   を実行するよう上記スイッチ手段を動作させて、この動
   作の期間に、アナログ形式に変換されるべき上記デジタ
   ル値の対数法的関数である数の回数だけ上記電荷の再配
   分が繰返し生じ、それにより上記動作が実行された後の
   上記両キャパシタの少くとも一方の両端間の電圧がアナ
   ログ形式に変換されるべき上記デジタル値を表すアナロ
   グ電圧となるようにする手段と、を具えるものであり、 それによってデジタル形式からアナログ形式への電子的
   信号の変換が行なわれるものである、 補聴器 。
2. 【請求項２】 音声に対応するアナログ信号をデジタル
   値に変換する電子的変換装置を含む補聴器であって、 上記電子的変換装置は対数領域で動作するフィルタ手段
   に結合され、 上記電子的変換装置は、 デジタル値に変換されるべきアナログ信号のサンプルを
   一時的に保持する手段と、 第１および第２のキャパシタと、 上記第１と第２のキャパシタのうちの少くとも一方を選
   択的に充電する作用と、この第１と第２のキャパシタの
   うちの少くとも一方を選択的に放電する作用と、この第
   １および第２のキャパシタを選択的に相互接続してこの
   両キャパシタ間で電荷の再配分が生じるようにする作用
   とを含む選択的動作を実行するように概して動作し得る
   スイッチ手段と、 上記選択的動作のシーケンスを実行するよう上記スイッ
   チ手段を動作させて、この動作の期間に、上記アナログ
   信号のサンプルに関係する所定の電気的状態が発生する
   まで何回も上記電荷の再配分動作が繰返し生じるように
   する手段と、 上記電荷の再配分が生じる回数の関数としてデジタル値
   を生成する対数法的手段と、を具えるものであり、 上記動作が実行されたときに生成される上記デジタル値
   は、上記アナログ信号のサンプルを変換して得られるデ
   ジタル値を表すように生成されるものである、補聴器。
3. 【請求項３】 音声に対応するデジタル値を供給する電
   源と共に使用されるデジタル−アナログ変換器を含む補
   聴器であって、 上記デジタル−アナログ変換器はデジタル値をアナログ
   電圧に変換し、 上記デジタル−アナログ変換器は対数領域で動作するフ
   ィルタ手段に結合され、 上記デジタル−アナログ変換器は、 アナログ形式に変換されるべきデジタル値を保持するカ
   ウンタ手段と、 第１および第２のキャパシタと、 上記第１のキャパシタを上記電源から第１の電圧に充電
   するように概して動作し得る第１のスイッチ手段と、 上記第２のキャパシタを、上記第１のキャパシタが充電
   される電圧とは異なる或る電圧レベルまで放電させるよ
   うに概して動作し得る第２のスイッチ手段と、 上記のように充電された上記第１のキャパシタを上記第
   ２のキャパシタに接続して、電荷の再配分が生じて上記
   第１のキャパシタの両端間の電圧を上記第１の電圧の所
   定の分数の割合に低下させるように概して動作し得る第
   ３のスイッチ手段と、 上記カウンタ手段に応動して、上記第２と第３のスイッ
   チ手段を交互に繰返し動作させて、上記第１のキャパシ
   タの両端間の電圧が上記所定の分数の割合ずつ上記カウ
   ンタ手段に保持された上記デジタル値で表される数の回
   数だけ繰返し低下するようにし、それにより上記回数低
   下した後の上記第１のキャパシタの両端間の残存電圧
   が、上記変換されるべきデジタル値の対数法的表現であ
   る或るアナログ電圧となるようにする手段と、 を具えるものである、 補聴器 。
4. 【請求項４】 使用者の外部の音声から電気的出力を発
   生させるマイクロホン手段と、 上記使用者の耳孔内に音声を放射する電気駆動式の受話
   器手段と、 それぞれ電荷をもった複数のキャパシタと、音声に対応
   する値のデジタル−アナログ変換の関係を表す可変数の
   回数だけその電荷を繰返し再配分する手段とを含む対数
   法的アナログ−デジタルおよびデジタル−アナログ信号
   変換手段と、を具え、 上記信号変換手段は対数領域で動作するフィルタ手段に
   結合されるものである、 補聴器 。
5. 【請求項５】 上記フィルタ手段は、一回につき実質的
   に一定パーセント量だけ変化するように制御される係数
   を有するものである、請求項１乃至４のいずれかに記載
   の補聴器。
6. 【請求項６】 音声に対応するデジタル値をアナログ形
   式に変換するデジタル−アナログ変換器を含む補聴器の
   作動方法であって、 上記方法は第１と第２のキャパシタおよびスイッチを用
   い、 上記変換器は対数領域で動作するフィルタ手段に結合さ
   れるものであり、 上記 第１のキャパシタを電圧源から第１の電圧に充電す
   るステップと、上記 第２のキャパシタを、上記第１のキャパシタが充電
   される電圧とは異なる或る電圧レベルまで放電させる放
   電ステップと、 上記のように充電された上記第１のキャパシタを上記第
   ２のキャパシタに接続して、電荷の再配分が生じて上記
   第１のキャパシタの両端間の電圧が前の電圧の所定の分
   数の割合に低下するようにする接続ステップと、 上記第１のキャパシタの両端間の電圧を、デジタル値で
   表される数の回数だけ上記所定の分数の割合ずつ繰返し
   低下させて、その回数だけ低下させられた後のこの第１
   キャパシタの両端間の残存電圧が、変換されるべき上記
   デジタル値の対数法的表現であるアナログ電圧となるよ
   うに、上記放電ステップと上記接続ステップを交互に繰
   返し実行するステップと、 を含む、補聴器の作動方法。
7. 【請求項７】 音声に対応するアナログ信号をデジタル
   値に変換するアナログ−デジタル変換器を含む補聴器の
   作動方法であって、 上記方法は第１と第２のキャパシタを用い、 上記変換器は対数領域で動作するフィルタ手段に結合さ
   れ、 デジタル値に変換されるべきアナログ信号のサンプルを
   上記第１と第２のキャパシタに一時的に保持するステッ
   プと、 上記第１と第２のキャパシタのうちの少くとも一方を選
   択的に放電させ、さらに、この両キャパシタ間で電荷の
   再配分が生じるようにこの第１と第２のキャパシタを選
   択的に相互接続するステップと、 その選択的動作のシーケンスを、その動作の期間にアナ
   ログ信号のサンプルに関係する所定の電気的状態が発生
   するまで何回も上記電荷の再配分が繰返し生じるよう
   に、実行するステップと、 上記電荷の再配分が生じる回数の関数としてデジタル値
   を生成するステップと、 を含み、 上記デジタル値は、対数法的動作が実行されたときに、
   アナログ信号のサンプルを変換して得られるデジタル値
   を表すように生成されるものである、補聴器 の作動方法。
8. 【請求項８】 上記フィルタ手段は、一回につき実質的
   に一定パーセント量だけ変化するように制御される係数
   を有するものである、請求項６または７に記 載の方法。