JPH01316016A - 電子的フィルタ、信号変換装置、補聴器および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、一般的に言って諸電子装置用の電子的フィ
ルタ、信号変換装置および作動方法に関し、また補聴器
と拡声装置のような電気音響装置への応用とに関するも
のである。

〔発明の背景〕

この出願は、１９８８年３月２３日にエンゲプレツ１−
　ソン（Ａ、　Ｍ、　Ｅｎｇ；ｅｂｒｅｔｓｏｎ　）　
、／１−　ｍｌ　：ｙネル（Ｍ。

ｐ、　ｏ’ｃｏｎｎｅ工１）および７　エン（Ｂ、　Ｚ
ｈｅｎｇ　）　ノ各氏により出願された米国特許出願第
１７２２６６号「電子的フィルタ、補聴器および方法」
の一部継続出願に対応するもので、上記の米国特許出願
はこの明細書中に参考技術を示すものとして引用してい
る。

この発明の範囲をそれに限定するという意図は全くない
が、理解の便のためこの発明の背景をその補聴器への応
用の場合を例にとって説明する。

ヌピーチその他の音声を、それらを充分に理解できるよ
うに聴き取るという人間の能力は、職業（１り 上およびその他種々の日常活動において非常に重要であ
る。従って、聴力障害者の聴力不足を補償すなわち助け
ようとする補聴器の改善は、ひとシその様な人々に止ま
らず多くの共同社会、集団にとっても重要なことである
。

電子的な補聴器とその方法とは、この発明を利用できる
電子装置の一例が記載されているものとしてこの明、ｌ
ｉｌ′ｌ］書中で引用するエンゲプレットンン（Ｅｎｇ
ｅｂｒｅｔｓｏｎ　）氏、モー　ｖ　イ（Ｍｏｒｌｅｙ
　）氏およびポペルカ（Ｐｏｐｅｌｋａ　）氏の米国特
許第４５４８０８２号の明細書中で論議されている。

電子的な補聴器の問題点に関する一つの文献として、本
願発明者の一人であるモーレイ氏による論「周波数障壁
の突破（Ｂｒｅａｋｉｎｇ　ｔｈｅ　ｆｒｅｑｕｅｎｏ
ｙｂａｒｒｉｅｒ　）　Ｊアイ・イー・イー・イー　ポ
テンシャ／ｌ／　７’　（王、　Ｅ、　Ｅ、　Ｅ　Ｐｏ
ｔｅｎｔｉａｌＳ　）　１９８７年２月号３２−３５ペ
ージ、がある。

また、エレク１−ロニクヌ・レターヌ゛（Ｅｌｅｃｔｒ
ｏ−ｎｉＣＦｉ　Ｌｅｔｔｅｒｓ　）　７　：　５６−
５８１９７１のキングヌバリ（１”Ｊ、　Ｇ、　Ｋｉｎ
ｇｓｂｕｒｙ　）氏他による論文「対数演算を使用しｆ
ｌｌフジタル濾波法　Ｄｉｇｉｔａｌ　Ｆｉ工ｔｅｒｉ
ｎｇＵｓｉｎｇ　Ｌｏｇａｒｉｔｈｍｉｃ　Ａｒｉｔｈ
ｍｅｔｉｃ　）　Ｊ　テは、Ｅ算と減算とを行なうのに
対数の加算による乗算と読取り専用メモリを使用するこ
とを論議している。対数的な、アナログ−デジタル変換
およびデジタル−アナログ変換について説明する。

アイ・イー・イー・イー　トランザクションズオン　イ
ンヌツルメンテーション　アントメジャメント（工Ｅ　
Ｅ　Ｅ　Ｔｒａｎｓａｃｔ、：ｈｏｎｓ　Ｏｎ工ｎｓｔ
ｒｕｍｅｎｔａｔｉＯｎ　ａｎｄ、　Ｍｅａｓｕｒｅｍ
ｅｎｔ　）　１９７１年２月のジューク（Ｅ、　Ｊ、　
Ｄｕｋｅ　）氏の論文［Ｒｃ対数的アナログ−デジｊｌ
　ル変換（ＲＣＬｏｇａｒｉｔｈｍｉｃ　Ａｎａｌｏｇ
−ｔｏ−Ｄｉｇｊ−ｔａミコー　Ｌ　Ａ　Ｄ　）　Ｃｏ
ｎＶｅｒＳｉｏｎ　）　Ｊあ方法では変換にＲＣ回路を
利用している。

アイ・イー・イー・イー　ジエー　ソリッドヌテー１−
　サ−キット（工ＥＥＥ　Ｊ、　５ｏｌｉｄ−３ｔａｔ
ｅ　Ｃ１Ｔ−Ｃｕｉ、ｔ　）　Ｊ　Ｓ　Ｃ−１０巻ベー
ジ３’７９−３８５．１９’７５年１２月のシー７−７
−７　（Ｒ，Ｅ、　５ｕａｒｅｚ　）氏他の論文［全Ｍ
Ｏ３電荷再配分アナログーデジタル変換技術・・・第■
部（Ａｌｌ　−Ｍ　ＯＳ　　Ｃｈａｘ’ｇｅ　Ｒｅｄ、
１ｓｔｒ：ｌ’ｂｕ−ｔｉｏｎ　　Ａｎａｌｏｇ−ｔｏ
−Ｄｉｇｉｔａ二Ｌ　　Ｃｏｎｖｅｒｓｉｏｎ　　Ｔｅ
ｃｈｎｊ−ｑｕｅｓ・・・・ｐａｒｔ　ｎ　）　Ｊには
、デジタル語の各ビットの線形変換に２個のキャパシタ
を使った逐次近似法が記述されている。

モザー（Ｍｏｖｅｒ　）氏の米国特許第４１８７４１３
号明、１ｉｌｌｌｌ書には、有限インパル７応答（ＦＩ
Ｒ）フィルタをもった補聴器が記述され、またたソ１個
の乗算器を時間多重化形式で使用する形に構成できるこ
とが説明されている。

ヌティガ（Ｓｔｅａｇｅｒ　）氏の米国特許第４５０８
９４０号明細書には、それぞれが帯域通過フィルタ、音
量調節器を具えた利得制御される増幅器、非線形信号処
理および帯域フィルタ回路を呑む複数の並列信号チャン
ネルヲ持った、サンプル・データ・アナロク回路を基礎
とする補聴器が示唆されている。

通常は、補聴器のマイクロホンが外部音声から電気的出
力を発生する。補聴器の増幅回路はこのマイクロホンが
ピックアップした音声に対応するもの この電気的出力の濾波された（濾波出力）を供給△ する。この濾波作用は、増幅回路の個有の特性によるも
のとしてもよいし、また意図的に導入した要素によるも
のでもよい。補聴器の増幅濾波された出力は電気的に駆
動される受話器に供給されて、補聴器使用者の耳孔内に
音声を放射する。なお、補聴器の分野では、拡声器また
はその他の電気音響変換器に類似した電子的素子を受話
器と称している。この受話器から放射された音声の一部
はマイクロホンに戻ってその電気的出力にフィー）−７
＜ツタによる寄与分（以下フィードバック成分という）
を付加する。この帰還成分は補聴器により増幅されて、
無限に続く循環フィードバック・ブロセヌによってリン
ギングやツクイーリングを起すことが屡４ある。

前述の米国特許第４５４８０８２号明細書および図面に
開示されているような精巧な動作特性を持っている補聴
器は、全消費電力が数ミリワットを超えることが無いよ
うにその電子的回路を構成できることが強く要求されて
いる。所望の周波数選択性を得る為に使用する濾波作用
を行なうのに必要な信号処理と、信号の変換および増幅
に必要な多数の回路が要求する電力とが、コンピュータ
を使って行なわねばならない程に複雑なものであれば、
これは極めて難かしいことである。実現可能な補聴器に
おける濾波作用のためには数１００マイクロ・ワットを
使用できるに過ぎない。

精巧な動作要求はコンピュータを使わねばならぬような
大量の仕事が必要であることを意味している。精巧な補
聴器には多分１秒間当り数１００万回もの演算が必要で
あると思われる。一般的に言って電子回路は、根本的な
改善が発見されない限りその動作機能が増えるにつれて
より多量の電力を消費する。

〔発明の概要〕

この発明の目的は多々あるが、それらは、改良された電
子的フィルタ、電子的信号変換装置、補聴器、およびＶ
ＬＳＩと低電力消費特性と両立できる精巧な特徴を実現
できる方法を提供すること、一般に電子システムを改良
するのに使用できる新しい回路の小組合せ（サブコンビ
ネーション）を提供すること、更に改善された電子的フ
ィルタ、′電子的信号変換装置、補聴器、および不都合
なフィードバック・リンギングとヌクイーリングを実質
的に阻止できる方法とを提供すること、信頼性が高くコ
ンパクトで安価な改良された電子的フィルタ、電子的信
号変換装置、補聴器およびその他のシステムを提供する
ことである。

一般的に言えば、この発明の一形態は電気信号を濾波す
るための電子的フィルタである。その中に含まれる信号
処理回路は、互に入力と出力とを縦続した一連のフィル
タ段を持ちかつそのフィルタ段にはフィルタ・パラメー
タの電気的な表示（リプレゼンテーション）を記憶する
回路が伺属しているような対数フィルタを含んでいる。

このフィルタ段は、そのフィルタ・パラメータの電気的
表示を濾波されるべき電気信号にそれぞれ加えて一組の
フィルタ和信号を生成する回路を含んでいる。上記フィ
ルタ段のうちの少くとも１つは、その段のフィルタ和信
号を他のフィルタ段の出力から得られる信号と合成する
ことによって実質的に対数形式のフィルタ出力をその出
力に生成するための回路を持っている。この信号処理回
路は、中間出力信号を生成し、この信号処理回路に結合
されたマルチプレクサが上記中間出力信号を濾波される
べき信号とマルチプレクサして、この対数フィルタが対
数前置フィルタおよび対数後置フィルタとしての両様で
働くようにしている。

一般的に言って、この発明の別の形態は、互に縦続的に
接続された入力と出力を有し電気信号に応動する一連の
フィルタ段を含む、電気信号濾波用の電気的フィルタで
ある。記憶回路があって上記フィルタ段のフィルタ・パ
ラメータのＮ　気的表示を記憶している。この一連のフ
ィルタ段ハ、信号を初段から最終段へ向ってこの一連の
フィルタ段を通して濾波し次に最終段から初段へ向けて
逆にこのフィルタ段列に信号を通して濾波することによ
り濾波された（濾波済みの）信号出力を生成する回路を
具えている。

一般的に、更にこの発明の別の形態は、電気信号を濾波
するための電子的フィルタであって、とのフィルタは、
入力と出力を互に縦続接続した一連のフィルタ段とこの
各フィルタ段に付設されていてそのフィルタ係数の値の
対数に相当するフィルタ・パラメータの電気的表示を記
憶する回路とを持っている。このフィルタ段は、それぞ
れフィルタ・パラメータの電気的表示を濾波されるべき
電気信号に加えて一組のフィルタ和信号を生成する加算
回路を含んでいる。フィルタ段の中の少くとも１つは、
そのフィルタ段のフィルタ和信号を他のフィルタ段の出
力から得られる信号と合成することによって、実質的に
対数形式のフィルタ信号をその出力に生成する回路を持
っている。更に、電子的制御手段を含んでいる。この手
段は、上記の電気的表示を連続的に変化させて、各フィ
ルタ係数の大きさが常にその係数値の実質的に一部バー
セントの量になるように変える作用をする。

この発明の更に別の形態は、第１および第２のＶＬＳＩ
ダイとその第１ＶＬＳＩダイ上に形成された対数アナロ
グ−デジタルおよびデジタル−アナログ信号変換回路と
を有する′重子的フィルタであって、上記信号変換回路
はそれぞれ電荷を持った１対のキャパシタとこの電荷を
可変回数だけ繰返し再配分する回路とを有し、この可変
回数がデジタル−アナログに関連した数であるようなも
のである。第２のＶＬＳＩダイの上には、対数フィルタ
ーリミッタ−フィルタ回路が形成されていて、この回路
は第１ＶＬｓエダイ上の対数信号変換回路にそれぞれ接
続きれたデジタル入力およびデジタル出力を持っている
。

一般的、に言えば、この発明の更に捷た別の形態は、ア
ナログ形式に変換されるべきデジタル値を一時的に保持
する回路を含む電子的信号変換装置である。スイッチ回
路があって、第１と第２のキャパシタの少くとも一方の
選択的な充電作用、第１と第２のキャパシタの少くとも
一方の選択的な放電作用、および両キャパシタ間で電荷
の再配分がなされるように第１と第２のキャパシタを選
択的に接続する作用を含む選択的動作を行なう。アナロ
グ形式に変換されるべきデジタル値を一時的に保持する
回路に応動する別の回路があって、との回路は、アナロ
グ形式に変換されるべきデジタル値の関数である数に等
しい回数だけ電荷の再配分を繰返し生起する選択的な動
作シーケンスを行なうようにスイッチ回路を働かせて、
その動作が行なわれた徒歩くとも１個のキャパシタ」二
の電圧が、上記デジタル値が変換されるべきアナログ形
式となるようにする働きをする。

一般的Ｋ、この発明のまた別の形態は、デジタル形式に
変換されるべきアナログ信号のサンプルを一時的に保持
する回路を含む電子的信号変換装置である。スイッチ回
路が、第１と第２のキャパシタの少くとも一方を選択的
に充′市すること、第１と第２のキャパシタの少くとも
一方を選択的に放電すること、および両キャパシタ間で
電荷の１１１配分が行なわれるように第１と第２のキャ
パシタを選択的に接続することを含む選択的動作を行な
う。また別の回路は、上記選択的な動作のシーケンスを
行なうようにスイッチ回路を動作させて、この選択的な
動作を通じて、アナログ信号のサンプルを含む所定の′
眠気的状態が生ずるまで、何回（２す も電荷の再配分が繰返し行なわれるようにする。

そうすると電荷の再配分が生じた回数の関数としてデジ
タル値が生成される。この選択的動作が行なわれたこと
により上記の様にして生成されたデジタル値はアナログ
信号のサンフ′ルが変換されるべき目標のデジタル値で
ある。

コノ明細書には、システム、回路およびそれらを動作芒
せる方法を含むこの発明の上記以外の形態もあることに
注意されたい。

上記以外の目的や特徴は逐次一部は明白になるであろう
し、また他の一部は後述する。

〔好ましい実施例の説明〕

以下、図示の実施例を参照しつに説明する。

第１図にはこの発明の一実施例である補聴器１１が示さ
れており、この補聴器はイヤビーク１４中の入力マイク
ロホン１３で外部音声を受けるようになっている。マイ
クロホン１３は、この補聴器使用者に対する外部からの
音声に応じて電気的出力を発生してこれを耳かけユニツ
１−１５に供給する。ユニット１５は受話器または変換
器（トフンヌジューサ−）１７に対する電気的出力を発
生する。受話器または変換器１７は、濾波され増幅され
た音声を発生してこれをイヤビーフ１４から補聴器使用
者の耳の中へ送込む。（図示してないが、他の形式の補
聴器ではマイクロホン１３と受話器１７がイヤビーフの
中にではなく耳の裏側に着ける（　ＢＴＥ　）ユニット
内に納められているが、この発明の改良案はこの様な形
式は勿論他の形式のユニットにも適用できる〕。

この発明の理解のために、受話器１７から出た音声の一
部が、受話器１７を使用音の耳孔１て結合する通路２３
の開口から矢印ユ９．２Ｊで示すようなフィードバック
によってマイクロホン１３に戻るこトラ充分に認識して
おく必要がある。上記以外のフィードバックは、たとえ
ば矢印２５で示すようにイヤビーフ１４の側方を通って
上記よ多も短い距離で入力マイクロホンに至る経路で生
ずる。一部の音声２９は、受話器１７からイヤビーフ１
４の内部吸音材２７をａしてマイクロホン１３に直接フ
ィードバックされる０ フィードバック現象は、補＠器１１の動作に、ヌクイー
リング、リンギング、誤動作および不安定性をもたらす
不都合がある。従つＣ１図に矢印１９．２１、２５およ
び２９で示すような経路を介して不可避的に生ずるフィ
ードバックがあっても補聴器１１が充分満足すべき動作
を行ない得るようにする何等かの方法を見出すことが望
まれる。

第２図は、フィルタ回路と増幅回路をもった耳かけユニ
ッ）１５を有する補聴器１１を側面から見た図である。

病院で医学的な検査を行ない適切な補聴器を選定するた
めに、この明細書で参考資料として引用する米国特許第
４５４．８０８２号に開示されているようなホヌト・コ
ンピュータ装置からコード３７で接紐されている接Ｍ器
３５を介して、ユニット１５にデジタル情報が与えられ
る。病院で、補聴器使用者の固有の聴力障害を改善する
ようにその補聴器を合わせる情報を補聴器ユニに入力さ
せた後、接１続器３５を補聴器の残部から取外して日常
使用の便のため１で電池バック３９と入れ換える。一つ
の好ましい実施形態例は、この発明によるフィードパ（
２つ） ツク相殺回路によって改善され、その時その様な相殺動
作を制御するためにホヌト装置から付加的情報を受ける
必要はない。

医療業務や研究における過去の経験をベースとした聴覚
学者が要求する補＠器の特性は今日まで市販されている
などの補聴器が呈するものをも超えている。このギャッ
プは、現在の余り精巧でないアナログ増幅器素子を使用
したのでは埋めされないと思われるだけで々く、デジタ
ル信号処理（ＤＳＰ）も多チャンネル式耳レベルの電池
作動補聴器の許容電力に無理を生じさせる。現在の汎用
デジタル信号処理器の電流ドレンは屡々電池の交換を要
するようなもので、広範な処理能力を最も必要とする一
般大衆に受入れられ難い。

第３図は、電池作動補聴器４１をベー７とするこの発明
による２チツプＶＬＳＩヲ示ス。ＶＬＳＩは非常に大規
模な集積化のことで、１個のチップ、ダイまたは基板上
に何１０００個もの徽小電頂部品を形成することを含ん
でいる。補聴器は、アナログＶＳＬＩ形態にもデジタル
ＶＳＬ工形態に（３ｏ） もう甘く構成することができるので、こ＼では単に例示
のためにデジタル形の装置について説明する。第１のチ
ップすなわちＶＳＬＩダイ４３は、データの取得および
再構成用のもので、第２のチップすなわちＶＳＬＳチエ
プ４５はＤ　Ｓ　Ｐ回路用である。１秒当り３００万回
以上の多数の累算動作を行なう能力を持っているが１ミ
リワツトの何分の１しか電力を消費しない特注型のデジ
タル信号処理器が、４チヤンネル補聴器を構成するよう
にチップ４５上に作られている。電力消費量は最小化さ
れ、しかも符号／対数演算方式の使用によって幅広いグ
イナミンク範囲を持っている。この能力によって、１２
．５　ＫＨｚのサンプリング周波数で数１００個のフィ
ルタ・タップの処理を行なうことができる。

このシ７テム・アーキテクチャは、基本的な機能を果し
得るように、−１′た信号処理素子を再構成して種々の
補聴器設計を実現構成することができるように、適応さ
せ得る利点がある。とのＶＳＬ■デジタル補聴器４１は
、電力消費特性が在来のアナログ装置よりも優れている
。

（３υ 第３図において、入力マイクロホン、壕りはフィールド
・マイクロホン１３は、外部音声を感知して、低域通過
濾波作用と約６ＫＨ２のナイキヌト周波数におけるカッ
１−オフ作用を行なうエイリアシング防止フィルタ（Ａ
ＡＦ）５１に対する電気的出力を生成する。対数アナロ
グ−デジタルおよびデジタル−アナログ変換回路５３が
ダイ４３上に形成されておυ、その回路はそれぞれ電荷
を有する１対のキャパシタと、この電荷をデジタル−ア
ナログに関連する数に等しい可変回数だけ繰返し再配分
する回路とを持っている。ダイ４５上に形成された全ハ
ードウェア対数フィルターリミッタ−フィルタ回路５５
は、デジタル人力５７とデジタル出力５９を有し、後者
は対数信号変換回路５３に接続されている。回路５５は
、符号／対数演算法を採用した、非常に電力消費量の少
ないデジタル信号処理器として動作する。アナログ・マ
イクロホン出力（ＡＡＦ５１で濾波されている）は対数
信号変換回路５３に供給され、対数フィルターリミッタ
−フィルタ回路５５の入力５７に供給するデジタル形式
に変換される。受話器１７は出力変換器であって、その
出力増幅器６１を介して対数信号変換回路５３に接続さ
れている。回路５３は、対数フィルターリミツクーフィ
ルタ回路５５の出力５９におけるデジタル信号を受話器
１７に供給するためにアナログ形式に変換する。

両回路のタイミングは、圧電結晶体６２、付属タイマ回
路６３および制御線６４によって与えられる。

主電池６５とパラメータ保持用電池６７のような２個の
個別電源が、チップ４３と４５中の比較的大きな電力を
消費する回路をチップ４５中のパラメータ記憶部から分
離するために用いられている。ホヌト・コンピュータ６
９からこ！に引用する米国特許第４５４８０８２号に記
載されまたこ＼で更に説明する直列インタフエーヌを介
して供給（ダウンロード）されるそれらのパラメータは
、多くの聴力障害者に対するデジタル補聴器４１の応答
に適合するようにすべて変更する必要がある。従って、
主電池６５は何日かの期間で放電するが、その聴力障害
者に個有のこれらパフメータは別の電池６７によってよ
り長い期間、たとえば１年以上、維持きれる。

既述のように、一方のチップ４３はアナログ・インタフ
エーヌ・チップ（Ａ工Ｃ）であってデータの取得および
再構成用であるが、第２のチップ４５は特定のＤＳＰ回
路用である。Ａ工Ｃチップ４３はエイリアシング防止フ
ィルタ５１を有する入力前置増幅器を含んでいる。変換
回路５３は、また、アナログ入力を、対数的にコード化
されたデジタル・ワードに変換し、またデジタル出力サ
ンプルを線形アナログ電圧に戻すための圧縮器および伸
長器としても働く。対数回路を使用したことによってＤ
ＳＰチップ４５の電力消費量が大幅に低減される。

ＤＳＰチップ４５は、Ａ工Ｃチッグ４３のＡＤＯ出力か
ら対数的にコード化されたデータを受取ってこれを所要
の補聴器特性に応じて処理し、その出力を変換回路５３
のＤＡＣ機能に伝えてアナログに逆変換し、濾波して出
力変換器（トフンヌジューサブを駆動する。

第４図には、第３図のシ７テムが、チップ上の配列形態
としてではなくブロック図の形で示されている。こ−で
第４図を参照して回路５５を更に説明する。回路５５は
、４個の帯域通過フィルタ・チャンネルの対数ドメイン
のバンクと同様に働き、その各チャンネルの利得と最大
電力出力は所要の応答を形成するように独立に制御でき
る。概念的には、各チャンネルは、後段にハード・リミ
ッタ８３を接続した前置フィルタと呼ぶ帯域通過対数フ
ィルタ８１と、ハード・リミッタ８３によって導入され
た歪を除去する帯域通過対数後置フィルタ８５と、を持
っている。この非線形組合せ体はフィルターリミッタ−
フィルタ対数デジタル・フィルタ係数は対数サンドイン
チ・フィルタ８７と呼ばれる。

次に、こ＼に述べる濾波目的用の対数的動作を通常の有
限インバルヌ応答（ＦＩＲ）フィルタの線形動作と対照
比較してみる。

デジタル・フィルタの電力消費を支配する主たる要因は
使用するワード長である。レジアタ中に記憶される数置
が信号振幅に直接比例する線形演算型のフィルタでは、
数値の正確さはその大きさによって決まる。しかし、充
分な信号対雑音比を求めかつ適度なワード長を使用する
と、フィルタのダイナミック範囲が極めて制限されたも
のと々る。

更に、ヌピーチの振幅の分布は、屡々ラプラヌ演算子と
してモデル化されるが、適切な数値シ７テムを選択する
ことについて幾つかの相関要因をもっている。希望する
どの様な数値システムも得られる解を零に収斂させるが
状態が懸隔しているという認識が残ることは、重要であ
る。情報理論という点から、成る与えられた数のコード
・ワードに対してチャンネルを通１ての最大情報レート
はすべでのコード・ワードが均等に伝達されるときに実
現できると言うことができる。もし、各瞬時々々のヌピ
ーチの音圧を表わすために使用されるデジタル・コート
・ワードが成る所定の範囲に一様に分布されているとす
れば、その音圧の小さな変化を表わすコード・ワードは
、音圧のよυ大きな変化を表わすワードを使用するより
も、使用される可能性がなお一層高いことになる。

第４図の実施例においては、信号振幅の対数に比例した
数をコンピュータを使うプロセヌに使用している。符号
／対数演算は特にデジタル補聴器用に好適するもので、
ダイナミック範囲が広いこと（７５ｄＢ）、ワードサイ
ズが小さいことおよび充分な信号対雑音比（ＳＮＲ）を
呈すること、という要求を満足きせることができる。８
ビツトの符号／対数表示法を使えば３０（ＩＢを超える
ＲＭＳ信号対量子化雑音比を容易に得ることができる。

この数値システムの対数特性のために、とのＲＭＳ信号
対雑音比は、信号の大きさ、分布または周波数ヌベクｌ
−ｔｌ／とけ無関係に一定である。この対数的なデータ
表示法によって、信号の忠実度との妥協々しにデータ圧
縮が可能となシ、しかもその集積回路の電力消費量と寸
法をドラマチックに減殺することができる。

対数モードの濾波作用は大きな希望を与えるけれども、
たとえばテキサヌ・インヌツルメント社製のＴ　Ｍ　Ｓ
　３２０のような現在市販されているデジタル信号処理
器で製作しようとすると極めて非能率的なものとなる。

１個のＦ工Ｒタップを処理するのに２０回以」−もの多
数のクロック・サイクルが必要となる。こ＼で説明する
特殊目的の処理器は、より一層能率的な方法でサンプル
を処理することによってその様な状態をドラマチックに
変えることができる。また、ザンブルされたデータの取
得と再構成にこ＼で説明する低電力、精密信号変換回路
は、実用的なイヤレベルのデジタル補聴器をうまく製作
するためのキーである。

前述のように、デジタル・フィルタを作ることは処理器
の主たる仕事である。第５図に示されるようにＦＩＲフ
ィルタはタップ付きの遅延線と見ることができ、その各
段では到来信号がレジヌタ内に保持され、定数（フィル
タ係数）によって増幅され、その積が前段の部分的な和
出力に加算される。しかし、この乗算は加算の繰返しを
要しこれは時間がかｋるが余シ電力を要しない。第４１
図の８１または８５のような対数フィルタは、この様な
点に関してＦ工Ｒフィルタの有効な代替素子となってい
る。対数フィルタの前に対数信号変換を行ないまたその
後に真数信号変換を行なうと、この対数フィルタによっ
て、受話器１７は、Ｆ工Ｒ前置フィルタと後置フィルタ
を用いたフィルターリミッタ−フィルタを有する線形Ａ
　Ｄ　、、Ｃ／　Ｄ　Ａ　Ｃを使用した場合に放射する
のと実質的：に同じ音響出力を生成することができる。

対数的にコード化されたデータを直接に処理することに
よって、濾波特性が改善され、回路面積は減少し、必要
とするワード長が短くなるために電力消費量が少くなる
。更に、より普通の処理器で処理する前に対数的にコー
ド化されたサンプルを線形様式に変換し、かつ出力サン
プルをＣ０ＤＥＣ（コーターデコーダ）で伸長嘔せる前
に再圧縮する場合に、電力が不要に浪費されることはな
い。

ＦＩＲフィルタの理論はより進歩したこの対数フィルタ
を検討する上で有効であるから、対数フィルタを説明す
るに当ってＦＩＲと見立て＼説明することが便利である
。しかし、これら２種のフィルタで使用される実際の回
路と動作とは非常に異なるものであることに留意すべき
である。

符号／対数演算では、乗算は単純な加算に々る０これは
、Ｆ工Ｒフィルタにおけるような繰返し加算動作を行な
う乗算回路の代りに対数フィルタでは１回の加算動作を
行なう１つの加算回路が使用されることを意味している
。対数フィルタにおける乗算は正確で切捨て誤差が入る
ことはない。

対数フィルタにおける２つの数ＡとＢの対数演算は、Ａ
をｌｏｇＸ　、　ＢをｌｏｇＹと定義すれば、２つの数
ＸとＹを加算すること〈同様であることは、次式を認め
れば理解できる筈である。

Ｘ　＋’Ｙ＝Ｘ　（ｌ十”／Ｘ）　　　　　　　　　（
１）従って、この対数演算で次の数Ｃを計算する。

Ｃ−工ｏｇ　（Ｘ　＋’Ｙ　）　　　　　　　　　　　
（２）式（１）を代入して、 Ｃ＝　１ｏｇＣＸ　（１＋′ｆ／ｘ　）　）　　　　　
　　（３）と＼で、積の対数は各因数の対数の和であり
、比の対数は被除数と除数の対数の差りであることを思
い出せば、式（３）は次式となる。

Ｃ＝工ｏｇ、Ｘ十ｌｏｇ（１＋（ｌｏｇ−１ｏｇＸ　）
　）　　　（４）定義により Ａ、　＝　ｌｏｇＸ、　　Ｂ−工Ｏｇ　”’　５Ｄ　＝
　Ｂ−Ａ であるから、ＸとＹの加算に類似する対数演算は次式で
与えられる。

Ｃ＝　Ａ＋ｌｏｇ　（１＋Ｄ　）　　　　　　　　　　
　（５）こ！で、Ｄは次式の通シ定義されている。

Ｄ　＝　Ｂ　−Ａ　　　　　　　　　　　　　（６）従
って、対数的な加算動作は、式（６）に相当する第１の
減算動作を含み、これは基本的に加算回路と同様な回路
で電子的に実現できる。２番目に、たとえばテーブル・
ルックアップに限ってｌｏｇ（ｌ＋Ｄ）　　の演算を電
子的に行なう。３番目に、加算回路に限って値Ａをテー
ブル・ルックアップの結果に電子的に加算する。

この明細書中で使用している用語「対数的な乗算累７Ｘ
ｌ（ＬＭＡ）七ル」は、対数フィルタ中の電子的回路で
あって、Ｆ工Ｒフィルタ中の乗算および加算段とは非常
に異なるものであるがそれから類推できる（類似・・・
アナロガヌク用語を指している。この論理における単一
のＬＭＡセルを８−ビットのＶＬＳＩで実現する場合に
テーブル・ルツクアップ用のテーブル入力のうちの２５
％未満は０ではない。このテーブルは、プログラム可能
な論理アレイ（ＰＬＡ）としてうまく構成することがで
きる。累加動作に付帯する切捨て誤差の伝播はルックア
ップ法を使用するに当って考慮すべき一つのファクタで
ある。８−ビットのコード化とまばらなルックアップ・
テーブルを使用することに限って、ｌ　ＯＯ（ＩＢを超
えるダイナミック範囲と３１　ｄＢのＲＭＳ信号対ＲＭ
Ｓ雑音比が得られる１説明の便宜上、Ｆ１沢フィルタに
おける加算に類似する（アナロガヌ）対数演算を「対数
ドメインの加算」または「累加」と言うことにする。同
じ様に、対数の加算を、繰返し加算が行なわれない場合
でも「乗算」という。この簡略語は上述した表現「対数
的な乗算累加（ＬＭＡ　）Ｊ中にも使用されている。し
かし、この明細書中の論議の性格上、対数的な乗算演算
は、加算の繰返しという通常の感覚による電子的な乗算
でないことに充分注意されたい。更に、対数的な累加演
算は通常の感覚による加算ではない。それは、対数値Ａ
＝２をＢ＝２の対数値に加えると４の対数値ではないか
らである。それは、２である。すなわち、この例でば２
＋２は２に等しい。何故なら、Ａ−Ｂ−２−２＝Ｏｉ工
ｏｇ（１＋ｏ）＝ｌｏｇ（１）＝ｏ　、そしてＣ＝Ａ十
工Ｏｇ（１）：２　十〇　：２であるからである。対数
値Ａ＝３をＢ＝２の対数直に加算すると、５の対数値で
も３の対数値でもない。

この発明の説明のために、対数フィルタは、入力と出力
を相互に縦続した一連のフィルタ段と、これらフィルタ
段にそれぞれ付設きれてフィルタ・パラメータの電気的
表示を記憶しているレジスタとを有するものとする。こ
のフィルタ段は、それぞれそのフィルタ・パラメータの
電気的表示を濾波されるべき電気的信号に加えて一組の
フィルタ和信号を生成するための加算回路を具えている
。

少くとも１個のフィルタ段は、その段のフィルタ和信号
を他のフィルタ段の出力から得られる信号と非線形合成
することによって実質的に列数形式のフィルタ信号を出
力に生成する対数累加回路を持っている。

上述した理由によって、対数フィルタ中の電子的ハード
ウェア（捷たは、ソフトウェアが使用されるときはソフ
トウェア）はＦ工Ｒフィルタのそれとは極めて異なるも
のである。

フィルターリミッタ−フィルタ・デジタル・フィルタは
、またその中間のリミッタ作用によって非直線性が持込
まれており、それが上記のフィルターリミッタ−フィル
タを、前置フィルタト後置フィルタが線形であって対数
的なもので々い場合でも、たとえばＦＴＲ（有限インバ
ルヌ応答）フィルタのような単なる線形フィルタとは異
々るものにしている。もし、フィルタ、リミッタおよび
リミッタの組合せがどの様な単一のＦＩＲフィルタにで
も等価なものであるとすれば、経済性と電力消費の点か
ら回路の数を減らして上記の様な単一のＦ工Ｒフィルタ
（若し存在するとすれば）とすることになる。しかし、
フィルターリミック−フィルり捷りはサンドインチ型フ
ィルタト等イ＋ｌＩｉ　すＦ工Ｒフィルタは存在しない
。

補聴器の動作中に通常発生する過大な信号レベルを防止
するために振幅制限（リミッタ）動作が与えられている
ので、ＰＬＡ（プログラム可能論理アレイ）で行なわれ
る加算演算から類推できる対数的演算が非線形であるこ
とを指摘するまでもなく、その非線形性は明らかである
。その結果、デジタル−アナログ変換器は、＠置フィル
タから得られる濾波済み信号に従ってアナログ信号を生
成しないし、捷た前装置フィルタの出力自体がマイクロ
ホン、受話器および耳の周波数応答に適応するものでも
ない。ハード・リミッタの非直線性のために、後置フィ
ルタはアナログ−デジタル変換された信号からの信号に
従った信号処理をも行なわない。この対数的なサンドイ
ンチ・フィルタは、全体としてより充分に聴力障害を改
善し、苦痛を感じる程大きな音声が受話器から放射され
ることを、線形シ７テムで可能な程度以上に防ぐことが
できる。

ＣＭ　ＯＳ　（Ｘ：ｉ１補性金属酸化物半導滓〕技法で
作成した、電源電圧が５ポル１〜で最小主要寸法が３ミ
クロンの８−ビットＬ　Ｍ　Ａセルハ、たとえハ２０マ
イクロワットの電力消費を示す。このセルは、ＰＬＡル
ックアップ・テーブル、線１ＦＩＲフィルタの係数の対
数に対応する対数デジタル・フィルタのフィルタ・パラ
メータｆｆ１ＫをＮＲｆるパラメータ・レジスタ、およ
び組合せ論理回路を持っている。ダイナミックＣＭ　Ｏ
Ｓ設計形式をとっていないために、このセルは人力ベク
トルが非常に遅い速度で変化するとき僅かに数マイクロ
ワットを消費するに過ぎない。この様にして、この処理
器は補聴器が静かな環境で使用されているときに電力の
余分な消費を防ぐ。

ＬＭＡセルは、好ましい実施例では、事実１５００蘭以
上のトランジヌタを必要とする。このセルが占有する面
積は２平方ミリメー１−ルである。従って、線形シフ１
−リック（５ｙｓｔ○１ユＣ）・アレイニ構成された３
２個のこれら乗算累加セルは容易に１０ミリメートル平
方のチップ上に入シ得る。システムのサンプリング周波
数が１２．５　ＫＨｚで、１０ＭＨｚの速度の出力を生
成するＬＭＡ回路を使うと、係数８で３２個のＬＭＡセ
ルを多重化すれば、５ミリワツ１〜の電力消費で４チャ
ンネル瞬時圧縮補聴器の適切な処理（２５６Ｆ工Ｒフイ
ルタ　タップ）ができる。この構成は、多重化対数乗算
器累加器セル（Ｍ　Ｌ　ｌφＡ　Ｑ　）と呼ばれ、その
付加的な係数およびデータのレジヌタでサンプリング期
間中に多重Ｌ　Ｍ　Ａ動作ができる。

電源電圧が１．５ボルと、精細度が現在の技術で１ミク
ロンのＶＬＳＩ製作技法を使ってＤＳＰチップ４５の電
力消費を２００マクロワットにすることが企てられてい
る。Ａ工Ｃチップ４３に同様なＶＬＳＩ製造技法を使え
ばチップ４３と４５の総電力消費はミリワット級になる
。

再び第４図を参照すると、対数サンドインチ・フィルタ
８７０４個のチャンネルＡ、Ｂ、ＣおよびＤの後置フィ
ルタの出力は、対数合成器回路９１内の対数累加作用に
よって合成され、その出力は回路５３中の真数ＤＡＣ変
換演算のために供給される。

もし適応型フィードバック相殺作用を除外すれば、対数
ＡＤＣからの入力はチャンネルＡ、Ｂ、ＣおよびＤの各
前置フィルタに供給される。しかし第４図は、対数合成
器９１の出力に接続された入力を持つ全ハードウェア対
数フィルタ９３によってフィードバックを相殺するため
の、より精巧な構成を示している。対数フィルタ９３は
その出力を対数合成器９５に接続してあり、この出力に
は対数Ａ　Ｉ）　Ｃの出力も接続されている。この様に
して、対数フィルタは対数形式の信号を生成し、この信
号は対数合成器９５内でマイクロホン１３の出力中のフ
ィードバック成分を相殺する。対数合成器９５の出力は
チャンネルＡ、Ｂ、ＣおよびＤ用の４個の前置フィルタ
の各々に供給される合成信号入力である。

対数フィルタ９３のフィルタ・パラメータは、聴力障害
者が補聴器を日常使用する際に諸物理的条件が変化する
状態下においても、フィードバック経路Ｈｆ　ヲシミュ
レーＩ・シかつフィードバラクラ相殺するに必要な論理
回路せたは電子的制御器９７によって絶えず変えられる
。信号発生回路９９は、マイクロホン１３が受入れた外
部音声とは波形も異なりまた相関性もない信号Ｓｅを生
成する。信号Ｓｅは、対数合成器９１中で対数累加をす
る前に重みＷｌの対数を加算することによって重み付け
される。また、信号Ｓｅと対数合成器９５からの合成信
号入力は別々の線で論理回路９７に供給される。論理回
路９７は、信号Ｓｅを、適応型濾波用の対数形式の誤差
信号である合成信号入力と比較して、それにより対数フ
ィルタ９３のパラメータを更新スる。

第４図の対数適応型フィルタ構体＋ｄ、１９８８年３月
２３日に出願されこ父に謬考資料として引用する本願の
親出願である米国特許出願第１’７２２６６号に開示さ
れた対応線形フィルタ回路の対数化相当物である。信号
Ｓｅを使用する、相異なる接続と動作を有する幾つかの
実施例が上記親出願中に開示されておシ、それらは線形
のものである。また、上記観、出願に添付の各図は更に
こ！に説明する原理に従って対数形式に構成できるシス
テムを表わしていることに注意すべきである。

親出願の第１２図と第２４図は　第６図および第７図と
してこ！に再製されておシ、それらに関する親出願中の
説明は他の部分の説明と共にこ＼にその壕＼引用する。

第６図と第７図は、第４図の論理回路９７を構成できる
考え得る多くの４１１異なる変形例のうちの２つを示す
ものである。第６図と第７図中の加算／減算回路は電子
的加算／減算器として形成できる一例である。しかし、
対数的な考え方からすれば、それらは対数化信号の加減
算を行なうものであるから線形ドメインにおける乗算器
／除算器であるかのように動作する。これらの回路は、
対数適応型フィルタ９３のフィルタ・パラメータを対数
表示の増分で変化させる。

第８図に示されるように、線形ドメインの係数は、対数
フィルタを制御するために上記親出願の回路を使用した
結果として等しいバーセンＩ・増分に調節される。たと
えば、ある一定の対数的を〃１」何なる数に却えてもそ
の線形数を定数倍することと等価であるから、このパー
セント増分は等しい。

成る数に成る定数を乗算すると、その数の値如何にか＼
わらず成る一部バーセントだけその数が増大する。この
結果、上記親出願に説明された、Ｆ工Ｒフィルタを適応
型制御するための第６図および第７図の回路を表わす第
９図の場合に比べて、第８図に示すように小さな係数に
対して誤差と統計的浮動が小さくなる。

第４図のフィルタ９３は、すなわち、係数を対数形式で
表わす電気的に記憶されたパラメータを持つ対数適応型
フィルタの一例である。論理回路９７は、その係数の大
きさを実質的１Ｃ一定パーセント量だけ変えるようにそ
の係数を絶えず変更する線形制御手段の一例である。こ
の線形制御手段は電子的濾波手段（たとえば、対数サン
ドイッチフィルタ８７）と相互接続されている。この対
数適応型フィルタは、更に１慮波済みの信号と別の信号
とを電気的に記憶された係数に対して電子的に処理して
、電気計響装置のマイクロホンの電気的出力中のフィー
ドバック成分を実質的に相殺するように合成するだめの
第１手段に対する対数形式の適応型出力を生成する。

対数フィルタ９３は、入力と出力とを互いに縦続接続し
た一連のフィルタ段と、その各フイＩレタ段に付属して
適応型フィルタ係数の値の対数に相当する可変フィルタ
・パラメータの電気的表示を記憶している各レジヌタと
を、適切に具えている。

このフィルタ段は、それぞれ、このフィルタ・パラメー
タの電気的表示を濾波されるべき対数合成器９１からの
電気信号と加算して、−組のフィルタ和信号を生成する
。一つのフィルタ段中の対数的な累加は、そのフィルタ
段のフィルタ和信号をその前位のフィルタ段からの信号
と合成することによって、その出力に実質的に対数形式
のフィルタ信号を生成する。

論理回路９７の電子的制御回路は、電気的表示を絶えず
変えて各フィルタ係数の大きさをどの時点でもその係数
値の実質的に一定のバー＋ント量だけ変化させる。たと
えば第６図において、電子的制御回路は、たとえば共に
変化する極性をもつ雑音信号Ｓｅ　（または対数合成器
９１からの出力Ｙ）および対数合成器９５からの極性信
号のような外部から抽出される第１と第２の制御信号に
応動する。

レジヌタ１８１．０〜１８１．Ｍは外部から取出される
この第１の制御信号の変化する極性を表わす一連の値を
一時的に記憶する。各フィルタ・パラメータは、７１０
３１：／減算回路１８５．０−１８５．　Ｍ内で一定量
ずつその大きさが増減される。この増大と減少とは、そ
れぞれ、一連の直の中の対応する値がその時の外部から
引出された第２の制御信号（たとえば、対数合成器９５
の出力）の極性と比較して同じ極性を持っているか逆極
性を持っているかによって。

決−まる。この様にして、各フィルタ・パラメータによ
ってその対数が表わされている各係数は、どの時点にお
いても各係数の実質的に一定パーセントの増分をもって
増大されまた減少させられる。

第７図において、その電子的制御回路は、対数合成器９
５の出力の極性と対数サンドインチ・フィルタ８７から
の少くとも一つの信号（Ｓｅ、ＵまたはＹ）の極性の関
数として加算／減算回路３０５．０〜３０５、Ｍによっ
て増分増大（インフレメンティング〕おヨヒ減分減少（
デクレメンテイング）させられる連続的総和を保持する
ためのレジアタ３０１．０〜３０１、Ｍ、ｉ：り成る第
１Ｍｉを持っている。第２組を構成スるレジヌタ３０３
．０〜３０３．Ｍは各パラメータを表わす対数形式のデ
ジタル値を保持する。加算口路３０７．０〜３０７．Ｍ
は、それぞれ、第１組レジヌタの増分増大および減分減
少の発生頻度よりも低い頻度で、第１組レジフタ中の連
続的総和を第２組レジフタ中の対応するデジタル値に加
算する。

第１０図では、好ましい電子的フィルタ構造４００が、
対数合成器９５の出力のよりな８−ビットの電気的信号
ＬＯＧ　５ＩＧＮＡＬを濾波するための第４図の対数サ
ンドインチ・フィルタ８７を構成している。

第１０図の回路において、一連の８個のＭＬＭＡＣフィ
ルタ段４０１．４０２、・・・４０７．４０８は電気的
信号に応動するもので、縦続関係をなす８ビツト・バフ
入力Ｄ１と８ビツト・バフ出力りとを持っている。各フ
ィルタ段は第２のバフ入力Ｄ２とバフ出力Ｑ、２　（共
に８ビツト）を持っている。フィルタ段４０８ばその出
力Ｑ１を自己の第２人力Ｄ２に接続し、各フィルタ段は
その入力Ｄ２と出力四を、入力Ｄ１と出力りの縦続関係
と逆向きの縦続関係をなすように接続している。

各フィルり段４０１〜４０８は、第４図のホット・コン
ピュータ６９からバフに工Ｎ　４１１．１に並列に連続
、的に供給されるフィルタ・パラメータの電気的表示全
記憶し、長大なシフトレジヌタにローディングする形で
段から段へとバフ４１１．２〜４１１．８にローディン
グする。一連のフィルタ段４０１〜４０８は他のシフト
レジヌタをベー７とする回路を有し、この一連のフィル
タ段を最初の段（４０１）から最後の段（４０８）へと
通してそのＱ出力からの信号を濾波し次いで最後の段か
ら最初の段へと逆向きに通してその出力を濾波して８ビ
ツト・バフ４１３上に並列形式に濾波済み信号出力を生
成する。

既述のように、一連のフィルタ段４０１〜４０８は順逆
２方向で処理動作をする。事実、各どのフィルタ段でも
そのフィルタ段中で各フィルタ・パラメータに関して両
方向にフィルタ信号を処理する。

具合よく、この明細書中では対数前置フィルタと後置フ
ィルタを線形位相フィルタと類似に（アナロガヌ）作る
ことが望ましいと理解されている。

Ｆ工Ｆフィルタの理論では、線形位相フィルタは一連の
タップのうち中心にあるものに関して対称的なフィルタ
係数を有する複数のタップを持って　　゛いる。対数的
な変換はこの対称性を損なわないし、対数フィルタ・パ
ラメータも都合よく対称性をもっている。たとえば、３
２個のタップを有する対数フィルタのパラメータは、Ｆ
ＣＯ＝に３１、Ｋ１＝に３０、Ｋ２　＝　Ｋ２９、Ｋ３
　＝　Ｋ２８、　・・Ｋ１．５＝に１６である。

Ｍ　Ｌ　Ｍ　Ａ　０段は対称の中心の周りに概念的に折
重ねられて、第１段４０１がパラメータＫＯを保持し、
このパラメータはに３１にも使用される。この第１段に
おけるそれ以上の係数マルチグレキンングによってに３
０としても使用されるパラメータに１が保給される。第
２段４０２はパラメータに２とに３を保持し、これらは
に２９とに２８としても使用される。この様にして僅か
８個のＭＬＭＡＣが３２タツプの対数フィルタとして動
作する。

第１のＭＬＭＡＣ段の８ビツトＱ２出力バヌ４１３は、
８ビツト・フィルタ出力バフ４１９へと共にハード・リ
ミッタ（Ｈ，Ｌ　）回路４１７への８ビツト入カバヌ４
工５に接続されている。ハード・リミッタ回路４１７は
段４０１のＱ２出力の前置フィルタ出力部バフ４１５に
応動して一般に所定範囲の電気的値に制限された中間出
力信号を生成する。この中間出力信号はバフＨ，Ｌ、０
ＵＴ４２９から２対１マルチプレクサ４３１に供＆ｔさ
れる。マルチプレクサ４３１は８ピッ１−の出力ハヌ４
３３を持っていて、各サンプルＸを並列デジタル形式で
同時にフィルタ段４０１〜４０８の全部に対して一挙に
供給する。マルチプレクサ４３１は入カバフ４３５に供
給されたＬＯＧ　５ＩＧ−ＮＡＬとＨ，Ｌ、　ＯＵ　Ｔ
バフ４２９上の中間出力信号とを多重化して、対数フィ
ルタ段４０１〜４０Ｂが対数前置フィルタおよθ対数後
置フィルタの双方として動作するようにする。

第１０図の対数サンドインチ・フィルタ４００の制御は
、ＩＯＭＨｚ級のクロック・パルヌを発生する回路４４
１、そのクロック・パルヌを計数してバフ４４５にカウ
ント出力を生成するデジタル・カウンタ４４３、および
このカウント出力を復号して、各ＭＬＭＡＣ段の動作を
調整するための６本の制御線４４９、ハード・リミッタ
回路４１７に対する２本の制御線４５１およびマルチプ
レクサ４３１に対する線４５３用の制御信号に変える。

出力バフ４１３（」二の信号）を、バフ、４１５とバフ
４１９上に分離（デマルチプレツクヌ）する動作はデコ
ーダ４４７から制御線に与えられる出力信号によって行
なわれる。たとえば、デコーダ４４７は線４４５によっ
てラッチ４５７に接続されている。デコーダ４４７は、
後置フィルタ出力を表わす多重化されたデジタル信号が
バフ４１９に在るときのみラッチ４５７　ラフロック制
御し、バフ４１９Ｊ二の情報がハード・リミッタ回路４
エフに対する前置フィルタ出力であるときは上記のクロ
ック制御をしない。このようにして、ラッチ４５７は自
己に与えられるべきでない前置フィルタ出力に対して無
感応性にされる。一方において、バフ４１３と４１５上
に前置フィルタの出力が在るときには、デコーダ４４７
は２対１マルチプレクサ４３１に対する制御線４５３を
付活スることによって、ハード・リミッタ出力バフ４２
９の入力を選択する。その他の時間には、マルチプレク
サ４３１はＬ　ＯＧ　　Ｓ　Ｉ　Ｇ　Ｎ　Ａ　ＬをＭＬ
ＭＡＣ段４０１〜４０８へ結合するようにされる。

第１０図のマルチプレクサ４３１は、ＭＬＭＡＣ段４０
１〜４０８がハード・リミッタ回路４１７に対する前置
フィルタおよび後置フィルタの両作用を行なうようにし
てこのＭＬＭＡＣ段４０１〜４０８の処理能力を倍加す
ると共に第４図の対数ザンドイツチ・フィルタ８７をよ
り一層能率的に構成できるようにする点で有利である。

マルチプレクサ４３１によるこの多重化作用は、次に詳
述する各ＭＬＭＡＣ段の内部における多重化作用以外の
もので、つまり対数サンドインチ・フィルタ８７を実際
に製作する場合に別の重要な役割を果すことに注意され
たい。

第１１図では、各ＭＬＭＡＣフィルタの表示回路４０２
は８個のレジスタ５０１．１〜５０１．８を有し、これ
らはその個々のフィルタ段に関するフィルタ・パラメー
タの数のデジタル表示を記憶する。８個のレジスタの各
々は、各フィルタ・パラメータの８ピッ１−表示を保持
する。このフィルタ・パラメータはそれらのチャンネル
Ａ、Ｂ、Ｃ丑たはＤに従ってインデツクヌされる。各チ
ャンネルにおける２つのバフメータは、各フィルタ段と
共同して８個のレジスタ５０１．１〜５０１．８の全部
について記憶される。そのために、チャンネルは、各フ
ィルタ段における各チャンネルの１対のバフメータと共
に多重化される利点がある。

８対１のマルチプレクサ５０３はレジスタ５０１．１〜
５０１．８から６４本の線を受入れ、デコーダ４４７が
らの３本の制御線によって作動させられる。マルチプレ
クサ５０３とデコーダ４４７ば、そのパラメータのデジ
タル表示に関して各個々のフィルタ段の動作を多重化し
て、第１０図のフィルタ４０１〜４０８が、各フィルタ
段に付属する相異なるチャンネルのフィルタ・パラメー
タの数、たとえばチャンネル自体の数と同数の複数の帯
域通過フィルタとして働くようにする。デコーダ４４７
は各フィルタ段の動作を調整して、各フィルタ段中のマ
ルチプレクサ５０３カ、３本の選択線５０５上の並列デ
ジタル形式に表わされたインデックヌの値に従ってフィ
ルタ段手段のすべてを一度にチャンネル・インすること
によって、対応するフィルタ・パラメータを選択するよ
うにする。このようにして、動作が多重化でれ、このフ
ィルタは全体として複数個の（６り 帯域通過フィルタとして動作し、その各帯域通過フイタ
はインデックヌの同じ値に従って選ばれたフィルタ段中
の一組のフィルタ・パラメータによって定められるフィ
ルタ特性を有するものとなる。

第１０図において、複数のフィルタ段は電気的に言えば
（ＶＬＳＩダイ上の実際の配置に関してではなく）前任
−後任の関係にある。たとえば、ＭＬＭＡＣ段４０１は
ＭＬＭＡＣ段４０２に対して前任者すなわち前位のセル
であり、ＭＬＭＡＣ段４０３はＭＬＭＡＣ段４０２に対
して後任者または次のセルである。

第１１図において、信号は、第１と第２の１６セル・シ
フＩ・レジアタ５１１と５１３１でよって、一連の段４
０１〜４０８を通して濾波される。各シフトレジヌタ５
１１〜５１３は各セルに８ピッ１−の並列デジタル情報
を保持して全バイトに対する１６段Ｆ工Ｆ○（先入れ先
出し）構造のユニットとして働く。換言すれば、各シフ
トレジヌタは、全体として８ビツトの１６セル倍すなわ
ち１２８ビツトを保持する。シフトレジフタ５ｚ１中の
１６個のセルは、４つのフィルク・チャンネルＡ、Ｂ、
ＣおよびＤの全部において前置フィルタおよび後置フィ
ルタの双方の役割を果すために一連の段４０１〜４０８
内の後位のフィルタ段に対してフィルタ信号を転送する
ように、縦続接続されている。第２のシフトレジヌタ５
１３も縦続接続された１６個のセルを持っていて、４つ
のフィルタ・チャンネルＡ１Ｂ、ＣおよびＤの全部にお
いて前置フィルタおよび後置フィルタの双方の目的を果
すために、更にフィルタ信号を一連の膜中の前位のフィ
ルタ段へ転送する。従って１６個のセルは、２（フィル
タ）Ｘ４（チャンネル）×２（タップ）＝１６バイトを
収容する。

第１１図の回路における処理は加算器５２１と対数ＰＬ
Ａ合成器５２３によって行なわれる。加算器５２１１ｄ
、８対１マルチプレクサ５０３から８ビツト・バフで信
号供給を受け、マルチプレクサ５０３にはバフ４３３の
８ビツト・サンプルＸが加えられる。

加算器５２１からの８ビツトの出力和は対数ＰＬＡ合成
器５２３に供給され、合成器５２３は８ビツトの結果を
シフトレジヌタ５１１と５１３の双方に対するデータ・
バフ５２５に供給する。デコーダ４４７は、シフ１−レ
ジヌク５１１が合成器５２３からその合成結果を受入れ
ると、線５２７上の制御信号によってシフトレジヌク５
１１中の全セルをクロック制御ｔ　ル。

デコーダ４４７ｉｄ、捷た、シフトレジヌク５１３が合
成器５２３からその合成結果を受入れると、線５２９」
二の制御信号によってシフトレジメタ５１３内の全セル
をタロツク制御する。このクロック制御によって１６個
のセル中の内容を１セルずつ前進させ、シフトレジヌク
５１１０８ビツト出力唄またはシフトレジヌタ５１３の
８ビット出力嘆の最後のサンプルを後位のまたは前位の
フィルタ段に送り込む。

この全フィルタ構体は、その繰返し同期化されたデータ
が全フィルタ段を移動することによって、シフ１−リッ
ク・アレイ装置を構成する。

２対エマルチプレクザ５３］は、第１０図に示されたよ
うにそれぞれ前位のフィルタ段と後位のフィルタ段に接
続された第１と第２の８ビツト入力バヌＤＩとＤ２を持
っている。すなわち、入カバフＤ１は５１１に類似の前
位のフィルタ段内の第１シフトレシフタと、５１３と類
似の後位のフィルタ段の第２のシフ１−レジヌクとに接
続されている。マルチプレクサ５３１は、線５３３を介
してのデコーダ４４７の　□制御を受けてバフＤＩまた
はＤ２を選択して、８ビツト・バフ５３５を介して対数
ＰＬＡ合成器５２３に供給する。

こうして加算器５２１と対数ＰＬＡ合成器５２３とはフ
ィルタ・パラメータの各電気的表示を濾波されるべき電
気的信号Ｘに加算して、合成器５２３に対するフィルタ
和信号を生成するための電子的処理器として働く。合成
器５２３は、このフィルタ和信号を、前位のフィルタ段
中の第１シフトレジアタから、捷たけ後位のフィルタ段
中の第２のシフトレジヌクからそれぞれ取出しマルチプ
レクサ５３１から得られた信号と非線形合成することに
よって、第１または第２のシフ１−レジヌク（それぞれ
５１１または５工３）に対する実質的に対数形式のフィ
ルタ信号を生成する。

シフトレジヌタ５１１および５１３の各矩形枠中に記入
した、チャンネル名（Ａ、Ｂ、Ｃ，Ｄ））を付記した文
字Ｐｒ　（前置フィルタ）およびＰｏ（後置フィルタ）
と係数を表わす数字は、デコーダ４４７が８対ｌマルチ
プレクサ５０３パラメータを呼出し、および第１０図の
２対ｌマルチプレクサ４３１を作動させるために士ット
される順序（Ｑ出力から各セルを逆進して働くンを特定
している。前置フィルタ・モードでは、第１０図のマル
チプレクサ４３１は入力線４３５ＬＯＧ　　５ＩＧＮＡ
Ｌを選択するようにされ、デコーダ４４７は所定のパラ
メータ数のため線５０５上で順序正しくチャンネルを選
択する。各チャンネル選択動作に関して、デコーダ４４
７は線５２７を働かせて、マルチプレクサ５３１カ入力
Ｄｌ（タップ１）上にある前のセルからの出力を選択し
次に入力Ｄ２（タップ３ｌ−１）上の次のセルカラの出
力を選択するようにする。この同じチャンネル選択動作
で、同時にデコーダ４４７は線５２９を働かせて、タッ
プ１を介してシフトレジヌク５１１をクロック制御し、
次いで線５２７を付活してタップ３１−１を介してシフ
トレジヌク５１３をクロック制御する。

後置フィルタ・モードでは、第１０図のマルチプレクサ
４３１は入力線４２９Ｈ，Ｌ、ＯＵＴを選択するように
され、デコーダ４４７は与えられたパラメータ数のため
に線５０５上でチャンネルを順番に選択し、マルチプレ
クサ５３１とシフトレジヌク５１１．５１３は既述のよ
うに各チャンネル選択動作中動作している。次にデコー
ダ４４７は第２の係数に進み、前置フィルタ・チャンネ
ル選択と続いて後置フィルｐ・チャンネル選択とをすべ
て再び行なう。これで、無限に繰返えされる一つの完全
サイクルが完結する。シフトレジ７り・セルに付けた参
照文字は前置フィルターチャンネル−八−係数２が出力
唄に最も近いセル中にあるときの、データの順序と位置
とを示すものである。このサイクルの残部期間にはデー
タが、周期的なバッファ記憶の形式でセル中を順番にシ
フトされる。

第１２図は第１０図のハード・リミッタ４１７のより詳
細な構成を示している。ハード・リミッタ４１７は上記
一連のフィルタ段中の一つのフィルタ段の出力からの信
号に応動する制限（リミティング）手段として作用し、
大体所定の電気的値の範囲に制限された濾波済みの信号
出力を生成する。

マルチプレクサ４３工は、第１０図の複数のフィルタ段
のうち最初のものに接続されていて、ハード・リミッタ
４１７の濾波済み信号出力を濾波されるべき電気的信号
と多重化（マルチプレクサ）して、電気的信号が一連の
フィルタ段を通してまた再び逆行して前置濾波され、つ
いてハード・リミッタ４１７で制限され、次に一連のフ
ィルタ段を通って更に逆行して後置濾波されるようにす
る。

第１２図のハード・リミッタ４１７は、各フィルタ・チ
ャンネルＡ、Ｂ、ＣおよびＤに対するブーヌト値の電気
的表示を保持するための４個の記憶レジヌク５５１を持
っている。適切なブー７ト値は４対１マルチプレクサ５
５５によってレジヌク５５１から選択される。マルチプ
レクサ５５５は、線５０５のうちの２本のチャンネル選
択線に接続されていることを可とする２本の選択線４５
１を介してデコーダ４４７により制御されるものである
。或いは他の適当なやり方で制御されても良い。マルチ
プレクザ５５５の出力にはデジタル加算回路５５３が接
続されていて、バス４１５上の８ビツト・デジタル信号
に選ばれたチャンネルのブーヌト値のデジタル表示を電
気的に加算する、すなわち、それを増加させる。デジタ
ル加算回路５５３は、ブーヌト値の大きさとバス４１５
上のデジタル信号の大きさとに依存する可変レベルを持
った第１出力信号を線５５７に生成する。加算回路５５
３は、それが可能なたとえば１１１１１１１１という様
な最大値を有し、従って出力はこの最大出力レベルを超
えることはない。

テシタル減算器５５９は、マルチプレクサ５５５からの
８ビツト線に接続された減算（−）入力と、加算回路５
５３の出力に接続されたプヲヌ汗）入力とを持っている
。減算器５５９は、加算回路５５３からの第１出力信号
からそのチャンネルのプーヌト値のデジタル表示を差引
いてリミッタ出力を生成する。このリミッタ出力は、バ
ス４１５上の電気的（言方がグーヌト値に逆比例する成
る所定値を超えない限シ、この電気的信号と同じ大きさ
を呈する。具体的には、加算回路５５３がとシ得る最大
レベルをＭＡＸとすれば、制限されるべき信号の大きさ
に与えられるハード・リミット値ｆ（ＬはＭＡＸからプ
ーヌト値を差引いた値すなわち、）ＩＬ−ＭＡＸ−ＥＯ
Ｏ８Ｔとなる。信号の大きさがＨＬを超えればリミッタ
出力はＨＬとなる。信号の大きさがＨＬを超えなければ
、リミッタの出力は変化していない信号の大きさと同じ
である。全体の動作において、第１２図と第１０図の回
路は、個々のフィルタ段に対する複数のフィルタ・パラ
メータの各々について濾波スるためにおよび同時に増大
手段（たとえば、加算回路５５３）と上記減少手段（た
とえば、減算回路５５９）のために記憶手段からのブー
ヌト値の電気的表示を多重化するために、個々の各フィ
ルタ段の動作を多重化して制限目的のブーヌト値がそれ
ぞれ特定のフィルタ・パラメータに対応するように、す
ることが適当である。

第１３図に戻って、電荷再配分技法をベースとす。

るＡＤＣ−ＤＡＣ対数変換回路は低電力用に最適のもの
と思われる。この回路は、複雑なもので々く、非常に電
力消費が少なくかつＶＬＳ　Ｉ構造とすることができる
。このＡＤＣとＤＡＣは対数の底ｄ＝０．９４１を持つ
ように作られている。これは、そのフィルタ係数に関し
て３％の精度でダイナミック範囲が６７、１ｄＢ、　　
ＲＭ　Ｓ信号対雑音比（ＳＮＲ）が３５．１ｄＢである
形に対応している。ワード長８ビットで、また別の対数
の底ｔｌ　＝　０．９０８についても検討した。これは
、そのフィルタ係数に関シテ、４．９％の精度でダイナ
ミック範囲が１ｏ６ｄ、Ｂ。

ＲＭＳ信号対雑音比３１．１　ｄＢであることに対応す
る。これらの動作パラメータは入力量子化のみに基くも
ので信号処理による劣化は含んでいない。

上記の対数の底は、ダイナミック範囲とＳＮＲの間の妥
協を念頭において当業者が選択するものである。ベース
値（１：＝　０．９４１の実施例が補聴器用としては好
ましく、またＤＳＰとＡＤＯ／ＤＡＣ回路の両者にもこ
れと同じ底ｄを使用すべきである。

対数的なり／Ａ変換は、独特の重み付けをした２個のキ
ャパシタＣ１と０２（第２図）を使用する電荷配分技法
をベースにしている。

Ｄ　／　Ａ　サイク７Ｌ／の動作ニ先立って、ツイツチ
Ｓ１ヲ閉じることによりＣ１は基準電圧（Ｖｒｅｆ　）
に事前充電され、スイッチＳ２を閉じることによって完
全に放電する。入力クロックの位相ｌの期間中、スイッ
チＳ１と８２は開で、スイッチＳ３は閉じられキャパシ
タＣＩの電荷はキャパシタＣ２に再配分される。

この再配分動作の後、再キャパシタ上の電圧は次の通り
に々る。

Ｖ＋　＝ＶＲＥＦＸＣＩ　／（Ｃ１＋０２　）ｄ＝０１
１ＣＣ１十０２　） クロックの位相２０期間中は、スイッチＳ３は開かれス
イッチＳ２が閉じられてＣ２が完全に放電する。

そしてキャパシタＣ１上の残留電圧はＶｌ　（上記）で
ある。次の位相］、で、スイッチＳ３は再び閉じられて
電荷を再配分する。その結果面キャパシタの両端間の電
圧は次のようになる。

Ｖ２　＝　（Ｃ１／　（Ｃ１＋　０２　）　）　２Ｘ　
■、ＲＥＦ＝ｄ２ｘ■ＲＥＦこのプロセフは、上記の態
様でｎクロック・サイクル期間継続し、その後キャパシ
タＣ１上の最終電圧は次式の通りになる。

Ｖｎ＝　（Ｃ１／　（Ｃ１＋０２　）　）　ｎｘ■ＲＥ
Ｆ＝ｄｎｘＶＲＥＦこの比ｄはこのシステムの対数の底
に相当するものである。ベーｙ、　ｃｌ　＝　０．９４
１の場合、キャパシタ値はそれぞれＣ１＝３２ｐＦと０
２＝２ｐＦに選定される。

使用するクロックのサイクル数は８−ビットのカウンタ
でモニタされる。変換されるヘキ？　−ヒツト・デジタ
ル語はそのカウンタの下位７ビツ１−と比較される。両
者が等しくなったとき、両ヌインチに対スるクロック制
御は±められ、キャパシタＣ１上の残留電圧は入力デジ
タル語のアナログ等価値と一致する。

アナログ−デジタル変換を行なうには、そのアナログ信
号をサンプリングして、得られたサンプルをＤＡＣのア
ナログ出力と比較する。それが等しければ、Ｄ／Ａ変換
器中のスイッチに対するクロックの供給を止めて、同時
にカウンタのカウント値をラッチする。この７−ビット
語は入力アナログ、サンプルの等価デジタル値である。

デジタル比較器が可動状態になる（ファイア）と、また
は入力デジタル語が零に等しければ、或いはアナログ比
較器が可動状態になる（ファイア）と、上記スイッチに
対するクロック制御は止められる。

第１２図のこの基本的な対数変換器は、丁度キャパシタ
Ｃ１の放電用に０２が使用されるように、別のキャパシ
タＣ３（２ｐＦ）を付加するとその動作速度の面でより
効率を良くすることができる。第１４図ヲ参照されたい
。２個のキャパシタＣ２と０３はキャパシタＣ１を放電
するために交互に使用される、すナワチ、キャパシタＣ
１の電荷をキャパシタＣ２が共有しているときはキャパ
シタＣ３は放電され、またこれと逆の関係も生ずる。こ
れによって元の変換速度は２倍になる。

第１４図には、対数Ａ　Ｄ　Ｃ−Ｄ　Ａ　Ｃ６０１の好
ましい形がブロック形式で示されている。この構成で、
所要の制御およびタイミング信号を発生するために８−
ビット・カウンタ６１１がデコーダ６１３と共に使用さ
れている０カウンタ６１１は非同期性のもので、発振器
６１５から供給される４ＭＨｚのクロック周波数で動作
する。カウンタ６１１の最下位ピッ）（Ｑ、Ｏ）は２相
りロック発生器に対して２ＭＨｚの入力を供給する。そ
してこの２相はこの対数信号変換回路６０１の多数のス
イッチを制御するために使用する。カウンタ６１１の８
個のピッ１−全部（Ｑ、０〜Ｑ？　）はデジタル比較器
６２１と出力ラッチ６２３とに結合される。

各変換サイクルには、たとえば４　ＭＨｚのタイムベー
ヌで４０マイクロ秒を必要とする。この回路に給電する
と、カウンタ６１１はリセットされ、キャパシタＣ１は
充電され、Ｄ／Ａサイクルが始まる。

アナログ−デジタル変換の場合には、「サンプルＨＪの
高信号が発生して、マイクロホン１３からの対エイリア
ヌ保護されたアナログ入力信号をサンプリングするた−
めに使用される。アナログ比較器６５１は、キャパシタ
Ｃ１の、電圧を、演算増幅器およびスイッチング回路６
５３を介してアナログ入力電圧と比較する。アナログ比
較器６５１が可動状態になると、その時点におけるカウ
ンタ６１１のカウント値がラッチ６２３中にラッチされ
る。このアナログ比較器の出力は非同期的なものである
から、ラッチ、ブロック６２３中のＤフリップ・フロッ
プによってラッチされる。このＤフリップ・フロップの
出力はラッチ６２３を可動化または非可動化する。

Ｄ／Ａサイクル期間中は、アナログ形式に変換するため
にＤＳＰチップから得られるデジタル語を入力ラッチ６
３１が保持する。カウンタ６１１とラッチ６３１の両出
力はデジタル比較器６２１中で比較され、その出力は、
カウント値が入力語と同一のとき高になる。比較器のこ
の出力信号でスイッチに対するクロック制御は止−！シ
、キャパシタＣ１はアナログ電圧を保持する。このアナ
ログ電圧はラッチ６３工中のデジタル値が変換されるべ
き電圧である。そして、サンプル・ホールド（Ｓ／Ｈ）
回路６４１が可動化されてキャパシタＣＩのアナログ電
圧のザンプリンタを行ない、それを対数ＤＡＣのアナロ
グ出力として保持する。

次に、幾つかの設計とレイアウトに関する考慮を説明す
る。ＭＯ８技法では正確なキャパシタ比を作ることが可
能である。ＭＯＳキャパシタの電極は次のようにして形
成できる。

（１）拡散部上に金属または多結晶シリコンを有する構
造 この構造では、基板中の高濃度にドープされた領域の上
にＳｉＯ２の薄層を成長させる。このドープされた領域
はキャパシタの下側極板を形成しておシ、−力士側の極
板は上記のＳｉ　０２を金属または多結晶シリコンで被
覆することによって形成される。この酸化物（５ｉＯ２
）の厚さのばらつきは通常上１５％以内で、それによる
キャパシタンス値の誤差は０．１％である。

（２）多結晶シリコン上に多結晶シリコンを重ねた構造 シリコン−ゲート２重多結晶シリコン法では、低抵抗の
多結晶シリコンよ構成る第２層を、相互接続体として、
或いはメモリ用の浮動ゲー１−を形成するために使用す
る。これらの２重多結晶層はキャパシタの極板として利
用できる。この形式のキャパシタにおける主な欠点は、
多結晶シリコン表面の粒状度に起因する酸化層厚さの不
規則なばらつきであって、それによりキャパシタンス値
に０．１２　　％の誤差が生ずることである。この形式
の構造におけるギヤパシタンヌ対面積の比は拡散部（７
り 上に金属または多結晶シリコンを有する構造の場合に比
べて小さい。

（３）多結晶シリコン上に金属を有する構造キャパシタ
の２個の極板は金属と多結晶シリコンである。この形式
のキャパシタの特性は多結晶シリコンを重ねた構造のそ
れと同様である。

上述したどの構造のものにおいても、キャパシタの下側
極板と基板に対する、従って基板パイアヌに対する大き
な寄生キャパシタンスがある。拡散部の上に金属または
多結晶シリコンを有する構造の場合には、下側極板が基
板中に埋込まれており、酸化物の厚さと装置の構造に依
存するけれども、この浮遊キャパシタンスは逆バイアヌ
されたｐ−ｎ接合のもので全ギヤパシタンヌ（Ｃ）の１
５〜３゜％にな殴得る。２重多結晶構造および多結晶シ
リコン上に金属を有する構造では、その下側極板に付帯
する浮遊キャパシタンス値は通常全キャパシタンス（Ｃ
）の５〜２０％である。

対数Ｄ／Ａ変換器の正確さは、比（Ｃ１／（Ｃ１十０２
））の正確さによって決捷る。このキャパシタン７比は
それらキャパシタンス自体の不正確さに影響される。こ
の比の誤差は、面積（不規則な端縁の変動）、キャパシ
タの酸化物の厚さおよび酸化物のアンダカットの変化に
よって生ずるものである。このアンダカットは、製造過
程におけるキャパシタ極板のその周辺に沿うフチフル・
エツチングによるものである。このアンダカットは、装
置の周辺長に比例するキャパシタンスＣを減少させる。

このアンダカットを排除する一般的な方法は同一寸法に
形成された複扱個の小さなユニツ１−・キャパシタを並
列に接続して大きなキャパシタを構成することである。

この技法を使えば面積／周辺長の比がどの様な２個のキ
ャパシタでもは〈同一になる。しかし、それらユニット
・キャパシタは有用なヌベーヌの僅か６０％しか利用し
ないので、大きな面積を占有する。キャパシタの代表的
なレイアウトは交差形である。キャパシタＣ１、Ｃ２お
よびＣ３は同様なレイアラ１−に作られる。

デジタル−アナログ変換については、アナログ形式に変
換されるべきデジタル値を一時的に保持する回路６３１
を有する、電子的信号変換装置が第１４図に示されてい
る。第１と第２のキャパシタＣ１と０２が設けられてい
る。第１と第２のキャパシタの少くとも一方の選択的な
充電、第１と第２のキャパシタの少くとも一方の選択的
な放電、および第１と第２のキャパシタ間で電荷の再配
分が行なわれるように両キャパシタを選択的に接続する
ことを含む選択的に行なうよう動作するスイッチがある
。第１４図において、ＰＯＳ　　ＳＧＮとＰＲＥＡ２Ｄ
は、普通第１キャパシタＣ１を電圧源から第１の電圧に
充電するために動作する第１のスイッチとして働く。ス
イッチＰＨ３２は、第２のキャパシタＣ２を第１のキャ
パシタＣＩが充電されて生ずる電圧とは異なる成る電圧
レベルに放電させる。第３のスイッチＡ２Ｄは、上記の
ように充電された第１のキャパシタＣ１を第２のキャパ
シタに接続して、電荷の再配分が起って第１キャパシタ
０１両端間の電圧が上記第１の電圧の所定分数値に低下
するようにする。

デコーダ６１３は、カウンタ６１１に応動して第２と第
３のスイッチＰＨ８２およびＡ、　２　Ｄを交互に反復
動作させて、第１キャパシタＣ１の両端間の電圧が所定
の分数値（小さな値）ずつ何回かに亘って繰返し低下さ
せて（その回数はラッチ６３１中に保持されているデジ
タル値によって表わされる）、上記回数だけ低下させら
れた後のキャパシタＣ１の残留電圧が、デジタル値を変
換すべき大きさであるアナログ電圧になるようにする。

デジタル値がそれに変換されるべきアナログ電圧は、実
質的唇べき数Ｎに対する第１の定数に比例する。こ＼に
Ｎは、第１と第２のキャパシタが接続される回数、また
はその変換時にスイッチによって行なわれる再配分動作
の回数に、実質的に比例する数である。

この数Ｎは、アナログ形式に変換されるべきデジタル値
の直接関数であシかつそれに比例するもので、その結果
、動作が行なわれた後のキャパシタＣ１と０２の少くと
も一方の両端間の電圧はデジタル値が変換されるべきア
ナログ値になる。上記の値ひは０．８５と０．９９の間
の値に決めることが望ましい。大抵の場合、キャパシタ
間７Ｃ１の値はキャパカウンタＣ２の値の少くとも１０
倍であることが好ましい。

アナログ−デジタル変換の場合には、デコーダ６１３が
スイッチを作動させてそれが選択的な動作のシーケンス
を行なうように、この選択的な動作を通じて、アナログ
信号のサンプルを含む所定の電気的状態が生ずるまで電
荷の再配分が成る回数繰返えされる。回路は、この電荷
の再配分の発生回数の関数として成るデジタル値を発生
し、それで上記の動作が行なわれて生成されて生成され
たこのデジタル値は、アナログ信号のサンプルを変換す
べきそのデジタル値となる。たとえば、カウンタ６１１
は電荷の再配分の選択動作が発生する回数に比例した数
のカウントを連続的に増分増加させる。電子的比較回路
６５３と６５１は、第１キャパシタＣ１の両端間電圧が
成る特定レベルに到達したことに応動して制御信号を線
６６１がらデータ・フッチロ２３に供給して、カウンタ
６１１からのカウントがそのレベルに達したときそれを
ラッチする。

第１５図のプロセヌ図は対数Ａ／Ｄ信−号変換の動（８
Ｊ） 作を例示するものである。動作は［ヌクー）７ＯＮで開
始してヌテップ７０３へ進みカウンタ値Ｎを零にリセッ
トする。ヌテップ７０５でアナログ信号がサンプルされ
る。ヌテッグ７０７ではＣ２をＣ＋、から切離して第２
キャパシタＣ２を第１キャパシタＣ１が充電されるべき
電圧とは異なる成る電圧レベルに放電させる。次のヌテ
ップ７０９で第１キャパシタを電圧源から第１の電圧ま
で充電する。

テヌト・ヌテッブ７工１では第１キャパシタＣ１の両端
間電圧がヌテップ７０５でサンプリングした信号のレベ
ルよりも小さいかどうかを判定する。小さくない場合に
は、ヌテッグ７１３へ進み、充電されている第１キャパ
シタを第２のキャパシタへ接続して、電荷の再配分が起
ってこの第１キャパシタの電圧が前の電圧の所定何分の
１かに低下するようにする。次にヌテップ７１５でカウ
ンタ・インデクヌＮを増分増加させる。ヌテッグ７１７
では、Ｃ２を０１から切離してこの第２キャパシタＣ２
を第１キャパシタが充電されるべき電圧とは異なる成る
電圧レベルまで再放電させる。そして動作はテヌト・ヌ
テッグ７１１へ戻り、テスト結果が満足されるまで、こ
の放電と接続のヌテツプを交互に（７１３−７１７）を
繰返し行なって、第１キャパシタの電圧を、デジタル値
Ｎによって表わされる数と同じ回数だけ所定の小さな値
ずつ繰返し低下させる。テスト・７テツプ７１１が満足
されると、上記回数に亘って低減された後の第１キャパ
シタ両端間の残存電圧はデジタル値が対応すべきアナロ
グ電圧になる。動作は、ヌテツプ’７１１から７１９へ
分岐してそこでインデクヌＮを対数デジタル表示として
ラッチすると共に出力として供給する。Ｄ／Ａ変換はこ
れと逆の動作になる。もしこのプロセメを継続すべきと
きは、動作はテスト・ヌテッグ７２１を介してヌテツプ
７０３にループ・バックする。

また継続しない場合は動作はテスト・ヌテツプ７２１か
ら終了７２３へ分れる。

この発明は、デジタルまたはアナログ技術を使用しかつ
用途に応じたソフトウェア、ハードウェアまたはファー
ムウェアを組合わせた数多くの実施形態を包含するもの
である。一般的に大気中で、水中で、宇宙でまたはその
他の環境で使用される、補聴器、拡声装置その他の電子
的システムを対象とした応用、組合わせおよびプロセメ
もこの発明の範囲内に含まれる。

上述したところより、との発明の幾つかの目的が達成さ
れまた有利な結果が得られることは自明であろう。

前述した幾つかの構造には、この発明の範囲を逸脱せず
に種々の変形を加えることができるから、この明細書中
の説明や添付図面に示された内容は単なる例示であって
この発明を制限するものと解釈すべきではない。

々お、この発明は、在郷軍人局（ｖ、Ａ）契約Ｖ　Ａ　
Ｋ　Ｖ　６７４９８５７号と連邦航空宇宙局（ＮＡＳＡ
）認可Ｎ　Ａ　ＧＩＯ−００４０による米国政府の支援
でなされたもので、米国政府はこの発明について或種の
権利を保有している。またこの明細書および図面の開示
事項に関する著作権は中央難聴者研究所が有するもので
ある。よって、この発明の特許出願および登録に関連す
る場合を除きその複製は著作権で保護されている。

【図面の簡単な説明】

第１図は、この発明による電子的フィルタを含むこの発
明の補聴器を着けた使用者の、この補聴器を一部断面で
示した、簡略見取図、第２図は第１図に示した補聴器の
側面見取図、第３図はこの発明による２チップ式デジタ
ル補聴器の一部ブロックで示す簡略構成図、第４図は第
３図の補聴器用のこの発明による回路を示す電気的ブロ
ック図、第５図は普通のＦ工Ｒフィルタ構造を示すブロ
ック図、第６図は、第４図のこの発明による適応型フィ
ルタを制御するための論理回路の一部ブロックで示す簡
略構成図、第７図は、フィードバック経路ヲシミュレー
トするこの発明による適応型フィルタを制御するための
また別の論理回路の一部ブロックで示す簡略構成図、第
８図は、この発明の回路における一部パーセント・ユニ
ット中の適応性を示す係数Ｃ値対係数の関係を示す線図
、第９図は、線形適応法における一定増分の適応性を示
す係数Ｃ値対係数の関係を示す線図、第１０図はこの発
明の対数フィルターリミッタ−フィルタの構成を示すブ
ロック図、第１１図は、第１０図中の幾つかのブロック
に使用されている、多重化した対数乗算累加セル（ＭＬ
ＭＡＯ）のブロック図、第１２図は第１０図中に使用さ
れているこの発明のハード・リミッタ回路のブロック図
、第１３図はこの発明の方法で作動するスイッチ式キャ
パシタ構成の簡略図、第１４図はこの発明による対数ア
ナログ−デジタル、デジタル−アナログ信号変換装置の
一部ブロックで示す簡略構成図、第１５図はこの発明に
よる対数ＡＤＣ／ＤＡＣ変換装置を作動させるためのこ
の発明の方法を例示するプロセヌ流れ図である。 １．１・・・補Ｐ［，１３・・・マイクロホン、１７・
・・受話器すなわち変換器、Ｃ１・・・第１のキャパシ
タ、Ｃ２・・・第２のキャパシタ、Ｓｌ、Ｓ２、Ｓ３、
・・スイッチ手段、５５・・・フィルタ。 特許出願人　　セントラル　インヌテイチュートフオ　
ザ　デフ 代　理　人　　清　水　　　哲　ほか２名（８す

Claims (26)

【特許請求の範囲】
1. （１）縦続接続された複数のフィルタ段を有し、そのフ
   ィルタ段は各々その入力における電気的信号をフィルタ
   ・パラメータの電気的表示に従つてそれぞれ濾波して複
   数のフィルタ信号を生成するものである、フィルタと、 上記フィルタに結合されていて、上記電気的表示を換え
   て上記の各フィルタ・パラメータをその値の実質的に一
   定パーセント量変化させる電子的制御手段と、より成る
   電気的信号を濾波するための電子的フィルタ。
2. （２）上記電子的制御手段が、上記フィルタ段のうちの
   少くとも一つの段の電気的表示を対数的に変化させるこ
   とを特徴とする請求項（１）に記載の電子的フィルタ。
3. （３）上記複数のフィルタ段中の上記少くとも一つの段
   が、それに関連するフィルタ和信号を実質的に対数形式
   で生成することを特徴とする請求項（２）に記載の電子
   的フィルタ。
4. （４）上記電子的制御手段が、濾波されるべき電気的信
   号の極性の関数としておよび複数のフィルタ和信号のう
   ちの少くとも一つの極性の関数として増分増加および減
   分減少の連続的統計を生成して、上記フィルタ・パラメ
   ータの各々を表わす対数形式のデジタル値を供給しかつ
   上記連続的総計を上記デジタル値のうちの対応するもの
   にそれぞれ加算するための手段を含むことを特徴とする
   請求項（１）に記載の電子的フィルタ。
5. （５）上記の電子的制御手段は、上記増分増加と減分減
   少の発生頻度より低い頻度で、連続的総計を上記デジタ
   ル値の対応するものにそれぞれ加算することを特徴とす
   る請求項（１）に記載の電子的フィルタ。
6. （６）上記の電子的制御手段は、外部から供給されそれ
   ぞれ変化する極性を持つた制御信号に応動してこの外部
   から供給される制御信号の第１のものの変化極性を表わ
   す一連の値を一時的に記憶し、上記各フィルタ・パラメ
   ータの大きさを一定量だけ増加および減少させるもので
   、その増加作用および減少作用が、それぞれ上記一連の
   値の中の対応する値がその時の外部から供給される第２
   の制御信号の極性と比較して同一か反対かによつて決ま
   る、請求項（１）に記載の電子的フィルタ。
7. （７）アナログ形式に変換されるべきデジタル値を一時
   的に保持する手段と、 第１および第２のキャパシタと、 上記第１および第２のキャパシタのうちの少くとも一方
   を選択的に充電する作用と、この第１および第２のキャ
   パシタのうちの少くとも一方を選択的に放電させる作用
   と、この第１と第２のキャパシタを選択的に接続して両
   者間で電荷の再配分がされるようにする作用とを含む選
   択的な動作を一般的に行なうスイッチ手段と、 上記アナログ形式に変換されるべきデジタル値を一時的
   に保持する手段に応動し、上記スイッチ手段に上記選択
   的動作のシーケンスを行なわせてその動作期間を通じて
   アナログ形式に変換されるべきデジタル値の関数である
   回数だけ上記電荷の再配分が繰返し行なわれ、その結果
   上記動作が行なわれた後の上記両キャパシタの少くとも
   一方の両端間電圧がアナログ形式に変換されるべきデジ
   タル値を表わすアナログ電圧であるようにする手段と、
   を具え、それによつてデジタル形式からアナログ形式へ
   の電子的信号の変換が行なわれる、電子的信号変換装置
   。
8. （８）電荷の再配分が生ずる回数がアナログ形式に変換
   されるべきデジタル値に実質的に比例し、その結果動作
   が行なわれた後の上記両キャパシタの一方の両端間の電
   圧がアナログ形式に変換されるべきデジタル値を表わす
   アナログ電圧であるような、請求項（７）に記載の電子
   的信号変換装置。
9. （９）上記スイッチ手段を動作させる手段が、上記スイ
   ッチ手段に最初第１キャパシタを充電し次いで第２キャ
   パシタの放電作用と次に第１と第２の両キャパシタを接
   続して電荷が第１キャパシタから逐次除かれるようにす
   る作用との両作用を繰返すシーケンスを行なわせる手段
   を含む、請求項（７）に記載の電子的信号変換装置。
10. （１０）第１のキャパシタの両端間電圧が、デジタル値
    がそれに変換されるべきアナログ電圧であり、かつ、Ｎ
    を第１と第２のキャパシタが相互接続されるべき回数に
    実質的に比例するとした場合に、べき数Ｎに対する第１
    の定数ｄに実質的に比例するものである、請求項（７）
    に記載の電子的信号変換装置。
11. （１１）第１のキャパシタのキャパシタンスを第１と第
    ２の両キャパシタのキャパシタンスの和で除した値がそ
    の変換の対数の底を表わす比ｄである請求項（７）に記
    載の電子的信号変換装置。
12. （１２）比ｄが０．８５と０．９９の間の値である請求
    項（１１）に記載の電子的信号変換装置。
13. （１３）第１キャパシタのキャパシタンスが第２キャパ
    シタのキャパシタンスの少くとも１０倍であるような請
    求項（７）に記載の電子的信号変換装置。
14. （１４）デジタル値に変換されるべきアナログ信号のサ
    ンプルを一時的に保持する手段と、 第１および第２のキャパシタと、 第１と第２のキャパシタのうちの少くとも一方を選択的
    に充電する作用と、第１と第２のキャパシタのうちの少
    くとも一方を選択的に放電する作用と第１および第２の
    キャパシタを選択的に相互接続して両キャパシタ間で電
    荷の再配分が生ずるようにする作用とを含む選択的動作
    を行なうように一般的に動作するスイッチ手段と、 上記スイッチを動作させて選択的動作のシーケンスを行
    なわせ、この選択的動作の間に電荷の再配分動作が、ア
    ナログ信号のサンプルを含む所定の電気的状態が発生す
    るまで何回も繰返し発生するようにする手段と、 上記の動作が行なわれたときに生成される下記デジタル
    値が、アナログ信号のサンプルがそれに変換されるべき
    デジタル値を表わすように、上記電荷の再配分が生ずる
    回数の関数としてデジタル値を生成する手段と、を具備
    して成る電子的信号変換装置。
15. （１５）上記デジタル値を生成する手段が、電荷を再配
    分する選択的動作が起る回数に比例した数のカウントを
    増分増加させかつ所定の電気的状態が生じたときその増
    分増加作用を止める手段を含むことを特徴とする請求項
    （１４）に記載の電子的信号変換装置。
16. （１６）上記所定の電気的状態は、第１のキャパシタの
    両端間の電圧が特定レベルに到達したことに基いている
    ことを特徴とする請求項（１４）に記載の電子的信号変
    換装置。
17. （１７）第１キャパシタのキャパシタンスが、第２キャ
    パシタのキャパシタンスの少くとも１０倍である請求項
    （１４）に記載の電子的信号変換装置。
18. （１８）第１キャパシタのキャパシタンスを、第１と第
    ２の両キャパシタのキャパシタンスの和で除した値が、
    この変換の対数の底を表わす比ｄであることを特徴とす
    る請求項（１４）に記載の電子的信号変換装置。
19. （１９）比ｄが、０．８５と０．９９の間の値であるこ
    とを特徴とする請求項（１８）に記載の電子的信号変換
    装置。
20. （２０）第１のデジタル値に変換されるべき第１のアナ
    ログ信号のサンプルを一時的に保持する手段と、第２の
    アナログ信号のアナログ・レベルに変換されるべき第２
    のデジタル値を一時的に保持する手段と、 第１および第２のキャパシタと、 上記第１および第２のキャパシタのうちの少くとも一方
    を選択的に充電する作用と、上記第１および第２のキャ
    パシタのうちの少くとも一方を選択的に放電させる作用
    とこの第１と第２の両キャパシタを相互接続して両者間
    で電荷の再配分が行なわれるようにする作用とを含む選
    択的動作を行なうように一般に動作するスイッチ手段と
    、上記スイッチ手段を動作させて上記選択的動作のシー
    ケンスを行なうようにし、この選択的動作の間に電荷の
    再配分動作が、第１アナログ信号のサンプルを含む所定
    の電気的状態が発生するまで何回も繰返し発生するよう
    にする手段と、 上記の動作が行なわれたときに生成される下記のデジタ
    ル値が、第１のアナログ信号のサンプルを表わす第１の
    デジタル値であるように、上記電荷の再配分が生ずる回
    数の関数としてデジタル値を生成する手段と、 第２のアナログ信号のアナログ・レベルに変換されるべ
    き第２のデジタル値を一時的に保持する上記手段に応動
    し、上記スイッチ手段が上記選択的動作のシーケンスを
    行ないこの動作の間に電荷の再配分が明確な回数だけ繰
    返し発生するように上記スイッチ手段を作動させる手段
    と、を有し、上記明確な回数は第２のアナログ信号のア
    ナログ・レベルに変換されるべき第２のデジタル値の関
    数であつて、その結果、上記の動作が行なわれた後の上
    記一方のキャパシタの両端間電圧が、第２デジタル値が
    それに変換されるべき第２アナログ信号のアナログ・レ
    ベルを表わすようになる、電子的信号変換装置。
21. （２１）アナログ形式に変換されるべきデジタル値を保
    持するカウンタ手段と、 第１および第２のキャパシタと、 一般的に、上記第１のキャパシタを電源から成る第１の
    電圧に充電するように動作する第１のスイッチ手段と、 一般的に、上記第２のキャパシタを、上記第１のキャパ
    シタが充電される電圧とは異なる或る電圧レベルに放電
    させるように働く第２のスイッチ手段と、 一般的に、上記のように充電された上記第１のキャパシ
    タを上記第２のキャパシタに接続して、電荷の再配分が
    生じて上記第１のキャパシタの両端間の電圧を上記第１
    電圧の所定何分の１かに低下させるように働く第３のス
    イッチ手段と、上記カウンタ手段に応動して、上記第２
    と第３のスイッチ手段を交互に繰返し動作させて、上記
    第１キャパシタの両端間電圧が所定分数値ずつ上記カウ
    ンタ手段に保持されたデジタル値で表わされる数に等し
    い或る回数繰返し低下するようにし、それにより上記回
    数低下した後の上記第１キャパシタ両端間の残存電圧が
    、変換されるべきデジタル値を表わす或るアナログ電圧
    であるようになる手段と、を具備して成る、電源と共に
    使用するデジタル−アナログ変換器。
22. （２２）第１のキャパシタを、電圧源から第１の電圧ま
    で充電する段階と、 第２のキャパシタを、上記第１のキャパシタが充電され
    た電圧とは異なる或る電圧レベルまで放電させる段階と
    、 上記の様に充電された第１のキャパシタを第２のキャパ
    シタに接続して、電荷の再配分が行なわれて上記第１の
    キャパシタの両端間の電圧が以前の電圧の所定の分数値
    に低下するようにする段階と、 上記第１のキャパシタの両端間の電圧を、上記デジタル
    値で表わされる数に等しい回数だけ所定の分数値ずつ繰
    返し低下させて、この回数だけ低下させられた後のこの
    第１キャパシタ両端間の残存電圧が、変換されるべきデ
    ジタル値を表わすアナログ電圧であるように、上記の放
    電と接続段階を交互に繰返し行なう段階と、を有し 上記繰返し動作するための手段が、第２と第４のスイッ
    チ手段を共に動作させまた次いで第３と第５のスイッチ
    手段を共に動作させて、上記第１のキャパシタ両端間の
    電圧が上記デジタル値で表わされる数の回数だけ各動作
    ごとに繰返し低下させられるようにする手段を含んで成
    る、 第１と第２のキャパシタおよびスイッチを使用してデジ
    タル値をアナログ形式に変換するためのデジタル−アナ
    ログ変換器の作動方法。
23. （２３）使用者に対する外部音声から電気的出力を発生
    させるためのマイクロホン手段と、 使用者の耳孔内に音声を放射する電気駆動式の受話器手
    段と、 それぞれ電荷をもつた複数のキャパシタとデジタル−ア
    ナログ変換に関係のある可変数に等しい可変回数だけ上
    記電荷の再配分を繰返し行なう手段とを含む対数アナロ
    グ−デジタルおよびデジタル−アナログ信号変換手段と
    、 を具備して成る補聴器。
24. （２４）デジタル値に変換されるべきアナログ信号のサ
    ンプルを第１と第２のキャパシタに一時的に保持する段
    階と、 この第１と第２のキャパシタのうちの少くとも一方を選
    択的に放電させかつ両者間の電荷の再配分が行なわれる
    ようにこの第１と第２のキャパシタを相互に選択的に接
    続する段階と、 上記選択的動作のシーケンスを、その動作中にアナログ
    信号のサンプルを含む所定の電気的状態が発生するまで
    電荷の再配分がある回数繰返し発生するように、行なう
    段階と、 上記動作が行なわれたとき生成される下記のデジタル値
    が、アナログ信号のサンプルをそれに変換すべきデジタ
    ル値を表わしているように、上記電荷の再配分が発生す
    る回数の関数としてデジタル値を生成する段階と、 より成る、第１と第２のキャパシタを使用してアナログ
    信号をデジタル形式に変換するためのアナログ−デジタ
    ル変換器の作動方法。
25. （２５）外部音声から電気的出力を発生させるマイクロ
    ホン手段と音声を発生する電気的に駆動される変換手段
    とを有し、この変換手段から発生した音声の一部が上記
    のマイクロホン手段に戻つてその電気的出力にフィード
    バック成分を付加するような電気音響システム用の電子
    的フィルタであつて；マイクロホン手段の電気的出力を
    電気的表示に変換する手段と、 上記のように変換されたマイクロホン出力を適応型出力
    と合成して合成信号入力を生成する第１の手段と、 上記合成信号入力を電子的に濾波して濾波済み信号を生
    成する電子的濾波手段と、 係数を表わすパラメータを電気的に記憶している適応型
    フィルタ手段であつて、上記電気的濾波手段と相互接続
    されていて一定パーセントの量を変化させる線形制御手
    段と、上記濾波済み信号を上記電気的に記憶された係数
    に対して電気的に処理して上記第１の手段に対する合成
    用の適応型出力を生成し、マイクロホン手段の電気的出
    力中のフィードバック成分を実質的に相殺するようにす
    る手段とを含む適応型フィルタ手段と、 より成る電子的フィルタ。
26. （２６）上記の電気的表示、合成信号、適応型出力、合
    成された信号、濾波済み信号および係数が、すべて実質
    的に対数形式であり、かつ上記適応型フィルタ手段が実
    質的に対数形式で動作する、請求項（２５）に記載され
    た電子的フィルタ。