JP3303828B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3303828B2 JP3303828B2 JP06930799A JP6930799A JP3303828B2 JP 3303828 B2 JP3303828 B2 JP 3303828B2 JP 06930799 A JP06930799 A JP 06930799A JP 6930799 A JP6930799 A JP 6930799A JP 3303828 B2 JP3303828 B2 JP 3303828B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- stress
- substrate
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に、半導体チップ又は基板が他の基板と半田ボ
ールを介して実装される半導体装置の製造方法に関す
る。
方法、特に、半導体チップ又は基板が他の基板と半田ボ
ールを介して実装される半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ボールグリッドアレイ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）パッケージタイプ（以下、ＢＧＡと
記す）又はチップスケールパッケージ（Ｃｈｉｐ Ｓｃ
ａｌｅＰａｃｋａｇｅ）タイプ（以下、ＣＳＰと記す）
等に代表される、実装に半田ボールを用いる半導体装置
は、一般に以下の方法で製造される。この製造方法は、
全体が大きく５つの工程からなる。
ｉｄ Ａｒｒａｙ）パッケージタイプ（以下、ＢＧＡと
記す）又はチップスケールパッケージ（Ｃｈｉｐ Ｓｃ
ａｌｅＰａｃｋａｇｅ）タイプ（以下、ＣＳＰと記す）
等に代表される、実装に半田ボールを用いる半導体装置
は、一般に以下の方法で製造される。この製造方法は、
全体が大きく５つの工程からなる。
【０００３】まず、図６及び図７に示すように、半導体
チップ２１が搭載された半導体パッケージ２０の基板２
２の下面に、多数の半田ボールを接続されるための多数
のパッド２３を形成する。これら多数のパッド２３は、
基板２２の形状に合わせてその最外周部を結ぶ外側輪郭
線が４角形状をなす環状にかつ格子状に形成するもので
あり、各々のパッド２３は基板２２との接続面が略円形
をなすものである。次に、実装基板２４の上面に多数の
半田ボールを接続するための多数のパッド２５を、前記
半導体パッケージ２０側のパッド２３に各々対応する位
置に形成する。更に、前記半導体パッケージ２０側のパ
ッド２３の各々に多数の半田ボール２６を接続する。更
に、この半導体パッケージ２０を前記各々の半田ボール
２６が実装基板２４側の対応するパッド２５の上方に位
置するように実装基板２４に搭載する。最後に、熱を加
えて各々の半田ボール２６を溶かす。こうすることで、
各々の半田ボール２６は半導体パッケージ２０側に形成
されたパッド２３及び実装基板２４側に形成されたパッ
ド２５の各々と接続し、半導体パッケージ２０は実装基
板２４と機械的かつ電気的に実装され、半導体装置は完
成する。
チップ２１が搭載された半導体パッケージ２０の基板２
２の下面に、多数の半田ボールを接続されるための多数
のパッド２３を形成する。これら多数のパッド２３は、
基板２２の形状に合わせてその最外周部を結ぶ外側輪郭
線が４角形状をなす環状にかつ格子状に形成するもので
あり、各々のパッド２３は基板２２との接続面が略円形
をなすものである。次に、実装基板２４の上面に多数の
半田ボールを接続するための多数のパッド２５を、前記
半導体パッケージ２０側のパッド２３に各々対応する位
置に形成する。更に、前記半導体パッケージ２０側のパ
ッド２３の各々に多数の半田ボール２６を接続する。更
に、この半導体パッケージ２０を前記各々の半田ボール
２６が実装基板２４側の対応するパッド２５の上方に位
置するように実装基板２４に搭載する。最後に、熱を加
えて各々の半田ボール２６を溶かす。こうすることで、
各々の半田ボール２６は半導体パッケージ２０側に形成
されたパッド２３及び実装基板２４側に形成されたパッ
ド２５の各々と接続し、半導体パッケージ２０は実装基
板２４と機械的かつ電気的に実装され、半導体装置は完
成する。
【０００４】ところで、実際に半導体装置を使用するに
あたっては、温度変化により各部品が伸縮する等の影響
を受けることにより、パッドと半田ボールとの接続部に
は様々な応力がかかることとなる。これら接続部は上記
の通り配設されており、接続部にかかる応力はその位置
によって様々に異なる。応力が集中する部分に位置する
接続部からは徐々に断線、剥離が生じていく場合がある
ため、全てのパッドの大きさを均一に設定して製造して
いたのでは、半導体パッケージと実装基板との接続信頼
性の向上は見込めなかった。
あたっては、温度変化により各部品が伸縮する等の影響
を受けることにより、パッドと半田ボールとの接続部に
は様々な応力がかかることとなる。これら接続部は上記
の通り配設されており、接続部にかかる応力はその位置
によって様々に異なる。応力が集中する部分に位置する
接続部からは徐々に断線、剥離が生じていく場合がある
ため、全てのパッドの大きさを均一に設定して製造して
いたのでは、半導体パッケージと実装基板との接続信頼
性の向上は見込めなかった。
【０００５】こうした問題を解決するために、応力集中
部分を経験的に予め想定しておき、この応力集中部分の
接続強度を上げるために、通常の大きさよりも大きく設
定されたパッドを上記の工程で形成する製造方法が知ら
れている。図４及び図５は、こうした製造方法により製
造された半導体装置の一例であって、半導体パッケージ
Ｃ、Ｄの各々の底面図である。
部分を経験的に予め想定しておき、この応力集中部分の
接続強度を上げるために、通常の大きさよりも大きく設
定されたパッドを上記の工程で形成する製造方法が知ら
れている。図４及び図５は、こうした製造方法により製
造された半導体装置の一例であって、半導体パッケージ
Ｃ、Ｄの各々の底面図である。
【０００６】図４及び図５において、３１は通常のもの
よりも大きいパッド、３２は通常の大きさのパッドを示
している。これらの例に示すように、最外周部を結ぶ外
側輪郭線が４角形状をなす環状にかつ格子状に多数の接
続部が配設されている場合において、最外周部に応力集
中が起こると想定される場合には最外周部のパッド最も
大きく設定し（図４）、あるいはその逆に、最内周部に
応力集中が起こると想定される場合には最内周部のパッ
ドを最も大きく設定する（図５）。
よりも大きいパッド、３２は通常の大きさのパッドを示
している。これらの例に示すように、最外周部を結ぶ外
側輪郭線が４角形状をなす環状にかつ格子状に多数の接
続部が配設されている場合において、最外周部に応力集
中が起こると想定される場合には最外周部のパッド最も
大きく設定し（図４）、あるいはその逆に、最内周部に
応力集中が起こると想定される場合には最内周部のパッ
ドを最も大きく設定する（図５）。
【０００７】
【発明が解決しようとする課題】しかし、このような半
導体装置を製造して実際に使用した場合には、想定され
た応力分布と実際の応力分布とは必ずしも一致しない場
合が多かった。特に、温度変化による応力分布の変化は
複雑であり、事前には非常に予測しにくいものである。
導体装置を製造して実際に使用した場合には、想定され
た応力分布と実際の応力分布とは必ずしも一致しない場
合が多かった。特に、温度変化による応力分布の変化は
複雑であり、事前には非常に予測しにくいものである。
【０００８】例えば、半導体パッケージ側で半導体チッ
プの大きさと基板の大きさが大きく異なる場合におい
て、半導体チップと基板との線膨張率が大きく異なると
きは、応力集中部分とは最外周部でも最内周部でもなく
半導体チップ外周部のほぼ直下に位置する部分となる。
こうした場合に、最外周部のパッドの大きさを大きくし
たとしても、実際には応力集中が起きていない部分の接
続強度を上げたこととなり、実際の応力集中部分には何
ら寄与するものでなく、そのため接続信頼性の向上は殆
ど見込めない。
プの大きさと基板の大きさが大きく異なる場合におい
て、半導体チップと基板との線膨張率が大きく異なると
きは、応力集中部分とは最外周部でも最内周部でもなく
半導体チップ外周部のほぼ直下に位置する部分となる。
こうした場合に、最外周部のパッドの大きさを大きくし
たとしても、実際には応力集中が起きていない部分の接
続強度を上げたこととなり、実際の応力集中部分には何
ら寄与するものでなく、そのため接続信頼性の向上は殆
ど見込めない。
【０００９】また、応力集中が起きていない部分の接続
強度を上げた場合には、応力集中部分に対して更に応力
を集中させる場合があり、こうした場合にあっては本来
の目的とは逆に接続信頼性の低下を招いてしまうことに
もなる。
強度を上げた場合には、応力集中部分に対して更に応力
を集中させる場合があり、こうした場合にあっては本来
の目的とは逆に接続信頼性の低下を招いてしまうことに
もなる。
【００１０】更に、仮に想定された応力集中部分と実際
の応力集中部分とが一致する場合であっても、その応力
集中部分のパッドのみを大きくし接続強度を上げたた結
果応力集中部分が別の部分へと変わってしまい、接続信
頼性の向上には寄与しない場合もある。
の応力集中部分とが一致する場合であっても、その応力
集中部分のパッドのみを大きくし接続強度を上げたた結
果応力集中部分が別の部分へと変わってしまい、接続信
頼性の向上には寄与しない場合もある。
【００１１】本発明は上記の事情に鑑みてなされたもの
で、応力解析を行った結果を用いてパッドの大きさを最
適に設定することにより接続部にかかる応力を均一化さ
せ接続信頼性を向上させた半導体装置を製造する製造方
法を提供することを目的とする。
で、応力解析を行った結果を用いてパッドの大きさを最
適に設定することにより接続部にかかる応力を均一化さ
せ接続信頼性を向上させた半導体装置を製造する製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の半導体装置の製造方法は、半導体チ
ップ又は基板の下面に形成されたパッドと、他の基板の
上面に形成されたパッドとが、半田ボールを介して実装
される半導体装置の製造方法において、該半導体装置の
応力解析を行う工程と、該応力解析の結果から前記半導
体チップ又は基板の下面に設けられたパッドの大きさを
設定する工程とを含み、前記応力解析は、半導体装置を
構成する部品から解析モデルを作成し、温度変化による
影響で各接続部に発生する応力分布の解析を含むことを
特徴とする。
め、請求項１記載の半導体装置の製造方法は、半導体チ
ップ又は基板の下面に形成されたパッドと、他の基板の
上面に形成されたパッドとが、半田ボールを介して実装
される半導体装置の製造方法において、該半導体装置の
応力解析を行う工程と、該応力解析の結果から前記半導
体チップ又は基板の下面に設けられたパッドの大きさを
設定する工程とを含み、前記応力解析は、半導体装置を
構成する部品から解析モデルを作成し、温度変化による
影響で各接続部に発生する応力分布の解析を含むことを
特徴とする。
【００１３】請求項２記載の半導体装置の製造方法は、
半導体チップ又は基板の下面に形成されたパッドと、他
の基板の上面に形成されたパッドとが、半田ボールを介
して実装される半導体装置の製造方法において、該半導
体装置の応力解析を行う工程と、該応力解析の結果から
前記他の基板の上面に設けられたパッドの大きさを設定
する工程とを含み、前記応力解析は、半導体装置を構成
する部品から解析モデルを作成し、温度変化による影響
で各接続部に発生する応力分布の解析を含むことを特徴
とする。
半導体チップ又は基板の下面に形成されたパッドと、他
の基板の上面に形成されたパッドとが、半田ボールを介
して実装される半導体装置の製造方法において、該半導
体装置の応力解析を行う工程と、該応力解析の結果から
前記他の基板の上面に設けられたパッドの大きさを設定
する工程とを含み、前記応力解析は、半導体装置を構成
する部品から解析モデルを作成し、温度変化による影響
で各接続部に発生する応力分布の解析を含むことを特徴
とする。
【００１４】請求項３記載の半導体装置の製造方法は、
前記応力解析を行う工程と、該応力解析の結果から前記
半導体チップ又は基板の下面に設けられたパッドの大き
さを設定する工程と、前記応力解析の結果から前記他の
基板の上面に設けられたパッドの大きさを設定する工程
とを含むことを特徴とする。
前記応力解析を行う工程と、該応力解析の結果から前記
半導体チップ又は基板の下面に設けられたパッドの大き
さを設定する工程と、前記応力解析の結果から前記他の
基板の上面に設けられたパッドの大きさを設定する工程
とを含むことを特徴とする。
【００１５】
【００１６】請求項４記載の半導体装置の製造方法は、
前記製造方法において半導体装置を構成する部品が、半
導体チップ、基板、パッド、半田ボール及び実装基板を
含むことを特徴とする。
前記製造方法において半導体装置を構成する部品が、半
導体チップ、基板、パッド、半田ボール及び実装基板を
含むことを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施形態について、図１を参照して説明す
る。本実施形態においては、１０１乃至１０８の８つの
工程と、１つの選択課程Ｓからなる。
製造方法の実施形態について、図１を参照して説明す
る。本実施形態においては、１０１乃至１０８の８つの
工程と、１つの選択課程Ｓからなる。
【００１８】まず、１０１は、半導体装置の応力解析を
行う工程である。半導体装置を構成する部品から解析モ
デルを作成し、コンピュータの応力解析ソフトを用い
て、温度変化等による影響で各接続部にどのような応力
分布が発生するかを解析する。ここでいう構成部品と
は、半導体チップ、基板、パッド、半田ボール及び実装
基板といった上記のもの以外でも、半導体装置を構成す
るあらゆる部品を含む。また、ここで用いる応力解析ソ
フトとは、例えば商品名「ＡＮＳＹＳ」（サイバネット
システム社製品）等が挙げられる。この応力解析ソフト
を用いて、構成部品の大きさ、形状、線膨張率その他の
パラメーターを入力することにより、応力解析を行う。
行う工程である。半導体装置を構成する部品から解析モ
デルを作成し、コンピュータの応力解析ソフトを用い
て、温度変化等による影響で各接続部にどのような応力
分布が発生するかを解析する。ここでいう構成部品と
は、半導体チップ、基板、パッド、半田ボール及び実装
基板といった上記のもの以外でも、半導体装置を構成す
るあらゆる部品を含む。また、ここで用いる応力解析ソ
フトとは、例えば商品名「ＡＮＳＹＳ」（サイバネット
システム社製品）等が挙げられる。この応力解析ソフト
を用いて、構成部品の大きさ、形状、線膨張率その他の
パラメーターを入力することにより、応力解析を行う。
【００１９】次に、１０２は、前記応力解析の結果から
半導体パッケージの基板の下面に形成されるパッドの大
きさを設定（半導体パッケージ側の全ての接続部で応力
が均一となるようにパッドの大きさを設定）する工程で
ある。前記応力解析により算出された応力分布結果を元
に、半導体パッケージ側のパッドと半田ボールとの接続
部にかかる応力が、全ての接続部において均一となるよ
うにパッドの大きさを設定する。すなわち、応力の大き
さに比例して接続部のパッドの大きさを変化させるよう
設定する。その後、大きさを変化させて設定したパッド
を構成部品として再度解析モデルを作成し、上記同様に
応力解析を行うことにより、その効果を確認する。パッ
ドの大きさを変更したことにより応力集中部分が変わる
場合又は所定の効果が得られない場合等には、前記１０
１及びこの１０２の作業を複数回行う。
半導体パッケージの基板の下面に形成されるパッドの大
きさを設定（半導体パッケージ側の全ての接続部で応力
が均一となるようにパッドの大きさを設定）する工程で
ある。前記応力解析により算出された応力分布結果を元
に、半導体パッケージ側のパッドと半田ボールとの接続
部にかかる応力が、全ての接続部において均一となるよ
うにパッドの大きさを設定する。すなわち、応力の大き
さに比例して接続部のパッドの大きさを変化させるよう
設定する。その後、大きさを変化させて設定したパッド
を構成部品として再度解析モデルを作成し、上記同様に
応力解析を行うことにより、その効果を確認する。パッ
ドの大きさを変更したことにより応力集中部分が変わる
場合又は所定の効果が得られない場合等には、前記１０
１及びこの１０２の作業を複数回行う。
【００２０】１０３は、半導体パッケージ側にパッドを
形成する工程である。設定された様々な大きさのパッド
を、半導体パッケージ側の基板の下面に、上記設定され
た通りに形成する。このことにより、半導体パッケージ
側に配設されたパッドと半田ボールとの接続部にかかる
応力が均一化され接続強度が増す。なお、上記応力解析
の結果で、１０２及び１０３により半導体パッケージ側
のパッドと半田ボールとの接続強度を増すことで半導体
パッケージと半田ボールとの接続信頼性が充分確保でき
ると判断される場合には、選択課程Ｓにより次の１０４
及び１０５は経なくても差し支えない。
形成する工程である。設定された様々な大きさのパッド
を、半導体パッケージ側の基板の下面に、上記設定され
た通りに形成する。このことにより、半導体パッケージ
側に配設されたパッドと半田ボールとの接続部にかかる
応力が均一化され接続強度が増す。なお、上記応力解析
の結果で、１０２及び１０３により半導体パッケージ側
のパッドと半田ボールとの接続強度を増すことで半導体
パッケージと半田ボールとの接続信頼性が充分確保でき
ると判断される場合には、選択課程Ｓにより次の１０４
及び１０５は経なくても差し支えない。
【００２１】１０４は、前記応力解析の結果から実装基
板の上面に設けられるパッドの大きさを設定（実装基板
側の全ての接続部で応力が均一となるようにパッドの大
きさを設定）する工程である。上記応力解析により算出
された応力分布結果を元に、実装基板側のパッドと半田
ボールとの接続部にかかる応力が、全ての接続部におい
て均一となるようにパッドの大きさを設定する。すなわ
ち、応力の大きさに比例して接続部のパッドの大きさを
変化させるよう設定する。通常は、前記半導体パッケー
ジ側の対応するパッドの大きさと同じとする。その後、
大きさを変化させて設定したパッドを構成部品として再
度解析モデルを作成し、上記同様に応力解析を行うこと
により、その効果を確認する。パッドの大きさを変更し
たことにより応力集中部分が変わる場合又は所定の効果
が得られない場合等には、前記１０１及びこの１０４の
作業を複数回行う。
板の上面に設けられるパッドの大きさを設定（実装基板
側の全ての接続部で応力が均一となるようにパッドの大
きさを設定）する工程である。上記応力解析により算出
された応力分布結果を元に、実装基板側のパッドと半田
ボールとの接続部にかかる応力が、全ての接続部におい
て均一となるようにパッドの大きさを設定する。すなわ
ち、応力の大きさに比例して接続部のパッドの大きさを
変化させるよう設定する。通常は、前記半導体パッケー
ジ側の対応するパッドの大きさと同じとする。その後、
大きさを変化させて設定したパッドを構成部品として再
度解析モデルを作成し、上記同様に応力解析を行うこと
により、その効果を確認する。パッドの大きさを変更し
たことにより応力集中部分が変わる場合又は所定の効果
が得られない場合等には、前記１０１及びこの１０４の
作業を複数回行う。
【００２２】１０５は、実装基板側にパッドを形成する
工程である。設定された様々な大きさのパッドを、実装
基板の上面に、前記設定された通りに形成する。このこ
とにより、実装基板側に形成されたパッドと半田ボール
との接続部にかかる応力も均一化され接続強度が増し、
一対のパッドの各々と半田ボールとの接続が更に強固な
ものとなる。
工程である。設定された様々な大きさのパッドを、実装
基板の上面に、前記設定された通りに形成する。このこ
とにより、実装基板側に形成されたパッドと半田ボール
との接続部にかかる応力も均一化され接続強度が増し、
一対のパッドの各々と半田ボールとの接続が更に強固な
ものとなる。
【００２３】１０６は、前記半導体パッケージ側に形成
されたパッドに半田ボールを接続する工程である。前記
半導体パッケージの基板の裏面に形成された前記パッド
の各々に半田ボールを接続させる。
されたパッドに半田ボールを接続する工程である。前記
半導体パッケージの基板の裏面に形成された前記パッド
の各々に半田ボールを接続させる。
【００２４】１０７は、この半導体パッケージを前記実
装基板に搭載する工程である。前記各々の半田ボールが
実装基板側の対応するパッドの上方に位置するように搭
載させる。
装基板に搭載する工程である。前記各々の半田ボールが
実装基板側の対応するパッドの上方に位置するように搭
載させる。
【００２５】１０８は、加熱により半田ボールを溶かし
て半導体パッケージを実装する工程である。各々の半田
ボールを溶かすことで、各々の半田ボールは半導体パッ
ケージ側のパッド及び実装基板側のパッドの各々と接続
され、半導体パッケージは実装基板と機械的かつ電気的
に実装される。
て半導体パッケージを実装する工程である。各々の半田
ボールを溶かすことで、各々の半田ボールは半導体パッ
ケージ側のパッド及び実装基板側のパッドの各々と接続
され、半導体パッケージは実装基板と機械的かつ電気的
に実装される。
【００２６】上記１０１乃至１０８の８つの工程を経る
ことにより、本発明に係る製造方法により製造された半
導体装置は完成する。
ことにより、本発明に係る製造方法により製造された半
導体装置は完成する。
【００２７】図２及び図３に、本発明により製造された
半導体装置に形成されたパッドについての一例を示す。
これら一例において、半導体パッケージ側と実装基板側
とで形成されるパッドの位置及び大きさは各々同一であ
るので、半導体パッケージ側についてのみ図示し、実装
基板側についての図示は省略する。
半導体装置に形成されたパッドについての一例を示す。
これら一例において、半導体パッケージ側と実装基板側
とで形成されるパッドの位置及び大きさは各々同一であ
るので、半導体パッケージ側についてのみ図示し、実装
基板側についての図示は省略する。
【００２８】図２は、半導体パッケージＡの底面図であ
り、最外周部よりも１つ内側の周部に最も応力集中が起
こるとの応力分布結果が得られた場合の例である。破線
は半導体チップの搭載位置を示している。１は最も大き
いパッドを、２は１の次に大きいパッドを、３は最も小
さいパッドを各々示している。なお、寸法の例として
は、最外周部よりも１つ内側の周部に配設されたパッド
１の外径ｄ1は０．８ｍｍ、最外周部に配設されたパッ
ド２の外径ｄ2は０．７ｍｍ、その他の部分に配設され
たパッド３の外径ｄ3は０．６ｍｍである。
り、最外周部よりも１つ内側の周部に最も応力集中が起
こるとの応力分布結果が得られた場合の例である。破線
は半導体チップの搭載位置を示している。１は最も大き
いパッドを、２は１の次に大きいパッドを、３は最も小
さいパッドを各々示している。なお、寸法の例として
は、最外周部よりも１つ内側の周部に配設されたパッド
１の外径ｄ1は０．８ｍｍ、最外周部に配設されたパッ
ド２の外径ｄ2は０．７ｍｍ、その他の部分に配設され
たパッド３の外径ｄ3は０．６ｍｍである。
【００２９】図３は、半導体パッケージＢの底面図であ
り、最外周部に最も応力集中が起こるとの応力分布結果
が得られた場合の例である。破線は半導体チップの搭載
位置を示している。４は最も大きいパッドを、５は４の
次に大きいパッドを、６は最も小さいパッドを各々示し
ている。なお、寸法の例としては、最外周部に配設され
たパッド４の外径ｄ4は０．４０ｍｍ、最外周部よりも
１つ内側の周部に配設されたパッド５の外径ｄ5は０．
３５ｍｍ、その他の部分に配設されたパッド６の外径ｄ
6は０．３０ｍｍである。
り、最外周部に最も応力集中が起こるとの応力分布結果
が得られた場合の例である。破線は半導体チップの搭載
位置を示している。４は最も大きいパッドを、５は４の
次に大きいパッドを、６は最も小さいパッドを各々示し
ている。なお、寸法の例としては、最外周部に配設され
たパッド４の外径ｄ4は０．４０ｍｍ、最外周部よりも
１つ内側の周部に配設されたパッド５の外径ｄ5は０．
３５ｍｍ、その他の部分に配設されたパッド６の外径ｄ
6は０．３０ｍｍである。
【００３０】上記の半導体装置の製造方法によれば、実
際に応力が集中する部分のパッドを大きくして製造して
いるので、製造された半導体装置におけるパッドと半田
ボールとの接続部にかかる応力が均一化されて応力集中
部分が無くなって接続強度が増し、半導体パッケージと
実装基板との接続信頼性を向上させることができる。
際に応力が集中する部分のパッドを大きくして製造して
いるので、製造された半導体装置におけるパッドと半田
ボールとの接続部にかかる応力が均一化されて応力集中
部分が無くなって接続強度が増し、半導体パッケージと
実装基板との接続信頼性を向上させることができる。
【００３１】なお、上記実施の形態においては、実装基
板に半導体パッケージを搭載する場合について記載して
いるが、これに限定されるものではない。半導体チップ
を半田ボールを介して基板に搭載する場合についても適
用できるものである。
板に半導体パッケージを搭載する場合について記載して
いるが、これに限定されるものではない。半導体チップ
を半田ボールを介して基板に搭載する場合についても適
用できるものである。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
製造された半導体装置における半導体チップ又は基板の
下面に形成されたパッドと、他の基板の上面に形成され
たパッドとは、応力解析の結果を用いて最適な大きさに
設定される。そのため、各々のパッドを半田ボールと接
続した場合の接続部にかかる応力を均一化させることに
より、接続部の接続強度は増し、半導体パッケージと実
装基板との接続信頼性を向上させることができる。ま
た、製造された半導体装置の接続信頼性を向上させるた
めに特別な製造装置や特別な構成部品等を必要としない
ので、製造コストを抑えることができる。さらに、線膨
張率の異なる構成部品を組み合わせて半導体装置を製造
した場合でも接続信頼性の向上が図れるので、幅広く構
成部品を選択することができる。
製造された半導体装置における半導体チップ又は基板の
下面に形成されたパッドと、他の基板の上面に形成され
たパッドとは、応力解析の結果を用いて最適な大きさに
設定される。そのため、各々のパッドを半田ボールと接
続した場合の接続部にかかる応力を均一化させることに
より、接続部の接続強度は増し、半導体パッケージと実
装基板との接続信頼性を向上させることができる。ま
た、製造された半導体装置の接続信頼性を向上させるた
めに特別な製造装置や特別な構成部品等を必要としない
ので、製造コストを抑えることができる。さらに、線膨
張率の異なる構成部品を組み合わせて半導体装置を製造
した場合でも接続信頼性の向上が図れるので、幅広く構
成部品を選択することができる。
【図１】 本発明の実施形態である半導体装置の製造方
法の全体構成を示すフローチャート図である。
法の全体構成を示すフローチャート図である。
【図２】 本発明の実施形態である半導体装置の製造方
法により製造された半導体装置の一例を示す図であり、
半導体パッケージの底面図である。
法により製造された半導体装置の一例を示す図であり、
半導体パッケージの底面図である。
【図３】 本発明の実施形態である半導体装置の製造方
法により製造された半導体装置の他の一例を示す図であ
り、半導体パッケージの底面図である。
法により製造された半導体装置の他の一例を示す図であ
り、半導体パッケージの底面図である。
【図４】 従来の製造方法により製造された半導体装置
の一例を示す図であり、半導体パッケージの底面図であ
る。
の一例を示す図であり、半導体パッケージの底面図であ
る。
【図５】 従来の製造方法により製造された半導体装置
の他の一例を示す図であり、半導体パッケージの底面図
である。
の他の一例を示す図であり、半導体パッケージの底面図
である。
【図６】 従来の製造方法により製造された半導体装置
の更に他の一例を示す図であり、半導体パッケージの底
面図である。
の更に他の一例を示す図であり、半導体パッケージの底
面図である。
【図７】 図６の半導体パッケージを実装した際の側面
図である。
図である。
１０１…半導体装置の応力解析（半導体装置の応力解析
を行う工程） １０２…半導体パッケージ側の全ての接続部で応力が均
一となるようにパッドの大きさを設定（応力解析の結果
から半導体パッケージの基板（半導体チップ又は基板）
の下面に設けられる多数のパッドの大きさを設定する工
程） １０４…実装基板側の全ての接続部で応力が均一となる
ようにパッドの大きさを設定（応力解析の結果から実装
基板（他の基板）の上面に設けられる多数のパッドの大
きさを設定する工程）
を行う工程） １０２…半導体パッケージ側の全ての接続部で応力が均
一となるようにパッドの大きさを設定（応力解析の結果
から半導体パッケージの基板（半導体チップ又は基板）
の下面に設けられる多数のパッドの大きさを設定する工
程） １０４…実装基板側の全ての接続部で応力が均一となる
ようにパッドの大きさを設定（応力解析の結果から実装
基板（他の基板）の上面に設けられる多数のパッドの大
きさを設定する工程）
Claims (4)
- 【請求項１】 半導体チップ又は基板の下面に形成され
たパッドと、他の基板の上面に形成されたパッドとが、
半田ボールを介して実装される半導体装置の製造方法に
おいて、該半導体装置の応力解析を行う工程と、該応力
解析の結果から前記半導体チップ又は基板の下面に設け
られたパッドの大きさを設定する工程とを含み、前記応
力解析は、半導体装置を構成する部品から解析モデルを
作成し、温度変化による影響で各接続部に発生する応力
分布の解析を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体チップ又は基板の下面に形成され
たパッドと、他の基板の上面に形成されたパッドとが、
半田ボールを介して実装される半導体装置の製造方法に
おいて、該半導体装置の応力解析を行う工程と、該応力
解析の結果から前記他の基板の上面に設けられたパッド
の大きさを設定する工程とを含み、前記応力解析は、半
導体装置を構成する部品から解析モデルを作成し、温度
変化による影響で各接続部に発生する応力分布の解析を
含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記応力解析を行う工程と、該応力解析
の結果から前記半導体チップ又は基板の下面に設けられ
たパッドの大きさを設定する工程と、前記応力解析の結
果から前記他の基板の上面に設けられたパッドの大きさ
を設定する工程とを含むことを特徴とする請求項１又は
２記載の半導体装置の製造方法。 - 【請求項４】 前記半導体装置を構成する部品は、半導
体チップ、基板、パッド、半田ボール及び実装基板を含
むことを特徴とする請求項１ないし３のいずれかに記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06930799A JP3303828B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06930799A JP3303828B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269270A JP2000269270A (ja) | 2000-09-29 |
| JP3303828B2 true JP3303828B2 (ja) | 2002-07-22 |
Family
ID=13398786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06930799A Expired - Fee Related JP3303828B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3303828B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4562579B2 (ja) * | 2005-04-06 | 2010-10-13 | パナソニック株式会社 | 半導体装置 |
| JP2007149828A (ja) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | 電子部品実装用基板 |
| JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP5499437B2 (ja) * | 2008-01-10 | 2014-05-21 | 株式会社デンソー | モールドパッケージ |
| US8756546B2 (en) | 2012-07-25 | 2014-06-17 | International Business Machines Corporation | Elastic modulus mapping of a chip carrier in a flip chip package |
| US8650512B1 (en) | 2012-11-15 | 2014-02-11 | International Business Machines Corporation | Elastic modulus mapping of an integrated circuit chip in a chip/device package |
| CN104425415A (zh) * | 2013-08-27 | 2015-03-18 | 力领科技股份有限公司 | 芯片凸块结构 |
| JP6963448B2 (ja) | 2017-09-13 | 2021-11-10 | 太陽誘電株式会社 | 電子部品 |
-
1999
- 1999-03-15 JP JP06930799A patent/JP3303828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269270A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2602076B2 (ja) | 半導体装置用リードフレーム | |
| JP2006128597A (ja) | チップサイズパッケージの構造、及びその形成方法 | |
| KR20000059861A (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| JP3303828B2 (ja) | 半導体装置の製造方法 | |
| KR100583164B1 (ko) | 사전 선택형 가변 폭을 구비한 와이어를 갖는 집적회로버스 그리드 | |
| US20040124515A1 (en) | [chip package structure and method for manufacturing the same] | |
| CN107369654A (zh) | 封装结构以及晶片加工方法 | |
| KR20000057831A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH10223698A (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US6657293B1 (en) | Chip scale package in which layout of wiring lines is improved | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JP2000304630A (ja) | 半導体パッケージ実装構造の解析方法 | |
| KR100288174B1 (ko) | 반도체 펠릿 및 반도체 장치 조립 방법 | |
| US20030080405A1 (en) | Semiconductor device and method for producing the same | |
| JP2848348B2 (ja) | 半導体装置及びその製造方法 | |
| JP4677152B2 (ja) | 半導体装置 | |
| CN112670209B (zh) | 一种加热治具及引线上芯片封装方法 | |
| US6335226B1 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
| JP2012039118A (ja) | チップパッケージを補強するシステム及び方法 | |
| JPH10270484A (ja) | 半導体装置およびその製造方法 | |
| JP4767556B2 (ja) | 半導体装置 | |
| JPH04299561A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPS5992535A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |