JP3298618B2 - チップサイズパッケージの製造方法 - Google Patents

チップサイズパッケージの製造方法

Info

Publication number
JP3298618B2
JP3298618B2 JP11397798A JP11397798A JP3298618B2 JP 3298618 B2 JP3298618 B2 JP 3298618B2 JP 11397798 A JP11397798 A JP 11397798A JP 11397798 A JP11397798 A JP 11397798A JP 3298618 B2 JP3298618 B2 JP 3298618B2
Authority
JP
Japan
Prior art keywords
chip
size package
flip
work
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11397798A
Other languages
English (en)
Other versions
JPH11307587A (ja
Inventor
太郎 福井
裕久 日野
賢次 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11397798A priority Critical patent/JP3298618B2/ja
Publication of JPH11307587A publication Critical patent/JPH11307587A/ja
Application granted granted Critical
Publication of JP3298618B2 publication Critical patent/JP3298618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子とほぼ
同サイズの面積を持つパッケージ、すなわちチップサイ
ズパッケージ(CSP)の製造方法に関する。
【0002】
【従来の技術】フリップチップによる半導体装置の実装
は通常、図7に示すように、予めバンプ形成された個別
のフリップチップ素子1のバンプ11を配線基板2の電
極21に位置合わせするようにして、フリップチップ素
子1をプリント基板2上にマウントし、リフローにより
ハンダを溶融してフリップチップ接続を完成させるよう
にしている。このとき、ハンダは、バンプそのものであ
る場合もあるし、基板側にプリコートされたハンダであ
る場合もある。このようにして基板2上に搭載された素
子1は、バンプ11にかかる微小応力を低減させ、外部
の湿度や衝撃から素子1を保護し、十分な信頼性を確保
する目的で、アンダーフィル材と呼ばれる液状材料5a
を素子1と基板2との間に注入するようにしている。図
中5bは液状材料の注入器具である。
【0003】アンダーフィル材は、毛細管現象を利用し
てチップと基板との間隙に充填されるため、以下のよう
な問題を有している。 間隙が小さいため充填に長時間を必要とし、生産性
が低い。 バンプパターンによっては空気を巻き込んでボイド
51(図7参照)を内部に閉じ込めてしまい、信頼性が
低下する。
【0004】 大チップでは充填しきれず封止できな
い場合がある。 短時間に充填させるためには粘度の低い樹脂を用い
る必要があり、充填材含有量が少なく、信頼性に重要な
影響を持つ耐熱性等の物性が十分に得られないような樹
脂を用いざるを得ない。結果的に封止信頼性は不満足な
ものになっている。
【0005】 トータルの実装工程が複雑でワイヤボ
ンディング法と比較してコスト高である。これらの問題
に対して改善が強く要望されていた。すなわち、高生産
性でボイド等を含まず高い信頼性が発揮できる封止材、
封止工法の出現が望まれているのである。
【0006】この課題を解決するために、アンダーフィ
ル材となる液状樹脂を基板側に予め塗布しておき、半導
体素子を上から位置合わせする、いわゆる「ノンフロ
ー」タイプのアンダーフィル方法が提案されている。こ
の方法によれば、上記欠点に対してある程度の改良効果
が得られるが、上記位置合わせと樹脂塗布量を厳密に管
理しないと、半導体素子の下から樹脂がはみ出る等の不
都合が生じ、工程の簡易化というの点ではまだまだ不
満足なものであった。
【0007】実装技術上のこのような問題は、モジュー
ル基板へのベアチップ実装だけでなく、CSPへのパッ
ケージ化における実装でも同様に解決が望まれている。
【0008】
【発明が解決しようとする課題】本発明の課題は、CS
Pを大量かつより安価に提供できる、チップサイズパッ
ケージの製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明にかかるチップサイズパッケージの製造方法
は、複数の集積回路が形成され、かつ、外部接続用パッ
ド上に外部接続用バンプが形成された半導体基板からな
るワークを準備する工程(i) と、前記ワークのバンプ形
成面に液状封止材を塗布する工程(ii)と、前記ワークの
樹脂塗布面にフレキシブル配線基板をラミネートする工
程(iii)と、ラミネート後の前記ワークに対し、加熱・
加圧によってフリップチップ接続を行うとともに前記液
状封止材をゲル化させる工程(iv)と、フリップチップ接
続後の前記ワークから個別の集積回路単位でチップサイ
ズパッケージを切り出す工程(v) と、を含む。
【0010】
【発明の実施の形態】本発明にかかるチップサイズパッ
ケージの製造方法は、図1に見るように、バンプ形成面
を有する半導体基板からなるワーク3を準備する工程
(i) と、ワーク3のバンプ形成面に封止材として液状の
熱硬化性樹脂32を塗布する工程(ii)と、ワーク3の樹
脂塗布面にフレキシブル配線基板2をラミネートする工
程(iii)と、ラミネート後のワーク3に対し加熱・加圧
によってフリップチップ接続を行う工程(iv)と、フリッ
プチップ接続後のワーク3から個別の集積回路単位でチ
ップサイズパッケージBを切り出す工程(v) とを含む。
この場合、ワーク3は、そのまま使用しても良いし、図
の一点鎖線円内に示すような、予め個別素子単位に切り
込みを途中まで入れるダイシング(ハーフカット)を行
ったワークであってもよい。
【0011】以下にこれを、詳しく説明する。 〔半導体基板ワーク準備工程(i) 〕本発明の方法に用い
られるワークは、複数の集積回路が形成され、かつ、外
部接続用パッド上に外部接続用バンプが形成された半導
体基板からなる。このようなワークとしては、限定する
訳ではないが、集積回路形成工程後に得られたシリコン
ウェハー(回路形成済みウェハー)が生産性上最も好ま
しい。しかし、フレキシブル配線基板2のサイズ等との
関係で、このウェハーをいくつかに切断したものであっ
てもよい。要は、従来法のような個別の集積回路素子単
位でなく、複数の集積回路単位でチップサイズパッケー
ジを製造していくことが重要であり、必要なのである。
以下では、ワークは基本的にはウェハーで代表して説明
するが、ウェハーそのものでないワークでも実質的には
同様に説明できる。
【0012】ワークにおけるバンプの形成方法および材
質について制限はなく、たとえば既知のバンプの材質と
してハンダか金が使用される。ハンダバンプとしては、
たとえば、バリアメタルを介して形成する、いわゆるC
4バンプ、ハンダワイヤーを用いてスタッドバンプ法で
形成したもの、メッキ法で形成したものなどが用いられ
る。金バンプとしては、同じくスタッドバンプ法やメッ
キ法で形成したものが用いられる。 〔液状封止材塗布工程(ii)〕ここで使用される液状封止
材としては、たとえば従来のアンダーフィル材に使用さ
れる液状の熱硬化性樹脂が挙げられ、実装後の半導体素
子の信頼性を確保するための樹脂である。この熱硬化性
樹脂などの液状封止材は、常温で液状の樹脂で、その溶
融粘度が常温で10から1000ポイズのものが、塗布
する際の流動特性が良く、バンプの周りに空気を巻き込
むことがなくボイドも発生しないという点で好ましい。
【0013】熱硬化性樹脂32の層は、たとえば塗布に
より形成される。塗布は室温で行ってもよいし、加温下
で行ってもよい。その厚みは、特に制限されないが、バ
ンプ高さ(通常、30〜120μmであるが、バンプの
形状や材質、さらには、接合する電極の材質によりその
高さは任意に選択される)に対して−30μm〜+20
μmの範囲でできる限り均一に形成されていることが好
ましい。塗布厚みが薄すぎると、バンプ接続時にバンプ
周辺部を中心にボイドを含む原因となり、封止信頼性を
低下させる。塗布厚みが厚すぎると、バンプ接続時の加
圧によってバンプと基板電極の接続が不十分となり、接
続信頼性に劣るものとなる。
【0014】熱硬化性樹脂32の塗布は通常の手段によ
り行われる。具体的に例示すれば、スクリーン印刷法、
ローラーコーティング法、カーテンコーティング法、ド
クターブレード法、ディスペンサ法、スピンコート法等
で液状樹脂を塗布する方法である。 〔ラミネート工程(iii) 〕この場合に用いるフレキシブ
ル配線基板2の構造についての制限はないが、低コスト
でチップサイズパッケージを作るという本発明の目的に
照らすと、ハンダボール搭載部が予め穴明け加工されて
おり(図2において番号29で示すものが穴明け加工に
よりあけられた貫通穴である)、素子側に回路部を有す
る片面板が好ましい。フリップチップ接続工程での温度
に耐えるため、フレキシブル配線基板のフィルム基材は
ポリイミドフィルムであることが好ましい。素子と回路
の絶縁のために、フリップチップ接続しない箇所の回路
はカバーレイ層で保護されていることが好ましい。
【0015】フリップチップ接続のためのハンダ溶融を
フレキシブル配線基板2側のハンダで行うために、ま
た、ハンダ接続の信頼性をより向上させるために、表面
回路部のうちの少なくともフリップチップ接続部分がハ
ンダプリコートされていることが好ましい。ハンダプリ
コートは、たとえば、ハンダメッキ法やハンダディップ
法のほか、スーパーソルダ法やスーパージャフィット法
などのSSD法により行うことができる。
【0016】フレキシブル配線基板2は、巻き取りリー
ルから連続的に供給され、連続的に以後の工程に移され
るようにすると、チップサイズパッケージ製造の連続化
(リール・ツー・リール化)が可能になり、一層の低コ
スト化が実現出来る。この場合、一貫的連続化も良い
が、一度巻き取ってから、アフターキュア、ボールマウ
ント、パンチングに入っても良い。
【0017】フレキシブル配線基板2は、その接続部を
半導体素子のバンプに位置合わせしてラミネートされ
る。ラミネートは、気泡を巻き込むことを防止するため
に減圧下で行うことが好ましい。減圧条件としては、た
とえば500Torr以下、好ましくは100Torr以下であ
る。減圧度が不十分であると、接続時にボイドを巻き込
む可能性があり封止信頼性が低下するおそれがある。 〔フリップチップ接続工程(iv)〕ラミネート終了後に
は、フリップチップ接続によって半導体回路と配線基板
回路の電気的接続を行う。フリップチップ接続は、たと
えば、ハンダバンプの溶融による方法、金バンプとハン
ダプリコートをハンダプリコートを溶融させて接続する
方法、金バンプを加圧によりメカニカルに接続する方
法、銀ペーストにより接続する方法等により行う。本発
明では、接続信頼性の点から、ハンダの溶融過程を経て
達成されることが好ましい。ハンダ溶融方法としては、
ハンダリフローを用いてハンダ溶融させる方法もある
が、本発明では、ラミネート状態ですでに封止材が充填
された形になっており、ハンダリフロー法では接続信頼
性が低下してしまうので、加圧・加熱によってフリップ
チップ接続を行うことが必要である。この加圧・加熱は
ボンダーを用いる等の方法で行われる。
【0018】この工程を、図2に基づいて詳しく説明す
る。この工程(フリップチップボンディング)は、加圧
しながら加熱することによってバンプによるフリップチ
ップ接続を特徴としている。これを順を追って説明する
と、まず、上記工程でワーク3のバンプ11とフレキシ
ブル配線基板2上の接続電極21とが対向するように位
置合わせされたものを、例えば、台4上で図2に太い矢
印で示すように加圧しつつ、加熱を行う。加圧条件は、
特に限定しないが、1バンプ当たり0.1〜100g程
度が好ましい。バンプ11と基板電極21の接触が完了
した後、さらに温度を上げる等して、ハンダを溶融させ
ることにより、電気的接続を完了させる。ハンダ溶融状
態では、実質的には加圧は不要でクリアランスを一定に
保つことが好ましいが、必要に応じて加圧を継続しても
よい。
【0019】本発明では、上記一連のフリップチップ接
続時の加熱により、熱硬化性樹脂層がゲル化状態に達し
ている。ゲル化状態に達していないと、必要な信頼性が
得られなかったり、後の工程での不具合が生じたりす
る。ゲル化状態に達する要件は、樹脂組成、加熱温度、
加熱時間等に依存するため、最適条件は一義的ではな
い。
【0020】本発明のフリップチップ接続工程は減圧下
で行うことが好ましい。バンプ被覆樹脂層と基板表面の
接触に起因するボイドを減少させることができるからで
ある。減圧条件は500Torr以下、好ましくは100To
rr以下である。減圧が不十分であると、接続時にボイド
を巻き込む可能性があり、封止信頼性が低下する場合が
ある。
【0021】フリップチップ接続時の加圧・加熱だけで
は熱硬化性樹脂がゲル化状態に至っていない場合には、
フリップチップ接続工程に続いて封止材樹脂のアフター
キュアを行うが、ゲル化状態に至っている場合であって
も、封止樹脂によるバンプの固定効果をより高めるため
に、アフターキュアを行うことが好ましい。硬化条件や
アフターキュア条件は、制限されるわけではないが、通
常、100〜160℃で30分〜3時間である。 〔チップサイズパッケージ切出工程(v) その他の工程〕
以上の工程で、複数個の集積回路が一括してフレキシブ
ル配線基板に接続されたワークが得られる。このワーク
を個々の素子単位のパッケージに切り出す工程と、外部
接続のためのハンダボール形成工程とを引き続き行う。
これら2つの工程の順序については、制限がなく、いず
れか一方を先に他方を後に行ってもよく、可能であれば
両工程を同時に行ってもよい。
【0022】チップサイズパッケージとしては、通常、
実装時の信頼性を考慮してハンダボールを付けている。
ハンダボールのマウント工程は公知の方法で行うことが
できる。個々のパッケージ単位への切断工程は、タイシ
ングソー、ダイヤモンドカッター等のいわゆる機械的切
断機を用いる方法と、レーザーによる切断法とをそれぞ
れ単独で行うか、組み合わせて行う。
【0023】図3は、本発明のチップサイズパッケージ
の製造方法で得られるCSPの断面図である。本発明の
チップサイズパッケージの製造方法は、複数の集積回路
が形成された半導体基板の外部接続用パッド上に外部接
続用バンプを形成し、このバンプ形成面に液状封止材を
塗布し、フレキシブル配線基板をラミネートするので、
複数の集積回路を有する半導体基板を使用して、一度に
複数のチップサイズパッケージを形成することができ
る。そして、上記基板を切り出すことにより個々のパッ
ケージを形成することができるのて、大幅な工程の簡易
化を図ることができると共に、実装時のアンダーフィル
材の充填が不要になり、信頼性の高いフリップチップ接
続を可能とする。
【0024】図3に示すごとく、上記工程で得られたチ
ップサイズパッケージBは、複数の集積回路が形成され
た半導体基板の外部接続用パッド上に外部接続用バンプ
が形成され、このバンプ成形面には熱硬化性樹脂層が形
成されている。この半導体素子のバンプは、配線基板2
の表面に形成された半導体接続用電極パターン21にフ
リップチップ接続されている。配線基板2の裏面にはハ
ンダボール接続用パッドを有し、これらがフレキシブル
配線基板2の貫通穴(図2に番号29で示す)を介して
半導体接続用パターン21と電気的に接続されてなる。
【0025】図中の番号12は封止用熱硬化性樹脂の層
を表す。本発明者の開発したチップサイズパッケージの
製造方法を使用することにより、CSPの製造工程全体
の簡略化と低コスト化を図ることができる。 −チップサイズパッケージ製造工程の具体例− 図4、5は連続式の製造例を示している。図4はその全
体を、図5(a)はコータでの断面の一部を、図5
(b)はコータからラミネートまでの部分を拡大して示
す。右端の準備台上に置かれたバンプ付きウエハー3
を、吸着式ホイスト81が定速コンベア82上に次々と
移す。定速コンベア82は案内溝61内に設置されてい
る。この案内溝61内で、バンプ付きウエハー3が定速
コンベア82上を次々と流れて行く。コータ62がま
ず、ホッパHから供給される液状の熱硬化性樹脂32
を、ウエハー3のバンプ形成面に塗布する。その下流
で、ラミネートロール63がリールRから連続的に供給
されるフレキシブル配線基板2を、ウエハー3の熱硬化
性樹脂塗布層上にラミネートする。さらにその下流で、
カッタ85がフレキシブル配線基板2を切り出す。さら
に加熱加圧した後、カッタ64が個別のチップサイズパ
ッケージBを切り出し、最終製品とする。
【0026】図6はバッチ式の製造例を示している。右
端の準備台上に置かれたバンプ付きウエハー3を、吸着
式ホイスト71が塗装準備台に次々と移す。コータ72
が、ホッパHから供給される熱硬化性樹脂32を、ウエ
ハー3のバンプ形成面に塗布する。塗布を終えたウエハ
ー3を、吸着式ホイスト73がラミネート準備台に次々
と移す。そして、ラミネートロール74がリールRから
供給されるフレキシブル配線基板2を、ウエハー3の熱
硬化性樹脂塗布層上にラミネートする。最後に、カッタ
75がフレキシブル配線基板2を切り出す。さらに加熱
加圧した後、個別のチップサイズパッケージBを切り出
し、最終製品とする。
【0027】
【実施例】以下に実施例により、本発明をさらに詳細に
説明する。 −実施例1− 表層にアルミ配線パターンを有し、1素子単位が8×9
mmの素子が全面に多数個形成されている、4インチ(4
inch)シリコンウェハーを準備した。このウェハー上の
各素子は、その4周辺部の外部接続用パッドに、外部接
続用共晶ハンダバンプを160個有し、ハンダバンプ高
さが70μmであった。ハンダバンプは30μmφハン
ダワイヤを用いて、80μmφでハンダスタッドバンプ
を形成し、高さ70μmとなるように平坦化処理を施し
て作ったものである。このウェハーをダイシングして、
上記素子単位を3列×10列で30個有する、24mm×
90mm寸法のワークを切り出した。
【0028】一方、ポリイミド材をベースにして、最終
パッケージのハンダボール搭載部に予め0.3mmφの穴
明けを行い、通常のTAB工程を通して35mm幅で、フ
レキシブル配線基板を作製した。このフレキシブル配線
基板の回路表面に対して、フリップチップ接続される部
分以外の回路部分はポリイミド系レジストによるカバー
レイ層で被覆保護すると同時に、フリップチップ接続す
る回路部分はハンダプリコート(スーパージャフィット
法、厚み20μm)を施した。
【0029】ワークのバンプ形成面に市販のアンダーフ
ィル材CV5183F(常温で液状の熱硬化性樹脂、松
下電工社製)をローラーコーティングした。コーティン
グ厚みを測定したところ、70〜120μmの範囲であ
り、その平均値は80μmであった。アンダーフィル材
コーティングされたワークとフレキシブル配線基板をT
ABスプロケットガイドにより位置合わせしつつラミネ
ートした。この間、クリアランスロールを通して余分な
樹脂を後方に押し出し処理した。
【0030】得られたラミネート品を平行板加圧できる
ボンディング装置で5g/バンプの圧力で140℃、3
0秒間、加熱、加圧してハンダバンプを基板側電極に押
し付けるようにして接触させた。この接触状態でのクリ
アランスを維持したまま220℃、30秒間、加熱し
た。この操作により、熱硬化性封止樹脂層がゲル化状態
となった。全体を150℃/2hr乾燥機内に入れてア
フターキュアを行った。得られた製品表面にボールマウ
ンタを用いて0.3mmφハンダボールを形成させた後、
ダイヤモンドカッターを用いて個別のチップサイズパッ
ケージに切断することにより、CSPを得た。各CSP
を電気的に検査したところ、すべてのフリップチップ接
続は正常であった。
【0031】−実施例2− 実施例1において、ボールマウンタでハンダボールを形
成する工程をダイヤモンドカッターによる個別切断の後
に行ったこと以外は実施例1と同様にして、CSPを得
た。 −実施例3− 実施例1において、ワークとしてダイシングした24mm
×90mmのものに代えて4インチ・ウェハーそのままを
用いるとともに、ポリイミド基材のフレキシブル配線基
板に代えてスルホールタイプの両面フレキシブル回路基
板を使用し、アンダーフィル塗布し、フレキシブル回路
板を重ね合わせてから、ローラーを用いて厚さ制御とラ
ミネートを同時に行ったこと以外は実施例1と同様にし
て、CSPを得た。
【0032】−実施例4− 実施例1のバンプ形成方法に代えて25μmAuワイヤ
ーを用い、バンプ径60μmφ、平坦化処理後のバンプ
高さを60μmとしたこと以外は実施例1と同様にし
て、CSPを得た。 −実施例5− 実施例1において、基板側のハンダプリコートされてい
ないものを使用し、接続温度を220℃から280℃に
代えたこと以外は実施例1と同様にして、CSPを得
た。
【0033】−実施例6− 実施例1において、ローラーコーティング条件の変更に
より樹脂コーティング厚みを40μm〜90μm、平均
値50μmとしたこと以外は実施例1と同様にしてCS
Pを得た。このコーティング厚みの平均値50μmは、
ハンダバンプ高さ(70μm)に対して−20μmであ
る。
【0034】−実施例7− 実施例1において、ローラーコーティング条件の変更に
より樹脂コーティング厚みを80μm〜130μm、平
均値90μmとしたこと以外は実施例1と同様にして、
CSPを得た。このコーティング厚みの平均値90μm
は、ハンダバンプ高さ(70μm)に対して+20μm
であった。
【0035】−実施例8− 実施例3において、ローラーによるラミネートを100
Torrの減圧下で行ったこと以外は実施例3と同様にし
て、CSPを得た。以上、実施例1〜8で得られた有効
CSP(初期のウェハー段階でバッドマークを施されて
いなかった部分CSP)に対して電気的接続チェックを
行った結果を表1に示す。この電気的接続チェックは、
バンプの導通接続確認で、形成された全てのバンプが設
計どおり導通しているという基準で良品と判断した。
【0036】
【表1】
【0037】表1において、有効CSPに対して、良品
数が有効CSP数に近いほど良いパッケージであり、有
効CSPと同じであるのが最も良いパッケージである。
【0038】
【発明の効果】請求項1〜11の発明によれば、チップ
サイズパッケージの製造するにあたり、複数の集積回路
を一括して処理するので、個別チップの切断後にパッケ
ージ化を行う従来法に対して、生産性高く、且つ、歩留
りが高くパッケージを製造することができる。
【0039】請求項3の発明によれば、上記効果に加
え、より一層、生産コストを低減できると言う効果も得
られる。請求項5〜8の発明によれば、上記効果に加
え、より一層、信頼性が高く、品質の良いチップサイズ
パッケージを得ることが出来ると言う効果も得られる。
請求項8の発明によれば、特に、半導体基板とフレキシ
ブル配線板との間の隙間がより確実に封止され、しか
も、バンプと基板電極との電気的接続不良を起こしにく
いと言う効果も得られる。
【0040】請求項11の発明によれば、上記効果に加
え、効率良く、チップサイズパッケージを製造できると
言う効果も得られる。
【図面の簡単な説明】
【図1】本発明にかかるチップサイズパッケージの製造
方法の一実施形態を表す工程図。
【図2】本発明におけるフリップチップ工程を表す側断
面図。
【図3】本発明により得られたチップサイズパッケージ
の具体例を示す断面図。
【図4】本発明の具体例を表す工程図。
【図5】その具体例の正面断面図(a)と側断面図
(b)。
【図6】本発明の別の具体例を表す工程図。
【図7】従来の半導体装置の実装方法を表す側断面図。
【符号の説明】
1 半導体素子 11 バンプ 12 熱硬化性樹脂層 2 フレキシブル配線基板 21 電極 3 半導体基板からなるワーク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−32224(JP,A) 特開 昭63−95638(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 H01L 21/56

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の集積回路が形成され、かつ、外部接
    続用パッド上に外部接続用バンプが形成された半導体基
    板からなるワークを準備する工程(i) と、 前記ワークのバンプ形成面に液状封止材を塗布する工程
    (ii)と、 前記ワークの樹脂塗布面にフレキシブル配線基板をラミ
    ネートする工程(iii)と、 ラミネート後の前記ワークに対し、加熱・加圧によって
    フリップチップ接続を行うとともに前記液状封止材をゲ
    ル化させる工程(iv)と、 フリップチップ接続後の前記ワークから個別の集積回路
    単位でチップサイズパッケージを切り出す工程(v) と、
    を含む、チップサイズパッケージの製造方法。
  2. 【請求項2】工程(iv)以降、工程(v) の前に、ハンダボ
    ールをマウントする工程をも含む、請求項1に記載のチ
    ップサイズパッケージの製造方法。
  3. 【請求項3】前記ワークが、集積回路形成工程後に得ら
    れたシリコンウェハーそのものである、請求項1または
    2に記載のチップサイズパッケージの製造方法。
  4. 【請求項4】前記フレキシブル配線基板として、ハンダ
    ボール搭載部が予め穴明け加工されている片面板を用い
    る、請求項1から3までのいずれかに記載のチップサイ
    ズパッケージの製造方法。
  5. 【請求項5】フレキシブル配線基板の表面回路部におけ
    る、フリップチップ接続が行われる部分以外の回路がカ
    バーレイ層で保護されている、請求項1から4までのい
    ずれかに記載のチップサイズパッケージの製造方法。
  6. 【請求項6】フレキシブル配線基板の表面回路部のうち
    の少なくともフリップチップ接続が行われる部分が予
    め、ハンダプリコートされている、請求項1から5まで
    のいずれかに記載のチップサイズパッケージの製造方
    法。
  7. 【請求項7】液状封止材の平均塗布厚みがバンプ高さに
    対し−30μm〜+20μmの範囲内にある、請求項1
    から6までのいずれかに記載のチップサイズパッケージ
    の製造方法。
  8. 【請求項8】フレキシブル配線基板のラミネートが減圧
    下で行われる、請求項1から7までのいずれかに記載の
    チップサイズパッケージの製造方法。
  9. 【請求項9】フリップチップ接続がハンダの溶融により
    達成される、請求項1から8までのいずれかに記載のチ
    ップサイズパッケージの製造方法。
  10. 【請求項10】フリップチップ接続工程の加熱・加圧に
    より、塗布された液状封止材がゲル化される、請求項1
    から9までのいずれかに記載のチップサイズパッケージ
    の製造方法。
  11. 【請求項11】ラミネート工程(iii) において、前記フ
    レキシブル配線基板が巻き取りリールから連続的に供給
    され、連続的に以後の工程に移される、請求項1から1
    0までのいずれかに記載のチップサイズパッケージの製
    造方法。
JP11397798A 1998-04-23 1998-04-23 チップサイズパッケージの製造方法 Expired - Fee Related JP3298618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11397798A JP3298618B2 (ja) 1998-04-23 1998-04-23 チップサイズパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11397798A JP3298618B2 (ja) 1998-04-23 1998-04-23 チップサイズパッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH11307587A JPH11307587A (ja) 1999-11-05
JP3298618B2 true JP3298618B2 (ja) 2002-07-02

Family

ID=14625968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11397798A Expired - Fee Related JP3298618B2 (ja) 1998-04-23 1998-04-23 チップサイズパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3298618B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423897B2 (ja) 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP5543063B2 (ja) * 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP2016018896A (ja) * 2014-07-08 2016-02-01 大日本印刷株式会社 実装基板および実装基板の製造方法

Also Published As

Publication number Publication date
JPH11307587A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
JP5420505B2 (ja) 半導体装置の製造方法
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US8618669B2 (en) Combination substrate
US6219911B1 (en) Flip chip mounting technique
US6207475B1 (en) Method for dispensing underfill and devices formed
US6064111A (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
US6479321B2 (en) One-step semiconductor stack packaging method
US7026188B2 (en) Electronic device and method for manufacturing the same
US7598121B2 (en) Method of manufacturing a semiconductor device
US7148081B2 (en) Method of manufacturing a semiconductor device
KR19980015060A (ko) 칼럼 리드(column lead) 구조를 갖는 패키지 및 그의 제조 방법
US6099678A (en) Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
JPH10200005A (ja) 表面実装型半導体パッケージ及びその製造方法
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
JP3336253B2 (ja) 半導体装置とその製造方法、実装方法および用途
US6589812B2 (en) Pre-applied adhesion promoter
US6911737B2 (en) Semiconductor device package and method
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH10233463A (ja) 半導体装置およびその製造方法
JP3298618B2 (ja) チップサイズパッケージの製造方法
JP2010135501A (ja) 半導体装置の製造方法
JP3611463B2 (ja) 電子部品の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees