JP3298462B2 - Memory bank switching device - Google Patents

Memory bank switching device

Info

Publication number
JP3298462B2
JP3298462B2 JP16846097A JP16846097A JP3298462B2 JP 3298462 B2 JP3298462 B2 JP 3298462B2 JP 16846097 A JP16846097 A JP 16846097A JP 16846097 A JP16846097 A JP 16846097A JP 3298462 B2 JP3298462 B2 JP 3298462B2
Authority
JP
Japan
Prior art keywords
bank
memory
memory access
microcomputer
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16846097A
Other languages
Japanese (ja)
Other versions
JPH1115730A (en
Inventor
尚之 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16846097A priority Critical patent/JP3298462B2/en
Publication of JPH1115730A publication Critical patent/JPH1115730A/en
Application granted granted Critical
Publication of JP3298462B2 publication Critical patent/JP3298462B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数バンクからな
るメモリ領域を備え、マイクロコンピュータ及びDMA
(ダイレクトメモリアクセス)コントローラによるメモ
リアクセスによって自動的にメモリバンクを切り替える
メモリバンク切替装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer and a DMA having a memory area comprising a plurality of banks.
(Direct memory access) The present invention relates to a memory bank switching device for automatically switching memory banks by a memory access by a controller.

【0002】[0002]

【従来の技術】従来、この種のメモリバンク切替装置
は、例えば、特開昭59ー90132号公報に記載の従
来例のように、マイクロコンピュータ及びDMAコント
ローラの各チャネルごとに対応するメモリバンク(単に
「バンク」とも言う)を予め設定して、マイクロコンピ
ュータからのメモリアクセスとDMA転送によるメモリ
アクセスによって自動的にメモリバンクを切り替える切
替制御回路を有している。
Conventionally, this type of memory bank switching device, for example, as in the conventional example described in JP-A-59 over 90132, the memory bank corresponding to each channel of the microcomputer and a DMA controller ( simply
A "bank" is set in advance, and a switching control circuit for automatically switching the memory bank by memory access from the microcomputer and memory access by DMA transfer is provided.

【0003】ところが、マイクロコンピュータの動作
プログラム読み出しサイクルと実行サイクルが別個であ
ため、実行サイクルでプログラムを配置していないメ
モリバンク切り替えた場合、次のプログラム読み出し
サイクルでは、プログラムを配置していないメモリバン
クをアクセスすることになる。換言すれば、マイクロコ
ンピュータのプログラムバンクを構成するメモリ領域
配置できないことになる。
[0003] However, since the operation of the microcomputer are separate <br/> program read cycle and the execution cycle, when switching to the memory bank that does not place the program in the execution cycle, the following program read cycle, the program Will be accessed . In other words, a program of the microcomputer will not be placed in the memory area <br/> constituting the bank.

【0004】また、DMAコントローラの各チャネルご
とにメモリバンクが切り替わるため、一つのチャネルの
2サイクル動作で実行するメモリとメモリとの間の転送
では、バンク切替えが出来ない。すなわち、異なるバン
クメモリ間のDMA転送ができない。
Further, since a memory bank is switched for each channel of the DMA controller, bank switching cannot be performed in a memory-to-memory transfer performed in a two-cycle operation of one channel. That is, DMA transfer between different bank memories cannot be performed.

【0005】[0005]

【発明が解決しようとする課題】このように上記従来例
のメモリバンク切替装置では、マイクロコンピュータの
プログラムをバンク空間のメモリに配置できないととも
に、異なるバンクメモリ間のDMA転送が出来ないた
め、その小型軽量化及びデータ処理の高速化の妨げにな
るという欠点があった。
As described above, in the conventional memory bank switching device, the program of the microcomputer cannot be arranged in the memory in the bank space, and the DMA transfer between different bank memories cannot be performed. There is a drawback that the weight and the speed of data processing are hindered.

【0006】本発明は、このような従来の技術における
課題を解決するものであり、バンク空間のメモリにマイ
クロコンピュータプログラムを配置して、バンク空間以
外のメモリ装備を不要にし、かつ、異なるメモリバンク
間のDMA転送を可能にしてデータを一度バンク空間以
外のメモリに退避する必要を無くし、その小型軽量化及
びデータ処理の高速化が可能になるメモリバンク切替装
置の提供を目的とする。
The present invention solves the above-mentioned problems in the conventional technology. A microcomputer program is arranged in a memory in a bank space so that a memory device other than the bank space is not required, and a different memory bank is used. It is an object of the present invention to provide a memory bank switching device that enables a DMA transfer between the memory banks and eliminates the need to once save data in a memory other than the bank space, thereby reducing the size and weight and increasing the speed of data processing.

【0007】[0007]

【課題を解決するための手段】上記課題を達成するため
に、請求項1記載の発明は、複数バンクからなるメモリ
空間を備え、マイクロコンピュータ及びDMAコントロ
ーラによってアクセスするメモリバンクが切り替えられ
るメモリバンク切替装置において、前記マイクロコンピ
ュータのプログラムメモリアクセス用、当該マイクロコ
ンピュータのデータメモリアクセス用、前記DMAコン
トローラのリードメモリアクセス用、及び当該DMAコ
ントローラのライトメモリアクセス用に割り当てられる
複数の各バンクと、前記マイクロコンピュータのプログ
ラムメモリアクセスに対応するバンクのバンク番号、当
該マイクロコンピュータのデータメモリアクセスに対応
するバンクのバンク番号、前記DMAコントローラのリ
ードメモリアクセスに対応するバンクのバンク番号、
当該DMAコントローラのライトメモリアクセスに対
応するバンクのバンク番号が予め設定される切替制御レ
ジスタと、前記マイクロコンピュータからのプログラム
メモリアクセス又はデータメモリアクセス、前記DMA
転送によるリードメモリアクセス又はライトメモリアク
セスにより、前記切替制御レジスタに設定された前記バ
ンク番号に応じて自動的にバンクを切り替える切替制御
回路と、を有する切替制御手段とを備える構成としてあ
る。
According to a first aspect of the present invention, there is provided a microcomputer and a DMA controller having a memory space comprising a plurality of banks.
In the memory bank switching device memory banks are switched be accessed by chromatography la, the micro competent
For accessing the program memory of the
For accessing a data memory of a computer;
For read memory access by the controller and the DMA controller
Assigned for controller write memory access
A plurality of banks and a program for the microcomputer ;
Bank number of bank corresponding to RAM memory access, corresponding to data memory access of the microcomputer
Bank number of the bank, Li of the DMA controller
Bank number of the bank corresponding to the over-de memory access, and pair a write memory access of the DMA controller
Switching control records that the bank number of the response to bank Ru is set in advance
Register and program memory access or data memory access from the microcomputer;
Switching control for automatically switching banks according to the bank number set in the switching control register by read memory access or write memory access by transfer
And a switching control means having a circuit .

【0008】[0008]

【0009】なお、以上のような本発明のメモリバンク
切替装置は、前記マイクロコンピュータ及びDMAコン
トローラからアドレスバス及びデータバスを通じて選択
されたバンクメモリへのアクセスが実行される構成とな
っている。
The above-described memory bank switching device of the present invention is configured so that the microcomputer and the DMA controller access the selected bank memory via the address bus and the data bus.

【0010】このような構成のメモリバンク切替装置
は、マイクロコンピュータのプログラムメモリアクセ
ス、データメモリアクセス及びDMAコントローラの各
チャネルごとのリードメモリアクセス、ライトメモリア
クセスに対応するメモリバンク番号を予め設定し、か
つ、マイクロコンピュータからのメモリアクセスとDM
A転送によるメモリアクセスによって自動的にメモリバ
ンクを切り替えている。
[0010] The memory bank switching device having the above-mentioned configuration sets a memory bank number corresponding to a program memory access of the microcomputer, a data memory access, a read memory access for each channel of the DMA controller, and a write memory access in advance, And memory access from a microcomputer and DM
The memory bank is automatically switched by the memory access by the A transfer.

【0011】したがって、バンク空間のメモリにマイク
ロコンピュータプログラムを配置することができ、その
バンク空間以外のメモリ装備が不要になる。また、異な
るメモリバンク間のDMA転送が可能になり、データを
一度バンク空間以外のメモリに退避する必要が無くな
る。この結果、小型軽量化及び高速データ処理が行われ
る。
Therefore, the microcomputer program can be arranged in the memory of the bank space, and a memory device other than the bank space is not required. Also, DMA transfer between different memory banks becomes possible, and it is not necessary to save data once to a memory other than the bank space. As a result, a reduction in size and weight and high-speed data processing are performed.

【0012】[0012]

【発明の実施の形態】次に、本発明のメモリバンク切替
装置の実施の形態を図面を参照して詳細に説明する。図
1は本発明のメモリバンク切替装置の実施形態における
構成を示すブロック図である。図1の例は、プログラム
サイクル/データサイクル表示信号Scを送出するマイ
クロコンピュータ1と、このマイクロコンピュータ1と
アドレスバスSa及びデータバスSbを介して接続さ
れ、DMAチャネル表示信号Sd及びDMAリード/ラ
イト表示信号Seを送出するDMAコントローラ2とを
有している。
Next, an embodiment of a memory bank switching device according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a memory bank switching device according to an embodiment of the present invention. In the example shown in FIG. 1, a microcomputer 1 for sending a program cycle / data cycle display signal Sc is connected to the microcomputer 1 via an address bus Sa and a data bus Sb, and a DMA channel display signal Sd and a DMA read / write. And a DMA controller 2 for transmitting the display signal Se.

【0013】また、マイクロコンピュータ1及びDMA
コントローラ2とアドレスバスSa及びデータバスSb
を介して接続され、メモリバンク選択信号Sfが入力さ
れるバンクメモリ3を有し、更に、マイクロコンピュー
タ1、DMAコントローラ2及びバンクメモリ3とアド
レスバスSa及びデータバスSbを介して接続され、マ
イクロコンピュータ1からのプログラムサイクル/デー
タサイクル表示信号Scが入力され、かつ、バンクメモ
リ3へのメモリバンク選択信号Sfを出力するメモリバ
ンク切替装置4を有している。
The microcomputer 1 and the DMA
Controller 2, address bus Sa and data bus Sb
And a bank memory 3 to which a memory bank selection signal Sf is inputted. The microcomputer 1, the DMA controller 2, and the bank memory 3 are connected to each other via an address bus Sa and a data bus Sb. It has a memory bank switching device 4 that receives a program cycle / data cycle display signal Sc from the computer 1 and outputs a memory bank selection signal Sf to the bank memory 3.

【0014】図2は図1中のメモリバンク切替装置の詳
細な構成を示すブロック図である。図2において、メモ
リバンク切替装置は、マイクロコンピュータ1で実行さ
れるプログラムが記憶されるバンクのバンク番号、当該
マイクロコンピュータ1がアクセスするデータが記憶さ
れるバンクのバンク番号、及びDMAコントローラ2の
各チャネル用に割り当てられて各チャネルごとのリード
メモリアクセス、ライトメモリアクセスに対応するバン
クのバンク番号を予め設定する切替制御レジスタ4aを
有している。すなわち、この切替制御レジスタ4aに
は、マイクロコンピュータ1のプログラムメモリアクセ
スに対応するメモリバンク番号、マイクロコンピュータ
1のデータメモリアクセスに対応するメモリバンク番
号、DMAコントローラ2の各チャネルごとのリードメ
モリアクセスに対応するメモリバンク番号、及びDMA
コントローラ2の各チャネルごとのライトメモリアクセ
スに対応するメモリバンク番号が、それぞれ設定される
ようになっている。
FIG. 2 is a block diagram showing a detailed configuration of the memory bank switching device in FIG. In FIG. 2, the memory bank switching device includes a bank number of a bank in which a program executed by the microcomputer 1 is stored, a bank number of a bank in which data accessed by the microcomputer 1 is stored, and each of a DMA controller 2 A switching control register 4a is provided for setting a bank number of a bank assigned to a channel and corresponding to read memory access and write memory access for each channel in advance. That is, the switching control register 4a
Is the program memory access of the microcomputer 1.
Memory bank number, microcomputer
Memory bank number corresponding to 1 data memory access
And the readme for each channel of the DMA controller 2.
Memory bank number corresponding to memory access and DMA
Write memory access for each channel of controller 2
Memory bank number corresponding to each
It has become.

【0015】更に、このメモリバンク切替装置4は、マ
イクロコンピュータ1からのプログラムサイクル/デー
タサイクル表示信号Scと、DMAコントローラ2から
のDMAチャネル表示信号SdとDMAリード/ライト
表示信号Seが入力され、これらのプログラムサイクル
/データサイクル表示信号Sc,DMAチャネル表示信
号Sd及びDMAリード/ライト表示信号Seから実行
中のサイクルを判断して、切替制御レジスタ4aに設定
してあるメモリバンク番号に応じてバンクメモリ3へメ
モリバンク選択信号Sfを出力する切替制御回路4bが
設けられている。
Further, the memory bank switching device 4 receives a program cycle / data cycle display signal Sc from the microcomputer 1, a DMA channel display signal Sd and a DMA read / write display signal Se from the DMA controller 2, and The cycle being executed is determined from the program cycle / data cycle display signal Sc, the DMA channel display signal Sd, and the DMA read / write display signal Se, and the bank is determined according to the memory bank number set in the switching control register 4a. A switching control circuit 4b for outputting a memory bank selection signal Sf to the memory 3 is provided.

【0016】次に、この実施形態の動作について説明す
る。図1及び図2において、マイクロコンピュータ1
は、初期動作として切替制御レジスタ4aにプログラム
メモリのバンク番号を設定する。次に、プログラムを走
行して実行する。その後、アクセスの必要に応じて、そ
のアクセスが行われる前に、マイクロコンピュータ1が
アクセスするデータメモリのバンク番号やDMAコント
ローラ2の各チャネルごとのリードメモリアクセス、ラ
イトメモリアクセスに対応するメモリバンク番号を設定
する。
Next, the operation of this embodiment will be described. 1 and 2, a microcomputer 1
Sets the bank number of the program memory in the switching control register 4a as an initial operation. Next, the program is run and executed. Thereafter, if necessary, before the access is performed, the bank number of the data memory to be accessed by the microcomputer 1 or the memory bank number corresponding to the read memory access and the write memory access for each channel of the DMA controller 2 before the access is performed. Set.

【0017】切替制御回路4bは、マイクロコンピュー
タ1からのプログラムサイクル/データサイクル表示信
号Scと、DMAコントローラ2からのDMAチャネル
表示信号SdとDMAリード/ライト表示信号Seが入
力され、これらのプログラムサイクル/データサイクル
表示信号Sc,DMAチャネル表示信号Sd及びDMA
リード/ライト表示信号Seから実行中のサイクルを判
断して、切替制御レジスタ4aに設定してあるメモリバ
ンク番号に応じてバンクメモリ3へメモリバンク選択信
号Sfを出力する。
The switching control circuit 4b receives the program cycle / data cycle display signal Sc from the microcomputer 1, the DMA channel display signal Sd and the DMA read / write display signal Se from the DMA controller 2, and receives these program cycles. / Data cycle display signal Sc, DMA channel display signal Sd and DMA
The cycle being executed is determined from the read / write display signal Se, and the memory bank selection signal Sf is output to the bank memory 3 according to the memory bank number set in the switching control register 4a.

【0018】マイクロコンピュータ1及びDMAコント
ローラ2からはアドレスバスSa及びデータバスSbを
通じて選択されたバンクメモリ3へのアクセスが実行さ
れる。
The microcomputer 1 and the DMA controller 2 access the selected bank memory 3 through the address bus Sa and the data bus Sb.

【0019】このように、この実施形態では、マイクロ
コンピュータ1のプログラムメモリアクセス、データメ
モリアクセス及びDMAコントローラ2の各チャネルご
とのリードメモリアクセス、ライトメモリアクセスに対
応するメモリバンク番号を予め設定し、かつ、マイクロ
コンピュータ1からのメモリアクセスとDMA転送によ
るメモリアクセスによって自動的にメモリバンクを切り
替えている。
As described above, in this embodiment, the memory bank numbers corresponding to the program memory access of the microcomputer 1, the data memory access, the read memory access of each channel of the DMA controller 2, and the write memory access are set in advance. Further, the memory bank is automatically switched by the memory access from the microcomputer 1 and the memory access by the DMA transfer.

【0020】したがって、バンク空間のメモリにマイク
ロコンピュータ1のプログラムが配置することができ
そのバンク空間以外のメモリ装備が不要になる。かつ、
異なるメモリバンク間のDMA転送が可能になり、デー
タを一度バンク空間以外のメモリに退避する必要が無く
なる。この結果、小型軽量化及びデータ処理の高速化が
可能になる。
Therefore, the program of the microcomputer 1 can be arranged in the memory in the bank space,
Memory equipment other than the bank space becomes unnecessary. And,
DMA transfer between different memory banks becomes possible, and there is no need to save data once to a memory other than the bank space. As a result, it is possible to reduce the size and weight and to speed up data processing.

【0021】[0021]

【発明の効果】以上の説明から明らかなように、本発明
のメモリバンク切替装置によれば、マイクロコンピュー
タのプログラムメモリアクセス、データメモリアクセス
及びDMAコントローラの各チャネルごとのリードメモ
リアクセス、ライトメモリアクセスに対応するメモリバ
ンク番号を予め設定し、かつ、マイクロコンピュータか
らのメモリアクセスとDMA転送によるメモリアクセス
によって自動的にメモリバンクを切り替えている。
As is apparent from the above description, according to the memory bank switching device of the present invention, the program memory access of the microcomputer, the data memory access, and the read memory access and the write memory access of each channel of the DMA controller are performed. Is set in advance, and the memory bank is automatically switched by a memory access from the microcomputer and a memory access by DMA transfer.

【0022】これにより、バンク空間のメモリにマイク
ロコンピュータプログラムを配置することができ、その
バンク空間以外のメモリ装備が不要になる。また、異な
るメモリバンク間のDMA転送が可能になり、データを
一度バンク空間以外のメモリに退避する必要が無くな
る。この結果、小型軽量化及びデータ処理の高速化が可
能になる。
Thus , the microcomputer program can be arranged in the memory of the bank space, and the memory equipment other than the bank space becomes unnecessary. Also, DMA transfer between different memory banks becomes possible, and it is not necessary to save data once to a memory other than the bank space. As a result, it is possible to reduce the size and weight and to speed up data processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のメモリバンク切替装置の実施形態にお
ける構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a memory bank switching device according to an embodiment of the present invention.

【図2】図1中のメモリバンク切替装置の詳細な構成を
示すブロック図である。
FIG. 2 is a block diagram showing a detailed configuration of a memory bank switching device in FIG. 1;

【符号の説明】[Explanation of symbols]

1 マイクロコンピュータ 2 DMAコントローラ 3 バンクメモリ 4 メモリバンク切替装置 4a 切替制御レジスタ 4b 切替制御回路 Sa アドレスバス Sb データバス Sc プログラムサイクル/データサイクル表示信号 Sd DMAチャネル表示信号 Se DMAリード/ライト表示信号 Sf メモリバンク選択信号 Reference Signs List 1 microcomputer 2 DMA controller 3 bank memory 4 memory bank switching device 4a switching control register 4b switching control circuit Sa address bus Sb data bus Sc program cycle / data cycle display signal Sd DMA channel display signal Se DMA read / write display signal Sf memory Bank select signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数バンクからなるメモリ空間を備え、
マイクロコンピュータ及びDMAコントローラによって
アクセスするメモリバンクが切り替えられるメモリバン
ク切替装置において、前記マイクロコンピュータのプログラムメモリアクセス
用、当該マイクロコンピュータのデータメモリアクセス
用、前記DMAコントローラのリードメモリアクセス
用、及び当該DMAコントローラのライトメモリアクセ
ス用に割り当てられる複数の各バンクと、 前記マイクロコンピュータのプログラムメモリアクセス
に対応するバンクのバンク番号、当該マイクロコンピュ
ータのデータメモリアクセスに対応するバンクのバンク
番号、前記DMAコントローラのリードメモリアクセス
に対応するバンクのバンク番号、及び当該DMAコント
ローラのライトメモリアクセスに対応するバンクのバン
ク番号が予め設定される切替制御レジスタと、前記マイ
クロコンピュータからのプログラムメモリアクセス又は
データメモリアクセス、前記DMA転送によるリードメ
モリアクセス又はライトメモリアクセスにより、前記切
替制御レジスタに設定された前記バンク番号に応じて自
動的にバンクを切り替える切替制御回路と、を有する切
替制御手段と、 を備えることを特徴とするメモリバンク切替装置。
A memory space comprising a plurality of banks;
MicrocomputerAnd by the DMA controller
The memory bank to access isSwitchable memory van
In the switching device,Program memory access of the microcomputer
Data memory access of the microcomputer
Memory access of the DMA controller
And the write memory access of the DMA controller.
Multiple banks assigned for each  The microcomputerProgram memory access
Corresponding toThe bank number of the bank and the micro computer
DataData memory accessBank of Bank
number,Read memory access of the DMA controller
The bank number of the bank corresponding toas well asTheDMA controller
Laura'sSupports write memory accessBank Van
Are set in advanceSwitching control register, Said my
From a computerprogramMemory access or
Data memory access,By the DMA transferReadme
Moly access or lightWith memory access,Cut off
Change control registerAutomatically according to the set bank number
Switch banks dynamicallyA switching control circuit.
Replacement control means,  A memory bank switching device, comprising:
JP16846097A 1997-06-25 1997-06-25 Memory bank switching device Expired - Fee Related JP3298462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16846097A JP3298462B2 (en) 1997-06-25 1997-06-25 Memory bank switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16846097A JP3298462B2 (en) 1997-06-25 1997-06-25 Memory bank switching device

Publications (2)

Publication Number Publication Date
JPH1115730A JPH1115730A (en) 1999-01-22
JP3298462B2 true JP3298462B2 (en) 2002-07-02

Family

ID=15868532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16846097A Expired - Fee Related JP3298462B2 (en) 1997-06-25 1997-06-25 Memory bank switching device

Country Status (1)

Country Link
JP (1) JP3298462B2 (en)

Also Published As

Publication number Publication date
JPH1115730A (en) 1999-01-22

Similar Documents

Publication Publication Date Title
KR100265263B1 (en) Programmable shared memory system and method
JP3298462B2 (en) Memory bank switching device
JPH08221319A (en) Semiconductor memory device
JPS59173863A (en) Mask memory system
JP2618223B2 (en) Single chip microcomputer
JPH0353363A (en) Bus architecture converting circuit
JP2687679B2 (en) Program development equipment
JPS6336346A (en) Bank switching circuit
JPH05108477A (en) Memory access system
JPS63245743A (en) Memory access system
JP3063945B2 (en) Time-division switch control method
JPH024020B2 (en)
JPS6211751B2 (en)
JP2547256B2 (en) DMA device
JPH06337847A (en) Multiprocessor device
JP2000099398A (en) Electronic device, semiconductor storage device, bus master and semiconductor storage device accessing method
JPH03116350A (en) Bus structure for data transfer
JPH088597B2 (en) Data monitoring device
JPS58181134A (en) Data transfer circuit
JPH03269662A (en) High speed memory access system
JPH0756807A (en) Automatic memory bank switching system
JPS6349806B2 (en)
JPH0279149A (en) System for transferring data of recorder
JPH0652034A (en) Memory control system
JPS63244255A (en) Multiprocessor system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees