JP3293795B2 - レジスト形状計算方法及びレジスト形状計算システム - Google Patents

レジスト形状計算方法及びレジスト形状計算システム

Info

Publication number
JP3293795B2
JP3293795B2 JP04702699A JP4702699A JP3293795B2 JP 3293795 B2 JP3293795 B2 JP 3293795B2 JP 04702699 A JP04702699 A JP 04702699A JP 4702699 A JP4702699 A JP 4702699A JP 3293795 B2 JP3293795 B2 JP 3293795B2
Authority
JP
Japan
Prior art keywords
function
resist shape
calculating
kernel
convolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04702699A
Other languages
English (en)
Other versions
JP2000243694A (ja
Inventor
博智 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04702699A priority Critical patent/JP3293795B2/ja
Priority to TW089102936A priority patent/TW412662B/zh
Priority to KR1020000008931A priority patent/KR100354277B1/ko
Publication of JP2000243694A publication Critical patent/JP2000243694A/ja
Application granted granted Critical
Publication of JP3293795B2 publication Critical patent/JP3293795B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はレジスト形状計算方
法及びレジスト形状計算システムに関する。
【0002】
【従来の技術】リソグラフィーにおける光近接効果補正
(OPC)のシミュレーションではレジスト寸法を高速に計
算する必要があるため、ウェハ上の光強度分布をあるス
レッショルド値で切った等高線により近似計算する方法
が広く用いられている。
【0003】KrFエキシマレーザー露光では従来のノボ
ラック型のレジストに代わって、解像特性の良い化学増
幅型レジストが使われている。化学増幅型のレジストで
は熱処理拡散工程(ポストベーク)での酸の拡散反応によ
る影響が大きい。この拡散の影響を考慮するためにHiro
shi Fukuda, Keiko Hattori, SPIE, vol.3334, p154〜p
162, 1998に開示されているように形状関数Pを光強度分
布Iとガウス関数gとのコンボリューション積分によって
求め、この形状関数Pをあるスレッショルドで切った等
高線からレジスト寸法を計算するという方法が用いられ
ている。
【0004】ウェハ上の光強度分布を計算する方法とし
て、Y.C.Pati, Y.T.Wang, J.W.Liang, T.Kailath, SPI
E, vol.2197,p314〜p327, 1994に開示されている方法が
ある。
【0005】ウェハ上の光強度分布I(x,y)はマスクの透
過率tとステッパ光学系の特性を表すカーネル関数φと
αによって次式で計算できる。 I(x,y)=Σαk |(t*φk)(x,y)|2 ………[式1] ここで、(t*φk)(x,y)はtとφkのコンボリューション
積分を表す。
【0006】化学増幅レジスト中の酸の拡散を考慮した
形状関数Pはガウス関数gと光強度分布Iを用いて[式2]で
求められる。 P(x,y)=(g*I)(x,y) ………[式2] 図3の流れ図を用いて従来方法による形状関数Pの計算方
法について説明する。
【0007】光学系の特性を表すカーネル関数φ、αを
計算してこれをテーブル化する (ステップ5) 。
【0008】[式1]により光強度Iを計算する (ステップ
6) 。
【0009】全領域の光強度Iの計算が終わるまで繰り
返す (ステップ7) 。
【0010】計算された全領域の光強度分布を使って
[式2]によって全領域の形状関数を計算する (ステップ
8) 。
【0011】
【発明が解決しようとする課題】従来方法では全領域の
光強度計算を行った後、ガウス関数と光強度分布のコン
ボリューション積分を計算する必要があり計算時間が長
くなると言う問題点があった。またコンボリューション
積分を行う際の離散化誤差を小さくするために光強度分
布のメッシュを細かく計算する必要があるため大量の記
憶領域を必要とし、また計算時間が長くなるという問題
点があった。
【0012】本発明の目的は、計算時間を短縮できるレ
ジスト形状計算方法及びレジスト形状計算システムを提
供することにある。
【0013】
【課題を解決するための手段】本発明のレジスト形状計
算方法は、光強度分布とガウス関数とのコンボリューシ
ョン積分によってレジスト形状計算方法を行うレジスト
形状計算方法において、ウェハ上の結像特性を表す光学
系のカーネル関数を拡散長の3倍だけ拡張してその部分
を0で埋め、光学系のカーネル関数とガウス関数とのコ
ンボリューション積分によって得られる新しいカーネル
関数とマスク透過率とのコンボリューション積分によっ
レジスト形状計算を行う。
【0014】また、光学系のカーネル関数を計算するス
テップと、光学系のカーネル関数とガウス関数とのコン
ボリューション積分によって得られる新しいカーネル関
数を計算するステップと、レジスト形状関数をマスク透
過率と新しいカーネル関数とのコンボリューション積分
によって計算するステップと、レジスト形状関数を全領
域について繰り返し計算するステップとを有してもよ
い。
【0015】また、レジスト形状関数を計算して任意の
光強度分布のメッシュをとってもよい。
【0016】本発明のレジスト形状計算システムは、
強度分布とガウス関数とのコンボリューション積分によ
ってレジスト形状計算方法を行うレジスト形状計算方法
において、ウェハ上の結像特性を表す光学系のカーネル
関数を拡散長の3倍だけ拡張してその部分を0で埋め、光
学系のカーネル関数とガウス関数とのコンボリューショ
ン積分によって得られる新しいカーネル関数とマスク透
過率とのコンボリューション積分によってレジスト形状
計算を行う。
【0017】また、光学系のカーネル関数を計算する手
段と、光学系のカーネル関数とガウス関数とのコンボリ
ューション積分によって得られる新しいカーネル関数を
計算する手段と、レジスト形状関数をマスク透過率と新
しいカーネル関数とのコンボリューション積分によって
計算する手段と、レジスト形状関数を全領域について繰
り返し計算する手段とを有してもよい。
【0018】また、レジスト形状関数を計算して任意の
光強度分布のメッシュをとってもよい。
【0019】すなわち、光近接効果の範囲とガウス関数
の性質を利用して、光学系の特性を表すカーネル関数に
化学増幅レジストの酸の効果を組み込み、このカーネル
関数を使ってレジスト形状計算を行うことにより、計算
時間を短縮できる。
【0020】
【発明の実施の形態】まず、本発明の実施の形態の構成
を説明する。
【0021】[式1]はコンボリューション積分の定義か
ら積分記号を用いて表すと、 I(x)=Σαk ∫t(x-p)t*(x-p)φk (x)φk *(x)dp ………[式3] ここでは変数をx=(x,y), p=(px,py)とベクトル表記し
ている。また * は複素共役を表す。
【0022】[式3]を[式2]に代入すると、 P=Σαk ∫∫t(x-p)t*(x-p)φk (x)φk *(x)g(x-q)dpdq ………[式4] となる。ここでガウス関数は実関数なので g(x)=g(x)1/2{g(x)1/2}* ………[式5] と複素共役に分解することができるので、この[式5]を
[式4]代入すると、 P(x)=Σαk ∫∫t(x-p)t*(x-p)φk (x)g(x-q)1/2k (x)g(x-q) 1/2}*dpdq … …[式6] となる。
【0023】次に[式6]の積分順序を入れ替えるために
カーネル関数φの境界の補正方法について図1を用いて
説明する。
【0024】まずカーネル関数φの大きさは光近接効果
の範囲dとして決められているので、dより外側の領域で
は0と近似できる。次にガウス関数は拡散長σとすると
統計学的に3σの範囲外では0と近似できる。
【0025】よって図1にあるようにカーネル関数の境
界を3σ広げ、広げた部分を0で埋めておくことによって
コンボリューション積分の際の境界の影響を取り除くこ
とができる。コンボリューション積分後は拡張した3σ
の部分を取り除く。このカーネル関数を使って[式6]の
積分順序を入れ替えると形状関数Pは次式で計算され
る。 P(x)=Σαk ∫∫t(x-p)t*(x-p)Φk(x)Φk (x) *dp=Σαk |(t*Φ)(x)|2 ……[ 式7] ここで Φ(x)=(φ*g1/2)(x) ……[式8] を新しいカーネル関数として定義した。
【0026】次に、本発明の実施の形態の動作について
説明する。
【0027】図2に示す流れ図を用いて本発明の実施の
形態の流れを説明する。
【0028】光学系の特性を表すカーネル関数φ、αを
計算してこれをテーブル化する (ステップ1) 。
【0029】カーネル関数φとガウス関数gから[式8]を
使って新しいテーブルΦを計算する(ステップ2) 。
【0030】レジスト形状関数Pをマスク透過率tとテー
ブルΦから[式7]より計算する (ステップ3) 。
【0031】形状関数を全領域について繰り返し計算す
る (ステップ4) 。
【0032】
【発明の効果】以上説明したように、本発明には、あら
かじめカーネル関数にガウス関数によるコンボリューシ
ョン計算を施しているので、従来のように光強度分布計
算後にコンボリューション積分をする必要が無く、カー
ネル関数から直接形状関数を計算できるため計算時間を
短縮できるという効果がある。
【0033】また従来方法ではコンボリューション積分
の離散化誤差を小さくするために光強度分布を細かいメ
ッシュで計算する必要があるが、本発明では直接形状関
数を計算して任意のメッシュをとることができるので、
記憶領域が少なくて済むと同時に計算時間を短縮できる
という効果がある。
【図面の簡単な説明】
【図1】カーネル関数φの境界の補正方法について説明
する図である。
【図2】本発明による形状関数Pの計算方法について説
明する流れ図である。
【図3】従来方法による形状関数Pの計算方法について
説明する流れ図である。
【符号の説明】
1 カーネル関数φのサイズd(光近接効果の範囲) 2 コンボリューション計算の範囲
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/26 501

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 光強度分布とガウス関数とのコンボリュ
    ーション積分によってレジスト形状計算方法を行うレジ
    スト形状計算方法において、 ウェハ上の結像特性を表す 光学系のカーネル関数を拡散
    長の3倍だけ拡張してその部分を0で埋め、前記光学系の
    カーネル関数とガウス関数とのコンボリューション積分
    によって得られる新しいカーネル関数とマスク透過率と
    のコンボリューション積分によってレジスト形状計算を
    行うレジスト形状計算方法。
  2. 【請求項2】 前記光学系のカーネル関数を計算するス
    テップと、 前記光学系のカーネル関数とガウス関数とのコンボリュ
    ーション積分によって得られる前記新しいカーネル関
    計算するステップと、 レジスト形状関数をマスク透過率と前記新しいカーネル
    関数とのコンボリューション積分によって計算するステ
    ップと、 前記レジスト形状関数を全領域について繰り返し計算す
    るステップとを有する請求項1に記載のレジスト形状計
    算方法。
  3. 【請求項3】 前記レジスト形状関数を計算して任意の
    光強度分布のメッシュをとる請求項2に記載のレジスト
    形状計算方法。
  4. 【請求項4】 光強度分布とガウス関数とのコンボリュ
    ーション積分によってレジスト形状計算方法を行うレジ
    スト形状計算システムにおいて、 ウェハ上の結像特性を表す 光学系のカーネル関数を拡散
    長の3倍だけ拡張してその部分を0で埋め、前記光学系の
    カーネル関数とガウス関数とのコンボリューション積分
    によって得られる新しいカーネル関数とマスク透過率と
    のコンボリューション積分によってレジスト形状計算を
    行うレジスト形状計算システム。
  5. 【請求項5】 前記光学系のカーネル関数を計算する手
    段と、 前記光学系のカーネル関数とガウス関数とのコンボリュ
    ーション積分によって得られる前記新しいカーネル関
    計算する手段と、 レジスト形状関数をマスク透過率と前記新しいカーネル
    関数とのコンボリューション積分によって計算する手段
    と、 前記レジスト形状関数を全領域について繰り返し計算す
    る手段とを有する請求項4に記載のレジスト形状計算シ
    ステム。
  6. 【請求項6】 前記レジスト形状関数を計算して任意の
    光強度分布のメッシュをとる請求項5に記載のレジスト
    形状計算システム。
JP04702699A 1999-02-24 1999-02-24 レジスト形状計算方法及びレジスト形状計算システム Expired - Fee Related JP3293795B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04702699A JP3293795B2 (ja) 1999-02-24 1999-02-24 レジスト形状計算方法及びレジスト形状計算システム
TW089102936A TW412662B (en) 1999-02-24 2000-02-21 Resist rofile calculation method and resist profile calculation system
KR1020000008931A KR100354277B1 (ko) 1999-02-24 2000-02-24 레지스트 형상 계산 방법 및 레지스트 형상 계산 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04702699A JP3293795B2 (ja) 1999-02-24 1999-02-24 レジスト形状計算方法及びレジスト形状計算システム

Publications (2)

Publication Number Publication Date
JP2000243694A JP2000243694A (ja) 2000-09-08
JP3293795B2 true JP3293795B2 (ja) 2002-06-17

Family

ID=12763676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04702699A Expired - Fee Related JP3293795B2 (ja) 1999-02-24 1999-02-24 レジスト形状計算方法及びレジスト形状計算システム

Country Status (3)

Country Link
JP (1) JP3293795B2 (ja)
KR (1) KR100354277B1 (ja)
TW (1) TW412662B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
NL2003716A (en) * 2008-11-24 2010-05-26 Brion Tech Inc Harmonic resist model for use in a lithographic apparatus and a device manufacturing method.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202263B2 (ja) * 1991-07-24 2001-08-27 リソテック ジャパン株式会社 フォトレジストの形状の予測方法
JPH06342746A (ja) * 1993-06-01 1994-12-13 Matsushita Electric Ind Co Ltd レジスト形状シミュレーション方法

Also Published As

Publication number Publication date
TW412662B (en) 2000-11-21
KR100354277B1 (ko) 2002-09-28
KR20000071374A (ko) 2000-11-25
JP2000243694A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
US10915090B2 (en) Synchronized parallel tile computation for large area lithography simulation
US8683396B2 (en) Determining source patterns for use in photolithography
JP5593477B2 (ja) マスクパターン及び書込パターンを判断するための技術
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
US20060009957A1 (en) Method for determining a matrix of transmission cross coefficients in an optical proximity correction of mask layouts
JP3293795B2 (ja) レジスト形状計算方法及びレジスト形状計算システム
CN115047707A (zh) 光学邻近矫正方法及系统、掩膜版、设备及存储介质
JP4316026B2 (ja) マスクパターンの作製方法及びフォトマスク
TWI281687B (en) Exposure method for correcting dimension variation in electron beam lithography, and recording medium for recording the same
US7313508B2 (en) Process window compliant corrections of design layout
JP4543614B2 (ja) フォトマスクの製造方法および半導体集積回路の製造方法
CN110462510A (zh) 光掩模坯料、光掩模及光掩模的制造方法
US6887630B2 (en) Method and apparatus for fracturing polygons on masks used in an optical lithography process
Gabor et al. Subresolution assist feature implementation for high-performance logic gate-level lithography
Tsudaka et al. Practical optical proximity effect correction adopting process latitude consideration
JP3214455B2 (ja) 投影露光方法
JP4417090B2 (ja) パターン形成方法、マスクおよび露光装置
CN103543598A (zh) 一种光刻掩模优化设计方法
JP2937159B2 (ja) レジストパターンの形成方法
JP2008516272A (ja) フォトマスクの形状を分析するシステムおよび方法
JP2001228599A (ja) 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法
JP5142952B2 (ja) フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム
JP2002182363A (ja) マスク及びパターン形成方法
JPH0954438A (ja) フォトレジストパターン及びその形成方法
JPH07240358A (ja) 電子ビーム露光方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees