JP3283573B2 - 多層印刷配線板 - Google Patents

多層印刷配線板

Info

Publication number
JP3283573B2
JP3283573B2 JP15958992A JP15958992A JP3283573B2 JP 3283573 B2 JP3283573 B2 JP 3283573B2 JP 15958992 A JP15958992 A JP 15958992A JP 15958992 A JP15958992 A JP 15958992A JP 3283573 B2 JP3283573 B2 JP 3283573B2
Authority
JP
Japan
Prior art keywords
layer
conductor
printed wiring
wiring board
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15958992A
Other languages
English (en)
Other versions
JPH066041A (ja
Inventor
正樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15697013&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3283573(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15958992A priority Critical patent/JP3283573B2/ja
Publication of JPH066041A publication Critical patent/JPH066041A/ja
Application granted granted Critical
Publication of JP3283573B2 publication Critical patent/JP3283573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層印刷配線板に関
し、特に、盲経由孔(ブラインド・バイア・ホール,B
lind via hole)を有する高密度印刷配線
に関する。
【0002】
【従来の技術】従来の印刷配線板は、部品挿入用の孔は
勿論、経由孔(バイア・ホール)も貫通させて、めっき
等により孔内壁に導体層を形成させるのが一般的であ
る。
【0003】また、多層印刷配線板は、その高多層化に
伴い、一部の内層に埋込み経由孔(インナレイヤ・バイ
ア・ホール,Inner layer via hol
e)を設ける設計も採用されている。
【0004】近年、電子機器の性能上、および経済上の
ニーズから実装の高密度化の試みがなされている。
【0005】このために、IC・LSI等の電子部品の
高密度化、高速化が進められていることは勿論、これら
を実装する印刷配線板についても高密度化が進められて
いる。
【0006】前述の課題解決の一つの試みとして、図4
に示すように、最外層と最外層の次の層に位置する導体
回路とを接続するブラインド・バイア・ホール13の穴
内空間が樹脂11b′で充填されたことを特徴とする多
層印刷配線板が提案されている。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の印刷配線板では、高密度配線に伴ってブラインド・
バイア・ホールと接続する最外層の導体回路に接続用ラ
ンドを設けないランドレス配線をおこなった場合には、
ブラインド・バイア・ホールの穴内空間が樹脂のみで充
填されており、バイア・ホールを形成している導体層の
厚み部分だけで最外層の導体回路との電気的接続を行う
ために、接続が不充分にとなり、信頼性を低下させる欠
点があった。
【0008】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明に目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規な多層印
刷配線板を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る多層印刷配線板は、最外層の導体回路
と最外層の次の層に位置する導体回路とを接続する導体
部が内壁面に形成されたブラインド・バイア・ホールを
有する多層印刷配線板において、前記ブラインド・バイ
ア・ホールの穴内空間の内層側に前記最外層の表面に達
しない深さに樹脂層が埋設され、外層側に前記ブライン
ド・バイア・ホールの内壁面の導体部とこの導体部の前
記最外層の表面に露出した面とに接して金属導体が充填
され、前記金属導体の表面が平坦に形成され前記最外層
の導体回路とランドレス接続されて構成される。
【0010】
【作用】ブラインド・バイア・ホールの穴内空間に充填
された金属導体により、最外層の導体回路と、ブライン
ド・バイア・ホールを形成している導体層との接続面積
を大きくして、信頼性を向上させる作用がある。
【0011】また、ブラインド・バイア・ホールの穴内
空間に充填された樹脂により、穴内空間にめっき液等の
表面処理液の残渣が残ることを防ぐ作用がある。
【0012】
【実施例】次に本発明をその好ましい実施例について図
面を参照して具体的に説明する。
【0013】図1(A)、(B)は本発明に係る多層印
刷配線板の第1、第2の実施例を示す断面図である。
【0014】 図1(A)、(B)を参照するに、ブラ
インド・バイア・ホール3の穴内は、プリプレグとして
使われた樹脂層1b’と、スルーホールを形成する際に
設けられた金属導体層5によって層状に充填された構造
となっている。図1(A)に示された第1の実施例にお
いては上方に凹部を有する金属導体層5が設けられ、図
1(B)に示された第2の実施例では上方がフラットな
長方形状の金属導体層が設けられている。
【0015】図2(A)〜(G)は、本発明に係る多層
印刷配線板の製造方法の一例を製造工程順に示した断面
図である。
【0016】 図2(A)〜(G)を参照するに、ま
ず、バイア・ホールが形成される銅張り積層板にバイア
・ホールをドリルにより穿設し、公知の無電解めっきと
電気めっきにより、バイア・ホールを含む全面に導体層
2を形成する。次に、公知のテンティング法を用いて、
所望とする回路パターンを形成した後に、プリプレグ樹
脂層1bを介して組み合わせ、加圧・加熱して一体化成
形する(図2(A))。
【0017】この際、バイア・ホールは、いわゆる非貫
通のブラインド・バイア・ホール3として形成されると
共に、これらの穴内は、プリプレグ樹脂層1bから流れ
出た樹脂1b′によって充填される。
【0018】 次に、最外層の表面に流れ出た樹脂1
b′を、ハブ等により研磨し(図2(B))、部品実装
用の孔または、次層以下の内で導体接続する孔を、ス
ルーホール4としてドリルにより穿設する(図2
(C))。
【0019】次いで、アルカリ過マンガン酸液等に浸漬
してスルーホール4の内壁に露出した樹脂層1a、プリ
プレグ樹脂層1b及びブラインド・バイア・ホール3に
充填された樹脂1b′を50μmエッチングして、ブラ
インド・バイア・ホール3に設けた導体層2の一部を露
出させる(図2(D))。
【0020】次にスルーホール4を含む全面に公知の無
電解めっきと電気めっきにより金属導体層5を形成する
(図2(E))。これによりブラインド・バイア・ホー
ル3の穴内を樹脂層1b′と金属導体層5によって層状
に充填された構造となる。
【0021】次いで、公知のテンティング法を用いて所
望とする回路パターンを形成した後(図2(F))に、
絶縁性・耐薬品性を有する永久マスク6を所望部分に被
着形成して本発明の多層印刷配線板を得る(図2
(G))。
【0022】図3(A)〜(F)は、本発明に係る多層
印刷配線板の製造方法の他例を製造工程順に示した断面
図である。
【0023】図3(A)〜(F)を参照するに、まず、
バイア・ホールが形成される銅張り積層板にバイア・ホ
ールをドリルにより穿設し、公知の無電解めっきと、電
気めっきにより、バイア・ホールを含む全面に導体層2
を形成する。次に、公知のテンティング法を用いて所望
とする回路パターンを形成した後にプリプレグ樹脂層1
bを介して組み合わせ、加圧・加熱して一体化成形する
(図3(A))。
【0024】次に、濃硫酸液等に浸漬してブラインド・
バイア・ホール3に充填された樹脂1b′を30μmエ
ッチングする(図3(B))。
【0025】次に、ドリルにより、スルーホール4を穿
設し(図3(C))、スルーホール4を含む全面に金属
導体層5を形成する(図3(D))。
【0026】次に最外層に所望とする回路パターンを形
成し(図3(E))、永久マスク6を所望部分に被着形
成して本発明の多層印刷配線板を得る(図3(F))。
【0027】
【発明の効果】以上説明したように、本発明によれば、
最外層の導体回路と、最外層の次の層に位置する導体回
路とを接続するブラインド・バイア・ホールの穴内区間
が樹脂及び金属導体で層状に充填されているので、最外
層の導体回路との接続において、ランドを設けない場合
でも、接続面積を大きくしたので、MIL−STD−2
02F Method 107Eの温度サイクル試験で
従来の多層印刷配線板に比べ、電気的接続の故障率を1
/2に低減することができる。
【図面の簡単な説明】
【図1】(A)は本発明に係る多層印刷配線板の第1の
実施例を示す断面図であり、(B)は本発明に係る多層
印刷配線板の第2の実施例を示す断面図である。
【図2】本発明に係る多層印刷配線板を製造工程順に示
した断面図である。
【図3】本発明に係る多層印刷配線板を製造工程順に示
した断面図である。
【図4】従来における多層印刷配線板の断面図である。
【符号の説明】
1a、1b…樹脂層 1b’…樹脂 2、12…導体層 3、13…ブラインド・バイア・ホール 4、14…スルーホール 5、15…金属導体層 6…永久マスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 1/11

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 最外層の導体回路と最外層の次の層に位
    置する導体回路とを接続する導体部が内壁面に形成され
    たブラインド・バイア・ホールを有する多層印刷配線板
    において、前記ブラインド・バイア・ホールの穴内空間
    の内層側に前記最外層の表面に達しない深さに樹脂層が
    埋設され、外層側に前記ブラインド・バイア・ホールの
    内壁面の導体部とこの導体部の前記最外層の表面に露出
    した面とに接して金属導体が充填され、前記金属導体の
    表面が平坦に形成され前記最外層の導体回路とランドレ
    ス接続されるものであることを特徴とする多層印刷配線
    板。
JP15958992A 1992-06-18 1992-06-18 多層印刷配線板 Expired - Fee Related JP3283573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15958992A JP3283573B2 (ja) 1992-06-18 1992-06-18 多層印刷配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15958992A JP3283573B2 (ja) 1992-06-18 1992-06-18 多層印刷配線板

Publications (2)

Publication Number Publication Date
JPH066041A JPH066041A (ja) 1994-01-14
JP3283573B2 true JP3283573B2 (ja) 2002-05-20

Family

ID=15697013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15958992A Expired - Fee Related JP3283573B2 (ja) 1992-06-18 1992-06-18 多層印刷配線板

Country Status (1)

Country Link
JP (1) JP3283573B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820330B1 (en) 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101627B2 (ja) * 1989-10-04 1994-12-12 日本電気株式会社 多層プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JPH066041A (ja) 1994-01-14

Similar Documents

Publication Publication Date Title
JP2778569B2 (ja) 多層印刷配線板およびその製造方法
JP3283573B2 (ja) 多層印刷配線板
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JP2924194B2 (ja) 多層プリント配線板
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2699898B2 (ja) 多層プリント配線板およびその製造方法
JP2003046226A (ja) 配線基板およびその製造方法
JP4705261B2 (ja) ビルドアップ多層プリント配線板
JPH0542157B2 (ja)
JP2828825B2 (ja) ブラインドホールを有する高密度プリント配線板の製造方法
JPH0542158B2 (ja)
JPH0532919B2 (ja)
JP3881528B2 (ja) 配線基板およびその製造方法
JP3792544B2 (ja) 配線基板の製造方法
JP4480693B2 (ja) 配線基板およびその製造方法
JP2004281437A (ja) フィルドビア付き両面金属張積層板及び製造方法
JPS6338878B2 (ja)
JP3934883B2 (ja) 配線基板およびその製造方法
JP3881523B2 (ja) 配線基板およびその製造方法
JP2002043741A (ja) プリント配線板の製造方法
JPS62193197A (ja) スル−ホ−ルプリント配線板の製造方法
JP3817291B2 (ja) プリント配線板
JPH1140949A (ja) 多層配線板と面付部品の実装構造
JPH10190233A (ja) 多層配線基板の製造方法
JPH0669657A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees