JP3282155B2 - フェージングシミュレータ及び方法 - Google Patents
フェージングシミュレータ及び方法Info
- Publication number
- JP3282155B2 JP3282155B2 JP06051795A JP6051795A JP3282155B2 JP 3282155 B2 JP3282155 B2 JP 3282155B2 JP 06051795 A JP06051795 A JP 06051795A JP 6051795 A JP6051795 A JP 6051795A JP 3282155 B2 JP3282155 B2 JP 3282155B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- quadrature
- frequency
- component level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【産業上の利用分野】この発明は例えば移動通信方式の
室内シミュレーション伝送実験に利用され、移動伝搬路
のフェージングをシミュレートするフェージングシミュ
レータ及び方法に関する。
室内シミュレーション伝送実験に利用され、移動伝搬路
のフェージングをシミュレートするフェージングシミュ
レータ及び方法に関する。
【０００２】
【従来の技術】移動通信の室内における伝送特性評価方
法として信号に対しフェージングシミュレータでフェー
ジングを与えてその出力信号を測定して伝送路特性を評
価したり、あるいは送信機の出力をフェージングシミュ
レータに通し、その出力を受信機へ供給し、送信機−伝
送路−受信機の全体の伝送特性を評価したりすることが
行われている。このため従来においてはいわゆるレイリ
ーフェージングシミュレータを用いる方法があった。こ
の方法では、複数の遅延波の遅延時間とその中央値とを
与え、各遅延波は相関のあるレイリーフェージングを与
えるものであった。レイリーフェージングの発生は、あ
る搬送波に対し直交変調器において、例えば繰返周期の
異なる２系列のＰＮ信号から得られた同相成分および直
交成分により変調を施すことにより実現可能である。
法として信号に対しフェージングシミュレータでフェー
ジングを与えてその出力信号を測定して伝送路特性を評
価したり、あるいは送信機の出力をフェージングシミュ
レータに通し、その出力を受信機へ供給し、送信機−伝
送路−受信機の全体の伝送特性を評価したりすることが
行われている。このため従来においてはいわゆるレイリ
ーフェージングシミュレータを用いる方法があった。こ
の方法では、複数の遅延波の遅延時間とその中央値とを
与え、各遅延波は相関のあるレイリーフェージングを与
えるものであった。レイリーフェージングの発生は、あ
る搬送波に対し直交変調器において、例えば繰返周期の
異なる２系列のＰＮ信号から得られた同相成分および直
交成分により変調を施すことにより実現可能である。
【０００３】
【発明が解決しようとする課題】このような従来の技術
では、遅延時間および遅延波のレベル相関が固定されて
いるため実際の伝搬路を厳密にシミュレートすることが
できず、正確なシステムの伝送特性評価は不可能であっ
た。
では、遅延時間および遅延波のレベル相関が固定されて
いるため実際の伝搬路を厳密にシミュレートすることが
できず、正確なシステムの伝送特性評価は不可能であっ
た。
【０００４】
【課題を解決するための手段】この発明によれば実際の
移動伝搬路において取得した１以上の遅延波に対して、
それぞれの受信レベルの同相成分と直交成分、および、
相対遅延時間に基づいて、遅延時間が可変な遅延回路へ
の遅延時間設定と、直交変調器へ同相成分及び直交成分
を変調信号としてそれぞれ与えて入力信号に対する各遅
延波と対応した遅延と変調とを行い、これら遅延変調出
力信号を合成して実際のフェージングが存在する移動伝
搬路で観測される受信波と同様のものを得る。
移動伝搬路において取得した１以上の遅延波に対して、
それぞれの受信レベルの同相成分と直交成分、および、
相対遅延時間に基づいて、遅延時間が可変な遅延回路へ
の遅延時間設定と、直交変調器へ同相成分及び直交成分
を変調信号としてそれぞれ与えて入力信号に対する各遅
延波と対応した遅延と変調とを行い、これら遅延変調出
力信号を合成して実際のフェージングが存在する移動伝
搬路で観測される受信波と同様のものを得る。
【０００５】
【実施例】図１にこの発明の実施例を示す。入力端子１
１からのフェージングシミュレータ入力信号、つまり例
えば伝搬特性が評価されるべき信号は、周波数混合器及
び帯域通過フィルタの直列接続よりなる周波数変換部１
２において、搬送波発生部１３からの搬送波信号Ｓc に
より低い所定周波数の信号に変換されて遅延部１４に入
力される。遅延部１４はその入力信号を遅延回路１５1
〜１５n に分岐供給し、遅延回路１５0 〜１５n の各出
力はそれぞれ直交変調部１６の直交変調器１７0 〜１７
n へ供給され、直交変調器１７1 〜１７n の変調出力は
合成部１８において同一利得で加算合成され、その加算
合成出力は周波数変換部１２と同様構成の周波数変換部
１９において搬送波信号Ｓc により、フェージングシミ
ュレータ入力信号と同一周波数のフェージングシミュレ
ータ出力信号に変換されて出力端子２１へ供給される。
遅延回路１５0 は遅延波中の相対遅延時間ゼロの直接波
が通される遅延量ゼロの単なる通路である。
１からのフェージングシミュレータ入力信号、つまり例
えば伝搬特性が評価されるべき信号は、周波数混合器及
び帯域通過フィルタの直列接続よりなる周波数変換部１
２において、搬送波発生部１３からの搬送波信号Ｓc に
より低い所定周波数の信号に変換されて遅延部１４に入
力される。遅延部１４はその入力信号を遅延回路１５1
〜１５n に分岐供給し、遅延回路１５0 〜１５n の各出
力はそれぞれ直交変調部１６の直交変調器１７0 〜１７
n へ供給され、直交変調器１７1 〜１７n の変調出力は
合成部１８において同一利得で加算合成され、その加算
合成出力は周波数変換部１２と同様構成の周波数変換部
１９において搬送波信号Ｓc により、フェージングシミ
ュレータ入力信号と同一周波数のフェージングシミュレ
ータ出力信号に変換されて出力端子２１へ供給される。
遅延回路１５0 は遅延波中の相対遅延時間ゼロの直接波
が通される遅延量ゼロの単なる通路である。
【０００６】実際の移動伝搬路で取得した各遅延波の相
対遅延時間と、各遅延波の同相成分及び直交成分の各受
信レベルとがロード部２２に蓄積される。制御部２３は
搬送波発生部１３の発生搬送波信号ｆc の周波数を設定
してフェージングシミュレータ入力信号をその周波数の
値にかかわらず一定の周波数として遅延部１４へ供給す
るようになし、また遅延回路１５0 〜１５n に対し、ロ
ード部２２内の相対遅延時間をそれぞれ遅延量として設
定し、ロード部２２内の各同相成分のレベル及び直交成
分のレベルの組を直交変調器１７1 〜１７n へそれぞ
れ、変調信号として供給する。
対遅延時間と、各遅延波の同相成分及び直交成分の各受
信レベルとがロード部２２に蓄積される。制御部２３は
搬送波発生部１３の発生搬送波信号ｆc の周波数を設定
してフェージングシミュレータ入力信号をその周波数の
値にかかわらず一定の周波数として遅延部１４へ供給す
るようになし、また遅延回路１５0 〜１５n に対し、ロ
ード部２２内の相対遅延時間をそれぞれ遅延量として設
定し、ロード部２２内の各同相成分のレベル及び直交成
分のレベルの組を直交変調器１７1 〜１７n へそれぞ
れ、変調信号として供給する。
【０００７】遅延回路１５1 〜１５n としてはタップ付
遅延線等が使用可能である。この場合にはタップ付遅延
線のタップ数を多くとり高速クロックで駆動することに
より、長い遅延時間を細かな刻みで設定することが可能
である。遅延波の相対遅延時間の変動特性は、図２Ａに
示すように制御部２３から遅延部制御信号として与えら
れるタップ位置切替信号２５によりタップ位置切替器２
６を制御して、タップ付遅延線２７のタップ位置を随時
切り替えて出力端子２８に接続して、入力端子２９から
の信号をそのタップを通じて出力端子２８に取り出す。
入力端子２９からの入力信号は、駆動クロック発生器３
１からの駆動クロックがタップ付遅延線２７に与えられ
るごとにその入力端子２９に近いタップから順に各タッ
プに移動する。図２Ｂに示すように遅延部制御信号２５
として与えられるタップ位置切替信号によりタップ位置
切替器２６を制御し、出力端子２８は接続するタップの
位置を大まかに決めたうえで駆動クロック発生器３１の
出力として得られる駆動クロックの周波数を、制御部２
３から遅延部制御信号２５として与えられる駆動クロッ
ク周波数制御信号３３に基づいて時間的に変化させるこ
とによって実現可能である。前者の場合には、設定可能
な遅延時間は隣接タップ間の時間遅延幅での離散値をと
るが、後者では駆動クロック発生器３１として例えばＶ
ＣＯ（電圧制御発信器）を使用することにより設定遅延
時間を離散値ではなく連続的な値で変化可能となる。
遅延線等が使用可能である。この場合にはタップ付遅延
線のタップ数を多くとり高速クロックで駆動することに
より、長い遅延時間を細かな刻みで設定することが可能
である。遅延波の相対遅延時間の変動特性は、図２Ａに
示すように制御部２３から遅延部制御信号として与えら
れるタップ位置切替信号２５によりタップ位置切替器２
６を制御して、タップ付遅延線２７のタップ位置を随時
切り替えて出力端子２８に接続して、入力端子２９から
の信号をそのタップを通じて出力端子２８に取り出す。
入力端子２９からの入力信号は、駆動クロック発生器３
１からの駆動クロックがタップ付遅延線２７に与えられ
るごとにその入力端子２９に近いタップから順に各タッ
プに移動する。図２Ｂに示すように遅延部制御信号２５
として与えられるタップ位置切替信号によりタップ位置
切替器２６を制御し、出力端子２８は接続するタップの
位置を大まかに決めたうえで駆動クロック発生器３１の
出力として得られる駆動クロックの周波数を、制御部２
３から遅延部制御信号２５として与えられる駆動クロッ
ク周波数制御信号３３に基づいて時間的に変化させるこ
とによって実現可能である。前者の場合には、設定可能
な遅延時間は隣接タップ間の時間遅延幅での離散値をと
るが、後者では駆動クロック発生器３１として例えばＶ
ＣＯ（電圧制御発信器）を使用することにより設定遅延
時間を離散値ではなく連続的な値で変化可能となる。
【０００８】タップ付遅延線に代わる遅延回路１５1 〜
１５n の実現法の一つにデュアルポートＲＡＭあるいは
読み書き可能なＲＯＭを使用する方法がある。前者は書
込と読み出しを同時に可能とするものであり、後者は全
ての相対遅延時間の書込を完了した後に読み出しを可能
とするものである。これらの素子を使用する場合の方法
は定性的には以下のように説明できる。すなわち、遅延
部１４への入力信号をこれに対して十分早い（周波数で
２倍以上の）クロックでサンプリングし、アナログ／デ
ジタル変換してメモリに書き込む。基準となる搬送波帯
信号との相対遅延時間に相当する時間経過後からそのメ
モリを読み出しクロック（周波数は書込時のサンプリン
グ周波数と同一）によりデータの読み出しを開始し、読
み出しデータをデジタル／アナログ変換して得られた信
号を各遅延回路の出力とするものである。
１５n の実現法の一つにデュアルポートＲＡＭあるいは
読み書き可能なＲＯＭを使用する方法がある。前者は書
込と読み出しを同時に可能とするものであり、後者は全
ての相対遅延時間の書込を完了した後に読み出しを可能
とするものである。これらの素子を使用する場合の方法
は定性的には以下のように説明できる。すなわち、遅延
部１４への入力信号をこれに対して十分早い（周波数で
２倍以上の）クロックでサンプリングし、アナログ／デ
ジタル変換してメモリに書き込む。基準となる搬送波帯
信号との相対遅延時間に相当する時間経過後からそのメ
モリを読み出しクロック（周波数は書込時のサンプリン
グ周波数と同一）によりデータの読み出しを開始し、読
み出しデータをデジタル／アナログ変換して得られた信
号を各遅延回路の出力とするものである。
【０００９】直交変調部１６を構成する直交変調器１７
1 〜１７n の構成は図２Ｃに示す通りである。すなわ
ち、入力搬送波信号は２分割され、一方はバランストミ
キサ３５に、もう一方はπ／２移相器３６を通過した
後、バランストミキサ３７に入力される。バランストミ
キサー３５および３７では、各搬送波信号は同相成分変
調信号３８i および直交成分変調信号３８q によりそれ
ぞれ変調が施される。バランストミキサ３５，３７の出
力は加算器３９により加算合成され、直交変調出力とな
る。この動作については公知であるためここでは詳細な
説明は省略する。
1 〜１７n の構成は図２Ｃに示す通りである。すなわ
ち、入力搬送波信号は２分割され、一方はバランストミ
キサ３５に、もう一方はπ／２移相器３６を通過した
後、バランストミキサ３７に入力される。バランストミ
キサー３５および３７では、各搬送波信号は同相成分変
調信号３８i および直交成分変調信号３８q によりそれ
ぞれ変調が施される。バランストミキサ３５，３７の出
力は加算器３９により加算合成され、直交変調出力とな
る。この動作については公知であるためここでは詳細な
説明は省略する。
【００１０】図３にロード部２２に蓄積されるロード信
号の一例を示す。これら信号は実伝搬路においてスペク
トル拡散変調信号を利用した遅延波測定等によって得ら
れたものとする。この遅延波測定の方法は移動通信の分
野では公知であり、例えば各遅延波を分離し、これらを
ダイバーシチィ受信することがＲＡＫＥ受信として知ら
れ、つまり、各遅延波を分離し、その相対遅延が測定さ
れてあり、この受信レベルを測定することができ、これ
を利用すればよい。その原理、動作等についての説明は
省略する。ロード信号は標準的にはアナログ信号である
が、デジタル信号であってもよい。後者の場合には、ロ
ード部２２においてデジタル／アナログ変換を施すもの
とする。各遅延波の同相成分の受信レベルＶi を図３Ａ
に、各遅延波の直交成分の受信レベルＶq を図３Ｂに、
各遅延波の受信レベルＶ＝√（Ｖi 2 ＋Ｖq 2 ）を図３
Ｃにそれぞれ表す。また、受信レベルＶを同相成分Ｖi
と直交成分Ｖq で表示すると図３Ｄに示すようになる。
スペクトル拡散を使用した遅延波測定では各遅延波毎に
同相成分および直交成分が得られる。また、各遅延波毎
の相対遅延時間τp （ｐ＝１，２，・・・，ｎ）は計算
により求められる。移動通信のような多重路伝搬環境下
では、移動体の移動にともない、Ｖi ，Ｖqおよびτp
は時間的に変動する。各直交変調器１７1 〜１７n には
Ｖi ，Ｖq のゲインを調整し適正レベルとした上で変調
信号として供給される。なお、スペクトラム拡散信号を
受信し、検波する場合には、各遅延波の受信レベルの同
相成分と直交成分には、図３Ｅに示すように、相関検波
にともなう雑音成分４１が拡散コードの１チップ相当の
時間幅の外にも含まれる。従って、上記相関検波信号が
このフェージングシミュレータのロード部２２にロード
された場合には、直交変調のための同相成分および直交
成分の信号としては、図３Ｆに示すように、相関検波信
号のなかで相関が１によるピーク値が得られた時刻の±
０．５チップ内に含まれる信号だけの最大振幅値を使用
することにより、雑音のない遅延波信号を得ることが可
能である。
号の一例を示す。これら信号は実伝搬路においてスペク
トル拡散変調信号を利用した遅延波測定等によって得ら
れたものとする。この遅延波測定の方法は移動通信の分
野では公知であり、例えば各遅延波を分離し、これらを
ダイバーシチィ受信することがＲＡＫＥ受信として知ら
れ、つまり、各遅延波を分離し、その相対遅延が測定さ
れてあり、この受信レベルを測定することができ、これ
を利用すればよい。その原理、動作等についての説明は
省略する。ロード信号は標準的にはアナログ信号である
が、デジタル信号であってもよい。後者の場合には、ロ
ード部２２においてデジタル／アナログ変換を施すもの
とする。各遅延波の同相成分の受信レベルＶi を図３Ａ
に、各遅延波の直交成分の受信レベルＶq を図３Ｂに、
各遅延波の受信レベルＶ＝√（Ｖi 2 ＋Ｖq 2 ）を図３
Ｃにそれぞれ表す。また、受信レベルＶを同相成分Ｖi
と直交成分Ｖq で表示すると図３Ｄに示すようになる。
スペクトル拡散を使用した遅延波測定では各遅延波毎に
同相成分および直交成分が得られる。また、各遅延波毎
の相対遅延時間τp （ｐ＝１，２，・・・，ｎ）は計算
により求められる。移動通信のような多重路伝搬環境下
では、移動体の移動にともない、Ｖi ，Ｖqおよびτp
は時間的に変動する。各直交変調器１７1 〜１７n には
Ｖi ，Ｖq のゲインを調整し適正レベルとした上で変調
信号として供給される。なお、スペクトラム拡散信号を
受信し、検波する場合には、各遅延波の受信レベルの同
相成分と直交成分には、図３Ｅに示すように、相関検波
にともなう雑音成分４１が拡散コードの１チップ相当の
時間幅の外にも含まれる。従って、上記相関検波信号が
このフェージングシミュレータのロード部２２にロード
された場合には、直交変調のための同相成分および直交
成分の信号としては、図３Ｆに示すように、相関検波信
号のなかで相関が１によるピーク値が得られた時刻の±
０．５チップ内に含まれる信号だけの最大振幅値を使用
することにより、雑音のない遅延波信号を得ることが可
能である。
【００１１】この発明では、装置のハードウェア構成上
取り扱い可能な遅延波の数には上限（ここでは、上限値
をｎ（ｎ：自然数）とする）がある。従って、遅延部１
４における遅延回路１５1 〜１５n の数ｎには上限があ
り、制御部２３は上限ｎの範囲内の波数についてシミュ
レートするように制御を行う。つまり、ロード信号とし
て与えられる遅延波の数がｎを越える場合には、第（ｎ
＋１）番目以降の遅延波は無視されることになる。
取り扱い可能な遅延波の数には上限（ここでは、上限値
をｎ（ｎ：自然数）とする）がある。従って、遅延部１
４における遅延回路１５1 〜１５n の数ｎには上限があ
り、制御部２３は上限ｎの範囲内の波数についてシミュ
レートするように制御を行う。つまり、ロード信号とし
て与えられる遅延波の数がｎを越える場合には、第（ｎ
＋１）番目以降の遅延波は無視されることになる。
【００１２】前述したτp の時間的変動に対しては、例
えば遅延回路１５1 〜１５n の出力のタップ位置を可変
にすることによって実現できる。一旦、各遅延波に対し
使用する遅延回路１５1 〜１５n を決定すれば、使用遅
延回路１５1 〜１５n の決定時点においてτp ＜τp+1
であったものが、τp ＞τp+1 となっても当該遅延波が
消滅しない限りそのままの遅延波成分に追従させるよう
に制御されるものとする。この様子を図４に示す。ここ
では、ｍ＜ｎを満たすｍ＋１の遅延波が制御部２３によ
って設定されているものとする。使用遅延回路の決定時
点では図４Ａに示すように基準となる遅延波（直接波）
を遅延回路なしの通路１５0 を単に通過させ、この遅延
波に対する相対遅延量τ1 ，・・・τp ，τp+1 ，・・
・τm の小さい順から遅延回路１５1 〜１５n を割当て
る。第ｐ番目の遅延波と第（ｐ＋１）番目の遅延波がそ
れぞれ第ｐ番目の遅延回路１５p および第（ｐ＋１）番
目の遅延回路１５p+1 により、第１番目の遅延波、つま
り第１番目の遅延回路１５ 1 （遅延量τ1 ＝０）の出力
からの相対時間差がそれぞれτp およびτp+1 で与えら
れており、τp ＜τp+1 の関係がある。しかしある時点
では図４Ｂに示すように第ｐ番目および第（ｐ＋１）番
目の遅延波に対する第１番目の遅延波からの相対時間差
が逆転し、τp ＞τp+1 となっても使用遅延回路の変更
はしない。また図４Ｃは第（ｐ＋１）番目の遅延波は存
在するが、第ｐ番目の遅延波が建物等に遮られ消滅した
状態を示す。消滅の時点で第ｐ番目の遅延回路１５p は
解放され、その後新たに遅延波が発生したときには図４
Ｄに示されるように上記第ｐ番目の遅延回路１５p を使
用するように制御部２３は制御を行う。図４Ｅに各遅延
回路１５1 ，１５p ，１５p+1 ，１５m の各遅延量の時
間経過を示す。
えば遅延回路１５1 〜１５n の出力のタップ位置を可変
にすることによって実現できる。一旦、各遅延波に対し
使用する遅延回路１５1 〜１５n を決定すれば、使用遅
延回路１５1 〜１５n の決定時点においてτp ＜τp+1
であったものが、τp ＞τp+1 となっても当該遅延波が
消滅しない限りそのままの遅延波成分に追従させるよう
に制御されるものとする。この様子を図４に示す。ここ
では、ｍ＜ｎを満たすｍ＋１の遅延波が制御部２３によ
って設定されているものとする。使用遅延回路の決定時
点では図４Ａに示すように基準となる遅延波（直接波）
を遅延回路なしの通路１５0 を単に通過させ、この遅延
波に対する相対遅延量τ1 ，・・・τp ，τp+1 ，・・
・τm の小さい順から遅延回路１５1 〜１５n を割当て
る。第ｐ番目の遅延波と第（ｐ＋１）番目の遅延波がそ
れぞれ第ｐ番目の遅延回路１５p および第（ｐ＋１）番
目の遅延回路１５p+1 により、第１番目の遅延波、つま
り第１番目の遅延回路１５ 1 （遅延量τ1 ＝０）の出力
からの相対時間差がそれぞれτp およびτp+1 で与えら
れており、τp ＜τp+1 の関係がある。しかしある時点
では図４Ｂに示すように第ｐ番目および第（ｐ＋１）番
目の遅延波に対する第１番目の遅延波からの相対時間差
が逆転し、τp ＞τp+1 となっても使用遅延回路の変更
はしない。また図４Ｃは第（ｐ＋１）番目の遅延波は存
在するが、第ｐ番目の遅延波が建物等に遮られ消滅した
状態を示す。消滅の時点で第ｐ番目の遅延回路１５p は
解放され、その後新たに遅延波が発生したときには図４
Ｄに示されるように上記第ｐ番目の遅延回路１５p を使
用するように制御部２３は制御を行う。図４Ｅに各遅延
回路１５1 ，１５p ，１５p+1 ，１５m の各遅延量の時
間経過を示す。
【００１３】ここで、シミュレーションの途中で遅延波
のいくつかが消滅する場合を避けるようにすること、す
なわち、遅延波消滅の前後においてロードデータを分割
することにより、この発明のフェージングシミュレータ
の動作に関する制御が容易になる。ロードされた信号が
アナログ信号である場合には連続信号として与えられる
ため、ロード部２２ではあるサンプリング周期（ロード
された信号の変化速度に比べて十分早い時間間隔）でサ
ンプリングした上で情報を取り込み、上記サンプリング
周期あるいはそれよりも長い周期で制御部２３から制御
信号を遅延部１４および直交変調部１６へ送出すること
により、実時間でフェージングを発生させることも可能
であり、また、上記サンプリング周期でサンプリングし
た情報を一旦メモリに記憶した後、制御部２３からの指
示によりメモリの記憶された情報を上記サンプリング周
期とは異なる周期で読み出し、読み出した情報により遅
延部１４および直交変調部１６を制御することによりフ
ェージングを発生させることも可能である。後者の場合
には、ロード時のサンプリング周期より短い時間間隔で
読み出しを行なうことにより、ロードデータを取得した
場合の移動速度よりも高速で移動する場合に観測される
フェージングを再生できるという効果がある。ロードさ
れる受信レベル等のデータを取得した際の移動速度、ロ
ード時のサンプリング周期と読み出し時の周期の関係か
ら移動体の移動速度を表示する機能を付加することも可
能である。一方、ロードされた信号がデジタル信号であ
る場合には、デジタル信号のクロック周期をサンプリン
グの基本周期としてロードし、遅延部１４および直交変
調部１６の制御信号として使用する際には、デジタル／
アナログ変換したものを用いることを除いて、基本的に
はロード信号がアナログ信号である場合と同様の動作を
行なう。
のいくつかが消滅する場合を避けるようにすること、す
なわち、遅延波消滅の前後においてロードデータを分割
することにより、この発明のフェージングシミュレータ
の動作に関する制御が容易になる。ロードされた信号が
アナログ信号である場合には連続信号として与えられる
ため、ロード部２２ではあるサンプリング周期（ロード
された信号の変化速度に比べて十分早い時間間隔）でサ
ンプリングした上で情報を取り込み、上記サンプリング
周期あるいはそれよりも長い周期で制御部２３から制御
信号を遅延部１４および直交変調部１６へ送出すること
により、実時間でフェージングを発生させることも可能
であり、また、上記サンプリング周期でサンプリングし
た情報を一旦メモリに記憶した後、制御部２３からの指
示によりメモリの記憶された情報を上記サンプリング周
期とは異なる周期で読み出し、読み出した情報により遅
延部１４および直交変調部１６を制御することによりフ
ェージングを発生させることも可能である。後者の場合
には、ロード時のサンプリング周期より短い時間間隔で
読み出しを行なうことにより、ロードデータを取得した
場合の移動速度よりも高速で移動する場合に観測される
フェージングを再生できるという効果がある。ロードさ
れる受信レベル等のデータを取得した際の移動速度、ロ
ード時のサンプリング周期と読み出し時の周期の関係か
ら移動体の移動速度を表示する機能を付加することも可
能である。一方、ロードされた信号がデジタル信号であ
る場合には、デジタル信号のクロック周期をサンプリン
グの基本周期としてロードし、遅延部１４および直交変
調部１６の制御信号として使用する際には、デジタル／
アナログ変換したものを用いることを除いて、基本的に
はロード信号がアナログ信号である場合と同様の動作を
行なう。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、実伝搬路で取得された遅延波の遅延時間およびレベ
ル変動特性に基づいて、より実伝搬環境に近い形でのシ
ミュレーション系の実現が可能となる。フェージングシ
ミュレータ入力信号よりも低い周波数成分を遅延部１４
の入力として用いると、搬送波帯信号の遅延回路１５1
〜１５n における単位時間あたりのレベルおよび位相変
化量を少なくすることができる。
ば、実伝搬路で取得された遅延波の遅延時間およびレベ
ル変動特性に基づいて、より実伝搬環境に近い形でのシ
ミュレーション系の実現が可能となる。フェージングシ
ミュレータ入力信号よりも低い周波数成分を遅延部１４
の入力として用いると、搬送波帯信号の遅延回路１５1
〜１５n における単位時間あたりのレベルおよび位相変
化量を少なくすることができる。
【図１】この発明の実施例の構成を示すブロック図。
【図２】Ａ及びＢはそれぞれ遅延回路１５1 〜１５n を
タップ付遅延線で構成した例を示す図、Ｃは直交変調器
１７1 〜１７n の例を示すブロック図である。
タップ付遅延線で構成した例を示す図、Ｃは直交変調器
１７1 〜１７n の例を示すブロック図である。
【図３】Ａ及びＢはそれぞれ遅延波の同相成分レベル及
び直交成分レベルの例を示す図、Ｃはその遅延波の受信
レベルを示す図、Ｄは同相成分レベル及び直交成分レベ
ルと受信レベルとの関係を示す図、Ｅはスペクトラム拡
散信号の受信波を相関検波した出力の例を示す図、Ｆは
その遅延波として利用する部分を示す図である。
び直交成分レベルの例を示す図、Ｃはその遅延波の受信
レベルを示す図、Ｄは同相成分レベル及び直交成分レベ
ルと受信レベルとの関係を示す図、Ｅはスペクトラム拡
散信号の受信波を相関検波した出力の例を示す図、Ｆは
その遅延波として利用する部分を示す図である。
【図４】遅延回路１５1 〜１５m の設定遅延量とこの時
間経過との例を示す図。
間経過との例を示す図。
Claims (5)
- 【請求項１】 フェージングシミュレータ入力信号を搬
送波信号により周波数変換する第１周波数変換部と、 上記搬送波信号を発生する搬送波発生部と、 上記第１周波数変換部からの周波数変換信号が入力さ
れ、遅延量を外部設定可能な複数の遅延回路と、 これら各遅延回路の出力がそれぞれ供給される複数の直
交変調器と、 これら複数の直交変調器の変調出力信号を加算合成する
合成部と、 その合成部よりの出力を上記搬送波信号により上記入力
信号と同一周波数の信号に変換してフェージングシミュ
レータ出力信号として出力する第２周波数変換部と、 実伝搬路で取得した遅延波ごとの同相成分レベル及び直
交成分レベルと相対遅延時間とが外部から入力され蓄積
されるロード部と、 上記ロード部よりの各遅延波ごとの相対遅延時間を、上
記遅延波ごとに予め決めた上記遅延回路に遅延量として
設定すると共に各遅延波の上記同相成分レベル及び直交
成分レベルを、対応遅延波の遅延回路出力が供給される
上記直交変調器へそれぞれ変調信号として供給する制御
部と、 を具備するフェージングシミュレータ。 - 【請求項２】 上記ロード部に、上記外部より入力され
た遅延波ごとの同相成分レベル及び直交成分レベルと相
対遅延時間とが上記制御部により記憶され、また読出さ
れるメモリが設けられていることを特徴とする請求項１
記載のフェージングシミュレータ。 - 【請求項３】 入力信号を所定周波数の信号に周波数変
換し、 その周波数変換された入力信号を実伝搬路で取得した第
１〜第ｍ遅延波ごとの相対遅延時間だけそれぞれ遅延
し、 これら遅延された信号を、実伝搬路で取得した上記第１
〜第ｍ遅延波ごとの同相成分レベル及び直交成分レベル
でそれぞれ直交変調し、 これら直交変調出力信号を加算合成し、 この加算合成信号を上記入力信号と同一周波数の信号に
周波数変換して出力するフェージングシミュレート方
法。 - 【請求項４】 実伝搬路で取得した上記遅延波ごとの相
対遅延時間と、上記同相成分レベル及び直交成分レベル
をメモリに記憶しておき、これを読み出して上記遅延及
び上記直交変調に利用することを特徴とする請求項３記
載のフェージングシミュレート方法。 - 【請求項５】 上記読み出し速度を変更してフェージン
グ速度を変更することを特徴とする請求項４記載のフェ
ージングシミュレート方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06051795A JP3282155B2 (ja) | 1995-03-20 | 1995-03-20 | フェージングシミュレータ及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06051795A JP3282155B2 (ja) | 1995-03-20 | 1995-03-20 | フェージングシミュレータ及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265187A JPH08265187A (ja) | 1996-10-11 |
| JP3282155B2 true JP3282155B2 (ja) | 2002-05-13 |
Family
ID=13144599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06051795A Expired - Fee Related JP3282155B2 (ja) | 1995-03-20 | 1995-03-20 | フェージングシミュレータ及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6307474B2 (ja) | 2015-07-17 | 2018-04-04 | アンリツ株式会社 | フェージングシミュレータ及びフェージング信号生成方法 |
-
1995
- 1995-03-20 JP JP06051795A patent/JP3282155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265187A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058261A (en) | RF channel simulator | |
| US4977607A (en) | Method of generating an RF signal modulated by a message signal and distorted by a predetermined fading profile for testing RF receivers, and apparatus for carrying out the method including a fading simulator | |
| JP7327999B2 (ja) | レーダターゲットシミュレーションにおけるレーダターゲットシミュレータとその方法 | |
| JPH06507028A (ja) | プログラム可能な光ファイバ遅延ラインおよびそれを含むレーダターゲットシミュレーションシステム | |
| JP2667637B2 (ja) | レーダ・ターゲット波模擬装置 | |
| JPWO2004059890A1 (ja) | 伝送路シミュレータ及び無線機器評価方法 | |
| JP3109997B2 (ja) | フェーディングシミュレータ | |
| US20090122899A1 (en) | Method, Device, Arrangement, Transmitter Unit and Receiver Unit for Generating Data Characterising Mimo Environment | |
| CN102759730A (zh) | 通用型超高精度动态模拟器 | |
| US4191853A (en) | Sampled data filter with time shared weighters for use as an LPC and synthesizer | |
| JP3282155B2 (ja) | フェージングシミュレータ及び方法 | |
| JPS59101938A (ja) | フエ−ジングシミユレ−タ | |
| JP2019020368A (ja) | 模擬目標発生装置および模擬目標発生方法 | |
| US5576712A (en) | Method and device for the elimination of the intermediate frequency fixed echoes in a coherent pulse radar | |
| JPH0993210A (ja) | 無線伝送路模擬装置 | |
| JP3074603B2 (ja) | フェージングシミュレータ | |
| GB2440165A (en) | Real-time signal generation apparatus for radio receiver testing | |
| CN100426004C (zh) | 全信号海面回波模拟器 | |
| US5555507A (en) | Method for detecting non-linear behavior in a digital data transmission path to be examined | |
| JP4413697B2 (ja) | 波形生成装置 | |
| JP3690332B2 (ja) | レーダ妨害装置 | |
| JP3206146B2 (ja) | フェージングシミュレータ装置 | |
| JP4217537B2 (ja) | 信号生成装置、試験装置、信号生成方法、及びプログラム | |
| JP3182448B2 (ja) | 可変周期相関型探知装置ならびに可変周期相関型信号検出装置 | |
| RU2291461C2 (ru) | Двухканальный имитатор радиосигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |