JP3277555B2 - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置Info
- Publication number
- JP3277555B2 JP3277555B2 JP15852392A JP15852392A JP3277555B2 JP 3277555 B2 JP3277555 B2 JP 3277555B2 JP 15852392 A JP15852392 A JP 15852392A JP 15852392 A JP15852392 A JP 15852392A JP 3277555 B2 JP3277555 B2 JP 3277555B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal
- output
- signals
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、増幅型固体撮像装置に
関し、特に増幅型固体撮像装置の出力部の構成に関す
る。
関し、特に増幅型固体撮像装置の出力部の構成に関す
る。
【０００２】
【従来の技術】固体撮像装置には、イメージセンサ部の
各画素に蓄積された電荷をそのままＣＣＤ(Charge Coup
led Device) によって水平及び垂直方向に転送し、最終
的に電気信号に変換して画像信号として出力するＣＣＤ
型固体撮像装置の他に、各画素に蓄積された電荷を電気
信号として画素内で増幅してから垂直信号線、さらに水
平信号線に読み出して画像信号として出力するＭＯＳ型
固体撮像装置に代表される増幅型固体撮像装置がある。
各画素に蓄積された電荷をそのままＣＣＤ(Charge Coup
led Device) によって水平及び垂直方向に転送し、最終
的に電気信号に変換して画像信号として出力するＣＣＤ
型固体撮像装置の他に、各画素に蓄積された電荷を電気
信号として画素内で増幅してから垂直信号線、さらに水
平信号線に読み出して画像信号として出力するＭＯＳ型
固体撮像装置に代表される増幅型固体撮像装置がある。
【０００３】この増幅型固体撮像装置の構成の一例を図
３に示す。図３において、例えばフォトセンサとＭＯＳ
トランジスタの組合せによって形成される複数の画素１
（図面上、○印のシンボルとして示し、具体的な構成は
省略する）が水平及び垂直方向にマトリクス状に２次元
配置されてイメージセンサ部２を構成している。垂直シ
フトレジスタ３は、水平方向の画素列からなる各水平ラ
インの１つを順次選択しつつその選択した水平ラインの
各画素から信号を垂直信号線４に読み出すための垂直走
査回路であり、選択する水平ラインのビットのみを
「１」とし、他のビットを全て「０」とする。そして、
１Ｈ（Ｈ：水平走査期間）毎に「１」となるビットを垂
直方向にシフトする。
３に示す。図３において、例えばフォトセンサとＭＯＳ
トランジスタの組合せによって形成される複数の画素１
（図面上、○印のシンボルとして示し、具体的な構成は
省略する）が水平及び垂直方向にマトリクス状に２次元
配置されてイメージセンサ部２を構成している。垂直シ
フトレジスタ３は、水平方向の画素列からなる各水平ラ
インの１つを順次選択しつつその選択した水平ラインの
各画素から信号を垂直信号線４に読み出すための垂直走
査回路であり、選択する水平ラインのビットのみを
「１」とし、他のビットを全て「０」とする。そして、
１Ｈ（Ｈ：水平走査期間）毎に「１」となるビットを垂
直方向にシフトする。
【０００４】垂直信号線４の出力点であるノードＮ１と
電源ＶDD間には、ゲート用ＭＯＳトランジスタＱ１が接
続され、またノードＮ１と接地間には、負荷用ＭＯＳト
ランジスタＱ２が接続されている。ゲート用ＭＯＳトラ
ンジスタＱ１は、信号φS をゲート入力とし、この信号
φS が印加されたとき信号の伝送を許容する。負荷用Ｍ
ＯＳトランジスタＱ２は、バイアス用電圧ＶGGをゲート
入力としている。垂直信号線４に出力されかつゲート用
ＭＯＳトランジスタＱ１によって伝送が許容された各画
素の信号はノイズ除去用コンデンサＣC に蓄えられる。
電源ＶDD間には、ゲート用ＭＯＳトランジスタＱ１が接
続され、またノードＮ１と接地間には、負荷用ＭＯＳト
ランジスタＱ２が接続されている。ゲート用ＭＯＳトラ
ンジスタＱ１は、信号φS をゲート入力とし、この信号
φS が印加されたとき信号の伝送を許容する。負荷用Ｍ
ＯＳトランジスタＱ２は、バイアス用電圧ＶGGをゲート
入力としている。垂直信号線４に出力されかつゲート用
ＭＯＳトランジスタＱ１によって伝送が許容された各画
素の信号はノイズ除去用コンデンサＣC に蓄えられる。
【０００５】このノイズ除去用コンデンサＣC の出力端
であるノードＮ２には、クランプ用ＭＯＳトランジスタ
Ｑ３が接続されており、このクランプ用ＭＯＳトランジ
スタＱ３はそのゲート電極にクランプパルスφclp が印
加されることにより、オン状態となってノードＮ２を所
定のクランプ電圧Ｖclp にクランプする。このノイズ除
去用コンデンサＣC 及びクランプ用ＭＯＳトランジスタ
Ｑ３によって、各画素の信号に含まれるリセット雑音等
の雑音を抑圧するための相関二重サンプリング（ＣＤ
Ｓ）回路が構成されている。
であるノードＮ２には、クランプ用ＭＯＳトランジスタ
Ｑ３が接続されており、このクランプ用ＭＯＳトランジ
スタＱ３はそのゲート電極にクランプパルスφclp が印
加されることにより、オン状態となってノードＮ２を所
定のクランプ電圧Ｖclp にクランプする。このノイズ除
去用コンデンサＣC 及びクランプ用ＭＯＳトランジスタ
Ｑ３によって、各画素の信号に含まれるリセット雑音等
の雑音を抑圧するための相関二重サンプリング（ＣＤ
Ｓ）回路が構成されている。
【０００６】この増幅型固体撮像装置における出力部の
従来例の構成を図５に示す。図５において、ノイズ除去
用コンデンサＣC の出力は、図示せぬバッファアンプを
経た後、スイッチング用ＭＯＳトランジスタＱ４，Ｑ５
によってサンプル／ホールド用コンデンサＣ１，Ｃ２に
択一的に供給され、これらコンデンサＣ１，Ｃ２によっ
てサンプル／ホールドされる。スイッチング用ＭＯＳト
ランジスタＱ４，Ｑ５の制御は、水平ブランキング期間
において発生されるサンプル／ホールド信号ＳＨ１，Ｓ
Ｈ２によって１ライン毎に行われる。これにより、例え
ば、偶数ラインの各画素の信号がコンデンサＣ１に、奇
数ラインの各画素の信号がコンデンサＣ２にそれぞれホ
ールドされることになる。
従来例の構成を図５に示す。図５において、ノイズ除去
用コンデンサＣC の出力は、図示せぬバッファアンプを
経た後、スイッチング用ＭＯＳトランジスタＱ４，Ｑ５
によってサンプル／ホールド用コンデンサＣ１，Ｃ２に
択一的に供給され、これらコンデンサＣ１，Ｃ２によっ
てサンプル／ホールドされる。スイッチング用ＭＯＳト
ランジスタＱ４，Ｑ５の制御は、水平ブランキング期間
において発生されるサンプル／ホールド信号ＳＨ１，Ｓ
Ｈ２によって１ライン毎に行われる。これにより、例え
ば、偶数ラインの各画素の信号がコンデンサＣ１に、奇
数ラインの各画素の信号がコンデンサＣ２にそれぞれホ
ールドされることになる。
【０００７】ここで、本従来例では、１水平ラインの各
画素のうち４個の画素を１ブロックとしてブロック単位
で各画素の信号を４本の水平信号線５-1〜５-4に読み出
す、いわゆる４線読出し４出力の構成を採っている。こ
れにより、４画素分のサンプル／ホールド用コンデンサ
Ｃ１，Ｃ２のホールド出力は、水平ゲート用ＭＯＳトラ
ンジスタＱ６，Ｑ７によるスイッチングによってソース
フォロワの出力トランジスタＱ９を介して水平信号線５
-1〜５-4に出力される。
画素のうち４個の画素を１ブロックとしてブロック単位
で各画素の信号を４本の水平信号線５-1〜５-4に読み出
す、いわゆる４線読出し４出力の構成を採っている。こ
れにより、４画素分のサンプル／ホールド用コンデンサ
Ｃ１，Ｃ２のホールド出力は、水平ゲート用ＭＯＳトラ
ンジスタＱ６，Ｑ７によるスイッチングによってソース
フォロワの出力トランジスタＱ９を介して水平信号線５
-1〜５-4に出力される。
【０００８】水平ゲート用ＭＯＳトランジスタＱ６，Ｑ
７のスイッチング制御は、水平走査回路である水平シフ
トレジスタ６から出力される水平走査クロックφn-1 に
よって行われる。水平シフトレジスタ６には、ロジック
ゲート７を介して水平クロックφH が供給されている。
また、サンプル／ホールド用コンデンサＣ１，Ｃ２は、
水平シフトレジスタ６から出力される水平走査クロック
φn をゲート入力とするリセット用ＭＯＳトランジスタ
Ｑ８によってリセットされる。４本の水平信号線５-1〜
５-4の各々と接地間には負荷用ＭＯＳトランジスタＱ１
０-1〜Ｑ１０-4がそれぞれ接続されており、これら負荷
用ＭＯＳトランジスタＱ１０-1〜Ｑ１０-4のベース電極
にはバイアス用電圧ＶGGが印加されている。
７のスイッチング制御は、水平走査回路である水平シフ
トレジスタ６から出力される水平走査クロックφn-1 に
よって行われる。水平シフトレジスタ６には、ロジック
ゲート７を介して水平クロックφH が供給されている。
また、サンプル／ホールド用コンデンサＣ１，Ｃ２は、
水平シフトレジスタ６から出力される水平走査クロック
φn をゲート入力とするリセット用ＭＯＳトランジスタ
Ｑ８によってリセットされる。４本の水平信号線５-1〜
５-4の各々と接地間には負荷用ＭＯＳトランジスタＱ１
０-1〜Ｑ１０-4がそれぞれ接続されており、これら負荷
用ＭＯＳトランジスタＱ１０-1〜Ｑ１０-4のベース電極
にはバイアス用電圧ＶGGが印加されている。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された４線読出し４出力の従来の出力部には、
出力トランジスタＱ９の動作速度が１線読出し１出力の
場合に比して１／４で済むという特長があるものの、４
出力に対応して出力ピンが４個必要であり、出力ピン数
が増大するという欠点があった。
うに構成された４線読出し４出力の従来の出力部には、
出力トランジスタＱ９の動作速度が１線読出し１出力の
場合に比して１／４で済むという特長があるものの、４
出力に対応して出力ピンが４個必要であり、出力ピン数
が増大するという欠点があった。
【００１０】一方、出力ピンを例えば２ピンに削減する
には、２線読出し２出力の構成を採れば良い訳である
が、２線読出し２出力の場合には、出力トランジスタＱ
９の動作速度を４線読出し４出力に対して２倍にする必
要があるとともに、各出力トランジスタＱ９は１周期の
時間Δｔの間に安定した出力を導出できなければならな
いことになる。２線読出し２出力の場合のタイムチャー
トを図４に示す。
には、２線読出し２出力の構成を採れば良い訳である
が、２線読出し２出力の場合には、出力トランジスタＱ
９の動作速度を４線読出し４出力に対して２倍にする必
要があるとともに、各出力トランジスタＱ９は１周期の
時間Δｔの間に安定した出力を導出できなければならな
いことになる。２線読出し２出力の場合のタイムチャー
トを図４に示す。
【００１１】ところで、水平信号線の容量をＣAl、各出
力トランジスタＱ９のソース‐ゲート間容量をＣsg、ソ
ース結合容量をＣj とし、１本の水平信号線に接続され
ているトランジスタ数をＮとすると、出力線１本当りの
負荷容量ＣH は、
力トランジスタＱ９のソース‐ゲート間容量をＣsg、ソ
ース結合容量をＣj とし、１本の水平信号線に接続され
ているトランジスタ数をＮとすると、出力線１本当りの
負荷容量ＣH は、
【数１】ＣH ＝ＣAl＋Ｎ（Ｃsg＋Ｃj ） となり、出力トランジスタＱ９の相互コンダクタンスｇ
m に対し時定数τは、
m に対し時定数τは、
【数２】 τ＝ＣH ／ｇm ＝ＣAl／ｇm ＋Ｎ｛（Ｃsg／ｇm ）＋（Ｃj ／ｇm ）｝ となる。この式において、第２項はトランジスタのチャ
ネル幅Ｗをいくら大きくしても小さくならない。したが
って、多線読出しにすることによって、１本の水平信号
線に接続する出力トランジスタＱ９の数Ｎを減らすこと
も必要である。
ネル幅Ｗをいくら大きくしても小さくならない。したが
って、多線読出しにすることによって、１本の水平信号
線に接続する出力トランジスタＱ９の数Ｎを減らすこと
も必要である。
【００１２】本発明は、上述した点に鑑みてなされたも
のであり、１本の水平信号線に接続する出力トランジス
タ数を減らした上で出力ピン数を削減できるとともに、
出力トランジスタの動作速度が遅くても見掛け上高速に
て出力を導出できる出力部を備えた増幅型固体撮像装置
を提供することを目的とする。
のであり、１本の水平信号線に接続する出力トランジス
タ数を減らした上で出力ピン数を削減できるとともに、
出力トランジスタの動作速度が遅くても見掛け上高速に
て出力を導出できる出力部を備えた増幅型固体撮像装置
を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明による増幅型固体
撮像装置は、複数の画素が水平及び垂直方向にマトリク
ス状に２次元配列されたイメージセンサ部と、このイメ
ージセンサ部の各水平ラインの１つを順次選択しつつそ
の選択した水平ラインの各画素から信号を読み出す垂直
走査回路と、この垂直走査回路によって選択された１水
平ラインの各画素のうちｎ個の画素を１ブロックとして
ブロック単位で各画素の信号を２つのグループに分けて
位相をずらしてｎ本の水平信号線に読み出す水平走査回
路と、ｎ本の水平信号線に読み出された各信号を位相の
異なる２信号ずつ時分割的に組み合わせて出力する出力
回路とを備えた構成となっている。
撮像装置は、複数の画素が水平及び垂直方向にマトリク
ス状に２次元配列されたイメージセンサ部と、このイメ
ージセンサ部の各水平ラインの１つを順次選択しつつそ
の選択した水平ラインの各画素から信号を読み出す垂直
走査回路と、この垂直走査回路によって選択された１水
平ラインの各画素のうちｎ個の画素を１ブロックとして
ブロック単位で各画素の信号を２つのグループに分けて
位相をずらしてｎ本の水平信号線に読み出す水平走査回
路と、ｎ本の水平信号線に読み出された各信号を位相の
異なる２信号ずつ時分割的に組み合わせて出力する出力
回路とを備えた構成となっている。
【００１４】
【作用】１水平ラインの各画素のうち、例えば４個の画
素を１ブロックとしてブロック単位で各画素の信号を２
つのグループに分けて位相をずらして４本の水平信号線
に読み出し、この読み出された各信号を位相の異なる２
信号ずつ時分割的に組み合わせて２出力として導出する
ことで、４線読出し２出力を実現する。
素を１ブロックとしてブロック単位で各画素の信号を２
つのグループに分けて位相をずらして４本の水平信号線
に読み出し、この読み出された各信号を位相の異なる２
信号ずつ時分割的に組み合わせて２出力として導出する
ことで、４線読出し２出力を実現する。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示す回路図で
あり、例えば、１水平ラインの各画素のうち４個の画素
を１ブロックとしてブロック単位で各画素の信号を４本
の水平信号線５-1〜５-4に読み出す４線読出しに適用し
た場合を示す。図１において、水平シフトレジスタ６に
は、２線読出し２出力の場合（図４参照）と同じ周期Δ
ｔの水平クロックφ H が入力される。ここで、水平シフ
トレジスタ６に水平クロックφ H が２個入力されると、
各水平走査クロックφ n が水平クロックφ H の２クロッ
ク分の期間だけ高レベルとなる。以下、これらを水平ク
ロック…，φ 2n-1 ，φ 2n ，φ 2n+1 ，…と記す。水平シフ
トレジスタ６は、ブロック単位で各画素の信号を４本の
水平信号線５-1〜５-4に読み出す際に、第１，第３の水
平信号線５-1，５-3への信号の読出しは水平走査クロッ
ク…，φ 2n-2 ，φ 2n ，φ 2n+2 ，…によって、第２，第４
の水平信号線５-2，５-4への信号の読出しは水平走査ク
ロック…，φ 2n-1 ，φ 2n+1 ，φ 2n+3 ，…によってそれぞ
れ行う。すなわち、第１，第３の水平信号線５-1，５-3
と第２，第４の水平信号線５-2，５-4への信号の読出し
は位相をずらして行われることになる。
に説明する。図１は、本発明の一実施例を示す回路図で
あり、例えば、１水平ラインの各画素のうち４個の画素
を１ブロックとしてブロック単位で各画素の信号を４本
の水平信号線５-1〜５-4に読み出す４線読出しに適用し
た場合を示す。図１において、水平シフトレジスタ６に
は、２線読出し２出力の場合（図４参照）と同じ周期Δ
ｔの水平クロックφ H が入力される。ここで、水平シフ
トレジスタ６に水平クロックφ H が２個入力されると、
各水平走査クロックφ n が水平クロックφ H の２クロッ
ク分の期間だけ高レベルとなる。以下、これらを水平ク
ロック…，φ 2n-1 ，φ 2n ，φ 2n+1 ，…と記す。水平シフ
トレジスタ６は、ブロック単位で各画素の信号を４本の
水平信号線５-1〜５-4に読み出す際に、第１，第３の水
平信号線５-1，５-3への信号の読出しは水平走査クロッ
ク…，φ 2n-2 ，φ 2n ，φ 2n+2 ，…によって、第２，第４
の水平信号線５-2，５-4への信号の読出しは水平走査ク
ロック…，φ 2n-1 ，φ 2n+1 ，φ 2n+3 ，…によってそれぞ
れ行う。すなわち、第１，第３の水平信号線５-1，５-3
と第２，第４の水平信号線５-2，５-4への信号の読出し
は位相をずらして行われることになる。
【００１６】負荷用ＭＯＳトランジスタＱ１０-1〜Ｑ１
０-4の後段において、第１，第２の水平信号線５-1，５
-2の両端間には両信号線上の各信号を選択的に出力する
一対のＣ‐ＭＯＳからなる切換えスイッチＳＷ１が設け
られ、同様に、第３，第４の水平信号線５-3，５-4の両
端間には一対のＣ‐ＭＯＳからなる切換えスイッチＳＷ
２が設けられている。切換えスイッチＳＷ１は、第１，
第２の水平信号線５-1，５-2を対として両信号線に読み
出された各信号を時分割的に出力信号ＯＵＴ１として導
出し、また切換えスイッチＳＷ２は、第３，第４の水平
信号線５-3，５-4を対として両信号線に読み出された各
信号を時分割的に出力信号ＯＵＴ２として導出する。
０-4の後段において、第１，第２の水平信号線５-1，５
-2の両端間には両信号線上の各信号を選択的に出力する
一対のＣ‐ＭＯＳからなる切換えスイッチＳＷ１が設け
られ、同様に、第３，第４の水平信号線５-3，５-4の両
端間には一対のＣ‐ＭＯＳからなる切換えスイッチＳＷ
２が設けられている。切換えスイッチＳＷ１は、第１，
第２の水平信号線５-1，５-2を対として両信号線に読み
出された各信号を時分割的に出力信号ＯＵＴ１として導
出し、また切換えスイッチＳＷ２は、第３，第４の水平
信号線５-3，５-4を対として両信号線に読み出された各
信号を時分割的に出力信号ＯＵＴ２として導出する。
【００１７】次に、上記構成の４線読出し２出力の動作
につき、図２のタイムチャートを参照しつつ説明する。
なお、水平シフトレジスタ６の水平クロックφH として
は、２線読出し２出力の場合（図４参照）と同じ周期の
クロックが用いられる。今、水平シフトレジスタ６に高
レベルのデータを２個入力すると、各水平走査クロック
…，φ 2n-1 ，φ 2n ，φ 2n+1 ，…が水平クロックφ H の２
クロック分の期間だけ高レベルとなる。そして、第１，
第３の水平信号線５-1，５-3への信号の読出しは水平走
査クロック…，φ 2n-2 ，φ 2n ，φ 2n+2 ，…によって、第
２，第４の水平信号線５-2，５-4への信号の読出しは水
平走査クロック…，φ 2n-1 ，φ 2n+1 ，φ 2n+3 ，…によっ
て行われる。
につき、図２のタイムチャートを参照しつつ説明する。
なお、水平シフトレジスタ６の水平クロックφH として
は、２線読出し２出力の場合（図４参照）と同じ周期の
クロックが用いられる。今、水平シフトレジスタ６に高
レベルのデータを２個入力すると、各水平走査クロック
…，φ 2n-1 ，φ 2n ，φ 2n+1 ，…が水平クロックφ H の２
クロック分の期間だけ高レベルとなる。そして、第１，
第３の水平信号線５-1，５-3への信号の読出しは水平走
査クロック…，φ 2n-2 ，φ 2n ，φ 2n+2 ，…によって、第
２，第４の水平信号線５-2，５-4への信号の読出しは水
平走査クロック…，φ 2n-1 ，φ 2n+1 ，φ 2n+3 ，…によっ
て行われる。
【００１８】また、切換えスイッチＳＷ１，ＳＷ２が、
パルス幅がΔｔのクロックφs およびその反転クロック
によって切換え制御を行うことにより、第１，第２の水
平信号線５-1，５-2に読み出された各信号が時分割的に
出力信号ＯＵＴ１として、第３，第４の水平信号線
５-3，５-4に読み出された各信号が時分割的に出力信号
ＯＵＴ２としてそれぞれ導出される。この切換えスイッ
チＳＷ１，ＳＷ２による切換え制御の際、図２の水平信
号線５ -1 ，５ -3 と水平信号線５ -2 ，５ -4 の各信号波形か
ら明らかなように、クロックφs およびその反転クロッ
クによって各々の信号の安定した方を出力するようにす
ると、出力トランジスタＱ９の動作速度をカバーできる
ことになる。
パルス幅がΔｔのクロックφs およびその反転クロック
によって切換え制御を行うことにより、第１，第２の水
平信号線５-1，５-2に読み出された各信号が時分割的に
出力信号ＯＵＴ１として、第３，第４の水平信号線
５-3，５-4に読み出された各信号が時分割的に出力信号
ＯＵＴ２としてそれぞれ導出される。この切換えスイッ
チＳＷ１，ＳＷ２による切換え制御の際、図２の水平信
号線５ -1 ，５ -3 と水平信号線５ -2 ，５ -4 の各信号波形か
ら明らかなように、クロックφs およびその反転クロッ
クによって各々の信号の安定した方を出力するようにす
ると、出力トランジスタＱ９の動作速度をカバーできる
ことになる。
【００１９】上述したように、１水平ラインの各画素の
うち、例えば４個の画素を１ブロックとしてブロック単
位で各画素の信号を４本の水平信号線５-1〜５-4に読み
出すとともに、第１，第３の水平信号線５-1，５-3と第
２，第４の水平信号線５-2，５-4への信号の読出しは位
相をずらして行う一方、切換えスイッチＳＷ１，ＳＷ２
によって第１，第２の水平信号線５-1，５-2に読み出さ
れた各信号を時分割的に出力信号ＯＵＴ１として、第
３，第４の水平信号線５-3，５-4に読み出された各信号
を時分割的に出力信号ＯＵＴ２としてそれぞれ導出する
ことにより、４線読出し２出力を実現できるので、出力
ピン数を削減できるとともに、出力トランジスタＱ９の
動作速度が遅くても見掛け上高速にて出力信号ＯＵＴ
１，ＯＵＴ２を導出できることになる。
うち、例えば４個の画素を１ブロックとしてブロック単
位で各画素の信号を４本の水平信号線５-1〜５-4に読み
出すとともに、第１，第３の水平信号線５-1，５-3と第
２，第４の水平信号線５-2，５-4への信号の読出しは位
相をずらして行う一方、切換えスイッチＳＷ１，ＳＷ２
によって第１，第２の水平信号線５-1，５-2に読み出さ
れた各信号を時分割的に出力信号ＯＵＴ１として、第
３，第４の水平信号線５-3，５-4に読み出された各信号
を時分割的に出力信号ＯＵＴ２としてそれぞれ導出する
ことにより、４線読出し２出力を実現できるので、出力
ピン数を削減できるとともに、出力トランジスタＱ９の
動作速度が遅くても見掛け上高速にて出力信号ＯＵＴ
１，ＯＵＴ２を導出できることになる。
【００２０】なお、上記実施例では、４線読出し２出力
とした場合について説明したが、２出力をさらに時分割
的に導出することによって４線読出し１出力を実現する
こともできる。一例として、図１に示す切換えスイッチ
ＳＷ１／ＳＷ２と同様の切換えスイッチを出力信号ＯＵ
Ｔ１，ＯＵＴ２に対して設けるとともに、この切換えス
イッチをクロックφ s の１／２の周期のクロックで切り
換えるようにすれば良い。このとき、１系統の出力信号
としては、水平信号線５ -1 〜５ -4 の各信号波形で言う
と、５ -1 ，５ -3 ，５ -2 ,５ -4 ,…の順で出力され、また各
信号波形の出力期間は４線読出し２出力の場合の１／２
となる。また、１水平ラインの各画素のうち、例えば８
個の画素を１ブロックとしてブロック単位で各画素の信
号を読み出すようにすることにより、８線読出しで４出
力、２出力、１出力も可能となる。８線読出し４出力の
場合には、図１との対応から明らかなように、１ブロッ
ク８画素の各信号を８本の水平信号線に読み出すととも
に、これら８本の水平信号線を２本ずつ対にして切換え
スイッチによって各信号を時分割的に導出するようにす
れば良い。８線読出し２出力の場合には、例えば４線読
出し１出力の場合と同様の考え方で、４出力に対して切
換えスイッチを２個配置するとともに、これらスイッチ
を８線読出し４出力の場合のクロックの１／２の周期の
クロックで切り換えるようにすれば良い。８線読出し１
出力の場合にはさらに、２出力に対して切換えスイッチ
を１個配置するとともに、これらスイッチを８線読出し
４出力の場合のクロックの１／４の周期のクロックで切
り換えるようにすれば良い。ただし、信号波形の出力期
間は８線読出し４出力に対して、８線読出し２出力で１
／２、８線読出し１出力で１／４となる。このように、
多線読出しとすることにより、１本の水平信号線に接続
する出力トランジスタＱ９の数を減らすことができ、結
果として、数２の式の第２項を小さくできることにな
る。
とした場合について説明したが、２出力をさらに時分割
的に導出することによって４線読出し１出力を実現する
こともできる。一例として、図１に示す切換えスイッチ
ＳＷ１／ＳＷ２と同様の切換えスイッチを出力信号ＯＵ
Ｔ１，ＯＵＴ２に対して設けるとともに、この切換えス
イッチをクロックφ s の１／２の周期のクロックで切り
換えるようにすれば良い。このとき、１系統の出力信号
としては、水平信号線５ -1 〜５ -4 の各信号波形で言う
と、５ -1 ，５ -3 ，５ -2 ,５ -4 ,…の順で出力され、また各
信号波形の出力期間は４線読出し２出力の場合の１／２
となる。また、１水平ラインの各画素のうち、例えば８
個の画素を１ブロックとしてブロック単位で各画素の信
号を読み出すようにすることにより、８線読出しで４出
力、２出力、１出力も可能となる。８線読出し４出力の
場合には、図１との対応から明らかなように、１ブロッ
ク８画素の各信号を８本の水平信号線に読み出すととも
に、これら８本の水平信号線を２本ずつ対にして切換え
スイッチによって各信号を時分割的に導出するようにす
れば良い。８線読出し２出力の場合には、例えば４線読
出し１出力の場合と同様の考え方で、４出力に対して切
換えスイッチを２個配置するとともに、これらスイッチ
を８線読出し４出力の場合のクロックの１／２の周期の
クロックで切り換えるようにすれば良い。８線読出し１
出力の場合にはさらに、２出力に対して切換えスイッチ
を１個配置するとともに、これらスイッチを８線読出し
４出力の場合のクロックの１／４の周期のクロックで切
り換えるようにすれば良い。ただし、信号波形の出力期
間は８線読出し４出力に対して、８線読出し２出力で１
／２、８線読出し１出力で１／４となる。このように、
多線読出しとすることにより、１本の水平信号線に接続
する出力トランジスタＱ９の数を減らすことができ、結
果として、数２の式の第２項を小さくできることにな
る。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
１水平ラインの各画素のうちｎ個の画素を１ブロックと
してブロック単位で各画素の信号を２つのグループに分
けて位相をずらしてｎ本の水平信号線に読み出すととも
に、このｎ本の水平信号線に読み出された各信号を位相
の異なる２信号ずつ時分割的に組み合わせて出力する構
成としたことにより、水平信号線の本数よりも出力数を
少なくできるので、１本の水平信号線に接続する出力ト
ランジスタ数を減らした上で出力ピンを削減でき、しか
も出力トランジスタの動作速度が遅くても見掛け上高速
にて出力を導出できる効果がある。
１水平ラインの各画素のうちｎ個の画素を１ブロックと
してブロック単位で各画素の信号を２つのグループに分
けて位相をずらしてｎ本の水平信号線に読み出すととも
に、このｎ本の水平信号線に読み出された各信号を位相
の異なる２信号ずつ時分割的に組み合わせて出力する構
成としたことにより、水平信号線の本数よりも出力数を
少なくできるので、１本の水平信号線に接続する出力ト
ランジスタ数を減らした上で出力ピンを削減でき、しか
も出力トランジスタの動作速度が遅くても見掛け上高速
にて出力を導出できる効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】４線読出し２出力の場合のタイムチャートであ
る。
る。
【図３】増幅型固体撮像装置の一例の構成図である。
【図４】２線読出し２出力の場合のタイムチャートであ
る。
る。
【図５】４線読出し４出力の従来例を示す回路図であ
る。
る。
２ イメージセンサ部 ３ 垂直シフトレジスタ ５-1〜５-4 水平信号線 ６ 水平シフトレジスタ ＳＷ１，ＳＷ２ 切換えスイッチ Ｑ４，Ｑ５ スイッチング用ＭＯＳトランジスタ Ｑ６，Ｑ７ 水平ゲート用ＭＯＳトランジスタ Ｑ９ 出力トランジスタ Ｑ１０-1〜Ｑ１０-4 負荷トランジスタ Ｃ１，Ｃ２ サンプル／ホールド用コンデンサ
Claims (6)
- 【請求項１】 複数の画素が水平及び垂直方向にマトリ
クス状に２次元配列されたイメージセンサ部と、 前記イメージセンサ部の各水平ラインの１つを順次選択
しつつその選択した水平ラインの各画素から信号を読み
出す垂直走査回路と、 前記垂直走査回路によって選択された１水平ラインの各
画素のうちｎ個の画素を１ブロックとしてブロック単位
で各画素の信号を２つのグループに分けて位相をずらし
てｎ本の水平信号線に読み出す水平走査回路と、 前記ｎ本の水平信号線に読み出された各信号を位相の異
なる２信号ずつ時分割的に組み合わせて出力する出力回
路とを備えたことを特徴とする増幅型固体撮像装置。 - 【請求項２】 ｎ＝４であり、 前記出力回路は、４本の水平信号線に読み出された各信
号を位相の異なる２信号ずつ時分割的に組み合わせて２
つの出力信号として導出することを特徴とする請求項１
記載の増幅型固体撮像装置。 - 【請求項３】 前記水平走査回路は、４本の水平信号線
のうち、第１，第３の水平信号線に読み出す各信号と第
２，第４の水平信号線に読み出す各信号とを位相をずら
して読み出し、 前記出力回路は、第１，第２の水平信号線に読み出され
た各信号を組み合わせて第１の出力信号を導出し、第
３，第４の水平信号線に読み出された各信号を組み合わ
せて第２の出力信号を導出することを特徴とする請求項
２記載の増幅型固体撮像装置。 - 【請求項４】 前記出力回路は、第１，第２の水平信号
線を切り換えるスイッチ手段を備え、このスイッチ手段
による切換えによって各水平信号線に読み出された信号
を時分割的に前記第１の出力信号として導出することを
特徴とする請求項３記載の増幅型固体撮像装置。 - 【請求項５】 前記出力回路は、第３，第４の水平信号
線を切り換えるスイッチ手段を備え、このスイッチ手段
による切換えによって各水平信号線に読み出された信号
を時分割的に前記第２の出力信号として導出することを
特徴とする請求項３記載の増幅型固体撮像装置。 - 【請求項６】 ｎ＝８であり、 前記出力回路は、８本の水平信号線に読み出された各信
号を位相の異なる２信号ずつ時分割的に組み合わせて４
つの出力信号として、この４つの出力信号を２信号ずつ
時分割的に組み合わせて２つの出力信号として、又はこ
の２つの出力信号を時分割的に組み合わせて１つの出力
信号として導出することを特徴とする請求項１記載の増
幅型固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15852392A JP3277555B2 (ja) | 1992-05-25 | 1992-05-25 | 増幅型固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15852392A JP3277555B2 (ja) | 1992-05-25 | 1992-05-25 | 増幅型固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05328224A JPH05328224A (ja) | 1993-12-10 |
| JP3277555B2 true JP3277555B2 (ja) | 2002-04-22 |
Family
ID=15673603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15852392A Expired - Lifetime JP3277555B2 (ja) | 1992-05-25 | 1992-05-25 | 増幅型固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277555B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875839B2 (en) | 2005-04-12 | 2011-01-25 | Hoya Corporation | Solid state imaging device that generates color pixel signals corresponding to a color filter |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000287130A (ja) | 1999-03-31 | 2000-10-13 | Sharp Corp | 増幅型固体撮像装置 |
| JP2001285717A (ja) | 2000-03-29 | 2001-10-12 | Toshiba Corp | 固体撮像装置 |
| JP3833125B2 (ja) | 2002-03-01 | 2006-10-11 | キヤノン株式会社 | 撮像装置 |
-
1992
- 1992-05-25 JP JP15852392A patent/JP3277555B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875839B2 (en) | 2005-04-12 | 2011-01-25 | Hoya Corporation | Solid state imaging device that generates color pixel signals corresponding to a color filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05328224A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897799B2 (ja) | 画像読取装置 | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| KR100262789B1 (ko) | 고체 촬상 장치 | |
| KR970072990A (ko) | 고체 화상 장치 | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| KR100321388B1 (ko) | 증폭형 고체 촬상장치 | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JP3277555B2 (ja) | 増幅型固体撮像装置 | |
| US4634886A (en) | Photoelectric imager with a high S/N ratio | |
| JPH05316438A (ja) | 固体撮像装置 | |
| JP5020735B2 (ja) | 固体撮像装置 | |
| JP2003304451A (ja) | 固体撮像素子及びその読み出し方法 | |
| JPH10173859A (ja) | アナログ信号処理回路 | |
| JP3851770B2 (ja) | 増幅型固体撮像装置 | |
| KR101073794B1 (ko) | Ｃｍｏｓ 이미지 센서 | |
| JP3463301B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| KR101142224B1 (ko) | Ｃｍｏｓ 이미지 센서 | |
| JPH04137888A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH05260297A (ja) | 固体撮像素子出力の信号処理方法 | |
| JP2004221771A (ja) | 固体撮像装置、カメラおよびカメラシステム | |
| JP3877349B2 (ja) | 固体撮像装置 | |
| JP2004056424A (ja) | 画像読取装置 | |
| JPH06267291A (ja) | サンプルホールド回路 | |
| JPH11313256A (ja) | 増幅型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |