JP3277208B2 - 平面実装用コネクタ - Google Patents
平面実装用コネクタInfo
- Publication number
- JP3277208B2 JP3277208B2 JP21213693A JP21213693A JP3277208B2 JP 3277208 B2 JP3277208 B2 JP 3277208B2 JP 21213693 A JP21213693 A JP 21213693A JP 21213693 A JP21213693 A JP 21213693A JP 3277208 B2 JP3277208 B2 JP 3277208B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wiring board
- semiconductor element
- contact portion
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Connecting Device With Holders (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速信号を伝搬する平
面実装用コネクタに関するものである。
面実装用コネクタに関するものである。
【０００２】
【従来の技術】一個あるいは複数個の半導体素子を搭載
したパッケージの高速化、多端子化に伴い、半導体素子
搭載パッケージと配線板とのインタコネクションには、
前記半導体素子搭載パッケージ周辺にＩ／Ｏリードを配
し配線板と接続する平面実装技術が採用されている。半
導体素子搭載パッケージのＩ／Ｏリードと配線板との接
続には、Ｉ／Ｏリードを配線板表面のパッドに直接半田
付けする方法や、コネクタを用いる方法が採用されてい
る。
したパッケージの高速化、多端子化に伴い、半導体素子
搭載パッケージと配線板とのインタコネクションには、
前記半導体素子搭載パッケージ周辺にＩ／Ｏリードを配
し配線板と接続する平面実装技術が採用されている。半
導体素子搭載パッケージのＩ／Ｏリードと配線板との接
続には、Ｉ／Ｏリードを配線板表面のパッドに直接半田
付けする方法や、コネクタを用いる方法が採用されてい
る。
【０００３】半導体素子搭載パッケージのＩ／Ｏリード
を配線板表面のパッドに直接半田付けする方法では、半
田付けした後の半導体素子搭載パッケージのＩ／Ｏリー
ドの取り出し、再半田付けが困難であるため、一度配線
板に取り付けた半導体素子搭載パッケージの交換等は不
可能である。また、半導体素子搭載パッケージの電気的
検査においても、検査用配線板に半田付けすることが必
要となり、検査後にＩ／Ｏリードを取り外し、回路を構
成する配線板に再半田付けすることとなるため、実質的
に検査は不可能である。
を配線板表面のパッドに直接半田付けする方法では、半
田付けした後の半導体素子搭載パッケージのＩ／Ｏリー
ドの取り出し、再半田付けが困難であるため、一度配線
板に取り付けた半導体素子搭載パッケージの交換等は不
可能である。また、半導体素子搭載パッケージの電気的
検査においても、検査用配線板に半田付けすることが必
要となり、検査後にＩ／Ｏリードを取り外し、回路を構
成する配線板に再半田付けすることとなるため、実質的
に検査は不可能である。
【０００４】図６は半導体素子搭載パッケージのＩ／Ｏ
リードと配線板との接続に用いられる平面実装用コネク
タの従来例を示す断面図である（Ｍ．Ｆ．Ｌａｕｂ，
“Ｌｅａｄｅｄ Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌｅ
Ｃｏｎｎｅｃｔｏｒ，”ｉｎＰｒｏｃ．４２ｎｄ ＥＣ
ＴＣ，ｐｐ．２５８−２６２，１９９２）。半導体素子
搭載パッケージ１の周辺に配置されているＩ／Ｏリード
２は、押え板３で押さえられることによりコネクタ４の
筐体５に固定されているコンタクト６と電気的に接続さ
れ、コンタクト６の接続部６ａを介して配線板７と電気
的に接続されている。
リードと配線板との接続に用いられる平面実装用コネク
タの従来例を示す断面図である（Ｍ．Ｆ．Ｌａｕｂ，
“Ｌｅａｄｅｄ Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌｅ
Ｃｏｎｎｅｃｔｏｒ，”ｉｎＰｒｏｃ．４２ｎｄ ＥＣ
ＴＣ，ｐｐ．２５８−２６２，１９９２）。半導体素子
搭載パッケージ１の周辺に配置されているＩ／Ｏリード
２は、押え板３で押さえられることによりコネクタ４の
筐体５に固定されているコンタクト６と電気的に接続さ
れ、コンタクト６の接続部６ａを介して配線板７と電気
的に接続されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の平面実装用コネクタ４において、コンタクト６
は、信号用、グランド用の区別なく、同じ形状のものが
使用されているため、高速信号の伝搬で重要となる特性
インピーダンス制御がなされた高密度コネクタの実現は
構造的に困難であるという問題があった。また、信号と
グランドとの配置も考慮されておらず、特性インピーダ
ンス整合がなされていない。したがって、信号伝搬時に
パルス波形が大きく歪み、数百Ｍｂ／ｓ以上の高速信号
伝搬は困難である。また、半導体素子搭載パッケージ１
のＩ／Ｏリード２とコンタクト６との間の位置合わせ機
構も考慮されておらず、数百μｍピッチの高密度な多数
のＩ／Ｏリード２をコンタクト６と接触させることは困
難である。
た従来の平面実装用コネクタ４において、コンタクト６
は、信号用、グランド用の区別なく、同じ形状のものが
使用されているため、高速信号の伝搬で重要となる特性
インピーダンス制御がなされた高密度コネクタの実現は
構造的に困難であるという問題があった。また、信号と
グランドとの配置も考慮されておらず、特性インピーダ
ンス整合がなされていない。したがって、信号伝搬時に
パルス波形が大きく歪み、数百Ｍｂ／ｓ以上の高速信号
伝搬は困難である。また、半導体素子搭載パッケージ１
のＩ／Ｏリード２とコンタクト６との間の位置合わせ機
構も考慮されておらず、数百μｍピッチの高密度な多数
のＩ／Ｏリード２をコンタクト６と接触させることは困
難である。
【０００６】したがって、本発明は上記したような従来
の問題点に鑑みてなされたもので、その目的とするとこ
ろは、半導体素子搭載パッケージと配線板との高速・多
端子接続が可能で、所望の特性インピーダンス制御を可
能にした平面実装用コネクタを提供することにある。
の問題点に鑑みてなされたもので、その目的とするとこ
ろは、半導体素子搭載パッケージと配線板との高速・多
端子接続が可能で、所望の特性インピーダンス制御を可
能にした平面実装用コネクタを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、第１の本発明は、ギガビットクラスの高速・高周波
領域で動作する多端子の半導体素子搭載パッケージと配
線板とを電気的に接続する平面実装用コネクタにおい
て、上面に複数のガイド溝が形成されまた内部に同じく
複数のコンタクト固定溝が形成され前記配線基板上に配
置される絶縁性筐体と、ばね性を有する接触部、開口お
よび前記配線板との接続部を備えた信号用コンタクト
と、ばね性を有する接触部と前記配線板との接続部を備
えたグランド用コンタクトと、押え板とを具備してな
り、前記信号用コンタクトが２個の前記グランド用コン
タクトで挟まれることによりストリップライン構造を形
成しており、前記信号用コンタクトと前記グランド用コ
ンタクトは接触部を前記絶縁性筐体のガイド溝に挿入し
た状態で前記コンタクト固定溝に交互に挿入配置され、
前記押え板は絶縁性筐体上に設置され前記半導体素子搭
載パッケージのリードを前記接触部に押し付けるもので
ある。第２の発明は、ギガビットクラスの高速・高周波
領域で動作する多端子の半導体素子搭載パッケージと配
線板とを電気的に接続する平面実装用コネクタにおい
て、上面に複数のガイド溝が形成されまた内部に同じく
複数のコンタクト固定溝が形成され前記配線基板上に配
置される絶縁性筐体と、ばね性を有する接触部、開口お
よび前記配線板との接続部を備えた信号用コンタクト
と、ばね性を有する接触部と前記配線板との接続部を備
えたグランド用コンタクトと、押え板とを具備してな
り、前記信号用コンタクトが２個の前記グランド用コン
タクトで挟まれることによりストリップライン構造を形
成しており、前記信号用コンタクトと前記グランド用コ
ンタクトは接触部を前記絶縁性筐体のガイド溝に挿入し
た状態で前記コンタクト固定溝に交互に挿入配置され、
また前記絶縁性筐体両端の底面に前記配線板の位置決め
用穴に挿入される位置決め用ボスを形成してコンタクト
構成部とし、このコンタクト構成部を基本単位として一
個または複数個一列に並べて半導体素子搭載パッケージ
の１辺に対応したコンタクト部を形成し、前記押え板を
コンタクト構成部上に設置して前記半導体素子搭載パッ
ケージのリードを前記接触部に押し付けるものである。
め、第１の本発明は、ギガビットクラスの高速・高周波
領域で動作する多端子の半導体素子搭載パッケージと配
線板とを電気的に接続する平面実装用コネクタにおい
て、上面に複数のガイド溝が形成されまた内部に同じく
複数のコンタクト固定溝が形成され前記配線基板上に配
置される絶縁性筐体と、ばね性を有する接触部、開口お
よび前記配線板との接続部を備えた信号用コンタクト
と、ばね性を有する接触部と前記配線板との接続部を備
えたグランド用コンタクトと、押え板とを具備してな
り、前記信号用コンタクトが２個の前記グランド用コン
タクトで挟まれることによりストリップライン構造を形
成しており、前記信号用コンタクトと前記グランド用コ
ンタクトは接触部を前記絶縁性筐体のガイド溝に挿入し
た状態で前記コンタクト固定溝に交互に挿入配置され、
前記押え板は絶縁性筐体上に設置され前記半導体素子搭
載パッケージのリードを前記接触部に押し付けるもので
ある。第２の発明は、ギガビットクラスの高速・高周波
領域で動作する多端子の半導体素子搭載パッケージと配
線板とを電気的に接続する平面実装用コネクタにおい
て、上面に複数のガイド溝が形成されまた内部に同じく
複数のコンタクト固定溝が形成され前記配線基板上に配
置される絶縁性筐体と、ばね性を有する接触部、開口お
よび前記配線板との接続部を備えた信号用コンタクト
と、ばね性を有する接触部と前記配線板との接続部を備
えたグランド用コンタクトと、押え板とを具備してな
り、前記信号用コンタクトが２個の前記グランド用コン
タクトで挟まれることによりストリップライン構造を形
成しており、前記信号用コンタクトと前記グランド用コ
ンタクトは接触部を前記絶縁性筐体のガイド溝に挿入し
た状態で前記コンタクト固定溝に交互に挿入配置され、
また前記絶縁性筐体両端の底面に前記配線板の位置決め
用穴に挿入される位置決め用ボスを形成してコンタクト
構成部とし、このコンタクト構成部を基本単位として一
個または複数個一列に並べて半導体素子搭載パッケージ
の１辺に対応したコンタクト部を形成し、前記押え板を
コンタクト構成部上に設置して前記半導体素子搭載パッ
ケージのリードを前記接触部に押し付けるものである。
【０００８】
【作用】本発明において、信号用コンタクトとグランド
用コンタクトは絶縁性筐体のコンタクト固定溝に交互に
配置される。押え板は半導体素子搭載パッケージのリー
ドを接触部に押し付け、パッケージとコンタクトを電気
的に接続する。位置決め用ボスは配線板の位置決め穴に
嵌合することで位置合わせを容易にし、半田リフロー工
程時のコンタクト構成部の位置ずれを防止する。
用コンタクトは絶縁性筐体のコンタクト固定溝に交互に
配置される。押え板は半導体素子搭載パッケージのリー
ドを接触部に押し付け、パッケージとコンタクトを電気
的に接続する。位置決め用ボスは配線板の位置決め穴に
嵌合することで位置合わせを容易にし、半田リフロー工
程時のコンタクト構成部の位置ずれを防止する。
【０００９】
【実施例】以下、本発明を図面に示す実施例に基づいて
詳細に説明する。図１は本発明に係る平面実装用コネク
タの一実施例を示し、（ａ）は押え板の一部を破断した
平面図、（ｂ）は信号用コンタクト部の断面図、図２
（ａ），（ｂ）は信号用コンタクト部の拡大断面図、グ
ランド用コンタクト部の拡大断面図、図３は同コネクタ
のコンタクト部の構成を示す分解斜視図、図４は同コネ
クタの正面図である。これらの図において、本実施例は
半導体素子搭載パッケージ１の周囲に信号用コンタクト
部とグランド用コンタクト部を有するコネクタ１０を配
置したものである。コネクタ１０は、上面に複数個のガ
イド溝１１が仕切壁によって仕切られて形成され、内部
にガイド溝１１に連通するコンタクト固定溝１２が同じ
く仕切壁によって仕切られて設けられた絶縁性筐体１３
を備え、この絶縁性筐体１３のコンタクト固定溝１２
に、ばね性を有する接触部１４と配線板７との接続部１
５を備え中央部に開口１６が形成された信号用コンタク
ト１７と、同じくばね性を有する接触部１８と配線板７
との接続部１９とを有するグランド用コンタクト２０が
交互に配置されている。一個あるいは複数の半導体素子
を搭載する半導体素子搭載パッケージ１の周辺に配置さ
れているＩ／Ｏリード２およびグランド用リード２１
は、絶縁性筐体１３上に形成されたガイド溝１１をガイ
ドとして信号用コンタクト１７のばね性を有する接触部
１４あるいはグランド用コンタクト２０のばね性を有す
る接触部１８と位置合わせされた後、押え板２２で押え
つけられることにより前記接触部１４または接触部１８
に固定されることで信号用コンタクト１７あるいはグラ
ンド用コンタクト２０に電気的に接続され、さらに、こ
れらコンタクト１７，２０の信号用接続部１５あるいは
グランド用接続部１９を介して配線板７に接続される。
このため、数百μｍと微細なピッチで交互に並んでいる
信号用Ｉ／Ｏリード２およびグランド用リード２１を容
易に、かつ無挿抜力で位置合わせ、固定することができ
る。
詳細に説明する。図１は本発明に係る平面実装用コネク
タの一実施例を示し、（ａ）は押え板の一部を破断した
平面図、（ｂ）は信号用コンタクト部の断面図、図２
（ａ），（ｂ）は信号用コンタクト部の拡大断面図、グ
ランド用コンタクト部の拡大断面図、図３は同コネクタ
のコンタクト部の構成を示す分解斜視図、図４は同コネ
クタの正面図である。これらの図において、本実施例は
半導体素子搭載パッケージ１の周囲に信号用コンタクト
部とグランド用コンタクト部を有するコネクタ１０を配
置したものである。コネクタ１０は、上面に複数個のガ
イド溝１１が仕切壁によって仕切られて形成され、内部
にガイド溝１１に連通するコンタクト固定溝１２が同じ
く仕切壁によって仕切られて設けられた絶縁性筐体１３
を備え、この絶縁性筐体１３のコンタクト固定溝１２
に、ばね性を有する接触部１４と配線板７との接続部１
５を備え中央部に開口１６が形成された信号用コンタク
ト１７と、同じくばね性を有する接触部１８と配線板７
との接続部１９とを有するグランド用コンタクト２０が
交互に配置されている。一個あるいは複数の半導体素子
を搭載する半導体素子搭載パッケージ１の周辺に配置さ
れているＩ／Ｏリード２およびグランド用リード２１
は、絶縁性筐体１３上に形成されたガイド溝１１をガイ
ドとして信号用コンタクト１７のばね性を有する接触部
１４あるいはグランド用コンタクト２０のばね性を有す
る接触部１８と位置合わせされた後、押え板２２で押え
つけられることにより前記接触部１４または接触部１８
に固定されることで信号用コンタクト１７あるいはグラ
ンド用コンタクト２０に電気的に接続され、さらに、こ
れらコンタクト１７，２０の信号用接続部１５あるいは
グランド用接続部１９を介して配線板７に接続される。
このため、数百μｍと微細なピッチで交互に並んでいる
信号用Ｉ／Ｏリード２およびグランド用リード２１を容
易に、かつ無挿抜力で位置合わせ、固定することができ
る。
【００１０】このように、本発明によるコネクタ１０
は、絶縁性筐体１３内のコンタクト固定溝１２に、ばね
性を有する接触部１４ならびに中央部に開口１６のある
信号用コンタクト１７と、ばね性を有する接触部１８の
あるグランド用コンタクト２０とを交互に配置する構成
となっている。このような構成においては、２個のグラ
ンド用コンタクト２０の間に信号用コンタクト１７を挟
んだストリップライン構造を形成しており、信号用コン
タクト１７の厚さならびに中央部の開口１６の幅と高さ
を変えることにより、微細なリードピッチで、高精度
に、かつ容易に絶縁性筐体１３の誘電率に対応して所望
の特性インピーダンスを得ることが可能である。このた
め、コネクタ１０を用いることにより、ギガビットクラ
スの高速・高周波領域で動作する多端子の半導体素子搭
載パッケージ１と配線板７とを電気的に接続することが
できる。
は、絶縁性筐体１３内のコンタクト固定溝１２に、ばね
性を有する接触部１４ならびに中央部に開口１６のある
信号用コンタクト１７と、ばね性を有する接触部１８の
あるグランド用コンタクト２０とを交互に配置する構成
となっている。このような構成においては、２個のグラ
ンド用コンタクト２０の間に信号用コンタクト１７を挟
んだストリップライン構造を形成しており、信号用コン
タクト１７の厚さならびに中央部の開口１６の幅と高さ
を変えることにより、微細なリードピッチで、高精度
に、かつ容易に絶縁性筐体１３の誘電率に対応して所望
の特性インピーダンスを得ることが可能である。このた
め、コネクタ１０を用いることにより、ギガビットクラ
スの高速・高周波領域で動作する多端子の半導体素子搭
載パッケージ１と配線板７とを電気的に接続することが
できる。
【００１１】図５（ａ），（ｂ），（ｃ）はコネクタ１
０のコンタクト部の基本単位構成を示す平面図、正面図
および側面図である。この実施例は上面に複数のガイド
溝１１が形成された絶縁性筐体１３内の各コンタクト固
定溝１２に、前記信号用コンタクト１７と、グランド用
コンタクト２０とを一方向に交互に挿入配置し、かつ、
絶縁性筐体１３の両端の底面に配線板に設けられた位置
決め用穴（図示せず）に嵌合挿入される位置決め用ボス
２６を突設してコンタクト構成部２５とし、このコンタ
クト構成部２５を基本単位とし、一つあるいは複数個、
さらには電源用コネクタ（図示せず）で半導体素子搭載
パッケージ１の１辺に対応したコンタクト部を形成した
ものである。このような構成においては、数種類の大き
さのコンタクト構成部２５を揃えるだけで種々な大きさ
の半導体素子搭載パッケージ１に対応したコネクタ１０
を構成でき、コスト低減が図れるだけでなく、各コンタ
クト構成部２５毎に半導体素子搭載パッケージ１あるい
は配線板７と位置合わせをすればよく、アッセンブリが
容易である。また、コンタクト構成部２５の両端には位
置決め用ボス２６が形成されており、配線板７へのアッ
センブリにおいて配線板７の位置決め用穴に挿入するこ
とにより容易に、かつ高精度に位置合わせが可能である
だけでなく、コンタクト構成部２５を配線板７に搭載す
る半田リフロー工程時にコンタクト構成部２５が固定さ
れているため、位置ずれ等の問題が生じない。なお、前
記押え板をコンタクト構成部２５上に設置され半導体素
子搭載パッケージのリードをコンタクトの接触部に押し
付ける押え板２２（図１）は、一体形成されるものに限
らず、各コンタクト構成部毎に分割形成されるものであ
ってもよい。
０のコンタクト部の基本単位構成を示す平面図、正面図
および側面図である。この実施例は上面に複数のガイド
溝１１が形成された絶縁性筐体１３内の各コンタクト固
定溝１２に、前記信号用コンタクト１７と、グランド用
コンタクト２０とを一方向に交互に挿入配置し、かつ、
絶縁性筐体１３の両端の底面に配線板に設けられた位置
決め用穴（図示せず）に嵌合挿入される位置決め用ボス
２６を突設してコンタクト構成部２５とし、このコンタ
クト構成部２５を基本単位とし、一つあるいは複数個、
さらには電源用コネクタ（図示せず）で半導体素子搭載
パッケージ１の１辺に対応したコンタクト部を形成した
ものである。このような構成においては、数種類の大き
さのコンタクト構成部２５を揃えるだけで種々な大きさ
の半導体素子搭載パッケージ１に対応したコネクタ１０
を構成でき、コスト低減が図れるだけでなく、各コンタ
クト構成部２５毎に半導体素子搭載パッケージ１あるい
は配線板７と位置合わせをすればよく、アッセンブリが
容易である。また、コンタクト構成部２５の両端には位
置決め用ボス２６が形成されており、配線板７へのアッ
センブリにおいて配線板７の位置決め用穴に挿入するこ
とにより容易に、かつ高精度に位置合わせが可能である
だけでなく、コンタクト構成部２５を配線板７に搭載す
る半田リフロー工程時にコンタクト構成部２５が固定さ
れているため、位置ずれ等の問題が生じない。なお、前
記押え板をコンタクト構成部２５上に設置され半導体素
子搭載パッケージのリードをコンタクトの接触部に押し
付ける押え板２２（図１）は、一体形成されるものに限
らず、各コンタクト構成部毎に分割形成されるものであ
ってもよい。
【００１２】
【発明の効果】以上説明したように本発明に係る平面実
装用コネクタによれば、半導体素子を搭載するパッケー
ジと配線板とを電気的に接続するコネクタにおいて、絶
縁性筐体内のコンタクト固定溝に、ばね性を有する接触
部ならびに中央部に開口のある信号用コンタクトと、ば
ね性を有する接触部のあるグランド用コンタクトとを交
互に挿入配置してストリップライン構造を形成したの
で、高精度に、かつ容易に所望の特性インピーダンス制
御が可能であり、高速・高周波領域で動作する多端子の
半導体素子搭載パッケージと配線板とを電気的に接続す
ることができる。また、半導体素子を搭載するパッケー
ジの信号用Ｉ／Ｏリード、ならびにグランド用リード
は、絶縁性筐体上に形成されたガイド溝により位置合わ
せされた後、押え板により押えられることにより信号用
コンタクトあるいはグランド用コンタクトのばね性を有
する接触部に接続、固定されるため、微細ピッチのリー
ドを容易に、かつ無挿抜力で位置合わせ、固定すること
ができる。
装用コネクタによれば、半導体素子を搭載するパッケー
ジと配線板とを電気的に接続するコネクタにおいて、絶
縁性筐体内のコンタクト固定溝に、ばね性を有する接触
部ならびに中央部に開口のある信号用コンタクトと、ば
ね性を有する接触部のあるグランド用コンタクトとを交
互に挿入配置してストリップライン構造を形成したの
で、高精度に、かつ容易に所望の特性インピーダンス制
御が可能であり、高速・高周波領域で動作する多端子の
半導体素子搭載パッケージと配線板とを電気的に接続す
ることができる。また、半導体素子を搭載するパッケー
ジの信号用Ｉ／Ｏリード、ならびにグランド用リード
は、絶縁性筐体上に形成されたガイド溝により位置合わ
せされた後、押え板により押えられることにより信号用
コンタクトあるいはグランド用コンタクトのばね性を有
する接触部に接続、固定されるため、微細ピッチのリー
ドを容易に、かつ無挿抜力で位置合わせ、固定すること
ができる。
【００１３】さらに、本発明は絶縁性筐体の両端の底面
に配線板の位置決め用穴に挿入される位置決め用ボスを
形成してコンタクト構成部とし、このコンタクト構成部
を基本単位として一個または複数個一列に並べて半導体
素子搭載パッケージの１辺に対応したコンタクト部を形
成したので、数種類の大きさのコンタクト構成部を揃え
るだけで種々な大きさの半導体素子搭載パッケージに対
応したコネクタを構成することができ、また配線板に対
して高精度に位置合わせすることができるばかりでな
く、コンタクト構成部を配線板に搭載する半田リフロー
工程時にコンタクト構成部が位置ずれしたりすることが
ないなど、格別な効果を奏する。
に配線板の位置決め用穴に挿入される位置決め用ボスを
形成してコンタクト構成部とし、このコンタクト構成部
を基本単位として一個または複数個一列に並べて半導体
素子搭載パッケージの１辺に対応したコンタクト部を形
成したので、数種類の大きさのコンタクト構成部を揃え
るだけで種々な大きさの半導体素子搭載パッケージに対
応したコネクタを構成することができ、また配線板に対
して高精度に位置合わせすることができるばかりでな
く、コンタクト構成部を配線板に搭載する半田リフロー
工程時にコンタクト構成部が位置ずれしたりすることが
ないなど、格別な効果を奏する。
【図１】本発明に係る平面実装用コネクタの一実施例を
示し、（ａ）は押え板の一部を破断した平面図、（ｂ）
は信号用コンタクト部の断面図である。
示し、（ａ）は押え板の一部を破断した平面図、（ｂ）
は信号用コンタクト部の断面図である。
【図２】（ａ），（ｂ）は信号用コンタクト部の拡大断
面図、グランド用コンタクト部の拡大断面図である。
面図、グランド用コンタクト部の拡大断面図である。
【図３】本コネクタのコンタクト部の構成を示す分解斜
視図である。
視図である。
【図４】コネクタの正面図である。
【図５】（ａ），（ｂ），（ｃ）はコネクタのコンタク
ト部の基本単位構成を示す平面図、正面図および側面図
である。
ト部の基本単位構成を示す平面図、正面図および側面図
である。
【図６】半導体素子搭載パッケージと配線板との接続に
用いられる平面実装用コネクタの従来例を示す断面図で
ある。
用いられる平面実装用コネクタの従来例を示す断面図で
ある。
１ 半導体素子搭載パッケージ ２ Ｉ／Ｏリード ７ 配線板 １０ コネクタ １１ ガイド溝 １２ コンタクト固定溝 １３ 絶縁性筐体 １４ 接触部 １５ 接続部 １６ 開口 １７ 信号用コンタクト １８ 接触部 １９ 接続部 ２０ グランド用コンタクト ２１ グランド用リード ２２ 押え板 ２５ コンタクト構成部 ２６ 位置決め用ボス
フロントページの続き (56)参考文献 特開 平２−256184（ＪＰ，Ａ) 特開 平３−29279（ＪＰ，Ａ) 特開 平２−226677（ＪＰ，Ａ) 特開 昭64−3977（ＪＰ，Ａ) 実開 昭58−20488（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01R 33/76 H01R 12/22
Claims (2)
- 【請求項１】 ギガビットクラスの高速・高周波領域で
動作する多端子の半導体素子搭載パッケージと配線板と
を電気的に接続する平面実装用コネクタにおいて、 上面に複数のガイド溝が形成されまた内部に同じく複数
のコンタクト固定溝が形成され前記配線基板上に配置さ
れる絶縁性筐体と、ばね性を有する接触部、開口および
前記配線板との接続部を備えた信号用コンタクトと、ば
ね性を有する接触部と前記配線板との接続部を備えたグ
ランド用コンタクトと、押え板とを具備してなり、前記信号用コンタクトが２個の前記グランド用コンタク
トで挟まれることによりストリップライン構造を形成し
ており、 前記信号用コンタクトと前記グランド用コンタクトは接
触部を前記絶縁性筐体のガイド溝に挿入した状態で前記
コンタクト固定溝に交互に挿入配置され、 前記押え板は絶縁性筐体上に設置され前記半導体素子搭
載パッケージのリードを前記接触部に押し付けることを
特徴とする平面実装用コネクタ。 - 【請求項２】 ギガビットクラスの高速・高周波領域で
動作する多端子の半導体素子搭載パッケージと配線板と
を電気的に接続する平面実装用コネクタにおいて、 上面に複数のガイド溝が形成されまた内部に同じく複数
のコンタクト固定溝が形成され前記配線基板上に配置さ
れる絶縁性筐体と、ばね性を有する接触部、開口および
前記配線板との接続部を備えた信号用コンタクトと、ば
ね性を有する接触部と前記配線板との接続部を備えたグ
ランド用コンタクトと、押え板とを具備してなり、前記信号用コンタクトが２個の前記グランド用コンタク
トで挟まれることによりストリップライン構造を形成し
ており、 前記信号用コンタクトと前記グランド用コンタクトは接
触部を前記絶縁性筐体のガイド溝に挿入した状態で前記
コンタクト固定溝に交互に挿入配置され、 また前記絶縁性筐体両端の底面に前記配線板の位置決め
用穴に挿入される位置決め用ボスを形成してコンタクト
構成部とし、このコンタクト構成部を基本単位として一
個または複数個一列に並べて半導体素子搭載パッケージ
の１辺に対応したコンタクト部を形成し、 前記押え板をコンタクト構成部上に設置して前記半導体
素子搭載パッケージのリードを前記接触部に押し付ける
ことを特徴とする平面実装用コネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21213693A JP3277208B2 (ja) | 1993-08-05 | 1993-08-05 | 平面実装用コネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21213693A JP3277208B2 (ja) | 1993-08-05 | 1993-08-05 | 平面実装用コネクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0757835A JPH0757835A (ja) | 1995-03-03 |
| JP3277208B2 true JP3277208B2 (ja) | 2002-04-22 |
Family
ID=16617491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21213693A Expired - Fee Related JP3277208B2 (ja) | 1993-08-05 | 1993-08-05 | 平面実装用コネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2764687B2 (ja) * | 1993-10-18 | 1998-06-11 | 日本航空電子工業株式会社 | 高速伝送用コネクタ |
| JP5702192B2 (ja) * | 2011-03-07 | 2015-04-15 | 富士通コンポーネント株式会社 | フローティングコネクタ |
-
1993
- 1993-08-05 JP JP21213693A patent/JP3277208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0757835A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4608526B2 (ja) | 高密度の電気コネクタ | |
| JP4098958B2 (ja) | 電気コネクタ | |
| JP2555593Y2 (ja) | 表面実装型コネクタ | |
| US6364713B1 (en) | Electrical connector adapter assembly | |
| US4655518A (en) | Backplane connector | |
| JP3646894B2 (ja) | 電気コネクタ用シュラウド及びそれを用いた電気コネクタ組立体 | |
| JP2937728B2 (ja) | プリント配線板用コネクタ | |
| JPH0883653A (ja) | 面実装型ｉｃカード用コネクタ | |
| US6666693B2 (en) | Surface-mounted right-angle electrical connector | |
| US5709573A (en) | Connector for high density electronic assemblies | |
| US5455741A (en) | Wire-lead through hole interconnect device | |
| JPH08213120A (ja) | カードエッジコネクタ及びその基板支持装置 | |
| US6186816B1 (en) | Electrical connector | |
| US4629267A (en) | Circuit terminating device | |
| JPH1126102A (ja) | 電気コネクタ | |
| JP2001135380A (ja) | 低インダクタンスコネクタ | |
| JP3277208B2 (ja) | 平面実装用コネクタ | |
| JPH11288751A (ja) | プリント配線基板への端子の取付構造 | |
| US6934163B2 (en) | Capacitor for dram connector | |
| JP2003142219A (ja) | ボールグリッドアレイソケットコネクタ | |
| US4780087A (en) | Electrical connector for circuit boards | |
| JP2000277885A (ja) | 電気コネクタおよびその製造方法 | |
| US20060046525A1 (en) | Printed circuit board type connector using surface mount and through hole technologies | |
| JP2535766Y2 (ja) | 基板間相互接続装置 | |
| KR100356995B1 (ko) | 패드 결합 요홈이 형성된 회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |