JP3259292B2 - 等化方法 - Google Patents
等化方法Info
- Publication number
- JP3259292B2 JP3259292B2 JP27356391A JP27356391A JP3259292B2 JP 3259292 B2 JP3259292 B2 JP 3259292B2 JP 27356391 A JP27356391 A JP 27356391A JP 27356391 A JP27356391 A JP 27356391A JP 3259292 B2 JP3259292 B2 JP 3259292B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- equalization
- slot
- sync word
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば、いわゆるＴＤ
ＭＡ（時分割多元接続）方式等のように１スロット内に
少なくともシンクワードと任意のデータとを含む送信信
号を受信して得られた受信信号を等化する等化方法に関
するものである。
ＭＡ（時分割多元接続）方式等のように１スロット内に
少なくともシンクワードと任意のデータとを含む送信信
号を受信して得られた受信信号を等化する等化方法に関
するものである。
【０００２】
【従来の技術】１スロット内に少なくともシンクワード
と任意のデータとを含む信号を送信するディジタル通信
の方式として、例えば、ＴＤＭＡ（時分割多元接続）方
式は、例えば１つの中継器に対して、多数の局が同一の
搬送周波数で時間的に信号が重ならないように送信し、
相互に通信を行う方式である。すなわち、信号の送受信
の基本周期となるＴＤＭＡフレーム（一定長の時間）を
定め、このフレーム内の割り当てられた一対の時間位置
（タイムスロット）を用いて相手局と通信を行う。した
がって、各局はフレーム内の割り当てられたタイムスロ
ットに信号を送出し、この信号が他の信号に衝突しない
ようにその時間位置制御（バースト同期制御）を行う必
要がある。また、各局からの送信バーストが衝突しない
ように、各局が基準局の時間基準に従い、送信バースト
の時間位置を制御する必要がある。一般に、このバース
ト同期制御と送信側における通信信号の「圧縮」及び受
信側における「伸長」がＴＤＭＡ通信の大きな特徴であ
る。
と任意のデータとを含む信号を送信するディジタル通信
の方式として、例えば、ＴＤＭＡ（時分割多元接続）方
式は、例えば１つの中継器に対して、多数の局が同一の
搬送周波数で時間的に信号が重ならないように送信し、
相互に通信を行う方式である。すなわち、信号の送受信
の基本周期となるＴＤＭＡフレーム（一定長の時間）を
定め、このフレーム内の割り当てられた一対の時間位置
（タイムスロット）を用いて相手局と通信を行う。した
がって、各局はフレーム内の割り当てられたタイムスロ
ットに信号を送出し、この信号が他の信号に衝突しない
ようにその時間位置制御（バースト同期制御）を行う必
要がある。また、各局からの送信バーストが衝突しない
ように、各局が基準局の時間基準に従い、送信バースト
の時間位置を制御する必要がある。一般に、このバース
ト同期制御と送信側における通信信号の「圧縮」及び受
信側における「伸長」がＴＤＭＡ通信の大きな特徴であ
る。
【０００３】ところで、上記ＴＤＭＡ方式が適用される
ものとしては、例えばいわゆる自動車電話システムが存
在する。
ものとしては、例えばいわゆる自動車電話システムが存
在する。
【０００４】ここで、上記自動車電話システムにおいて
は、１周波数帯域に対して６個のスロットで１フレーム
を構成し、この１フレームは、図４に示すように、１９
４４ビット（９７２シンボル）＝４０ｍｓ（２５フレー
ム／秒）となっている。
は、１周波数帯域に対して６個のスロットで１フレーム
を構成し、この１フレームは、図４に示すように、１９
４４ビット（９７２シンボル）＝４０ｍｓ（２５フレー
ム／秒）となっている。
【０００５】また、上記１フレーム内の１スロットのフ
ォーマットは、図５のＡに示すように、６ビットのGuar
d Time（Ｇ），Ramp Time （Ｒ），１６ビットのデー
タ，２８ビット（１４シンボル）のシンクワード，１２
２ビットのデータ，１２ビットのＳＡＣＣＨ(Slow Asso
ciated Control Channel) ，ＣＤＶＣＣ(Coded Digital
Verification Color Code) からなる自動車電話端末か
ら基地局へのスロットフォーマット、或いは、図５のＢ
に示すように、２８ビット（１４シンボル）のシンクワ
ード，１２ビットのＳＡＣＣＨ，１３０ビットのデー
タ，１２ビットのＣＤＶＣＣ，１３０ビットのデータ，
１２ビットのＲＳＶＤ（Reserved＝００・・・００）か
らなる基地局から自動車電話端末へのスロットフォーマ
ットとなっている。
ォーマットは、図５のＡに示すように、６ビットのGuar
d Time（Ｇ），Ramp Time （Ｒ），１６ビットのデー
タ，２８ビット（１４シンボル）のシンクワード，１２
２ビットのデータ，１２ビットのＳＡＣＣＨ(Slow Asso
ciated Control Channel) ，ＣＤＶＣＣ(Coded Digital
Verification Color Code) からなる自動車電話端末か
ら基地局へのスロットフォーマット、或いは、図５のＢ
に示すように、２８ビット（１４シンボル）のシンクワ
ード，１２ビットのＳＡＣＣＨ，１３０ビットのデー
タ，１２ビットのＣＤＶＣＣ，１３０ビットのデータ，
１２ビットのＲＳＶＤ（Reserved＝００・・・００）か
らなる基地局から自動車電話端末へのスロットフォーマ
ットとなっている。
【０００６】
【発明が解決しようとする課題】ところで、上記自動車
電話システムの各スロットを受信する場合、通常、各ス
ロットの受信信号に等化処理が施される。
電話システムの各スロットを受信する場合、通常、各ス
ロットの受信信号に等化処理が施される。
【０００７】ここで、例えば、上記図５のＢに示した基
地局から自動車電話端末へのスロットフォーマットの受
信スロットを等化する場合には、当該受信スロットの先
頭のシンクワードの位置から等化処理が開始される。ま
た、１スロット１６２シンボル≒６．７ｍｓは、例えば
１００ｋｍ／ｈ≒のフェージングに対して十分長く、ス
ロットの間でも伝送路特性はかなり変動するものであ
る。
地局から自動車電話端末へのスロットフォーマットの受
信スロットを等化する場合には、当該受信スロットの先
頭のシンクワードの位置から等化処理が開始される。ま
た、１スロット１６２シンボル≒６．７ｍｓは、例えば
１００ｋｍ／ｈ≒のフェージングに対して十分長く、ス
ロットの間でも伝送路特性はかなり変動するものであ
る。
【０００８】このようなことから、例えば当該受信スロ
ットの途中（例えばデータ領域等）に障害箇所（エラ
ー）が存在すると、等化処理ができなくなる（エラー位
置以後の等化処理ができなくなる）ことがあり、当該エ
ラー位置以後のデータ全てが失われてしまう可能性が大
きくなる。
ットの途中（例えばデータ領域等）に障害箇所（エラ
ー）が存在すると、等化処理ができなくなる（エラー位
置以後の等化処理ができなくなる）ことがあり、当該エ
ラー位置以後のデータ全てが失われてしまう可能性が大
きくなる。
【０００９】これは、等化処理中の識別誤り等で伝送路
の同定（Identify）のための情報が正しく得られず、以
後の動作そのものの特性を悪くするためである。
の同定（Identify）のための情報が正しく得られず、以
後の動作そのものの特性を悪くするためである。
【００１０】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、受信スロット中に極端に状
態の悪い位置（データ）が存在しても、この位置より後
のデータの等化が可能な等化方法を提供することを目的
とするものである。
みて提案されたものであり、受信スロット中に極端に状
態の悪い位置（データ）が存在しても、この位置より後
のデータの等化が可能な等化方法を提供することを目的
とするものである。
【００１１】
【課題を解決するための手段】本発明の等化方法は、上
述の目的を達成するために提案されたものであり、少な
くともシンクワード及びデータを含む連続するスロット
から成る受信信号を等化する等化方法において、少なく
とも受信信号の第１スロット全体及び該第１スロットに
続く第２スロットのシンクワードを第１記憶手段に記憶
し、上記第１記憶手段から上記第１スロットのデータ
を、該第１スロットのシンクワードから順方向に読み出
して等化処理して第２記憶手段に記憶し、等化処理され
たデータ内のエラーの有無を検出し、上記エラーを検出
したときに、上記第１スロットのデータの等化処理を中
止し、上記第１記憶手段に記憶された上記第１スロット
のデータを、上記第２スロットのシンクワードから逆方
向に読み出して等化処理して上記第２記憶手段に記憶
し、上記第２記憶手段から上記受信信号に対応する順序
でデータを読み出す。
述の目的を達成するために提案されたものであり、少な
くともシンクワード及びデータを含む連続するスロット
から成る受信信号を等化する等化方法において、少なく
とも受信信号の第１スロット全体及び該第１スロットに
続く第２スロットのシンクワードを第１記憶手段に記憶
し、上記第１記憶手段から上記第１スロットのデータ
を、該第１スロットのシンクワードから順方向に読み出
して等化処理して第２記憶手段に記憶し、等化処理され
たデータ内のエラーの有無を検出し、上記エラーを検出
したときに、上記第１スロットのデータの等化処理を中
止し、上記第１記憶手段に記憶された上記第１スロット
のデータを、上記第２スロットのシンクワードから逆方
向に読み出して等化処理して上記第２記憶手段に記憶
し、上記第２記憶手段から上記受信信号に対応する順序
でデータを読み出す。
【００１２】ここで、上記等化処理する第１スロット
（現スロット）のデータ内にエラーが存在する場合、本
発明の等化方法を用いれば、当該エラーより後ろのデー
タの等化処理も可能となり、データが失われることがな
い。
（現スロット）のデータ内にエラーが存在する場合、本
発明の等化方法を用いれば、当該エラーより後ろのデー
タの等化処理も可能となり、データが失われることがな
い。
【００１３】すなわち、この場合の本発明の等化方法
は、先ず、第１スロットのシンクワードを用いて等化処
理の初期化を行う第１の初期化工程と、当該シンクワー
ドの位置から等化を開始する工程（順方向の等化工程）
と、上記エラー箇所を発見したならば当該順方向の等化
を中止するエラー発見及び順方向等化の中止工程と、当
該第１スロットに続く第２スロットのシンクワードを用
いて初期化を行う第２の初期化工程と、上記第１スロッ
トの後ろから等化処理を行っていく工程（逆方向の等化
工程）と、上記順方向の等化工程及び逆方向の等化工程
により得られた等化処理後のデータを接続する接続工程
とからなるものである。
は、先ず、第１スロットのシンクワードを用いて等化処
理の初期化を行う第１の初期化工程と、当該シンクワー
ドの位置から等化を開始する工程（順方向の等化工程）
と、上記エラー箇所を発見したならば当該順方向の等化
を中止するエラー発見及び順方向等化の中止工程と、当
該第１スロットに続く第２スロットのシンクワードを用
いて初期化を行う第２の初期化工程と、上記第１スロッ
トの後ろから等化処理を行っていく工程（逆方向の等化
工程）と、上記順方向の等化工程及び逆方向の等化工程
により得られた等化処理後のデータを接続する接続工程
とからなるものである。
【００１４】
【作用】本発明によれば、第１記憶手段に記憶された第
１スロットのデータを順方向に等化処理して第２記憶手
段に記憶し、等化処理中に第１スロットのデータにエラ
ーがある場合は、第２スロットのシンクワードから逆方
向に等化処理して第２記憶手段に記憶し、第２記憶手段
から受信信号に対応する順序でデータを読み出す。
１スロットのデータを順方向に等化処理して第２記憶手
段に記憶し、等化処理中に第１スロットのデータにエラ
ーがある場合は、第２スロットのシンクワードから逆方
向に等化処理して第２記憶手段に記憶し、第２記憶手段
から受信信号に対応する順序でデータを読み出す。
【００１５】
【実施例】以下、本発明を適用した実施例について図面
を参照しながら説明する。
を参照しながら説明する。
【００１６】本発明実施例の等化方法は、図１に示すよ
うに、１スロットＳＴ内に少なくともシンクワードＣＷ
と任意のデータ（例えば音声データや他のデータ）ＤＴ
とを含む送信信号を受信して得られた受信信号を等化す
る等化方法において、例えば、上記自動車電話システム
におけるスロットフォーマットの図５のＢに示したよう
な受信スロットの等化を行う際に、受信スロット（現ス
ロットＳＴP ）中の例えば１ヵ所に極端に状態の悪いデ
ータ（エラー箇所ＥＲ）が存在しても、このエラー箇所
ＥＲより後のデータ（データＤＴP2）の等化を可能とな
すものである。
うに、１スロットＳＴ内に少なくともシンクワードＣＷ
と任意のデータ（例えば音声データや他のデータ）ＤＴ
とを含む送信信号を受信して得られた受信信号を等化す
る等化方法において、例えば、上記自動車電話システム
におけるスロットフォーマットの図５のＢに示したよう
な受信スロットの等化を行う際に、受信スロット（現ス
ロットＳＴP ）中の例えば１ヵ所に極端に状態の悪いデ
ータ（エラー箇所ＥＲ）が存在しても、このエラー箇所
ＥＲより後のデータ（データＤＴP2）の等化を可能とな
すものである。
【００１７】すなわち、本実施例の等化方法は、等化す
る現スロットＳＴPの次のスロットＳＴN のシンクワー
ドＣＷN を用いて当該現スロットＳＴP のデータを逆方
向に等化（逆方向等化ｅｑ）するようにしたことによ
り、上記等化する現スロット（受信スロット）ＳＴPの
中に上記エラー箇所ＥＲが存在する場合、当該エラー箇
所ＥＲより後ろのデータＤＴP2については上記次スロッ
トＳＴN のシンクワードＣＷN を用いて逆方向等化ｅｑ
し、当該エラー箇所ＥＲより後ろのデータＤＴP2の等化
を可能としている。
る現スロットＳＴPの次のスロットＳＴN のシンクワー
ドＣＷN を用いて当該現スロットＳＴP のデータを逆方
向に等化（逆方向等化ｅｑ）するようにしたことによ
り、上記等化する現スロット（受信スロット）ＳＴPの
中に上記エラー箇所ＥＲが存在する場合、当該エラー箇
所ＥＲより後ろのデータＤＴP2については上記次スロッ
トＳＴN のシンクワードＣＷN を用いて逆方向等化ｅｑ
し、当該エラー箇所ＥＲより後ろのデータＤＴP2の等化
を可能としている。
【００１８】言い換えれば、上記現スロットＳＴP の中
に上記エラー箇所ＥＲが存在する場合の本実施例の等化
方法は、図２に示すフローチャート及び図１に示すよう
に、先ず、現スロットＳＴP のシンクワードＣＷP を用
いて等化処理の初期化を行う第１の初期化工程（ステッ
プＳ１）と、当該シンクワードＣＷP の位置から等化を
開始する工程（順方向の等化ｅｑP1の工程（ステップＳ
２））と、上記エラー箇所ＥＲを発見したならば当該順
方向等化ｅｑP1を中止するエラー発見及び順方向等化の
中止工程（ステップＳ４及びステップＳ５）と、当該現
スロットＳＴP の次のスロットＳＴN のシンクワードＣ
ＷN を用いて初期化を行う第２の初期化工程（ステップ
Ｓ６）と、上記現スロットＳＴP の後ろから等化処理を
行っていく工程（逆方向の等化ｅｑP2の工程（ステップ
Ｓ７））と、上記順方向等化ｅｑP1の工程及び逆方向等
化ｅｑP2の工程により得られた等化処理後のデータ（等
化後データｄｔP1及びｄｔP2）を接続する接続工程（ス
テップＳ９）とからなるものである。
に上記エラー箇所ＥＲが存在する場合の本実施例の等化
方法は、図２に示すフローチャート及び図１に示すよう
に、先ず、現スロットＳＴP のシンクワードＣＷP を用
いて等化処理の初期化を行う第１の初期化工程（ステッ
プＳ１）と、当該シンクワードＣＷP の位置から等化を
開始する工程（順方向の等化ｅｑP1の工程（ステップＳ
２））と、上記エラー箇所ＥＲを発見したならば当該順
方向等化ｅｑP1を中止するエラー発見及び順方向等化の
中止工程（ステップＳ４及びステップＳ５）と、当該現
スロットＳＴP の次のスロットＳＴN のシンクワードＣ
ＷN を用いて初期化を行う第２の初期化工程（ステップ
Ｓ６）と、上記現スロットＳＴP の後ろから等化処理を
行っていく工程（逆方向の等化ｅｑP2の工程（ステップ
Ｓ７））と、上記順方向等化ｅｑP1の工程及び逆方向等
化ｅｑP2の工程により得られた等化処理後のデータ（等
化後データｄｔP1及びｄｔP2）を接続する接続工程（ス
テップＳ９）とからなるものである。
【００１９】上述のようなことから、本実施例の等化方
法によれば、現スロットＳＴP 中に極端に状態の悪い位
置（エラー箇所ＥＲ）が存在しても、このデータ箇所Ｅ
Ｒより後のデータを等化することが可能となり、したが
って、本実施例等化方法による上記現スロットＳＴP の
データＤＴP の等化後のデータとしては、図１に示すよ
うに、上記エラー箇所ＥＲに対応する僅かなエラーデー
タｅｒ以外は正常な等化後データｄｔP1及びｄｔP2が得
られるようになる。
法によれば、現スロットＳＴP 中に極端に状態の悪い位
置（エラー箇所ＥＲ）が存在しても、このデータ箇所Ｅ
Ｒより後のデータを等化することが可能となり、したが
って、本実施例等化方法による上記現スロットＳＴP の
データＤＴP の等化後のデータとしては、図１に示すよ
うに、上記エラー箇所ＥＲに対応する僅かなエラーデー
タｅｒ以外は正常な等化後データｄｔP1及びｄｔP2が得
られるようになる。
【００２０】上述した本実施例の等化方法は、例えば具
体的には、図３に示すような構成に適用することができ
る。
体的には、図３に示すような構成に適用することができ
る。
【００２１】すなわち、この図３に示す当該具体例構成
は、入力端子１を介して供給されるディジタル化された
受信信号のうち少なくとも上記現スロットＳＴP 及び次
スロットＳＴN のシンクワードＣＷN のデータを一旦記
憶する入力バッファ１０と、供給されたスロットの等化
処理を行う等化器１１と、当該等化器１１の等化特性を
計算すると共に当該等化器１１の等化特性を変化させる
等化特性計算回路１３と、スロットの等化状態に応じた
信号を出力する等化状態検出手段としての減算器１４
と、上記等化器１１の出力を一旦記憶する出力バッファ
１７と、上記等化状態検出手段（減算器１４）からの出
力信号ｅk に基づいて当該スロット中のエラー箇所ＥＲ
を検出すると共に上記入力バッファ１０の書き込み／読
み出し及び上記出力バッファ１７の書き込み／読み出し
を制御する制御回路１６とを有してなるものである。
は、入力端子１を介して供給されるディジタル化された
受信信号のうち少なくとも上記現スロットＳＴP 及び次
スロットＳＴN のシンクワードＣＷN のデータを一旦記
憶する入力バッファ１０と、供給されたスロットの等化
処理を行う等化器１１と、当該等化器１１の等化特性を
計算すると共に当該等化器１１の等化特性を変化させる
等化特性計算回路１３と、スロットの等化状態に応じた
信号を出力する等化状態検出手段としての減算器１４
と、上記等化器１１の出力を一旦記憶する出力バッファ
１７と、上記等化状態検出手段（減算器１４）からの出
力信号ｅk に基づいて当該スロット中のエラー箇所ＥＲ
を検出すると共に上記入力バッファ１０の書き込み／読
み出し及び上記出力バッファ１７の書き込み／読み出し
を制御する制御回路１６とを有してなるものである。
【００２２】この図３において、入力端子１を介したデ
ィジタル化された受信信号は、上記入力バッファ１０に
記憶される。当該入力バッファ１０は、上記図２に示し
たように、１４シンボルのシンクワードＣＷP と１４８
シンボルのデータＤＴP からなる現スロットＳＴP 及
び、次スロットＳＴN のシンクワードＣＷN を少なくと
も記憶できるものであり、具体的には例えば１９２シン
ボル分の記憶容量を有するものである。
ィジタル化された受信信号は、上記入力バッファ１０に
記憶される。当該入力バッファ１０は、上記図２に示し
たように、１４シンボルのシンクワードＣＷP と１４８
シンボルのデータＤＴP からなる現スロットＳＴP 及
び、次スロットＳＴN のシンクワードＣＷN を少なくと
も記憶できるものであり、具体的には例えば１９２シン
ボル分の記憶容量を有するものである。
【００２３】この入力バッファ１０から読み出された現
スロットＳＴP のデータは等化器１１により等化処理が
なされる。すなわち、図２のフローチャートのステップ
Ｓ１及びステップＳ２の処理が行われる。当該等化器１
１は、例えばいわゆるトランスバーサルフィルタ等によ
り構成されるものである。この等化器１１の等化特性
は、等化特性計算回路１３により変えられるようになっ
ている。
スロットＳＴP のデータは等化器１１により等化処理が
なされる。すなわち、図２のフローチャートのステップ
Ｓ１及びステップＳ２の処理が行われる。当該等化器１
１は、例えばいわゆるトランスバーサルフィルタ等によ
り構成されるものである。この等化器１１の等化特性
は、等化特性計算回路１３により変えられるようになっ
ている。
【００２４】ここで、上記シンクワードＣＷがフォーマ
ットにより決められた既知のデータである。このため、
上記等化器１１で上記シンクワードＣＷの等化がなされ
る場合、当該等化特性計算回路１３では、被切換端子ｂ
が選択された切換スイッチ１５を介して供給される上記
制御回路１６に内蔵されているシンクワード系列の既知
データを発生する既知データ発生手段２１からの既知デ
ータ（すなわちシンクワードＣＷ）を用い、当該既知デ
ータと上記等化器１１の出力との誤差に基づいて当該等
化器１１の等化特性の推定を行う。
ットにより決められた既知のデータである。このため、
上記等化器１１で上記シンクワードＣＷの等化がなされ
る場合、当該等化特性計算回路１３では、被切換端子ｂ
が選択された切換スイッチ１５を介して供給される上記
制御回路１６に内蔵されているシンクワード系列の既知
データを発生する既知データ発生手段２１からの既知デ
ータ（すなわちシンクワードＣＷ）を用い、当該既知デ
ータと上記等化器１１の出力との誤差に基づいて当該等
化器１１の等化特性の推定を行う。
【００２５】また、上記等化器１１で上記データＤＴ等
の既知でないデータの等化処理がなされるときは、当該
等化特性計算回路１３では、上記等化器１１の出力をデ
ータ判定回路１２を介して得た判定結果を用いて上記等
化特性の推定が行われる。すなわち、この場合の本具体
例構成では、前記図２のフローチャートにおけるステッ
プＳ３の処理が行われる。
の既知でないデータの等化処理がなされるときは、当該
等化特性計算回路１３では、上記等化器１１の出力をデ
ータ判定回路１２を介して得た判定結果を用いて上記等
化特性の推定が行われる。すなわち、この場合の本具体
例構成では、前記図２のフローチャートにおけるステッ
プＳ３の処理が行われる。
【００２６】ここで、上記データ判定回路１２は、上記
受信信号が例えばいわゆる４相位相変調（４相ＰＳＫ）
により変調されている場合を例にとると、例えば０°，
９０°，１８０°，２７０°の何れかの領域に属するか
により、当該データ判定回路１２に供給されているデー
タが正しいか否かを判定するものである。したがって、
上記等化器１１で上記データＤＴ等の等化処理がなされ
ているときの上記等化特性計算回路１３では、上記デー
タ判定回路１２から出力され被切換端子ａが選択された
上記切換スイッチ１５を介した正しいデータと、上記等
化器１１からの出力との誤差に基づいて当該等化器１１
の等化特性の推定が行われる。これにより、上記図２の
フローチャートのステップＳ３に示すデータ領域（デー
タＤＴ等の領域）では、上記判定結果を用いた等化が行
われることになる。
受信信号が例えばいわゆる４相位相変調（４相ＰＳＫ）
により変調されている場合を例にとると、例えば０°，
９０°，１８０°，２７０°の何れかの領域に属するか
により、当該データ判定回路１２に供給されているデー
タが正しいか否かを判定するものである。したがって、
上記等化器１１で上記データＤＴ等の等化処理がなされ
ているときの上記等化特性計算回路１３では、上記デー
タ判定回路１２から出力され被切換端子ａが選択された
上記切換スイッチ１５を介した正しいデータと、上記等
化器１１からの出力との誤差に基づいて当該等化器１１
の等化特性の推定が行われる。これにより、上記図２の
フローチャートのステップＳ３に示すデータ領域（デー
タＤＴ等の領域）では、上記判定結果を用いた等化が行
われることになる。
【００２７】上記等化特性計算回路１３において、上述
のように、上記シンクワードＣＷに対応する等化特性計
算と上記データＤＴ等に対応する等化特性計算とを行う
ようにするために、上記制御回路１６は、上記切換スイ
ッチ１５の切換制御を行うようにしている。すなわち、
当該制御回路１６は、上記切換スイッチ１５の被切換端
子ａに供給されるデータ判定回路１２の出力と、被切換
端子ｂに供給される上記既知データ発生手段２１からの
既知データとを、上記等化器１１で等化処理されるデー
タに合わせて切り換えることで、上記等化特性計算回路
１３に対して上述したような等化特性計算を行わせるよ
うに制御している。
のように、上記シンクワードＣＷに対応する等化特性計
算と上記データＤＴ等に対応する等化特性計算とを行う
ようにするために、上記制御回路１６は、上記切換スイ
ッチ１５の切換制御を行うようにしている。すなわち、
当該制御回路１６は、上記切換スイッチ１５の被切換端
子ａに供給されるデータ判定回路１２の出力と、被切換
端子ｂに供給される上記既知データ発生手段２１からの
既知データとを、上記等化器１１で等化処理されるデー
タに合わせて切り換えることで、上記等化特性計算回路
１３に対して上述したような等化特性計算を行わせるよ
うに制御している。
【００２８】ところで、上述したように、例えば上記現
スロットＳＴP の中に上記エラー箇所ＥＲが存在する場
合には、本具体例では以下の構成により、前述した実施
例の等化方法による処理を実現している。
スロットＳＴP の中に上記エラー箇所ＥＲが存在する場
合には、本具体例では以下の構成により、前述した実施
例の等化方法による処理を実現している。
【００２９】すなわち、上記等化器１１及び切換スイッ
チ１５の出力（すなわち上記既知データ或いは判定結果
のデータ）は、共に上記スロットの等化状態に応じた信
号を出力する等化状態検出手段としての減算器１４に供
給されるようになっている。当該減算器１４では、上記
等化器１１の出力と切換スイッチ１５の出力との減算結
果（すなわち等化誤差）ｅk が求められ、この減算結果
ｅk が上記制御回路１６に送られる。
チ１５の出力（すなわち上記既知データ或いは判定結果
のデータ）は、共に上記スロットの等化状態に応じた信
号を出力する等化状態検出手段としての減算器１４に供
給されるようになっている。当該減算器１４では、上記
等化器１１の出力と切換スイッチ１５の出力との減算結
果（すなわち等化誤差）ｅk が求められ、この減算結果
ｅk が上記制御回路１６に送られる。
【００３０】当該制御回路１６では、上記減算結果ｅk
を用い、式(1) に示すようにｅk の絶対値の２乗が所定
の値以上となった時に、エラー箇所ＥＲが存在している
ことを検出する。すなわち、図２のフローチャートのス
テップＳ４において等化誤差が大である（Ｙｅｓ）と判
断した場合に、エラー箇所ＥＲを検出する。 ｜ｅk ｜2 ≦ ０．７ (1) なお、上記所定の値としては、上記式(1) に示すように
例えば０．７が好ましい。当該所定の値として０．７を
用いることで実際には１５％程度であったエラーレート
を２％程度まで下げることができる。
を用い、式(1) に示すようにｅk の絶対値の２乗が所定
の値以上となった時に、エラー箇所ＥＲが存在している
ことを検出する。すなわち、図２のフローチャートのス
テップＳ４において等化誤差が大である（Ｙｅｓ）と判
断した場合に、エラー箇所ＥＲを検出する。 ｜ｅk ｜2 ≦ ０．７ (1) なお、上記所定の値としては、上記式(1) に示すように
例えば０．７が好ましい。当該所定の値として０．７を
用いることで実際には１５％程度であったエラーレート
を２％程度まで下げることができる。
【００３１】上記制御回路１６において上記エラー箇所
ＥＲを検出すると（図２のフローチャートのステップＳ
４でＹｅｓと判断すると）、当該制御回路１６は、図２
のステップＳ５に示すように上記等化器１１での順方向
等化ｅｑP1を中止すると共に、上記入力バッファ１０に
対して上記現スロットＳＴP の次のスロットＳＴN のシ
ンクワードＣＷN の終わりからデータが読み出されるよ
うに制御する。これにより、当該具体例構成において
は、上記スロットＳＴN のシンクワードＣＷN を用いて
全ての定数の初期化が行われるようになる（図２のステ
ップＳ６）。
ＥＲを検出すると（図２のフローチャートのステップＳ
４でＹｅｓと判断すると）、当該制御回路１６は、図２
のステップＳ５に示すように上記等化器１１での順方向
等化ｅｑP1を中止すると共に、上記入力バッファ１０に
対して上記現スロットＳＴP の次のスロットＳＴN のシ
ンクワードＣＷN の終わりからデータが読み出されるよ
うに制御する。これにより、当該具体例構成において
は、上記スロットＳＴN のシンクワードＣＷN を用いて
全ての定数の初期化が行われるようになる（図２のステ
ップＳ６）。
【００３２】上述したように、入力バッファ１０からの
データの読み出しを制御することにより、上記等化器１
１では、図２のステップＳ７に示すように、次スロット
ＳＴN のシンクワードＣＷN の終わりからのデータを既
知データとして、現スロットＳＴP の上記エラー箇所Ｅ
Ｒ以後のデータＤＴP2の後ろから逆方向に等化が行われ
るようになる。
データの読み出しを制御することにより、上記等化器１
１では、図２のステップＳ７に示すように、次スロット
ＳＴN のシンクワードＣＷN の終わりからのデータを既
知データとして、現スロットＳＴP の上記エラー箇所Ｅ
Ｒ以後のデータＤＴP2の後ろから逆方向に等化が行われ
るようになる。
【００３３】なお、この等化の場合も上記等化特性計算
回路１３での等化特性の推定やデータ判定回路１２での
判定処理等が行われる。したがって、データ領域（上記
データＤＴP2）では、上記データ判定回路１２での判定
結果を用いて、上記エラー箇所ＥＲ（すなわち順方向等
化の中止ポイント）まで、上記逆方向等化ｅｑP1が行わ
れることになる（図２のステップＳ８）。
回路１３での等化特性の推定やデータ判定回路１２での
判定処理等が行われる。したがって、データ領域（上記
データＤＴP2）では、上記データ判定回路１２での判定
結果を用いて、上記エラー箇所ＥＲ（すなわち順方向等
化の中止ポイント）まで、上記逆方向等化ｅｑP1が行わ
れることになる（図２のステップＳ８）。
【００３４】このようにして、順方向等化ｅｑP1及び逆
方向等化ｅｑP1で得られたデータは、上記制御回路１６
により書き込み／読み出しが制御される出力バッファ１
７に蓄えられる。すなわち、当該出力バッファ１７に
は、上記順方向等化ｅｑP1されたデータが記憶されると
共に上記逆方向等化ｅｑP1されたデータが記憶され、上
記制御回路１６がこの出力バッファ１７の読み出しアド
レスを正常な時系列データとして読み出すようなものと
して当該出力バッファ１７に送ることで、出力端子２か
らは、前記図１に示したように、上記エラー箇所ＥＲに
対応する僅かなエラーデータｅｒ以外は正常な等化後デ
ータｄｔP1及びｄｔP2の接続されたデータが得られるよ
うになる（図２のステップＳ９）。
方向等化ｅｑP1で得られたデータは、上記制御回路１６
により書き込み／読み出しが制御される出力バッファ１
７に蓄えられる。すなわち、当該出力バッファ１７に
は、上記順方向等化ｅｑP1されたデータが記憶されると
共に上記逆方向等化ｅｑP1されたデータが記憶され、上
記制御回路１６がこの出力バッファ１７の読み出しアド
レスを正常な時系列データとして読み出すようなものと
して当該出力バッファ１７に送ることで、出力端子２か
らは、前記図１に示したように、上記エラー箇所ＥＲに
対応する僅かなエラーデータｅｒ以外は正常な等化後デ
ータｄｔP1及びｄｔP2の接続されたデータが得られるよ
うになる（図２のステップＳ９）。
【００３５】
【発明の効果】上述のように、本発明の等化方法におい
ては、第１記憶手段に記憶された第１スロットのデータ
を順方向に等化処理して第２記憶手段に記憶し、等化処
理中に第１スロットのデータにエラーがある場合は、第
２スロットのシンクワードから逆方向に等化処理して第
２記憶手段に記憶し、第２記憶手段から受信信号に対応
する順序でデータを読み出すようにしたことにより、当
該エラーより後ろのデータの等化処理も可能となり、失
われるデータを少なくすることがきる。
ては、第１記憶手段に記憶された第１スロットのデータ
を順方向に等化処理して第２記憶手段に記憶し、等化処
理中に第１スロットのデータにエラーがある場合は、第
２スロットのシンクワードから逆方向に等化処理して第
２記憶手段に記憶し、第２記憶手段から受信信号に対応
する順序でデータを読み出すようにしたことにより、当
該エラーより後ろのデータの等化処理も可能となり、失
われるデータを少なくすることがきる。
【図１】実施例の等化方法を説明するための図である。
【図２】実施例の等化方法のフローチャートである。
【図３】実施例の等化方法を実現する具体的な構成を示
すブロック図である。
すブロック図である。
【図４】１フレームの構成を示す図である。
【図５】１スロットのフォーマットを示す図である。
ＣＷ・・・・・・シンクワード ＤＴ・・・・・・データ ＳＴ・・・・・・スロット ＥＲ・・・・・・エラー箇所 ｅｑP1・・・・・順方向等化 ｅｑP2・・・・・逆方向等化 ｄｔP1，ｄｔP2・・・等化後データ １０・・・・・・入力バッファ １１・・・・・・等化器 １２・・・・・・データ判定回路 １３・・・・・・等化特性計算回路 １４・・・・・・減算器 １５・・・・・・切換スイッチ １６・・・・・・制御回路 １７・・・・・・出力バッファ ２１・・・・・・既知データ発生手段
Claims (1)
- 【請求項１】 少なくともシンクワード及びデータを含
む連続するスロットから成る受信信号を等化する等化方
法において、 少なくとも受信信号の第１スロット全体及び該第１スロ
ットに続く第２スロットのシンクワードを第１記憶手段
に記憶し、 上記第１記憶手段から上記第１スロットのデータを、該
第１スロットのシンクワードから順方向に読み出して等
化処理して第２記憶手段に記憶し、 等化処理されたデータ内のエラーの有無を検出し、 上記エラーを検出したときに、上記第１スロットのデー
タの等化処理を中止し、 上記第１記憶手段に記憶された上記第１スロットのデー
タを、上記第２スロットのシンクワードから逆方向に読
み出して等化処理して上記第２記憶手段に記憶し、 上記第２記憶手段から上記受信信号に対応する順序でデ
ータを読み出す ことを特徴とする等化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27356391A JP3259292B2 (ja) | 1991-09-26 | 1991-09-26 | 等化方法 |
| US07/947,835 US5430712A (en) | 1991-09-26 | 1992-09-21 | Equalizing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27356391A JP3259292B2 (ja) | 1991-09-26 | 1991-09-26 | 等化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591001A JPH0591001A (ja) | 1993-04-09 |
| JP3259292B2 true JP3259292B2 (ja) | 2002-02-25 |
Family
ID=17529550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27356391A Expired - Fee Related JP3259292B2 (ja) | 1991-09-26 | 1991-09-26 | 等化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5430712A (ja) |
| JP (1) | JP3259292B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7429820B1 (ja) | 2023-10-24 | 2024-02-08 | 日鉄エンジニアリング株式会社 | 選択方法及び選択装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5694428A (en) * | 1992-03-12 | 1997-12-02 | Ntp Incorporated | Transmitting circuitry for serial transmission of encoded information |
| DE60143680D1 (de) | 2000-11-01 | 2011-01-27 | Ntt Docomo Inc | Vorrichtung und Verfahren zur adaptiven Entzerrung |
| JP4299323B2 (ja) | 2006-08-04 | 2009-07-22 | 株式会社日立国際電気 | 通信システム |
| JP5107745B2 (ja) * | 2007-05-29 | 2012-12-26 | 株式会社日立国際電気 | 等化器 |
| JP4686562B2 (ja) * | 2008-03-17 | 2011-05-25 | 株式会社日立国際電気 | 通信システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2214386A (en) * | 1988-01-08 | 1989-08-31 | Philips Electronic Associated | Signal equaliser |
| GB2247812B (en) * | 1990-09-06 | 1994-08-31 | Motorola Inc | Equalizer for linear modulated signal |
| US5182749A (en) * | 1990-12-21 | 1993-01-26 | Motorola, Inc. | Receiver for recovering data in a forward and reverse direction in time |
| US5155742A (en) * | 1991-05-03 | 1992-10-13 | Bell Communications Research, Inc. | Time dispersion equalizer receiver with a time-reversal structure for TDMA portable radio systems |
| US5257265A (en) * | 1991-08-07 | 1993-10-26 | Pacific Communications | Method and apparatus for reducing multipath distortion |
-
1991
- 1991-09-26 JP JP27356391A patent/JP3259292B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-21 US US07/947,835 patent/US5430712A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7429820B1 (ja) | 2023-10-24 | 2024-02-08 | 日鉄エンジニアリング株式会社 | 選択方法及び選択装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5430712A (en) | 1995-07-04 |
| JPH0591001A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| JPH05219025A (ja) | ディジタル無線受信機 | |
| JP3077635B2 (ja) | 高速無線アクセス装置 | |
| KR0172967B1 (ko) | 직렬 데이타 시스템에서 신호 패킷을 회복하는 장치 및 방법 | |
| US6327481B1 (en) | Apparatus for and method of antenna-switched diversity reception | |
| JP3259292B2 (ja) | 等化方法 | |
| WO2000064090A1 (en) | Signal detector selector and method for selecting a detector | |
| JP2000516780A (ja) | 信号送信方法及びデジタル無線システム | |
| JP2601160B2 (ja) | ディジタルデータ伝送方式 | |
| US4387466A (en) | Half-duplex digital transmission system | |
| JP3160516B2 (ja) | データ受信装置 | |
| CA1318402C (en) | Signal communication capable of avoiding an audible reproduction of a sequency of information signals | |
| EP1074975B1 (en) | Method for decoding an audio signal with transmission error concealment | |
| JP2003516668A (ja) | チャネル評価を変換する方法及びシステム | |
| JP3019147B2 (ja) | 送信ダイバーシチ装置 | |
| JPH08256162A (ja) | 無線ｌａｎシステム | |
| JP3329002B2 (ja) | ダイバーシチ受信機 | |
| US5444738A (en) | Signal processing circuit for selective waveform equalization without signal collision and omission | |
| JP4683507B2 (ja) | 信号伝送チャネルのインパルス応答の評価方法および移動局 | |
| JPH0530006A (ja) | 無線通信システムおよびこのシステムで使用される無線通信装置 | |
| US5260951A (en) | Error correction circuit for digital data | |
| JPH09331358A (ja) | データ通信システム | |
| JP3052023B2 (ja) | ダイバーシチ無線送受信方式 | |
| JP3060265B2 (ja) | Ｂｔｒ位相ホールド制御方式 | |
| JP3136884B2 (ja) | ディジタル移動通信システムおよびデータ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |