JP3259217B2 - Noise reduction package - Google Patents
Noise reduction packageInfo
- Publication number
- JP3259217B2 JP3259217B2 JP24942696A JP24942696A JP3259217B2 JP 3259217 B2 JP3259217 B2 JP 3259217B2 JP 24942696 A JP24942696 A JP 24942696A JP 24942696 A JP24942696 A JP 24942696A JP 3259217 B2 JP3259217 B2 JP 3259217B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- radiator
- terminal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、素子を形成したチ
ップおよび該チップ上のグランド配線／電源配線に接続
するグランド端子／電源端子とを設けたノイズ低減パッ
ケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise reduction package provided with a chip on which elements are formed and a ground terminal / power supply terminal connected to a ground wiring / power supply wiring on the chip.
【０００２】[0002]
【従来の技術】従来のＬＳＩは、図５に示すように、パ
ッケージの小型化や信号端子数の増加に伴い、グランド
端子の誘導インダクタンスが十分に小さくなく、同時ス
イッチングノイズによる誤動作が顕在化してきていた。
以下図５の構成を簡単に説明する。2. Description of the Related Art As shown in FIG. 5, in a conventional LSI, as the size of a package and the number of signal terminals increase, the inductive inductance of a ground terminal is not sufficiently small, and malfunction due to simultaneous switching noise has become apparent. I was
Hereinafter, the configuration of FIG. 5 will be briefly described.
【０００３】図５は、従来技術の説明図を示す。図５に
おいて、チップ３１は、シリコンなどの基板上に形成し
たＬＳＩを切断したものである。FIG. 5 shows an explanatory diagram of the prior art. In FIG. 5, a chip 31 is obtained by cutting an LSI formed on a substrate such as silicon.
【０００４】グランド端子３２は、チップ３１上のグラ
ンド配線をワイヤボンディングし、プリント板３３に接
続するための端子である。プリント板３３は、チップ３
１などを実装する基板である。[0004] The ground terminal 32 is a terminal for connecting the ground wiring on the chip 31 to the printed board 33 by wire bonding. The printed board 33 is a chip 3
1 is a substrate on which the substrate 1 is mounted.
【０００５】パッケージ３４は、チップ３１、グランド
端子３２などを収納するものである。放熱器３５は、放
熱するものである。The package 34 houses the chip 31, the ground terminal 32 and the like. The radiator 35 radiates heat.
【０００６】次に、グランド端子や電源端子のプリント
板への接続について説明する。チップ３１のグランド配
線をワイヤボンディングでグランド端子３２に接続し、
当該グランド端子３２によってプリント板３３のグラン
ドに接続するようにしている。Next, connection of the ground terminal and the power supply terminal to the printed board will be described. The ground wiring of the chip 31 is connected to the ground terminal 32 by wire bonding,
The ground terminal 32 is connected to the ground of the printed board 33.
【０００７】[0007]
【発明が解決しようとする課題】上述したように、従来
は、シリコンチップ３１上のグランド配線はワイヤによ
ってグランド端子３２に接続し、更に、グランド端子３
２をプリント板３３のグランドに接続していたため、シ
リコンチップ３１上のグランド配線からプリント板３３
上のグランドまでの間の誘導インダクタンスがあり、チ
ップ３１上の多数の出力段がＨからＬに変化すると、当
該誘導インダクタンスによって電圧が発生し、誤動作の
原因となってしまう問題があった。As described above, conventionally, the ground wiring on the silicon chip 31 is connected to the ground terminal 32 by a wire, and
2 is connected to the ground of the printed circuit board 33, the ground wiring on the silicon chip 31 is
When there are inductive inductances to the upper ground and many output stages on the chip 31 change from H to L, a voltage is generated by the inductive inductances, which causes a malfunction.
【０００８】本発明は、これらの問題を解決するため、
チップ上のグランド配線／電源配線に接続したグランド
端子／電源端子をプリント板のグランド／電源に接続す
ると共に放熱器経由でプリント板のグランド／電源に接
続し、誘導インダクタンスを小さくして同時スイッチン
グノイズを低減、放熱特性の向上、外部ノイズのシール
ドの向上を図ることを目的としている。[0008] The present invention solves these problems,
Connect the ground terminal / power supply terminal connected to the ground wiring / power supply wiring on the chip to the ground / power supply on the printed circuit board and to the ground / power supply on the printed circuit board via a radiator to reduce inductive inductance and reduce simultaneous switching noise. It is intended to reduce the noise, improve the heat radiation characteristics, and improve the shielding of external noise.
【０００９】[0009]
【課題を解決するための手段】図１ないし図４を参照し
て課題を解決するための手段を説明する。図１ないし図
４において、チップ１は、各種素子を形成したものであ
る。Means for solving the problem will be described with reference to FIGS. 1 to 4. 1 to 4, a chip 1 has various elements formed thereon.
【００１０】グランド端子２は、チップ１上のグランド
配線を接続する端子である。プリント板３は、各種素子
を搭載するプリント板である。グランドパターン４は、
プリント板３上に設けたグランドパターンである。The ground terminal 2 is a terminal for connecting a ground wiring on the chip 1. The printed board 3 is a printed board on which various elements are mounted. Ground pattern 4
This is a ground pattern provided on the printed board 3.
【００１１】放熱器５は、熱を放熱する放熱器である。
導電性接着剤６は、グランド端子２を放熱器５に導電性
良好に接続したりなどするものである。The radiator 5 is a radiator that radiates heat.
The conductive adhesive 6 connects the ground terminal 2 to the radiator 5 with good conductivity.
【００１２】銅箔テーブ７は、放熱器５とプリント板３
の配線とを接続するものである。次に、構成を説明す
る。図１に示すように、チップ１のグランド配線をグラ
ンド端子２に接続し、このグランド端子２を放熱器５に
接触させると共に当該放熱器５を接続体である銅箔テー
プ７でプリント板３上のグランドパターン４に接続する
ようにしている。The copper foil tape 7 includes the radiator 5 and the printed board 3.
This is to connect with the wiring. Next, the configuration will be described. As shown in FIG. 1, the ground wiring of the chip 1 is connected to the ground terminal 2, the ground terminal 2 is brought into contact with the radiator 5, and the radiator 5 is mounted on the printed board 3 with a copper foil tape 7 as a connecting body. To the ground pattern 4.
【００１３】図２に示すように、チップ１の電源配線を
電源端子２１に接続し、この電源端子２１を放熱器５に
接触させると共に当該放熱器５を接続体である銅箔テー
プ７でプリント板３上の電源パターン４１に接続するよ
うにしている。As shown in FIG. 2, the power supply wiring of the chip 1 is connected to a power supply terminal 21, the power supply terminal 21 is brought into contact with the radiator 5, and the radiator 5 is printed with a copper foil tape 7 as a connecting body. The power supply pattern 41 on the board 3 is connected.
【００１４】図３に示すように、チップ１のグランド配
線をグランド端子２に接続し、このグランド端子２を放
熱器５に接触させ、当該放熱器５を接続体である銅箔テ
ープ７でプリント板３上のグランドパターン４に接続す
ると共に、チップ１の電源配線を電源端子２１に接続
し、この電源端子２１を放熱器５に接触させ、当該放熱
器５を接続体である銅箔テープ７でプリント板３上の電
源パターン４１に接続するようにしている。As shown in FIG. 3, the ground wiring of the chip 1 is connected to the ground terminal 2, the ground terminal 2 is brought into contact with the radiator 5, and the radiator 5 is printed with a copper foil tape 7 as a connecting body. The power supply wiring of the chip 1 is connected to the power supply terminal 21, and the power supply terminal 21 is brought into contact with the radiator 5, and the radiator 5 is connected to the copper foil tape 7 as a connection body. To connect to the power supply pattern 41 on the printed board 3.
【００１５】図４に示すように、チップ１の基板を放熱
器５に接触させると共に当該放熱器５を接続体である銅
箔テープ７でプリント板３上のグランドパターン４ある
いは電源パターン４１に接続するようにしている。As shown in FIG. 4, the substrate of the chip 1 is brought into contact with the radiator 5 and the radiator 5 is connected to the ground pattern 4 or the power supply pattern 41 on the printed board 3 by a copper foil tape 7 as a connecting body. I am trying to do it.
【００１６】また、グランド端子２あるいは電源端子２
１の先端を伸ばして放熱器５に接続させるようにしてい
る。また、導電性の放熱器５の接続する部分に導電性接
着剤６を塗布して接着するようにしている。The ground terminal 2 or the power supply terminal 2
1 is extended to be connected to the radiator 5. In addition, a conductive adhesive 6 is applied to and bonded to a portion where the conductive radiator 5 is connected.
【００１７】従って、チップ１上のグランド配線／電源
配線に接続したグランド端子２／電源端子２１をプリン
ト板３のグランド／電源に接続すると共に放熱器５経由
でプリント板３のグランド／電源に接続することによ
り、誘導インダクタンスを小さくして同時スイッチング
ノイズを低減、放熱特性の向上、外部ノイズのシールド
の向上を図ることが可能となる。Accordingly, the ground terminal 2 / power supply terminal 21 connected to the ground wiring / power supply wiring on the chip 1 is connected to the ground / power supply of the printed board 3 and also connected to the ground / power supply of the printed board 3 via the radiator 5. By doing so, it is possible to reduce the simultaneous switching noise by reducing the inductive inductance, improve the heat radiation characteristics, and improve the shielding of external noise.
【００１８】[0018]
【発明の実施の形態】次に、図１から図４を用いて本発
明の実施の形態および動作を順次詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments and operations of the present invention will be sequentially described in detail with reference to FIGS.
【００１９】図１は、本発明の１実施例構成図を示す。
図１において、チップ１は、各種素子を形成したもので
あって、シリコンチップなどである。FIG. 1 is a block diagram showing one embodiment of the present invention.
In FIG. 1, a chip 1 has various elements formed thereon, and is a silicon chip or the like.
【００２０】グランド端子２は、パッケージに取り付け
てチップ１上のグランド配線とワイヤにて接続する端子
である。プリント板３は、パッケージを取り付けてグラ
ンドパターン４などに接続するためのものである。The ground terminal 2 is a terminal attached to a package and connected to a ground wiring on the chip 1 by a wire. The printed board 3 is for attaching a package and connecting to a ground pattern 4 or the like.
【００２１】グランドパターン４は、プリント板３上に
設けたグランドパターンである。放熱器５は、チップ１
の熱を放熱するものである。導電性接着剤６は、放熱器
５とグランド端子２などとを導電性良好に接触させるも
のである。The ground pattern 4 is a ground pattern provided on the printed board 3. The radiator 5 includes the chip 1
The heat is dissipated. The conductive adhesive 6 makes the radiator 5 and the ground terminal 2 etc. contact with good conductivity.
【００２２】銅箔テープ７は、放熱器５とプリント板３
上のグランドパターンなどを導電性良好に接続するもの
である。次に、グランド端子２のリードによるＬ成分の
減少について説明する。The copper foil tape 7 is composed of the radiator 5 and the printed board 3.
The upper ground pattern and the like are connected with good conductivity. Next, the reduction of the L component due to the lead of the ground terminal 2 will be described.
【００２３】先端を伸ばしたグランド端子２を、導電性
の放熱器５の下面上に塗布した導電性接着剤６に接触あ
るいは接着させる。次に、放熱器５の外周とプリント板
３のグランドパターン４との間に銅箔テープ７を接触
（半田付けや導電性接着剤で接着など）させる。これら
により、チップ１のグランド配線から細線でグランド端
子２に接続、更にグランド端子２とグランドパターン４
とを接続すると共に並列にグランド端子２の先端を放熱
器５に接触させ当該放熱器５から銅箔テープ７でプリン
ト板３のグランドパターン４に接続する。これらにより
グランド端子２からグランドパターン４まで並列の導電
ルートがあり、Ｌ成分を削減し、同時スイッチングノイ
ズを軽減できる。The ground terminal 2 whose tip is extended is brought into contact with or adhered to the conductive adhesive 6 applied on the lower surface of the conductive radiator 5. Next, the copper foil tape 7 is brought into contact (such as soldering or bonding with a conductive adhesive) between the outer periphery of the radiator 5 and the ground pattern 4 of the printed board 3. With these, the ground wiring of the chip 1 is connected to the ground terminal 2 by a thin wire, and the ground terminal 2 and the ground pattern 4 are connected.
And the end of the ground terminal 2 is brought into contact with the radiator 5 in parallel, and the radiator 5 is connected to the ground pattern 4 of the printed board 3 by the copper foil tape 7. As a result, there is a parallel conductive route from the ground terminal 2 to the ground pattern 4, which can reduce the L component and reduce simultaneous switching noise.
【００２４】図２は、本発明の他の実施例構成図（その
１）を示す。ここで、チップ１、プリント板３、放熱器
５、導電性接着剤６、銅箔テープ７は、図１の該当する
番号のものと同一であるので説明を省略する。FIG. 2 shows a configuration diagram (part 1) of another embodiment of the present invention. Here, the chip 1, the printed board 3, the radiator 5, the conductive adhesive 6, and the copper foil tape 7 are the same as those of the corresponding numbers in FIG.
【００２５】図２において、電源端子２１は、パッケー
ジに取り付けてチップ１上の電源配線とワイヤにて接続
する端子である。電源パターン４１は、プリント板３上
に設けた電源パターンである。In FIG. 2, a power supply terminal 21 is a terminal attached to a package and connected to a power supply wiring on the chip 1 by a wire. The power supply pattern 41 is a power supply pattern provided on the printed board 3.
【００２６】次に、電源端子２１のリードによるＬ成分
の減少について説明する。先端を伸ばした電源端子２１
を、導電性の放熱器５の下面上に塗布した導電性接着剤
６に接触あるいは接着させる。次に、放熱器５の外周と
プリント板３の電源パターン４１との間に銅箔テープ７
を接触（半田付けや導電性接着剤で接着など）させる。
これらにより、チップ１の電源配線から細線で電源端子
２１に接続、更に電源端子２１と電源パターン４１とを
接続すると共に並列に電源端子２１の先端を放熱器５に
接触させ当該放熱器５から銅箔テープ７でプリント板３
の電源パターン４１に接続する。これらにより電源端子
２１から電源パターン４１まで並列の導電ルートがあ
り、Ｌ成分を削減し、同時スイッチングノイズを軽減で
きる。Next, the reduction of the L component due to the lead of the power supply terminal 21 will be described. Power terminal 21 with extended tip
Is brought into contact with or adhered to the conductive adhesive 6 applied on the lower surface of the conductive radiator 5. Next, the copper foil tape 7 is placed between the outer periphery of the radiator 5 and the power supply pattern 41 of the printed board 3.
(Such as soldering or bonding with a conductive adhesive).
With these, the power supply wiring of the chip 1 is connected to the power supply terminal 21 by a thin wire, the power supply terminal 21 is connected to the power supply pattern 41, and the tip of the power supply terminal 21 is brought into contact with the radiator 5 in parallel, so that the copper Printed board 3 with foil tape 7
To the power supply pattern 41. As a result, there is a parallel conductive route from the power supply terminal 21 to the power supply pattern 41, so that the L component can be reduced and simultaneous switching noise can be reduced.
【００２７】図３は、本発明の他の実施例構成図（その
２）を示す。これは、図１のチップ１のグランド配線か
ら細線でグランド端子２に接続した場合、および図２の
チップ１の電源配線から細線で電源端子２１に接続した
場合の両者を設けた例を示す。ここでは、左半分がグラ
ンド端子２を設けた場合を示し、右半分が電源端子２１
を設けた場合を示す。FIG. 3 shows a configuration diagram (part 2) of another embodiment of the present invention. This shows an example in which both the case where the ground wiring of the chip 1 of FIG. 1 is connected to the ground terminal 2 with a thin wire and the case where the power supply wiring of the chip 1 of FIG. Here, the left half shows the case where the ground terminal 2 is provided, and the right half shows the power supply terminal 21.
Is shown.
【００２８】以上のようにグランド端子２および電源端
子２１の両者を設けたことにより、チップ１のグランド
配線および電源配線の両者についてリードのＬ成分を削
減し、同時スイッチングノイズを軽減できる。By providing both the ground terminal 2 and the power supply terminal 21 as described above, it is possible to reduce the L component of the lead for both the ground wiring and the power supply wiring of the chip 1 and reduce simultaneous switching noise.
【００２９】図４は、本発明の他の実施例構成図（その
３）を示す。これは、放熱器５の裏面に導電性接着剤６
でチップ１の基板を接着してグランド配線を放熱器５に
接続し、当該放熱器５から銅箔テープ７でプリント板３
のグランドパターン４に接続し、グランド端子のリード
のＬ成分を削減し、同時スイッチングノイズを軽減でき
る。FIG. 4 shows a configuration diagram (part 3) of another embodiment of the present invention. This is because the conductive adhesive 6
The ground wiring is connected to the radiator 5 by bonding the substrate of the chip 1 to the printed circuit board 3 with the copper foil tape 7.
, The L component of the ground terminal lead can be reduced, and simultaneous switching noise can be reduced.
【００３０】同様に、放熱器５の裏面に導電性接着剤６
でチップ１の基板を接着して電源配線を放熱器５に接続
し、当該放熱器５から銅箔テープ７でプリント板３の電
源パターンに接続し、電源端子のリードのＬ成分を削減
し、同時スイッチングノイズを軽減できる。Similarly, the conductive adhesive 6
The substrate of the chip 1 is adhered to connect the power supply wiring to the radiator 5, and the radiator 5 is connected to the power supply pattern of the printed board 3 by the copper foil tape 7 to reduce the L component of the lead of the power supply terminal, Simultaneous switching noise can be reduced.
【００３１】[0031]
【発明の効果】以上説明したように、本発明によれば、
チップ１上のグランド配線／電源配線に接続したグラン
ド端子２／電源端子２１をプリント板３のグランド／電
源に接続すると共に放熱器５を経由してプリント板３の
グランド／電源に接続する構成を採用しているため、リ
ードのＬ成分（誘導インダクタンス）を小さくして同時
スイッチングノイズを低減、放熱特性の向上、外部ノイ
ズのシールドの向上を図ることができる。As described above, according to the present invention,
A configuration in which the ground terminal 2 / power supply terminal 21 connected to the ground wiring / power supply wiring on the chip 1 is connected to the ground / power supply of the printed board 3 and to the ground / power supply of the printed board 3 via the radiator 5 is provided. Since this is adopted, the L component (inductive inductance) of the lead can be reduced to reduce simultaneous switching noise, improve heat radiation characteristics, and improve external noise shielding.
【図１】本発明の１実施例構成図である。FIG. 1 is a configuration diagram of one embodiment of the present invention.
【図２】本発明の他の実施例構成図（その１）である。FIG. 2 is a configuration diagram (part 1) of another embodiment of the present invention.
【図３】本発明の他の実施例構成図（その２）である。FIG. 3 is a configuration diagram (part 2) of another embodiment of the present invention.
【図４】本発明の他の実施例構成図（その３）である。FIG. 4 is a configuration diagram (part 3) of another embodiment of the present invention.
【図５】従来技術の説明図である。FIG. 5 is an explanatory diagram of a conventional technique.
１：チップ ２：グランド端子 ２１：電源端子 ３：プリント板 ４：グランドパターン ４１：電源パターン ５：放熱器 ６：導電性接着剤 ７：銅箔テープ 1: chip 2: ground terminal 21: power supply terminal 3: printed board 4: ground pattern 41: power supply pattern 5: radiator 6: conductive adhesive 7: copper foil tape
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/34 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/34
Claims (4)
グランド配線に接続するグランド端子を設けたパッケー
ジにおいて、 上記グランド端子に接触する、当該グランド端子の外部
露出側と異なる側に設けた導電性の放熱器と、 この放熱器をプリント板上の上記グランド端子の接続さ
れているグランド配線に並列に接続する接続体とを備
え、上記放熱器で上記素子を覆ってシールドしたことを
特徴とするノイズ低減パッケージ。1. A package provided with a chip on which an element is formed and a ground terminal connected to a ground wiring on the chip, wherein a conductive member provided on a side different from an externally exposed side of the ground terminal, the ground terminal being in contact with the ground terminal. And a connector for connecting the radiator in parallel to a ground wiring connected to the ground terminal on the printed board, wherein the radiator covers and shields the element. Noise reduction package.
の電源配線に接続する電源端子を設けたパッケージにお
いて、 上記電源端子に接続する、当該電源端子の外部露出側と
異なる側に設けた導電性の放熱器と、 この放熱器をプリント板上の上記電源端子の接続されて
いる電源配線に並列に接続する接続体とを備え、上記放
熱器で上記素子を覆ってシールドしたことを特徴とする
ノイズ低減パッケージ。2. A package provided with a chip on which an element is formed and a power supply terminal connected to a power supply wiring on the chip, wherein a conductive material connected to the power supply terminal is provided on a side different from an externally exposed side of the power supply terminal. Radiator, and a connection body for connecting the radiator in parallel to a power supply wiring connected to the power supply terminal on the printed board, wherein the radiator covers and shields the element. Noise reduction package.
徴とするノイズ低減パッケージ。3. The noise reduction package according to claim 1, further comprising:
を伸ばして上記放熱器に接触させたことを特徴とする請
求項１ないし請求項３のいずれかに記載のノイズ低減パ
ッケージ。4. The noise reduction package according to claim 1, wherein a tip of the ground terminal or the power supply terminal is extended to contact the radiator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24942696A JP3259217B2 (en) | 1996-09-20 | 1996-09-20 | Noise reduction package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24942696A JP3259217B2 (en) | 1996-09-20 | 1996-09-20 | Noise reduction package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098137A JPH1098137A (en) | 1998-04-14 |
| JP3259217B2 true JP3259217B2 (en) | 2002-02-25 |
Family
ID=17192804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24942696A Expired - Fee Related JP3259217B2 (en) | 1996-09-20 | 1996-09-20 | Noise reduction package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259217B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110292612A1 (en) * | 2010-05-26 | 2011-12-01 | Lsi Corporation | Electronic device having electrically grounded heat sink and method of manufacturing the same |
| CN111465225B (en) * | 2020-04-16 | 2022-03-15 | 歌尔科技有限公司 | Intelligent wearable device |
-
1996
- 1996-09-20 JP JP24942696A patent/JP3259217B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1098137A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051011B2 (en) | Power module | |
| JP2509027B2 (en) | Semiconductor device | |
| JPH01181540A (en) | Tab package | |
| US6630733B2 (en) | Integrated circuit package electrical enhancement | |
| JP3450803B2 (en) | Resin-sealed semiconductor device | |
| JP3259217B2 (en) | Noise reduction package | |
| GB2292004A (en) | Electronic circuit package | |
| US20060055038A1 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
| JP2836602B2 (en) | Mold type semiconductor device | |
| JP2730388B2 (en) | Hybrid integrated circuit device | |
| JP2919010B2 (en) | Semiconductor integrated circuit mounting structure | |
| JP2541494B2 (en) | Semiconductor device | |
| JP3062102B2 (en) | Printed circuit board with heat sink | |
| JP2556204B2 (en) | Film carrier semiconductor device mounting method | |
| JP3193788B2 (en) | Substrate for mounting electronic components | |
| JPS5844636Y2 (en) | Hybrid integrated circuit device | |
| JP2771575B2 (en) | Hybrid integrated circuit | |
| JP2751956B2 (en) | Lead frame used for semiconductor device | |
| JPH06140535A (en) | Tape-carrier-package type semiconductor device | |
| JPH05335709A (en) | Printed wiring substrate | |
| JPH08139258A (en) | Semiconductor device | |
| JP2727654B2 (en) | Package for mounting semiconductor integrated circuit elements | |
| JP2001244687A (en) | Surface-mounted integrated circuit element and printed circuit board | |
| JPH0729939A (en) | Semiconductor device | |
| JPH0729940A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |