JP2556204B2 - Film carrier semiconductor device mounting method - Google Patents

Film carrier semiconductor device mounting method

Info

Publication number
JP2556204B2
JP2556204B2 JP3040436A JP4043691A JP2556204B2 JP 2556204 B2 JP2556204 B2 JP 2556204B2 JP 3040436 A JP3040436 A JP 3040436A JP 4043691 A JP4043691 A JP 4043691A JP 2556204 B2 JP2556204 B2 JP 2556204B2
Authority
JP
Japan
Prior art keywords
film carrier
mounting
carrier tape
lead
olb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3040436A
Other languages
Japanese (ja)
Other versions
JPH04278549A (en
Inventor
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3040436A priority Critical patent/JP2556204B2/en
Publication of JPH04278549A publication Critical patent/JPH04278549A/en
Application granted granted Critical
Publication of JP2556204B2 publication Critical patent/JP2556204B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はフィルムキャリアテープ
にILB(インナーリードボンディング)された半導体
集積回路を基板に実装する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a semiconductor integrated circuit, which is ILB (inner lead bonding) on a film carrier tape, on a substrate.

【0002】[0002]

【従来の技術】従来、フィルムキャリアテープを用いて
半導体集積回路素子(以下、IC素子と略称する)を搭
載する構成が利用されている。従来のフィルムキャリア
テープはポリイミド等の絶縁フィルムをベースフィルム
とし、これに搬送及び位置決め用のスプロケットホール
とIC素子が入るデバイスホールをそれぞれ開設し、か
つ絶縁フィルム上にCu等の金属箔を接着しかつこれを
エッチングして所望の形状のリードと電気選別のための
パッドとを形成している。そして、IC素子の電極端子
上に形成してある金属突起物(バンプ)を前記リードに
熱圧着法等により接続してILBを行っている。
2. Description of the Related Art Conventionally, a structure in which a semiconductor integrated circuit element (hereinafter referred to as an IC element) is mounted using a film carrier tape has been used. A conventional film carrier tape uses an insulating film such as polyimide as a base film, and a sprocket hole for transporting and positioning and a device hole into which an IC element is inserted are formed in the base film, and a metal foil such as Cu is bonded onto the insulating film. Then, this is etched to form leads of a desired shape and pads for electrical selection. Then, the metal protrusions (bumps) formed on the electrode terminals of the IC element are connected to the leads by a thermocompression bonding method or the like to perform the ILB.

【0003】なお、搭載後は、フィルムキャリアテープ
の状態で選別パッドに外部から電気接続を行って電気選
別やBT試験を実施し、次にリードを所望の長さに切断
する。このときリードの数が多い多数ピンの場合はリー
ドのアウターリードボンディング部のばらけを防止する
ため、図3,図4に示すように、ベースフィルム6a,
6bをアウターリードの外端に残す方法が用いられるこ
とが多い。このようにして形成されたフィルムキャリア
半導体装置のOLBリードをプリント基板や一般リード
フレーム上のボンディングパットにOLB(アウターリ
ードボンディング)を行ない、その実装が完成される。
ただし、図3に示すようにベースフィルムを基板5aに
接触させない遣り方と、図4に示すように基板5bに接
触させる遣り方とがある。このようなフィルムキャリア
テープによる実装ではILB,OLBはリードの数と無
関係にそれぞれ一度で可能であるためボンディングスピ
ードを速くでき、またボンディング等の組立と電気選別
作業の自動化が図れ、かつ量産性が優れている等の利点
を有している。
After mounting, the selection pad is electrically connected to the selection pad from the outside in the state of the film carrier tape to perform the electric selection and the BT test, and then the lead is cut into a desired length. At this time, in the case of a large number of leads having a large number of leads, in order to prevent the outer lead bonding portions of the leads from being separated, as shown in FIGS.
A method of leaving 6b on the outer end of the outer lead is often used. The OLB leads of the film carrier semiconductor device thus formed are subjected to OLB (outer lead bonding) on a bonding pad on a printed board or a general lead frame to complete the mounting.
However, as shown in FIG. 3, there are a method in which the base film is not brought into contact with the substrate 5a and a method in which it is brought into contact with the substrate 5b as shown in FIG. In the case of mounting by such a film carrier tape, the ILB and OLB can be performed at one time regardless of the number of leads, so that the bonding speed can be increased, and the assembly such as bonding and the electric selection work can be automated and the mass productivity can be improved. It has advantages such as being excellent.

【0004】[0004]

【発明が解決しようとする課題】近年、IC素子の高集
積化,多機能化に伴って入出力端子の多端子化が進んで
おり、例えば10〜15mm平方のIC素子に約300
〜600ピンの入出力端子を有するものもある。ここで
300ピンの入出力端子を有するIC素子を考えたと
き、フィルムキャリアパッケージの外形サイズは実装用
基板のアウターリードボンディング(以下OLBと略
す)のピッチによって大きく変化し、例えばOLBピッ
チが100μmのときはフィルムキャリアパッケージサ
イズは約10mmであるがOLBピッチが500μmに
なると約40mmとなり大型化してしまうことになる。
In recent years, the number of input / output terminals has increased as the IC elements have become more highly integrated and multifunctional.
Some have ~ 600 pin input / output terminals. Considering an IC element having an input / output terminal of 300 pins, the outer size of the film carrier package greatly changes depending on the pitch of outer lead bonding (hereinafter abbreviated as OLB) of the mounting substrate. For example, the OLB pitch is 100 μm. At this time, the size of the film carrier package is about 10 mm, but when the OLB pitch becomes 500 μm, it becomes about 40 mm and becomes large.

【0005】この場合、IC素子接続部からOLBリー
ドまでのリードの距離が異常に長くなり、したがって、
フィルムキャリアテープ上の配線抵抗R,容量C,イン
ダクタンスLが大きくなり、また特性インピーダンスの
マッチングが困難となり、高速論理ICやメモリICで
は電気的特性が満足できないという問題がある。
In this case, the lead distance from the IC element connecting portion to the OLB lead becomes abnormally long, and therefore,
The wiring resistance R, the capacitance C, and the inductance L on the film carrier tape become large, and matching of characteristic impedance becomes difficult, so that there is a problem that the electrical characteristics cannot be satisfied in a high-speed logic IC or memory IC.

【0006】特にゲート数の非常に多い論理ICは、信
号切換時に、電源,アースラインに大電流が流れるの
で、パッケージとしてのフィルムキャリアテープ上のリ
ードのインダクタンスを無視できなくなる。このリード
のインダクタンスが大きいと、電源・アースノイズが発
生し、ICを誤動作させることになるからである。具体
的にはOLBピッチが100μmと500μmの300
ピンのICでは必要リード長が約3〜4mmと約22〜
24mmで、このときのリードのインダクタンスLは約
2〜3nHと約25〜27nHとなりOLBピッチが大
きくなるとインダクタンスLが著しく大きくなる。従っ
てIC素子の電気的特性を向上させるにはOLBピッチ
を小さくすれば良いことになるが、実際の量産レベルで
は100μmのOLBピッチでは生産性が悪く適用でき
ないのが現状である。
Particularly in a logic IC having a large number of gates, a large current flows through a power supply and an earth line at the time of signal switching, so that the inductance of leads on a film carrier tape as a package cannot be ignored. This is because if the inductance of this lead is large, power supply / earth noise will be generated and the IC will malfunction. Specifically, the OLB pitch is 100 μm and 300 μm, which is 500 μm.
For pin ICs, the required lead length is about 3-4 mm and about 22-
At 24 mm, the inductance L of the lead at this time is about 2 to 3 nH and about 25 to 27 nH, and the inductance L remarkably increases as the OLB pitch increases. Therefore, it is sufficient to reduce the OLB pitch in order to improve the electrical characteristics of the IC element, but in the actual mass production level, the OLB pitch of 100 μm is poor in productivity and cannot be applied at present.

【0007】そこでこの対策案として、従来の片面フィ
ルムキャリアテープ(1メタル構造)を改良した両面フ
ィルムキャリアテープ(2メタル構造)と呼ばれるフィ
ルムキャリアテープが開発されつつある。この両面フィ
ルムキャリアテープとはベースフィルムの表面と裏面に
それぞれCu箔等の金属層を設け、表面は信号,電源系
用のリードで裏面がアース用のパターンでスルホールを
利用して表面と導通をとり、いわゆるマイクロストリッ
プライン構造を形成することにより表面パターンである
リードのインダクタンス低下を図るものである。しかし
ながらそのフィルムキャリアテープの製造方法が複雑で
あり、非常に高価でかつ供給メーカーが非常に少ないこ
と等の理由により汎用性が不足しているという問題点が
ある。
Therefore, as a countermeasure for this problem, a film carrier tape called a double-sided film carrier tape (2-metal structure), which is an improvement of the conventional single-sided film carrier tape (1-metal structure), is being developed. This double-sided film carrier tape is provided with a metal layer such as Cu foil on the front surface and the back surface of the base film respectively, and the surface is a lead for signal and power supply system and the back surface is a pattern for grounding, and the through hole is used for electrical connection with the surface By forming a so-called microstripline structure, the inductance of the surface pattern of the leads is reduced. However, there is a problem that the versatility is insufficient due to a complicated manufacturing method of the film carrier tape, an extremely high price, and a very small number of suppliers.

【0008】[0008]

【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置の実装方法は、フィルムキャリアテープの
ベースフィルム部に対応する位置に設けられた表面端子
部とこの表面端子部の周辺部に設けられたアウターリー
ドに対応する位置に設けられたパッドを形成した実装用
基板を用い、この実装用基板の表面端子部とフィルムキ
ャリアテープのベースフィルム部を密着した状態で実装
を行ない、かつこの表面端子部は電気的にグランド電位
に設定する実装方法である。
According to a method of mounting a film carrier semiconductor device of the present invention, a surface terminal portion provided at a position corresponding to a base film portion of a film carrier tape and a peripheral portion of the surface terminal portion are provided. Using the mounting board with the pads provided at the positions corresponding to the outer leads, the surface terminals of this mounting board and the base film of the film carrier tape are mounted in close contact, and The part is a mounting method that is electrically set to the ground potential.

【0009】[0009]

【実施例】次に本発明について図面を参照して説明す
る。
The present invention will be described below with reference to the drawings.

【0010】図1は本発明の第1の実施例を説明するた
めの断面図である。3cはOLBリード,5cは実装用
の基板で4cはOLBリード3cに対応するパッドであ
る。6cはフィルムキャリアテープのベースフィルムで
8cは実装用基板5c上に設けられた表面端子である。
この表面端子8c上に導電性あるいは絶縁性の接着剤7
cによりベースフィルム6cが密着されている。この方
法として例えば表面端子8c上にポッティング法等によ
り接着剤(7c)を滴下し、OLBボンダー等で基板上
のパッド4cとOLBリード3cを位置合し、パルス方
式あるいはコンスタントヒート方式でOLBを行ない、
このあとで接着剤(7c)をオーブン等で熱硬化させて
接着材7cで接合し実装が完了する。
FIG. 1 is a sectional view for explaining a first embodiment of the present invention. 3c is an OLB lead, 5c is a mounting substrate, and 4c is a pad corresponding to the OLB lead 3c. Reference numeral 6c is a base film of the film carrier tape, and 8c is a surface terminal provided on the mounting substrate 5c.
Conductive or insulating adhesive 7 is applied on the surface terminals 8c.
The base film 6c is closely attached by c. As this method, for example, an adhesive (7c) is dropped on the surface terminal 8c by a potting method or the like, the pad 4c on the substrate and the OLB lead 3c are aligned with an OLB bonder or the like, and OLB is performed by a pulse method or a constant heat method. ,
After that, the adhesive (7c) is heat-cured in an oven or the like and joined with the adhesive 7c to complete the mounting.

【0011】表面端子8cは電気的にグランド電位にな
るよう基板5cで設計し、このような実装方法を採用す
ることによりリード11cとベースフィルム6c,表面
端子8cの部分をマイクロストリップライン構造にする
ことができ、電気的特性のうち、特にリードのインダク
タンスLの改善が可能となる。
The surface terminal 8c is designed by the substrate 5c so as to be electrically at the ground potential, and by adopting such a mounting method, the lead 11c, the base film 6c, and the surface terminal 8c are formed into a microstrip line structure. It is possible to improve the inductance L of the lead among the electrical characteristics.

【0012】図1ではフィルムキャリアテープの構造と
してリード11c−接着材10c−ベースフィルム6c
という3層構造を用いているが接着材10cを介さない
リード−ベースフィルムという2層構造のフィルムキャ
リアテープを用いても良く、従来のフィルムキャリアテ
ープのままで、現在開発中の両面フィルムキャリアテー
プと同等の電気的特性に向上でき、またOLBピッチを
例えば極端な場合100μmとすると量産上では適用で
きないが、OLBピッチを0.3〜0.4mmと大きく
し、OLBの作業性も低下させないという点でも効果的
である。
In FIG. 1, the structure of the film carrier tape is as follows: lead 11c-adhesive 10c-base film 6c.
A double-layer film carrier tape having a two-layer structure of a lead-base film that does not use an adhesive 10c may be used as a conventional double-sided film carrier tape and is currently under development. It is said that the electrical characteristics can be improved to the same level as above, and if the OLB pitch is 100 μm in an extreme case, it cannot be applied in mass production, but the OLB pitch is increased to 0.3 to 0.4 mm and the workability of the OLB is not deteriorated. It is also effective in terms.

【0013】図2は本発明の第2の実施例を説明するた
めの断面図である。フィルムキャリアテープの構造とし
てリード11d−接着材10d−ベースフィルム6d−
接着材10d−金属層9dという5層構造を用いている
もので、金属層9dと表面端子8dは接着剤等は介在せ
ず、OLBリード3dとパッド4dの接着力により機械
的に押しつけられた構造をとり、電気的にも接続させる
実装方法である、この実装方法により導電性ペースト等
の接着剤を使用しないので実装工数は従来のOLB工程
と変わらず、実装用装置も従来のものをそのまま利用で
き、かつ基板へ実装した状態でフィルムキャリアテープ
の電気的特性を改善できる利点がある。
FIG. 2 is a sectional view for explaining the second embodiment of the present invention. The structure of the film carrier tape is as follows: lead 11d-adhesive 10d-base film 6d-
A five-layer structure of adhesive material 10d-metal layer 9d is used. The metal layer 9d and the surface terminals 8d are mechanically pressed by the adhesive force of the OLB lead 3d and the pad 4d without an adhesive agent or the like interposed. This is a mounting method that takes a structure and is also electrically connected. Since this mounting method does not use an adhesive such as a conductive paste, the mounting man-hours are the same as the conventional OLB process, and the mounting apparatus is the same as the conventional one. There is an advantage that it can be used and the electrical characteristics of the film carrier tape can be improved when mounted on a substrate.

【0014】[0014]

【発明の効果】以上説明したように本発明は半導体集積
回路素子を搭載したフィルムキャリア半導体装置の実装
において、フィルムキャリアテープのリードとベースフ
ィルムと実装用基板上の表面端子間でマイクロストリッ
プラインを構成する実装方法であることから、フィルム
キャリアテープのリードのインダクタンスを減少させ、
高速ICに対する電気的特性を容易にかつ低コストで改
善できるという効果がある。
As described above, according to the present invention, in mounting a film carrier semiconductor device having a semiconductor integrated circuit element, a microstrip line is formed between the lead of the film carrier tape, the base film and the surface terminal on the mounting substrate. Since it is a mounting method configured, it reduces the inductance of the lead of the film carrier tape,
There is an effect that electrical characteristics for a high speed IC can be easily improved at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の説明に使用する断面図
である。
FIG. 1 is a cross-sectional view used for explaining a first embodiment of the present invention.

【図2】本発明の第2の実施例の説明に使用する断面図
である。
FIG. 2 is a sectional view used for explaining a second embodiment of the present invention.

【図3】従来技術の説明に使用する断面図である。FIG. 3 is a cross-sectional view used to describe a conventional technique.

【図4】従来技術の説明に使用する断面図である。FIG. 4 is a cross-sectional view used to describe a conventional technique.

【符号の説明】[Explanation of symbols]

1a,1b,1c,1d IC素子 2a,2b,2c,2d バンプ 3a,3b,3c,3d OLBリード 4a,4b,4c,4d パッド 5a,5b,5c,5d 基板 6a,6b,6c,6d ベースフィルム 7c 接着材 8c,8d 表面端子 9d 金属層 10a,10b,10c,10d 接着材 11c,11d リード 1a, 1b, 1c, 1d IC element 2a, 2b, 2c, 2d bump 3a, 3b, 3c, 3d OLB lead 4a, 4b, 4c, 4d pad 5a, 5b, 5c, 5d substrate 6a, 6b, 6c, 6d base Film 7c Adhesives 8c, 8d Surface terminals 9d Metal layers 10a, 10b, 10c, 10d Adhesives 11c, 11d Leads

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 インナーリードを有するフィルムキャリ
アテープに半導体集積回路素子を搭載したフィルムキャ
リア半導体装置の実装に際し、前記フィルムキャリアテ
ープのベースフィルム部に対応する位置に設けられた表
面端子部及び前記表面端子部の周辺部に設けられたアウ
ターリードに対応するパッドを形成した実装用基板を用
い、前記実装用基板の前記表面端子部と前記フィルムキ
ャリアテープのベースフィルム部を密着した状態で実装
を行ない、前記表面端子部は電気的にグランド電位に設
定されることを特徴とするフィルムキャリア半導体装置
の実装方法。
1. When mounting a film carrier semiconductor device in which a semiconductor integrated circuit element is mounted on a film carrier tape having inner leads, a surface terminal portion and the surface provided at a position corresponding to a base film portion of the film carrier tape. Using a mounting substrate on which pads corresponding to outer leads provided in the peripheral portion of the terminal portion are formed, mounting is performed in a state where the surface terminal portion of the mounting substrate and the base film portion of the film carrier tape are in close contact with each other. The method for mounting a film carrier semiconductor device, wherein the surface terminal portion is electrically set to a ground potential.
JP3040436A 1991-03-07 1991-03-07 Film carrier semiconductor device mounting method Expired - Fee Related JP2556204B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3040436A JP2556204B2 (en) 1991-03-07 1991-03-07 Film carrier semiconductor device mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040436A JP2556204B2 (en) 1991-03-07 1991-03-07 Film carrier semiconductor device mounting method

Publications (2)

Publication Number Publication Date
JPH04278549A JPH04278549A (en) 1992-10-05
JP2556204B2 true JP2556204B2 (en) 1996-11-20

Family

ID=12580592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040436A Expired - Fee Related JP2556204B2 (en) 1991-03-07 1991-03-07 Film carrier semiconductor device mounting method

Country Status (1)

Country Link
JP (1) JP2556204B2 (en)

Also Published As

Publication number Publication date
JPH04278549A (en) 1992-10-05

Similar Documents

Publication Publication Date Title
JP3051011B2 (en) Power module
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JP2546195B2 (en) Resin-sealed semiconductor device
JP2982450B2 (en) Film carrier semiconductor device and method of manufacturing the same
JP2001291739A (en) Semiconductor device and liquid crystal module using the same
JPH04273451A (en) Semiconductor device
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US5977617A (en) Semiconductor device having multilayer film carrier
JP2005347488A (en) Semiconductor apparatus
JP2556204B2 (en) Film carrier semiconductor device mounting method
JPS61251047A (en) Method and apparatus for linking electrode of semiconductor chip to package lead and electronic package
JP2803656B2 (en) Semiconductor device
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
JP3259217B2 (en) Noise reduction package
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
JP2652222B2 (en) Substrate for mounting electronic components
JP2822987B2 (en) Electronic circuit package assembly and method of manufacturing the same
JP2836597B2 (en) Film carrier tape and semiconductor device using the same
JP3586867B2 (en) Semiconductor device, method of manufacturing the same, method of mounting the same, and circuit board mounting the same
JP3067364B2 (en) Semiconductor device with metal bump electrode
JP2503754B2 (en) Film carrier tape
JP3194034B2 (en) Package for electronic components
JPH088295A (en) Semiconductor mounting device and its production
JPH1022329A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716

LAPS Cancellation because of no payment of annual fees