JP3253986B2 - Ｍｏｓトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法 - Google Patents
Ｍｏｓトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法Info
- Publication number
- JP3253986B2 JP3253986B2 JP26533591A JP26533591A JP3253986B2 JP 3253986 B2 JP3253986 B2 JP 3253986B2 JP 26533591 A JP26533591 A JP 26533591A JP 26533591 A JP26533591 A JP 26533591A JP 3253986 B2 JP3253986 B2 JP 3253986B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- capacitor
- region
- electrode plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 127
- 238000000034 method Methods 0.000 title claims description 93
- 239000000758 substrate Substances 0.000 title claims description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 63
- 229920005591 polysilicon Polymers 0.000 claims description 63
- 238000009792 diffusion process Methods 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 description 15
- -1 boron ions Chemical class 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路製造技術を用
いて形成されるコンデンサに関し、特にコンデンサの一
方の極板として拡散領域を使用するコンデンサに関す
る。
いて形成されるコンデンサに関し、特にコンデンサの一
方の極板として拡散領域を使用するコンデンサに関す
る。
【０００２】
【従来の技術】集積回路製造技術を用いる多くの方法
が、コンデンサを形成するために利用されている。この
ような或る方法では、最初にコンデンサの下側の導電性
極板として機能するように高ドープド領域を半導体基板
内に形成し、かつ次に、前記高ドープド領域の上に位置
しかつそれから絶縁された導電性を有するポリシリコン
または類似材料の極板を、前記コンデンサの上側極板と
して機能するように形成する。このような従来方法及び
構造が図１に示されている。
が、コンデンサを形成するために利用されている。この
ような或る方法では、最初にコンデンサの下側の導電性
極板として機能するように高ドープド領域を半導体基板
内に形成し、かつ次に、前記高ドープド領域の上に位置
しかつそれから絶縁された導電性を有するポリシリコン
または類似材料の極板を、前記コンデンサの上側極板と
して機能するように形成する。このような従来方法及び
構造が図１に示されている。
【０００３】図１ａでは、エピタキシャル層または基板
自体であるＮ−基板１０の上に、二酸化ケイ素（ＳｉＯ
2）または窒化シリコン（Ｓｉ3Ｎ4 ）とすることがで
き、結果物であるコンデンサの所望の破壊電圧及び容量
によって決定される膜厚を有する誘電体の層１４が形成
されている。前記ウエハをパターニングし、かつホウ素
のようなＰ型不純物を誘電層１４を介して基板１０内に
注入する。次に、この不純物をドライブインして拡散さ
せかつ活性化させて、高い導電性を有するＰ＋領域１６
を形成する。Ｐ＋領域１６は、図１ｂに於て極板１８に
印加される電圧が該領域１６を空乏化しまたは反転させ
ることがないように、十分にドーピングする。
自体であるＮ−基板１０の上に、二酸化ケイ素（ＳｉＯ
2）または窒化シリコン（Ｓｉ3Ｎ4 ）とすることがで
き、結果物であるコンデンサの所望の破壊電圧及び容量
によって決定される膜厚を有する誘電体の層１４が形成
されている。前記ウエハをパターニングし、かつホウ素
のようなＰ型不純物を誘電層１４を介して基板１０内に
注入する。次に、この不純物をドライブインして拡散さ
せかつ活性化させて、高い導電性を有するＰ＋領域１６
を形成する。Ｐ＋領域１６は、図１ｂに於て極板１８に
印加される電圧が該領域１６を空乏化しまたは反転させ
ることがないように、十分にドーピングする。
【０００４】また、誘電層１４は、Ｐ型不純物の注入後
に成長させることができる。
に成長させることができる。
【０００５】次に、図１ｂに示されるように、ドープド
・ポリシリコンの膜層１８を誘電層１４の上に被着し、
かつエッチング処理して拡散領域１６の上に前記コンデ
ンサの上側極板を形成する。
・ポリシリコンの膜層１８を誘電層１４の上に被着し、
かつエッチング処理して拡散領域１６の上に前記コンデ
ンサの上側極板を形成する。
【０００６】次に、絶縁層２０を被着しかつ前記ウエハ
の上でフローさせ、更に金属コンタクト２２をＰ＋拡散
領域１６と電気的に接触するように形成する。絶縁層２
０が、金属コンタクト２２はポリシリコン極板１８から
電気的に絶縁される。また、図示されない別のコンタク
トを、導電性ポリシリコン極板１８と接触するように前
記ウエハ上の別の適当な位置に形成する。
の上でフローさせ、更に金属コンタクト２２をＰ＋拡散
領域１６と電気的に接触するように形成する。絶縁層２
０が、金属コンタクト２２はポリシリコン極板１８から
電気的に絶縁される。また、図示されない別のコンタク
トを、導電性ポリシリコン極板１８と接触するように前
記ウエハ上の別の適当な位置に形成する。
【０００７】図１ａ及び図１ｂの実施例の導電型は、図
示されるものと逆にしても、同様に実用的なコンデンサ
を形成することができる。
示されるものと逆にしても、同様に実用的なコンデンサ
を形成することができる。
【０００８】図２ａは、コンデンサとして使用すること
ができるディプレション型ＭＯＳデバイスを示してお
り、そのチャネルの導電率がゲート／ソース電圧（ＶG
S）によって制御される。図２ａでは、前記コンデンサ
がポリシリコン極板２４、Ｐ−基板２５、Ｎ＋コンタク
ト領域２６、２７、及びＮチャネル領域２８によって構
成されている。しかしながら、このデバイスの容量は、
ＶGSの負値チャネル領域２８を空乏化して反転させる虞
れがあり、それによって下側のコンデンサ極板の有効面
積及びコンデンサの上側極板と下側極板との間の距離が
変化することから、ＶGSのレベルによって変化する。
ができるディプレション型ＭＯＳデバイスを示してお
り、そのチャネルの導電率がゲート／ソース電圧（ＶG
S）によって制御される。図２ａでは、前記コンデンサ
がポリシリコン極板２４、Ｐ−基板２５、Ｎ＋コンタク
ト領域２６、２７、及びＮチャネル領域２８によって構
成されている。しかしながら、このデバイスの容量は、
ＶGSの負値チャネル領域２８を空乏化して反転させる虞
れがあり、それによって下側のコンデンサ極板の有効面
積及びコンデンサの上側極板と下側極板との間の距離が
変化することから、ＶGSのレベルによって変化する。
【０００９】図２ｂは、同様にコンデンサとして使用す
ることができるエンハンスメント型ＭＯＳデバイスを示
している。ゲート２９の下側のチャネル領域が、Ｎ＋コ
ンタクト領域３０、３１と共働してコンデンサの下側極
板として機能するように導電性をもたせるためには、正
のＶGSが必要である。従って、このデバイスの容量も、
図２ａのディプレッション型ＭＯＳデバイスに関して説
明したと同様に、ＶGSによって変化する。
ることができるエンハンスメント型ＭＯＳデバイスを示
している。ゲート２９の下側のチャネル領域が、Ｎ＋コ
ンタクト領域３０、３１と共働してコンデンサの下側極
板として機能するように導電性をもたせるためには、正
のＶGSが必要である。従って、このデバイスの容量も、
図２ａのディプレッション型ＭＯＳデバイスに関して説
明したと同様に、ＶGSによって変化する。
【００１０】図２ａ及び図２ｂのコンデンサの別の欠点
は、或る電圧以下のＶGSの値について、図２ａ及び図２
ｂのコンデンサが、そのチャネル領域によって好ましく
ない高い直列抵抗を有することである。
は、或る電圧以下のＶGSの値について、図２ａ及び図２
ｂのコンデンサが、そのチャネル領域によって好ましく
ない高い直列抵抗を有することである。
【００１１】図２ａ及び図２ｂのコンデンサがＭＯＳト
ランジスタと同一であることから、これらのコンデンサ
を同一に形成されるＭＯＳトランジスタを有するウエハ
上に形成するために、別の工程を追加して用いる必要は
ない。このために、これらのコンデンサは、上述した欠
点を有するにも拘らず、あまり重要でない用途に使用さ
れることが多い。
ランジスタと同一であることから、これらのコンデンサ
を同一に形成されるＭＯＳトランジスタを有するウエハ
上に形成するために、別の工程を追加して用いる必要は
ない。このために、これらのコンデンサは、上述した欠
点を有するにも拘らず、あまり重要でない用途に使用さ
れることが多い。
【００１２】上述したように図２ａ及び図２ｂのコンデ
ンサ構造は多数の欠点を有するが、これらは図１ｂのコ
ンデンサによって解消される。
ンサ構造は多数の欠点を有するが、これらは図１ｂのコ
ンデンサによって解消される。
【００１３】図１ａ及び図１ｂに記載されている方法に
よって、コンデンサの下側極板として高い導電性を有す
る拡散領域を有する安定したコンデンサが得られるにも
拘らず、同じウエハ上にＭＯＳトランジスタを形成する
ために使用されるものと同じマスク及び工程を用いて、
このような型式のコンデンサを形成する方がより好都合
である。このより好ましい従来方法では、コンデンサの
誘電層について形成される同じ酸化層を、ＭＯＳトラン
ジスタのゲート酸化層についても使用する。
よって、コンデンサの下側極板として高い導電性を有す
る拡散領域を有する安定したコンデンサが得られるにも
拘らず、同じウエハ上にＭＯＳトランジスタを形成する
ために使用されるものと同じマスク及び工程を用いて、
このような型式のコンデンサを形成する方がより好都合
である。このより好ましい従来方法では、コンデンサの
誘電層について形成される同じ酸化層を、ＭＯＳトラン
ジスタのゲート酸化層についても使用する。
【００１４】更に、コンデンサのポリシリコン極板が、
前記ＭＯＳトランジスタのポリシリコンゲートを形成す
るために使用するのと同じ過程で形成される。しかしな
がら、このより好適な従来方法では、コンデンサの下側
極板として機能する図１ａのＰ＋領域１６のような高ド
ープド拡散領域を形成するために、通常のポリシリコン
ゲートＭＯＳ工程では使用されない追加のパターニング
過程及び不純物導入過程が必要である。
前記ＭＯＳトランジスタのポリシリコンゲートを形成す
るために使用するのと同じ過程で形成される。しかしな
がら、このより好適な従来方法では、コンデンサの下側
極板として機能する図１ａのＰ＋領域１６のような高ド
ープド拡散領域を形成するために、通常のポリシリコン
ゲートＭＯＳ工程では使用されない追加のパターニング
過程及び不純物導入過程が必要である。
【００１５】このような方法の例が図３ａ乃至図３ｃに
示されている。図３ａに示されるように、Ｎ−基板３２
の表面はパターニングされ、ホウ素のようなＰ型不純物
がＮ−基板３２内に注入により、または別の方法で導入
されている。これに代えて、不純物は後で形成される酸
化層３８のような薄い酸化層を介して直接的に注入する
ことができる。次に、前記不純物をドライブインして、
高導電性のＰ＋領域３３を形成する。
示されている。図３ａに示されるように、Ｎ−基板３２
の表面はパターニングされ、ホウ素のようなＰ型不純物
がＮ−基板３２内に注入により、または別の方法で導入
されている。これに代えて、不純物は後で形成される酸
化層３８のような薄い酸化層を介して直接的に注入する
ことができる。次に、前記不純物をドライブインして、
高導電性のＰ＋領域３３を形成する。
【００１６】次に、図３ｂに示されるように、Ｎ−基板
３２の上面の上に厚いフィールド酸化膜を形成し、更に
それをパターニングして厚い酸化領域３６を形成する。
次に、ゲート酸化層３８を基板３２の上面の上に成長さ
せる。ゲート酸化層３８は、前記ウエハ上に形成される
ＭＯＳトランジスタのゲート酸化層として、かつ以下に
説明する方法を用いて形成されるコンデンサの誘電体と
しての機能を有する。
３２の上面の上に厚いフィールド酸化膜を形成し、更に
それをパターニングして厚い酸化領域３６を形成する。
次に、ゲート酸化層３８を基板３２の上面の上に成長さ
せる。ゲート酸化層３８は、前記ウエハ上に形成される
ＭＯＳトランジスタのゲート酸化層として、かつ以下に
説明する方法を用いて形成されるコンデンサの誘電体と
しての機能を有する。
【００１７】更に図３ｂに示されるように、一般にその
比抵抗を低下させるために燐でドーピングしたポリシリ
コン極板４０を、Ｐ＋領域３３が極板４０の下側から延
出するように、酸化層３８の上に形成する。同時に、結
果的にＭＯＳトランジスタのゲートとなるドープド・ポ
リシリコンゲート４２を形成する。
比抵抗を低下させるために燐でドーピングしたポリシリ
コン極板４０を、Ｐ＋領域３３が極板４０の下側から延
出するように、酸化層３８の上に形成する。同時に、結
果的にＭＯＳトランジスタのゲートとなるドープド・ポ
リシリコンゲート４２を形成する。
【００１８】更に、ポリシリコン極板４０、４２を含む
前記ウエハの表面上に薄い酸化層４６を形成して、ポリ
シリコン極板４０、４２がＰ型不純物で逆方向にドーピ
ングされないように保護している。
前記ウエハの表面上に薄い酸化層４６を形成して、ポリ
シリコン極板４０、４２がＰ型不純物で逆方向にドーピ
ングされないように保護している。
【００１９】次にＰ型ホウ素イオンをポリシリコン電極
４０、４２の周囲のＮ−基板３２の露出領域に注入し
て、ポリシリコンゲート４２に自己整合されたソース領
域５０及びドレイン領域５２を形成し、かつポリシリコ
ン極板４０及びＰ＋領域３３に自己整合されたコンタク
ト領域５４、５６を形成する。前記ホウ素イオンは、所
望の接合深さに従ってこの時点で、または後の時点でド
ライブインされる。
４０、４２の周囲のＮ−基板３２の露出領域に注入し
て、ポリシリコンゲート４２に自己整合されたソース領
域５０及びドレイン領域５２を形成し、かつポリシリコ
ン極板４０及びＰ＋領域３３に自己整合されたコンタク
ト領域５４、５６を形成する。前記ホウ素イオンは、所
望の接合深さに従ってこの時点で、または後の時点でド
ライブインされる。
【００２０】図３ｃに示されるように、ホウ素／燐シリ
コンガラス（ＢＰＳＧ）技術のような従来の方法を用い
て前記ウエハの表面上に絶縁層６６を被着させ、かつ流
れさせる。この過程は、ホウ素イオンのための別のドラ
イブイン過程によっても行なうことができる。次に、絶
縁層６６を選択的にエッチングしてコンタクト孔を形成
する。
コンガラス（ＢＰＳＧ）技術のような従来の方法を用い
て前記ウエハの表面上に絶縁層６６を被着させ、かつ流
れさせる。この過程は、ホウ素イオンのための別のドラ
イブイン過程によっても行なうことができる。次に、絶
縁層６６を選択的にエッチングしてコンタクト孔を形成
する。
【００２１】次に、金属の付着及びエッチングプロセス
を用いて、Ｎ−基板３２の前記各拡散領域を接触させ、
かつ前記各ポリシリコンシリコン領域を接触させるため
に金属コンタクト６８を形成する。
を用いて、Ｎ−基板３２の前記各拡散領域を接触させ、
かつ前記各ポリシリコンシリコン領域を接触させるため
に金属コンタクト６８を形成する。
【００２２】図３ｃの構造では、コンデンサがポリシリ
コン極板４０とＰ＋拡散領域６０とによって形成される
のに対して、ＰチャネルＭＯＳトランジスタがゲート４
２、ソース領域５０、ドレイン領域５２及びゲート４２
の下側のチャネル領域によって形成される。
コン極板４０とＰ＋拡散領域６０とによって形成される
のに対して、ＰチャネルＭＯＳトランジスタがゲート４
２、ソース領域５０、ドレイン領域５２及びゲート４２
の下側のチャネル領域によって形成される。
【００２３】このように、唯１つの余分なマスク工程及
び不純物注入工程により図３ａのＰ＋拡散領域を形成す
ることによって、ウエハ内にＭＯＳトランジスタと共に
コンデンサを形成することができる。
び不純物注入工程により図３ａのＰ＋拡散領域を形成す
ることによって、ウエハ内にＭＯＳトランジスタと共に
コンデンサを形成することができる。
【００２４】
【発明が解決しようとする課題】上述した方法を簡単化
しかつそのコストを低減させるためには、ＭＯＳトラン
ジスタ自体を形成するために使用され、または拡散領域
を利用してウエハ上に他の構成部品を形成するために使
用されているような工程以外に別のマスキング及び不純
物導入工程を全く必要とすることなく、ＭＯＳトランジ
スタの型式の方法を用いてポリシリコン極板型式のコン
デンサを形成する方法が望ましい。
しかつそのコストを低減させるためには、ＭＯＳトラン
ジスタ自体を形成するために使用され、または拡散領域
を利用してウエハ上に他の構成部品を形成するために使
用されているような工程以外に別のマスキング及び不純
物導入工程を全く必要とすることなく、ＭＯＳトランジ
スタの型式の方法を用いてポリシリコン極板型式のコン
デンサを形成する方法が望ましい。
【００２５】
【課題を解決するための手段】本発明によれば、コンデ
ンサ及びそれに関連する構造を形成する新規な方法が提
供され、安定した容量（即ち、容量が本質的にＶGSの関
数ではない）を有するコンデンサが、ＭＯＳトランジス
タを形成するために使用される工程のみを用いて形成さ
れる。即ち、コンデンサの形成に追加のマスキングまた
は不純物導入工程を全く必要とせず、従ってコンデンサ
が、同様の動作特性を有する従来のコンデンサと比較し
てより簡単にかつより低コストで形成するとができる。
ンサ及びそれに関連する構造を形成する新規な方法が提
供され、安定した容量（即ち、容量が本質的にＶGSの関
数ではない）を有するコンデンサが、ＭＯＳトランジス
タを形成するために使用される工程のみを用いて形成さ
れる。即ち、コンデンサの形成に追加のマスキングまた
は不純物導入工程を全く必要とせず、従ってコンデンサ
が、同様の動作特性を有する従来のコンデンサと比較し
てより簡単にかつより低コストで形成するとができる。
【００２６】この新規な方法では、導入した不純物のド
ライブインの際に於ける横方向の拡散を利用している。
この新規な方法では、コンデンサの上側極板として使用
されるべきポリシリコン、ポリサイドまたは等価物から
なる極板が、最初に酸化層の上に形成される。本発明の
或る実施例では、前記上側極板の長さを十分に短く（例
えば、接合深さが３ミクロンの場合に４ミクロン以下）
して、ウエハ上の他の位置にＭＯＳトランジスタの自己
整合させたソース領域及びドレイン領域を形成するのと
同一の手法で、前記基板の前記極板の両側にある露出領
域内に不純物を注入した後に、該不純物がドライブイン
の際に横方向に拡散して実質的に前記極板の下側で併合
（merge）するようになっている。このように極板の下
側で併合した前記不純物が、前記極板の下側に連続的な
高ドープド拡散領域を形成し、これが後にコンデンサの
安定した下側極板として使用される。
ライブインの際に於ける横方向の拡散を利用している。
この新規な方法では、コンデンサの上側極板として使用
されるべきポリシリコン、ポリサイドまたは等価物から
なる極板が、最初に酸化層の上に形成される。本発明の
或る実施例では、前記上側極板の長さを十分に短く（例
えば、接合深さが３ミクロンの場合に４ミクロン以下）
して、ウエハ上の他の位置にＭＯＳトランジスタの自己
整合させたソース領域及びドレイン領域を形成するのと
同一の手法で、前記基板の前記極板の両側にある露出領
域内に不純物を注入した後に、該不純物がドライブイン
の際に横方向に拡散して実質的に前記極板の下側で併合
（merge）するようになっている。このように極板の下
側で併合した前記不純物が、前記極板の下側に連続的な
高ドープド拡散領域を形成し、これが後にコンデンサの
安定した下側極板として使用される。
【００２７】本発明では、不純物が実際に極板の下側で
併合する必要はない。前記ウエハ上の動作可能なＭＯＳ
トランジスタについて（所定の最大動作電圧が与えられ
た場合）ソース／ドレインの分離が許容されるよりも小
さくなる前記極板の下側での不純物の横方向の拡散によ
って、ＭＯＳトランジスタのゲート長と等しいかまたは
それより大きな長さの極板を有する従来のコンデンサよ
り優れたコンデンサが形成される。
併合する必要はない。前記ウエハ上の動作可能なＭＯＳ
トランジスタについて（所定の最大動作電圧が与えられ
た場合）ソース／ドレインの分離が許容されるよりも小
さくなる前記極板の下側での不純物の横方向の拡散によ
って、ＭＯＳトランジスタのゲート長と等しいかまたは
それより大きな長さの極板を有する従来のコンデンサよ
り優れたコンデンサが形成される。
【００２８】極板の長さを短くすることによって、安定
している容量の割合対ＶGSの関数として変化する容量の
割合が大きくなり、拡散領域が極板の下側で併合した時
に最大の安定性が達成される。
している容量の割合対ＶGSの関数として変化する容量の
割合が大きくなり、拡散領域が極板の下側で併合した時
に最大の安定性が達成される。
【００２９】本発明のコンデンサに於てソース／ドレイ
ンの分離を許容されるより小さくしたことによって、こ
れらの新規なコンデンサは、ＭＯＳトランジスタとして
使用するために接続した場合に、比較的低い破壊電圧を
有することになる。しかしながら、本発明のコンデンサ
は、通常一体的に短絡されたソース及びドレインに接続
されることから、前記ソースとドレインとの間の破壊は
問題でない。
ンの分離を許容されるより小さくしたことによって、こ
れらの新規なコンデンサは、ＭＯＳトランジスタとして
使用するために接続した場合に、比較的低い破壊電圧を
有することになる。しかしながら、本発明のコンデンサ
は、通常一体的に短絡されたソース及びドレインに接続
されることから、前記ソースとドレインとの間の破壊は
問題でない。
【００３０】このように、ＭＯＳトランジスタ及び高品
質のコンデンサが、特定の動作電圧が与えられた場合に
コンデンサの長さがＭＯＳトランジスタに於けるゲート
の許容し得る長さより短くなる点を除いて、マスキング
工程またはドーピング工程を追加することなく全く同じ
方法を用いて形成することができる。
質のコンデンサが、特定の動作電圧が与えられた場合に
コンデンサの長さがＭＯＳトランジスタに於けるゲート
の許容し得る長さより短くなる点を除いて、マスキング
工程またはドーピング工程を追加することなく全く同じ
方法を用いて形成することができる。
【００３１】本発明のポリシリコンまたは他の等価物に
よる導電性上側コンデンサ極板の形容される最大の長さ
は、ドライブインの後に於ける不純物の横方向の拡散に
依存し、従って実質的にあらゆる長さにすることができ
る。
よる導電性上側コンデンサ極板の形容される最大の長さ
は、ドライブインの後に於ける不純物の横方向の拡散に
依存し、従って実質的にあらゆる長さにすることができ
る。
【００３２】
【実施例】本発明によりコンデンサを形成する方法の好
適実施例は、ＣＭＯＳプロセスに於てＰチャネル及びＮ
チャネル・エンハンスメント型ＭＯＳトランジスタを形
成するために使用される工程と共に、以下に説明する。
前記コンデンサは、Ｐチャネルトランジスタを形成する
ために使用される工程と同じ工程によって形成される。
適実施例は、ＣＭＯＳプロセスに於てＰチャネル及びＮ
チャネル・エンハンスメント型ＭＯＳトランジスタを形
成するために使用される工程と共に、以下に説明する。
前記コンデンサは、Ｐチャネルトランジスタを形成する
ために使用される工程と同じ工程によって形成される。
【００３３】図４は、ＣＭＯＳプロセスに於てコンデン
サを形成するための好適実施例の方法に於ける第１ステ
ップを示している。この実施例ではＮ−基板８０が図示
されている。しかしながら、これはエピタキシャル層と
することができ、かつＰ型の導電性を有するものとする
こともできる。本実施例では、Ｎ−基板８０が約５×１
０15cm-3 （または約１Ω・cmの比抵抗）の不純物濃度
及び＜１００＞の結晶配向を有する。
サを形成するための好適実施例の方法に於ける第１ステ
ップを示している。この実施例ではＮ−基板８０が図示
されている。しかしながら、これはエピタキシャル層と
することができ、かつＰ型の導電性を有するものとする
こともできる。本実施例では、Ｎ−基板８０が約５×１
０15cm-3 （または約１Ω・cmの比抵抗）の不純物濃度
及び＜１００＞の結晶配向を有する。
【００３４】次に、酸化層８４を熱酸化によってＮ−基
板８０の上に約１ミクロンの厚さに形成する。酸化層８
４は、後のイオン注入工程においてイオンの打込みを十
分に阻止する様々な厚さとすることができる。
板８０の上に約１ミクロンの厚さに形成する。酸化層８
４は、後のイオン注入工程においてイオンの打込みを十
分に阻止する様々な厚さとすることができる。
【００３５】次に、酸化層８４をパターニングして、Ｎ
チャネルトランジスタのボディについてＰウエルを形成
するために、基板８０の表面を露出させる。
チャネルトランジスタのボディについてＰウエルを形成
するために、基板８０の表面を露出させる。
【００３６】次に、ホウ素イオンを約１００ＫｅＶのエ
ネルギで、かつ約１×１０13cm-2のドーズ量で注入す
る。
ネルギで、かつ約１×１０13cm-2のドーズ量で注入す
る。
【００３７】図５に示されるように、前記ホウ素イオン
は、Ｐウエル８６について５〜６ミクロンの接合深さが
達成されるように、約１１００℃の乾燥Ｏ2 またはＮ2
／Ｏ2 の混合雰囲気内にドライブインされる。このドラ
イブインの程度は、目標とする動作電圧に依存する。ま
た、このドライブイン工程によって、前記ウエハ表面上
に薄い酸化層８７が形成される。
は、Ｐウエル８６について５〜６ミクロンの接合深さが
達成されるように、約１１００℃の乾燥Ｏ2 またはＮ2
／Ｏ2 の混合雰囲気内にドライブインされる。このドラ
イブインの程度は、目標とする動作電圧に依存する。ま
た、このドライブイン工程によって、前記ウエハ表面上
に薄い酸化層８７が形成される。
【００３８】図６では、酸化膜８４、８７の部分を従来
のウエットエッチング法を用いて除去し、かつ薄い酸化
層９０を、後でその上に窒化膜が被着されるパッドとし
て機能するように熱酸化によって前記ウエハの表面上に
２００〜８００オングストロームの厚さに形成する。
のウエットエッチング法を用いて除去し、かつ薄い酸化
層９０を、後でその上に窒化膜が被着されるパッドとし
て機能するように熱酸化によって前記ウエハの表面上に
２００〜８００オングストロームの厚さに形成する。
【００３９】薄い窒化物（Ｓｉ3 Ｎ4 ）の膜層を減圧化
学蒸着法（ＣＶＤ）を用いて酸化層９０の上に約１５０
０オングストロームの厚さに形成し、かつ次にパターニ
ングし、従来技術を用いてプラズマエッチングして窒化
領域９２、９４、９６を形成する。窒化領域９２、９
４、９６の位置は、後で形成されるポリシリコン領域の
所望の位置に基づいて選択される。窒化領域９２、９６
がそれぞれＮチャネルトランジスタ及びＰチャネルトラ
ンジスタを形成する際に使用されるのに対して、窒化領
域９４はコンデンサを形成する際に使用される。
学蒸着法（ＣＶＤ）を用いて酸化層９０の上に約１５０
０オングストロームの厚さに形成し、かつ次にパターニ
ングし、従来技術を用いてプラズマエッチングして窒化
領域９２、９４、９６を形成する。窒化領域９２、９
４、９６の位置は、後で形成されるポリシリコン領域の
所望の位置に基づいて選択される。窒化領域９２、９６
がそれぞれＮチャネルトランジスタ及びＰチャネルトラ
ンジスタを形成する際に使用されるのに対して、窒化領
域９４はコンデンサを形成する際に使用される。
【００４０】次に図７に示されるように、前記ウエハの
表面上にレジスト９８を被着させ、従来技術を用いてパ
ターニングして、Ｐウエル８６の周辺部分を露出させ
る。次に、ホウ素イオンを約４０ＫｅＶのエネルギでか
つ約５×１０13cm-2のドーズ量で注入する。これらのホ
ウ素イオンは、後にドライブインされてＰウエル８６内
に図８に示されるような高ドープド周辺領域９７を形成
し、図８に示されるフィールド酸化膜１００の下側に於
けるＰウエル８６の好ましくない反転を防止する。
表面上にレジスト９８を被着させ、従来技術を用いてパ
ターニングして、Ｐウエル８６の周辺部分を露出させ
る。次に、ホウ素イオンを約４０ＫｅＶのエネルギでか
つ約５×１０13cm-2のドーズ量で注入する。これらのホ
ウ素イオンは、後にドライブインされてＰウエル８６内
に図８に示されるような高ドープド周辺領域９７を形成
し、図８に示されるフィールド酸化膜１００の下側に於
けるＰウエル８６の好ましくない反転を防止する。
【００４１】次にレジスト９８を従来技術を用いて完全
に除去し、かつ窒化領域９２、９４、９６をそのままの
状態に残す。
に除去し、かつ窒化領域９２、９４、９６をそのままの
状態に残す。
【００４２】図８では、図７に於ける窒化領域９２、９
４、９６が酸化層９０の上に残っているのに対して、基
板８０の表面が約１０００℃の温度で熱酸化によって酸
化されて、約１ミクロンの厚さの酸化領域１００が形成
されている。窒化領域９２、９４、９６の下側に酸化膜
は形成されない。図７に於て注入されたホウ素イオン
が、この酸化ステップに於てドライブインされ、Ｐ＋チ
ャネルストッパー領域９７を形成する。
４、９６が酸化層９０の上に残っているのに対して、基
板８０の表面が約１０００℃の温度で熱酸化によって酸
化されて、約１ミクロンの厚さの酸化領域１００が形成
されている。窒化領域９２、９４、９６の下側に酸化膜
は形成されない。図７に於て注入されたホウ素イオン
が、この酸化ステップに於てドライブインされ、Ｐ＋チ
ャネルストッパー領域９７を形成する。
【００４３】次に、周知の技術を用いて窒化領域９２、
９４、９６を取り除く。次に、Ｐウエル８６内に形成さ
れるべきＮチャネルトランジスタの閾値を高くし、かつ
図８の右側に形成されるべきＰチャネルトランジスタの
閾値を下げるために、ホウ素イオンを約４０ＫｅＶのエ
ネルギでかつ約５×１０11cm-2のドーズ量で注入する。
９４、９６を取り除く。次に、Ｐウエル８６内に形成さ
れるべきＮチャネルトランジスタの閾値を高くし、かつ
図８の右側に形成されるべきＰチャネルトランジスタの
閾値を下げるために、ホウ素イオンを約４０ＫｅＶのエ
ネルギでかつ約５×１０11cm-2のドーズ量で注入する。
【００４４】図７及び図８に示されるイオン注入の好適
なステップは、別の実施例ではこの方法から削除するこ
とができる。
なステップは、別の実施例ではこの方法から削除するこ
とができる。
【００４５】次に、図９に示されるように、減圧ＣＶＤ
法のような従来技術を用いて、酸化膜９０、１００の上
にポリシリコンの層を約５０００オングストロームの厚
さで形成する。このポリシリコン層は、これより厚くし
ても薄くしても同様の結果を得ることができる。次に、
前記ウエハを９５０℃のＰＯＣｌｌ3 の雰囲気内に１５
〜２０分間配置することによって、燐で前記ポリシリコ
ン層をドーピングまたは現場でドーピングし、該ポリシ
リコン層の比抵抗を約１５Ω／平方まで低下させる。
法のような従来技術を用いて、酸化膜９０、１００の上
にポリシリコンの層を約５０００オングストロームの厚
さで形成する。このポリシリコン層は、これより厚くし
ても薄くしても同様の結果を得ることができる。次に、
前記ウエハを９５０℃のＰＯＣｌｌ3 の雰囲気内に１５
〜２０分間配置することによって、燐で前記ポリシリコ
ン層をドーピングまたは現場でドーピングし、該ポリシ
リコン層の比抵抗を約１５Ω／平方まで低下させる。
【００４６】次に前記ポリシリコン層を従来技術を用い
てパターニングして、選択したジオメトリにポリシリコ
ン領域１０４、１０６、１０８を形成する。好適実施例
では、前記ポリシリコン層は、露出したポリシリコンが
エッチングにより除去されると自動的にエッチングを停
止させて下側に位置する酸化膜９０、１００を実質的に
完全な状態で残す赤外線検出法を用いる自動ドライエッ
チング装置を用いてエッチングされる。
てパターニングして、選択したジオメトリにポリシリコ
ン領域１０４、１０６、１０８を形成する。好適実施例
では、前記ポリシリコン層は、露出したポリシリコンが
エッチングにより除去されると自動的にエッチングを停
止させて下側に位置する酸化膜９０、１００を実質的に
完全な状態で残す赤外線検出法を用いる自動ドライエッ
チング装置を用いてエッチングされる。
【００４７】次に露出したポリシリコン領域１０４、１
０６、１０８が、その面上に約５００オングストローム
の膜厚の酸化層１１０が形成されるように酸化される。
０６、１０８が、その面上に約５００オングストローム
の膜厚の酸化層１１０が形成されるように酸化される。
【００４８】図９に示される特定の実施例では、ポリシ
リコン領域１０４、１０８が約３ミクロンの長さを有す
ると考えられ、それぞれ０．５ミクロンの予め選択され
たソース及びドレイン接合深さを有するＮチャネルＭＯ
Ｓトランジスタ及びＰチャネルＭＯＳトランジスタのゲ
ートとして使用される。この３ミクロンのゲート長及び
０．５ミクロンの接合深さは、通常の３ミクロンのＣＭ
ＯＳシリコンゲート技術について一般的に使用される。
リコン領域１０４、１０８が約３ミクロンの長さを有す
ると考えられ、それぞれ０．５ミクロンの予め選択され
たソース及びドレイン接合深さを有するＮチャネルＭＯ
Ｓトランジスタ及びＰチャネルＭＯＳトランジスタのゲ
ートとして使用される。この３ミクロンのゲート長及び
０．５ミクロンの接合深さは、通常の３ミクロンのＣＭ
ＯＳシリコンゲート技術について一般的に使用される。
【００４９】ポリシリコン領域１０６は、その長さが約
２ミクロンと比較的短く、コンデンサの上側基板として
使用される。
２ミクロンと比較的短く、コンデンサの上側基板として
使用される。
【００５０】上側コンデンサ極板は、図９に示されるよ
うに直線状の１個のポリシリコン帯片を用いて形成する
ことができる。しかしながら、コンデンサの上側極板に
ついて別のより好適なジオメトリを用いてより改良され
た特性を得ることができ、かつそれについては図１４乃
至図１６を用いて説明する。
うに直線状の１個のポリシリコン帯片を用いて形成する
ことができる。しかしながら、コンデンサの上側極板に
ついて別のより好適なジオメトリを用いてより改良され
た特性を得ることができ、かつそれについては図１４乃
至図１６を用いて説明する。
【００５１】基板８０上に形成された前記ＭＯＳトラン
ジスタは、単に追加のマスキングまたはドーピング工程
を用いることなく、他の型式の電気的構成部品と共にコ
ンデンサが形成される様子の一例を示しているに過ぎな
い。ＤＭＯＳトランジスタだけでなくバイポーラトラン
ジスタ、ダイオード及び他の構成部品も同様に、標準的
な技術を用いて基板８０に形成することができる。以下
に説明する基板８０への不純物注入によるコンデンサの
下側極板の形成は、ＭＯＳトランジスタだけでなく様々
な電気的構成部品のための領域を形成するために使用さ
れる同じ注入ステップの際に実行することができる。
ジスタは、単に追加のマスキングまたはドーピング工程
を用いることなく、他の型式の電気的構成部品と共にコ
ンデンサが形成される様子の一例を示しているに過ぎな
い。ＤＭＯＳトランジスタだけでなくバイポーラトラン
ジスタ、ダイオード及び他の構成部品も同様に、標準的
な技術を用いて基板８０に形成することができる。以下
に説明する基板８０への不純物注入によるコンデンサの
下側極板の形成は、ＭＯＳトランジスタだけでなく様々
な電気的構成部品のための領域を形成するために使用さ
れる同じ注入ステップの際に実行することができる。
【００５２】再び図９に関して説明すると、レジスト層
１１４を前記ウエハの表面上に被着させ、かつ従来のマ
スキング及びエッチング技術を用いてパターニングし
て、ポリシリコン領域１０４の周囲の領域を露出させ
る。次にＮ型砒素イオンを、１５０ＫｅＶのエネルギで
約５×１０15cm-2のドーズ量で約５００オングストロー
ムの深さまで注入する。注入した前記イオンは、ポリシ
リコン領域１０４に自己整合される。従来のプレディポ
ジション工程が用いられる場合には、プレディポジショ
ンの前に従来技術を用いてポリシリコン領域１０４の両
側の基板８０の表面を最初に露出させるべきである。
１１４を前記ウエハの表面上に被着させ、かつ従来のマ
スキング及びエッチング技術を用いてパターニングし
て、ポリシリコン領域１０４の周囲の領域を露出させ
る。次にＮ型砒素イオンを、１５０ＫｅＶのエネルギで
約５×１０15cm-2のドーズ量で約５００オングストロー
ムの深さまで注入する。注入した前記イオンは、ポリシ
リコン領域１０４に自己整合される。従来のプレディポ
ジション工程が用いられる場合には、プレディポジショ
ンの前に従来技術を用いてポリシリコン領域１０４の両
側の基板８０の表面を最初に露出させるべきである。
【００５３】次のドライブインのステップの際に、結果
的に得られるソース領域とドレイン領域との間のシリコ
ンが目的とする動作条件下で（パンチスルーによって）
破壊する程度にまで、砒素の不純物をポリシリコンゲー
ト１０４の下側で横方向に拡散させる必要はない。ドラ
イブインの際に於ける横方向の拡散の概その推定値が、
次の式で与えられる。
的に得られるソース領域とドレイン領域との間のシリコ
ンが目的とする動作条件下で（パンチスルーによって）
破壊する程度にまで、砒素の不純物をポリシリコンゲー
ト１０４の下側で横方向に拡散させる必要はない。ドラ
イブインの際に於ける横方向の拡散の概その推定値が、
次の式で与えられる。
【００５４】 最終接合深さ×０．７＝横方向の拡散 （式１）
【００５５】図９の実施例では、ポリシリコンゲート１
０４の長さが３ミクロンであり、かつ前記ソースとドレ
インとの間の最小離隔距離が、或る最大目標動作電圧を
与えた場合に破壊を防止するべく２．３ミクロンでなけ
ればならないと仮定する。従って、この実施例では、前
記ソース領域及びドレイン領域に関する前記ゲートの下
側の横方向の拡散の最大が、各領域について０．３５ミ
クロンである。従って、前記式１を用いると、前記ソー
ス領域及びドレイン領域に関する最終的な接合深さは
０．５ミクロンの最大値をとる。
０４の長さが３ミクロンであり、かつ前記ソースとドレ
インとの間の最小離隔距離が、或る最大目標動作電圧を
与えた場合に破壊を防止するべく２．３ミクロンでなけ
ればならないと仮定する。従って、この実施例では、前
記ソース領域及びドレイン領域に関する前記ゲートの下
側の横方向の拡散の最大が、各領域について０．３５ミ
クロンである。従って、前記式１を用いると、前記ソー
ス領域及びドレイン領域に関する最終的な接合深さは
０．５ミクロンの最大値をとる。
【００５６】従って、図９の砒素イオンは、例えば前記
ウエハをＮ2 またはＮ2 ／ＮＯ2 の混合ガスの環境内で
約６０分間、または０．５ミクロンの接合深さが達成さ
れるまで１０００°Ｃに加熱することによって、ドライ
ブインされて約０．５ミクロンの接合深さを形成する。
図１０は、このドライブイン過程の後に形成されたＮ＋
ソース領域１１６及びＮ＋ドレイン領域１１８をそれぞ
れ示している。
ウエハをＮ2 またはＮ2 ／ＮＯ2 の混合ガスの環境内で
約６０分間、または０．５ミクロンの接合深さが達成さ
れるまで１０００°Ｃに加熱することによって、ドライ
ブインされて約０．５ミクロンの接合深さを形成する。
図１０は、このドライブイン過程の後に形成されたＮ＋
ソース領域１１６及びＮ＋ドレイン領域１１８をそれぞ
れ示している。
【００５７】次に、図１０に示されるように、レジスト
層１１４を除去し、かつレジスト層１２２を被着させ
て、ポリシリコン領域１０６、１０８を囲む領域を露出
させるようにエッチングする。
層１１４を除去し、かつレジスト層１２２を被着させ
て、ポリシリコン領域１０６、１０８を囲む領域を露出
させるようにエッチングする。
【００５８】次に、ホウ素を４０ＫｅＶのエネルギでか
つ約２×１０15cm-2のドーズ量で約３００オングストロ
ームの深さまで注入して、Ｐ不純物をポリシリコン領域
１０６、１０８に自己整合されるように注入する。
つ約２×１０15cm-2のドーズ量で約３００オングストロ
ームの深さまで注入して、Ｐ不純物をポリシリコン領域
１０６、１０８に自己整合されるように注入する。
【００５９】次にレジスト１２２を除去する。後のＢＰ
ＳＧ付着工程では、前記ＢＰＳＧ層を流動させかつ高密
度化するために加熱を必要とし、かつこれによって同様
に前記ホウ素イオンが約０．５ミクロンの深さまでドラ
イブインされることから、この段階ではドライブイン工
程を全く行わない。重要なことは、この３ミクロンの長
さのポリシリコン領域１０８で、得られる前記Ｐ＋ソー
ス領域及びドレイン領域を必要な最小の２．３ミクロン
だけ分離させることができ、所定の目標とする最大動作
電圧でパンチスルーによる破壊を防止することができる
ことである。このように、ポリシリコン領域１０８をゲ
ートとして用いて、動作可能なＰチャネルＭＯＳトラン
ジタが形成される。
ＳＧ付着工程では、前記ＢＰＳＧ層を流動させかつ高密
度化するために加熱を必要とし、かつこれによって同様
に前記ホウ素イオンが約０．５ミクロンの深さまでドラ
イブインされることから、この段階ではドライブイン工
程を全く行わない。重要なことは、この３ミクロンの長
さのポリシリコン領域１０８で、得られる前記Ｐ＋ソー
ス領域及びドレイン領域を必要な最小の２．３ミクロン
だけ分離させることができ、所定の目標とする最大動作
電圧でパンチスルーによる破壊を防止することができる
ことである。このように、ポリシリコン領域１０８をゲ
ートとして用いて、動作可能なＰチャネルＭＯＳトラン
ジタが形成される。
【００６０】対照的に、ポリシリコン領域１０６は長さ
が２ミクロンしかなく、その結果得られる自己整合され
たソースとドレインとの間の分離距離が１．３ミクロン
（式１を使用）であって、パンチスルーによる破壊を防
止するには不十分である。しかし、ポリシリコン領域１
０６がコンデンサの上側極板として使用され、かつ自己
整合された前記ソース領域及びドレイン領域が一体的に
短絡されることから、前記ソースとドレインとの間の破
壊は問題ではない。
が２ミクロンしかなく、その結果得られる自己整合され
たソースとドレインとの間の分離距離が１．３ミクロン
（式１を使用）であって、パンチスルーによる破壊を防
止するには不十分である。しかし、ポリシリコン領域１
０６がコンデンサの上側極板として使用され、かつ自己
整合された前記ソース領域及びドレイン領域が一体的に
短絡されることから、前記ソースとドレインとの間の破
壊は問題ではない。
【００６１】従って、動作可能なＰチャネルＭＯＳトラ
ンジスタと、ＭＯＳトランジスタと共に形成される従来
のコンデンサより低い直列抵抗を有する改良されたコン
デンサとが、同じ工程を用いてドライブイン工程の後で
形成される。
ンジスタと、ＭＯＳトランジスタと共に形成される従来
のコンデンサより低い直列抵抗を有する改良されたコン
デンサとが、同じ工程を用いてドライブイン工程の後で
形成される。
【００６２】図１１に示されるように、約１ミクロンの
膜厚を有するＢＰＳＧ層１２８を、減圧ＣＶＤ法を用い
て付着させる。このＢＰＳＧ層１２８は、Ｎ2 の雰囲気
内で約３０分間約９００°Ｃの温度に加熱されて高密度
化されかつ平坦化される。また、この加熱過程によって
注入された前記ホウ素不純物がドライブインされて、約
０．５ミクロンの深さを有するＰ＋コンデンサ領域１３
２、１３３、ソース領域１３４及びドレイン領域１３５
が形成される。また、この加熱工程によって、前記砒素
不純物が更に僅かにドライブインされる。
膜厚を有するＢＰＳＧ層１２８を、減圧ＣＶＤ法を用い
て付着させる。このＢＰＳＧ層１２８は、Ｎ2 の雰囲気
内で約３０分間約９００°Ｃの温度に加熱されて高密度
化されかつ平坦化される。また、この加熱過程によって
注入された前記ホウ素不純物がドライブインされて、約
０．５ミクロンの深さを有するＰ＋コンデンサ領域１３
２、１３３、ソース領域１３４及びドレイン領域１３５
が形成される。また、この加熱工程によって、前記砒素
不純物が更に僅かにドライブインされる。
【００６３】前記ウエハを再びパターニングし、前記各
拡散領域とポリシリコン領域とを接触させるために、Ｂ
ＰＳＧ層１２８にコンタクト孔を形成する。
拡散領域とポリシリコン領域とを接触させるために、Ｂ
ＰＳＧ層１２８にコンタクト孔を形成する。
【００６４】次に、ＡｌＳｉまたはＡｌＳｉＣｕのよう
な金属を付着させかつ選択的にエッチングして、基板８
０の関連する拡散領域を連絡するように各金属コンタク
ト１３８を形成する。各前記ポリシリコン領域を連絡す
るための金属コンタクトは図示されていない。コンタク
ト１３８は、前記各拡散領域を連絡するために前記ウエ
ハ上の別のより好ましい位置に設けることができるが、
図１１の断面図には簡単化して示されている。
な金属を付着させかつ選択的にエッチングして、基板８
０の関連する拡散領域を連絡するように各金属コンタク
ト１３８を形成する。各前記ポリシリコン領域を連絡す
るための金属コンタクトは図示されていない。コンタク
ト１３８は、前記各拡散領域を連絡するために前記ウエ
ハ上の別のより好ましい位置に設けることができるが、
図１１の断面図には簡単化して示されている。
【００６５】次に、図１１の構造体を窒化物プラズマ
（または他の等価のパッシベーション法）を用いて安定
化させ、窒化層１４０を形成して引っかき傷等に対する
保護を与え、かつ結果物である半導体構造へのナトリウ
ム及び他の汚染物の混入を防止している。次に、窒化層
１４０をパターニングして、コンタクト１３８のための
パッドを露出させる。
（または他の等価のパッシベーション法）を用いて安定
化させ、窒化層１４０を形成して引っかき傷等に対する
保護を与え、かつ結果物である半導体構造へのナトリウ
ム及び他の汚染物の混入を防止している。次に、窒化層
１４０をパターニングして、コンタクト１３８のための
パッドを露出させる。
【００６６】本発明の別の実施例では、前記上側コンデ
ンサ極板の下側に於ける不純物の横方向の拡散によっ
て、前記上側コンデンサ極板の下側に連続的な高導電性
領域が形成されるように、前記接合部を併合させてい
る。これが図１１に示されており、ＢＰＳＧ層１２８の
フローの際に前記注入ホウ素イオンが横方向に拡散する
ことによって、併合された拡散領域１４４が得られる。
ンサ極板の下側に於ける不純物の横方向の拡散によっ
て、前記上側コンデンサ極板の下側に連続的な高導電性
領域が形成されるように、前記接合部を併合させてい
る。これが図１１に示されており、ＢＰＳＧ層１２８の
フローの際に前記注入ホウ素イオンが横方向に拡散する
ことによって、併合された拡散領域１４４が得られる。
【００６７】図１２の構造を形成するための全工程は、
ポリシリコン領域１０６に自己整合された２つの前記接
合部を併合させるために、図１２のポリシリコン領域１
０６が図１１のポリシリコン領域１０６より短くなけれ
ばならず、かつ／またはＰ＋領域１４４の接合深さが、
前記式１に従って必要な横方向の拡散を生じさせるため
に図１１のＰ＋コンタクト領域１３２、１３３の０．５
ミクロンの接合深さより十分に大きくなければならない
点を除いて、図１１の構造を形成するために使用される
工程と同じである。
ポリシリコン領域１０６に自己整合された２つの前記接
合部を併合させるために、図１２のポリシリコン領域１
０６が図１１のポリシリコン領域１０６より短くなけれ
ばならず、かつ／またはＰ＋領域１４４の接合深さが、
前記式１に従って必要な横方向の拡散を生じさせるため
に図１１のＰ＋コンタクト領域１３２、１３３の０．５
ミクロンの接合深さより十分に大きくなければならない
点を除いて、図１１の構造を形成するために使用される
工程と同じである。
【００６８】明らかなように、前記コンデンサ極板下側
の拡散領域間の離隔距離を小さくすることによって、容
量の値が大きくなりかつＶGSのレベルの変化に対してよ
り安定した容量が得られる。
の拡散領域間の離隔距離を小さくすることによって、容
量の値が大きくなりかつＶGSのレベルの変化に対してよ
り安定した容量が得られる。
【００６９】本発明に従ってより高電圧のコンデンサを
形成するためには、深い接合部（例えば、１〜６ミクロ
ンの深さ）を、これらの深い接合部が実際にドライブイ
ン工程に於て極板の下側に併合させることを目的として
いるかどうかに拘らず、コンデンサ極板に自己整合させ
て形成する。或る実施例では、別個のイオン注入（また
はプレディポジション）工程及びドライブイン工程を用
いて、図１１及び図１２の浅い接合部１１６、１１８、
１３４、１３５のような浅い接合部が形成される前にこ
れらの深い接合部を形成し、そのために浅い接合部のイ
オン注入が更に前記深い接合部をドーピングすることに
なり、従って前記浅い接合部のドライブインをより注意
深く制御しかつ制限することができる。
形成するためには、深い接合部（例えば、１〜６ミクロ
ンの深さ）を、これらの深い接合部が実際にドライブイ
ン工程に於て極板の下側に併合させることを目的として
いるかどうかに拘らず、コンデンサ極板に自己整合させ
て形成する。或る実施例では、別個のイオン注入（また
はプレディポジション）工程及びドライブイン工程を用
いて、図１１及び図１２の浅い接合部１１６、１１８、
１３４、１３５のような浅い接合部が形成される前にこ
れらの深い接合部を形成し、そのために浅い接合部のイ
オン注入が更に前記深い接合部をドーピングすることに
なり、従って前記浅い接合部のドライブインをより注意
深く制御しかつ制限することができる。
【００７０】このようなコンデンサのための深い接合部
の形成は、ＭＯＳトランジスタだけでなく他のデバイス
のために深い接合部を形成する際に同時に行うことがで
きる。
の形成は、ＭＯＳトランジスタだけでなく他のデバイス
のために深い接合部を形成する際に同時に行うことがで
きる。
【００７１】深い接合部を形成する際の不純物の比較的
大きな横方向の拡散によって、前記コンデンサ極板は本
発明の利点を享受しつつ比較的長く（例えば、３ミクロ
ン以上）することができる。
大きな横方向の拡散によって、前記コンデンサ極板は本
発明の利点を享受しつつ比較的長く（例えば、３ミクロ
ン以上）することができる。
【００７２】図１３は、併合されるまたは併合されない
深い接合部１４６、１４８を有するコンデンサの一実施
例を示しており、深い接合部１４６、１４８が、Ｎチャ
ネルＭＯＳトランジスタのソース領域及びドレイン領域
としてそれぞれ機能する深い接合部１５０、１５２と同
時に形成される。
深い接合部１４６、１４８を有するコンデンサの一実施
例を示しており、深い接合部１４６、１４８が、Ｎチャ
ネルＭＯＳトランジスタのソース領域及びドレイン領域
としてそれぞれ機能する深い接合部１５０、１５２と同
時に形成される。
【００７３】深い接合部１４６、１４８の併合状態（me
rging）が、図１３の交差する破線によって図示されて
おり、かつコンデンサ極板１５４を十分に短くすること
によって達成される。
rging）が、図１３の交差する破線によって図示されて
おり、かつコンデンサ極板１５４を十分に短くすること
によって達成される。
【００７４】深い接合部１４６、１４８、１５０、１５
２は、より高エネルギのイオン注入及び／またはより深
いドライブイン工程を用いる点を除いて、図１１の浅い
接合部１３２、１３３、１３４、１３５の形成と同様の
手法で形成される。所望の接合深さを得るための方法
は、当業者にとって周知である。
２は、より高エネルギのイオン注入及び／またはより深
いドライブイン工程を用いる点を除いて、図１１の浅い
接合部１３２、１３３、１３４、１３５の形成と同様の
手法で形成される。所望の接合深さを得るための方法
は、当業者にとって周知である。
【００７５】図１３に示されるように、コンデンサ極板
１５４及びＭＯＳトランジスタのゲート１５６は、対応
する図１１及び図１２の極板１０６及びゲート１０８よ
り長い。これによって、結果的に得られるＭＯＳトラン
ジスタのソース及びドレインを比較的幅広に分離させな
がら、当業者にとって周知なように、比較的高い破壊電
圧を有するデバイスを形成するように深い接合部を設け
ることができる。深い前記接合部の分離状態がコンデン
サにとって重要な問題ではないにも拘らず、深い前記接
合部によって、より高い電圧レベルの使用が可能とな
り、かつより大きな極板面積が得られる。
１５４及びＭＯＳトランジスタのゲート１５６は、対応
する図１１及び図１２の極板１０６及びゲート１０８よ
り長い。これによって、結果的に得られるＭＯＳトラン
ジスタのソース及びドレインを比較的幅広に分離させな
がら、当業者にとって周知なように、比較的高い破壊電
圧を有するデバイスを形成するように深い接合部を設け
ることができる。深い前記接合部の分離状態がコンデン
サにとって重要な問題ではないにも拘らず、深い前記接
合部によって、より高い電圧レベルの使用が可能とな
り、かつより大きな極板面積が得られる。
【００７６】図１１及び図１２に示されるように、前記
コンデンサの極板１５４は、本発明の利益を得るため
に、目的とする前記動作電圧について許容されるゲート
１５６のゲート長より短い。
コンデンサの極板１５４は、本発明の利益を得るため
に、目的とする前記動作電圧について許容されるゲート
１５６のゲート長より短い。
【００７７】図１１乃至図１３の構造は、すべて同じウ
エハ状に形成することができる。様々な接合深さ及びポ
リシリコン領域の長さは、形成されるべきデバイスの所
望の動作特性に依存する。ポリシリコンゲート及び極板
は、その使用される接合深さ及び動作電圧に従って、そ
の長さを８ミクロン以上または７ミクロン以下にするこ
とができる。
エハ状に形成することができる。様々な接合深さ及びポ
リシリコン領域の長さは、形成されるべきデバイスの所
望の動作特性に依存する。ポリシリコンゲート及び極板
は、その使用される接合深さ及び動作電圧に従って、そ
の長さを８ミクロン以上または７ミクロン以下にするこ
とができる。
【００７８】上述した方法で形成された前記コンデンサ
は、他のデバイスから必ずしも絶縁する必要はないが、
ＭＯＳトランジスタと拡散領域を共有し得ることが注目
される。更に、前記コンデンサのポリシリコン、ポリサ
イドまたは等価物からなる極板は、１個または２個以上
のＭＯＳトランジスタのゲートまたは他のコンデンサの
極板と共通で形成することができる。不純物のイオン注
入による前記コンデンサの下側極板は、他のデバイスの
領域を形成するために使用されるいずれのイオン注入過
程に於ても実行することができ、かつ本発明の全ての利
益を維持することができる。
は、他のデバイスから必ずしも絶縁する必要はないが、
ＭＯＳトランジスタと拡散領域を共有し得ることが注目
される。更に、前記コンデンサのポリシリコン、ポリサ
イドまたは等価物からなる極板は、１個または２個以上
のＭＯＳトランジスタのゲートまたは他のコンデンサの
極板と共通で形成することができる。不純物のイオン注
入による前記コンデンサの下側極板は、他のデバイスの
領域を形成するために使用されるいずれのイオン注入過
程に於ても実行することができ、かつ本発明の全ての利
益を維持することができる。
【００７９】上述した方法について記載した全ての導電
型は、基板８０がＰ型となり、かつ他の拡散領域がＮ型
またはＰ型となるように、逆の導電型とすることができ
る。また、前記コンデンサはウェルの中に形成すること
ができ、またはウェルの外側に形成することができる。
型は、基板８０がＰ型となり、かつ他の拡散領域がＮ型
またはＰ型となるように、逆の導電型とすることができ
る。また、前記コンデンサはウェルの中に形成すること
ができ、またはウェルの外側に形成することができる。
【００８０】更に、前記各領域は本発明の利益を得るた
めに前記ポリシリコン領域と自己整合させて形成する必
要がなく、あらゆる従来の技術を用いて各拡散領域及び
ポリシリコン領域を形成することができる。図１４乃至
図１６は、様々な利点を達成するために使用されるポリ
シリコンまたは等価物からなるコンデンサ極板のジオメ
トリに関する。
めに前記ポリシリコン領域と自己整合させて形成する必
要がなく、あらゆる従来の技術を用いて各拡散領域及び
ポリシリコン領域を形成することができる。図１４乃至
図１６は、様々な利点を達成するために使用されるポリ
シリコンまたは等価物からなるコンデンサ極板のジオメ
トリに関する。
【００８１】容量は次の式を用いて計算される。
【００８２】 Ｃ＝ＡＫε0 ／ｔ （式２）
【００８３】ここで、Ｃは容量、ε0 は真空の誘電率
（８．８５×１０-2クーロン2／ニュートン2・Ｍ2）、
Ｋは誘電率（ＳｉＯ2 について３．９）、Ａは極板の面
積、ｔは誘電体の厚さである。
（８．８５×１０-2クーロン2／ニュートン2・Ｍ2）、
Ｋは誘電率（ＳｉＯ2 について３．９）、Ａは極板の面
積、ｔは誘電体の厚さである。
【００８４】このように、式２から分かるように、前記
コンデンサの下側極板を形成する高ドープド拡散領域の
上に位置する上側コンデンサ極板の面積は、前記容量に
直接的に連関する。
コンデンサの下側極板を形成する高ドープド拡散領域の
上に位置する上側コンデンサ極板の面積は、前記容量に
直接的に連関する。
【００８５】図１４は本発明を用いて形成されるコンデ
ンサの一実施例を示しており、高ドープド拡散領域１８
０が、その上の位置しかつそれから絶縁された導電性を
有する極板１８４と共に図示されている。極板１８４の
端部には、メタライズ時に極板１８４の金属コンタクト
との電気的接触を容易にするために比較的大きな端子パ
ッド１８６が設けられている。
ンサの一実施例を示しており、高ドープド拡散領域１８
０が、その上の位置しかつそれから絶縁された導電性を
有する極板１８４と共に図示されている。極板１８４の
端部には、メタライズ時に極板１８４の金属コンタクト
との電気的接触を容易にするために比較的大きな端子パ
ッド１８６が設けられている。
【００８６】図１４のジオメトリでは、このような直線
的な極板１８４について制限された実用的な上側極板の
面積が得られるに過ぎず、結果的に得られる容量は、極
板１８４に関する領域１８０のマスク合せに直接的に関
連する。
的な極板１８４について制限された実用的な上側極板の
面積が得られるに過ぎず、結果的に得られる容量は、極
板１８４に関する領域１８０のマスク合せに直接的に関
連する。
【００８７】このような構造を改良した構造が図１５に
示されており、極板１９０が拡散領域１９２の上に、ダ
イの面積に対する極板の面積の割合を最大にするべくス
イッチバック状に即ち蛇のように蛇行したパターンで形
成された様子を示している。しかしながら、この技術を
用いることによって、容量の値は極板１９０に関する領
域１９２のマスクの位置に大きく依存することになる。
示されており、極板１９０が拡散領域１９２の上に、ダ
イの面積に対する極板の面積の割合を最大にするべくス
イッチバック状に即ち蛇のように蛇行したパターンで形
成された様子を示している。しかしながら、この技術を
用いることによって、容量の値は極板１９０に関する領
域１９２のマスクの位置に大きく依存することになる。
【００８８】これは、拡散領域１９２と部分的に重複し
かつ極板１９０を端子パッド１９６に接続するリード１
９４の面積の大きさが、領域１９２のマスク合せと共に
変化するからである。また、これは、パッド１８６の拡
散領域１８０からの距離が様々に変化するにつれて、結
果的に得られるコンデンサの容量が変化するという図１
４の極板１８４についてのジオメトリの問題でもある。
かつ極板１９０を端子パッド１９６に接続するリード１
９４の面積の大きさが、領域１９２のマスク合せと共に
変化するからである。また、これは、パッド１８６の拡
散領域１８０からの距離が様々に変化するにつれて、結
果的に得られるコンデンサの容量が変化するという図１
４の極板１８４についてのジオメトリの問題でもある。
【００８９】このようなマスクの公差に伴なう容量の変
化を回避するための１つの方法が、図１６のジオメトリ
に示されている。図１６では、極板２００が拡散領域２
０２の上に位置する。極板２００は、その面積を増大さ
せる延長部２０４〜２０９を拡散領域２０２の上に有す
る。所望の容量を得るために必要に応じてあらゆる数の
延長部を設けることができる。
化を回避するための１つの方法が、図１６のジオメトリ
に示されている。図１６では、極板２００が拡散領域２
０２の上に位置する。極板２００は、その面積を増大さ
せる延長部２０４〜２０９を拡散領域２０２の上に有す
る。所望の容量を得るために必要に応じてあらゆる数の
延長部を設けることができる。
【００９０】重要なことは、極板２００の端子部分２１
０が、拡散領域２０２を越えて延出するように構成され
ていることである。従って、領域２０２のマスク合せの
変化によって端子パッド２１２が拡散領域２０２に対し
て接近したり離隔するにも拘らず、この変化は拡散領域
２０２の上の部分２１０の面積を増加させまたは減少さ
せることによって相殺される。即ち、図１６のジオメト
リでは、マスク合せに於ける差異を相殺して予測可能な
容量が得られる。
０が、拡散領域２０２を越えて延出するように構成され
ていることである。従って、領域２０２のマスク合せの
変化によって端子パッド２１２が拡散領域２０２に対し
て接近したり離隔するにも拘らず、この変化は拡散領域
２０２の上の部分２１０の面積を増加させまたは減少さ
せることによって相殺される。即ち、図１６のジオメト
リでは、マスク合せに於ける差異を相殺して予測可能な
容量が得られる。
【００９１】隣接する延長部２０４〜２０９間の距離
は、好適実施例では約２ミクロンであるが、様々の大き
さにすることができる。
は、好適実施例では約２ミクロンであるが、様々の大き
さにすることができる。
【００９２】本明細書に於て開示した新規な技術は、幅
広く適用してポリシリコンまた等価物からなる極板の下
側に別個のまたは併合した拡散領域を形成することがで
きる。
広く適用してポリシリコンまた等価物からなる極板の下
側に別個のまたは併合した拡散領域を形成することがで
きる。
【００９３】本発明によれば、ＭＯＳトランジスタ製造
工程を用いてコンデンサを形成する上で高い利用可能性
が得られる。しかしながら、コンデンサだけではなく、
導電性を有する極板の下側に於て僅かに離隔されまたは
併合された拡散領域を利用するできるような型式のデバ
イスを形成することが適当な場合でも用いることができ
る。
工程を用いてコンデンサを形成する上で高い利用可能性
が得られる。しかしながら、コンデンサだけではなく、
導電性を有する極板の下側に於て僅かに離隔されまたは
併合された拡散領域を利用するできるような型式のデバ
イスを形成することが適当な場合でも用いることができ
る。
【００９４】本発明の方法によって構造を形成するため
に使用される様々な拡散領域及び導電層のジオメトリ
は、当然ながら結果的に得られる構造体の所望の動作特
性に依存する。更に、極板及び拡散領域のジオメトリは
直線状のジオメトリに限定されるものではない。
に使用される様々な拡散領域及び導電層のジオメトリ
は、当然ながら結果的に得られる構造体の所望の動作特
性に依存する。更に、極板及び拡散領域のジオメトリは
直線状のジオメトリに限定されるものではない。
【００９５】以上本発明の特定の実施例について説明し
たが、当業者にとって明らかなように、本発明はその技
術的範囲内に於て、上述した実施例に様々な変形・変更
を加えて実施することができる。
たが、当業者にとって明らかなように、本発明はその技
術的範囲内に於て、上述した実施例に様々な変形・変更
を加えて実施することができる。
【図１】図１ａと図１ｂとからなり、それぞれにコンデ
ンサの下側極板として高ドープド拡散領域を用いる高品
質の安定したコンデンサを形成するための従来方法の各
段階を示す断面図である。
ンサの下側極板として高ドープド拡散領域を用いる高品
質の安定したコンデンサを形成するための従来方法の各
段階を示す断面図である。
【図２】図２ａと図２ｂとからなり、図２ａはコンデン
サとして使用することができる従来のディプレション型
ＭＯＳトランジスタを示す断面図であり、図２ｂはコン
デンサとして使用することができる従来のエンハンスメ
ント型ＭＯＳトランジスタを示す断面図である。
サとして使用することができる従来のディプレション型
ＭＯＳトランジスタを示す断面図であり、図２ｂはコン
デンサとして使用することができる従来のエンハンスメ
ント型ＭＯＳトランジスタを示す断面図である。
【図３】図３ａ乃至図３ｃとからなり、それぞれに標準
的にＭＯＳトランジスタを形成するためにマスキング及
びドーピングを１工程分余分に必要とするコンデンサを
形成するための従来方法の各段階を示す断面図である。
的にＭＯＳトランジスタを形成するためにマスキング及
びドーピングを１工程分余分に必要とするコンデンサを
形成するための従来方法の各段階を示す断面図である。
【図４】ＭＯＳトランジスタを形成するために必要なマ
スキング及びトーピング工程のみを用いてコンデンサを
形成することができる本発明の、単一の基板上にＭＯＳ
トランジスタと共にコンデンサを形成する方法の好適実
施例の初期段階を示す断面図である。
スキング及びトーピング工程のみを用いてコンデンサを
形成することができる本発明の、単一の基板上にＭＯＳ
トランジスタと共にコンデンサを形成する方法の好適実
施例の初期段階を示す断面図である。
【図５】図４の次の段階を示す断面図である。
【図６】図５の次の段階を示す断面図である。
【図７】図６の次の段階を示す断面図である。
【図８】図７の次の段階を示す断面図である。
【図９】図８の次の段階を示す断面図である。
【図１０】図９の次の段階を示す断面図である。
【図１１】図１０の次の段階を示す断面図である。
【図１２】図４の方法の最終段階を示す断面図である。
【図１３】深い接合部を利用して前記好適実施例の方法
を用いて形成されるコンデンサ及びＭＯＳトランジスタ
を示す断面図である。
を用いて形成されるコンデンサ及びＭＯＳトランジスタ
を示す断面図である。
【図１４】形成したコンデンサのポリシリコンまたは等
価物からなる導電性上側極板のジオメトリの一例を示す
平面図である。
価物からなる導電性上側極板のジオメトリの一例を示す
平面図である。
【図１５】図１４と別のジオメトリを示す平面図であ
る。
る。
【図１６】図１４及び図１５とは別のジオメトリを示す
平面図である。
平面図である。
１０ Ｎ−基板 １４ 誘電体層 １６ Ｐ＋領域 １８ ドープドポリシリコン層 ２０ 絶縁層 ２２ 金属コンタクト ２４ ポリシリコン極板 ２５ Ｐ−基板 ２６、２７ Ｎ＋コンタクト領域 ２８ Ｎチャネル領域 ２９ ゲート ３０、３１ Ｎ＋コンタクト領域 ３２ Ｎ−基板 ３３ Ｐ＋領域 ３６ 酸化領域 ３８ 酸化層 ４０ ポリシリコン極板 ４２ ポリシリコンゲート ４６ 酸化層 ５０ Ｎソース領域 ５２ ドレイン領域 ５４、５６ コンタクト領域 ６０ Ｐ＋拡散領域 ６６ 絶縁層 ６８ 金属コンタクト ８０ Ｎ−基板 ８４ 酸化層 ８６ Ｐ−ウェル ８７ 酸化層 ９０ 酸化層 ９２、９４、９６ 窒化領域 ９７ 周辺領域 ９８ レジスト １００ フィールド酸化層 １０４、１０６、１０８ ポリシリコン領域 １１０ 酸化層 １１４ レジスト層 １１６ Ｎ＋ソース領域 １１８ Ｎ＋ドレイン領域 １２２ レジスト １２８ ＢＰＳＧ層 １３２、１３３ Ｐ＋コンデンサ領域 １３４ ソース領域 １３５ ドレイン領域 １３８ コンタクト １４０ 窒化層 １４４ 拡散領域 １４６、１４８、１５０、１５２ 深い接合部 １５４ コンデンサ極板 １５６ ゲート １８０ 高ドープド拡散領域 １８４ 極板 １８６ 端子パッド １９０ 極板 １９２ 拡散領域 １９４ リード １９６ 端子パッド ２００ 極板 ２０２ 拡散領域 ２０４〜２０９ 延長部 ２１０ 部分 ２１２ 端子パッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−166772（ＪＰ，Ａ) 特開 平１−221012（ＪＰ，Ａ) 実開 平１−78049（ＪＰ，Ｕ) 米国特許4720467（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8234 H01L 27/06
Claims (25)
- 【請求項１】 ＭＯＳトランジスタと同一基板上にコ
ンデンサを形成する方法であって、 第１導電型の基板の上面の上に誘電層を形成する過程
と、 前記誘電層の上に導電性の極板を形成する過程と、 前記極板をマスクとして用いて第２導電型の不純物を前
記基板内に導入して、前記基板内に前記極板の周辺部分
に整合する下側極板領域を形成する過程と、 前記下側極板領域内の前記不純物が前記極板の下側に於
て横方向に拡散するように前記不純物をドライブインす
る過程と、前記下側極板領域及び前記極板を回路内に於て、該回路
のコンデンサとして動作するように電気的に接続する過
程とからなるコンデンサを形成する過程を有することを
特徴とし、 横型ＭＯＳトランジスタが、前記不純物のドライブイン
過程の後に前記基板内に前記ＭＯＳトランジスタが前記
下側極板領域の接合部深さと実質的に等しいソース及び
ドレインの接合部深さを有するように形成され、かつ、
前記ＭＯＳトランジスタ及び前記コンデンサについて特
定の動作電圧が与えられている場合に、前記極板の長さ
が前記ＭＯＳトランジスタの許容される最短ゲート長よ
り短く、かつ、前記誘電層が、前記コンデンサの前記特
定の動作電圧下で電子が前記誘電層を通り抜けできない
厚さを有することを特徴とするＭＯＳトランジスタと同
一基板上のコンデンサ形成方法。 - 【請求項２】 前記不純物が前記基板内の前記極板と
自己整合する領域内に導入されるように、前記極板が前
記不純物導入過程の際にマスクとして作用することを特
徴とする請求項１に記載の方法。 - 【請求項３】 前記不純物が、ドライブインされる際
に前記極板の長さの半分と略等しく、またはそれ以上に
横方向に拡散して、前記極板の両側に形成される領域が
実質的に前記極板の下側で併合するように、前記不純物
を前記基板内に導入することを特徴とする請求項１に記
載の方法。 - 【請求項４】 前記極板の前記長さが約１ミクロンか
ら８ミクロンの範囲内であることを特徴とする請求項３
に記載の方法。 - 【請求項５】 前記極板の前記長さが約１ミクロンか
ら４ミクロンの範囲内であることを特徴とする請求項３
に記載の方法。 - 【請求項６】 前記極板の前記長さが、前記極板の全
幅に亘って実質的に一定であることを特徴とする請求項
１に記載の方法。 - 【請求項７】 前記極板がドープド・ポリシリコンで
あることを特徴とする請求項１に記載の方法。 - 【請求項８】 前記極板がポリサイドであることを特
徴とする請求項１に記載の方法。 - 【請求項９】 前記極板の下側の前記下側極板領域を
電極と接触させ、かつ前記下側極板領域を一体的に短絡
させる過程からなることを特徴とする請求項１に記載の
方法。 - 【請求項１０】 前記極板が直線状であることを特徴
とする請求項１に記載の方法。 - 【請求項１１】 前記極板が蛇行する形で屈曲した形
状に形成されることを特徴とする請求項１に記載の方
法。 - 【請求項１２】 電気的構造を形成する方法であっ
て、 基板の上面に上に誘電層を形成する過程と、 前記誘電層の上に導電性の極板を形成する過程と、 前記極板をマスクとして用いて前記基板内に不純物を導
入して、前記基板内に前記極板の周辺部分と整合する下
側極板領域を形成する過程と、 前記下側極板領域内の前記不純物が前記極板の下側に横
方向に拡散するように前記不純物をドライブインする過
程と、 前記下側極板領域及び前記極板を回路内に於て、該回路
のコンデンサとして動作するように電気的に接続する過
程とからなるコンデンサを形成する過程を有することを
特徴とし、 横型ＭＯＳトランジスタが、前記不純物のドライブイン
過程の後に前記基板内に前記ＭＯＳトランジスタが前記
下側極板領域の接合部深さと実質的に等しいソース及び
ドレインの接合部深さを有するように形成され、かつ、
前記ＭＯＳトランジスタ及び前記コンデンサについて特
定の動作電圧が与えられている場合に、前記極板の長さ
が前記ＭＯＳトランジスタの許容される最短ゲート長よ
り短く、かつ前記極板が直線状部分と該直線状部分から
枝分かれして延び出す１個または２個以上の延長部分と
を有するように形成され、前記直線状部分が、前記不純
物のドライブイン過程の後に前記下側極板領域を越えて
延長する１個または２個以上の端子部分を有し、これに
よって、前記下側極板領域の上の前記極板の全面積がマ
スク合せに於けるばらつきによる影響を受けないように
していることを特徴とし、 前記誘電層が、前記コンデンサの前記特定の動作電圧下
で電子が前記誘電層を通り抜けできない厚さを有するこ
とを特徴とする電気的構造の形成方法。 - 【請求項１３】 前記延長部が前記直線状部分から概
ね直角に延長していることを特徴とする請求項１２に記
載の方法。 - 【請求項１４】 前記不純物導入過程が、不純物注入
法を用いて行われることを特徴とする請求項１に記載の
方法。 - 【請求項１５】 ＭＯＳトランジスタと同一基板上に
コンデンサを形成する方法であって、 第１導電型の基板の上面の上に誘電層を形成する過程
と、 前記誘電層の上に導電性の極板を形成する過程と、 前記極板をマスクとして用いて前記第２導電型の不純物
を前記基板内に導入して、前記基板内に前記極板の周辺
部分と整合させて下側極板領域を形成する過程と、 実質的に前記極板の下側に延在する連続的な下側極板領
域を形成するべく、前記下側極板領域内の前記不純物が
前記極板の下側で横方向に拡散して、１個または２個以
上の前記下側極板領域が他の１個または２個以上の下側
極板領域と実質的に併合するように、前記不純物をドラ
イブインする過程と、 前記下側極板領域及び前記極板を回路内で、該回路内の
コンデンサとして機能するように電気的に接続する過程
とからなるコンデンサを形成する過程を有することを特
徴とし、 前記誘電層が、前記コンデンサの特定の動作電圧下で電
子が前記誘電層を通り抜けできないような厚さを有する
ことを特徴とするＭＯＳトランジスタと同一基板のコン
デンサ形成方法。 - 【請求項１６】 ＭＯＳトランジスタと同一基板上に
形成されるコンデンサであって、 誘電体によって第１導電型の基板の上面から絶縁されか
つその上に形成された導電性の極板と、 前記基板の上面から内部に向けて延在するように形成さ
れた第２導電型の拡散領域とを備え、前記拡散領域の一
部分が前記極板の下側に位置し、かつ前記極板の下側に
位置する前記部分が、実質的に連続的な併合領域を形成
するように前記極板の下側で併合する２個のまたはそれ
以上の別個の領域から不純物の横方向への拡散によって
形成され、 前記極板の形成後に前記極板をマスクとして用いて前記
基板内に導入される前記併合領域内の不純物とを備え、 前記併合領域及び前記極板が回路内で、該回路内のコン
デンサとして機能するように電気的に接続され、かつ前
記誘電体が、前記コンデンサの特定の動作電圧下で電子
が前記誘電体を通り抜けできないような厚さを有するこ
とを特徴とするＭＯＳトランジスタと同一基板上に形成
されるコンデンサ。 - 【請求項１７】 前記極板がドープド・ポリシリコン
からなることを特徴とする請求項１６に記載のコンデン
サ。 - 【請求項１８】 ＭＯＳトランジスタと同一基板上に
形成されるコンデンサであって、 誘電体によって第１導電型の基板の上面から絶縁されか
つその上に形成される導電性の極板と、 前記基板の上面から内部に向けて延在するように形成さ
れた第２導電型の１個または２個以上の下側拡散極板領
域とを備え、前記各拡散下側極板領域の一部分が前記極
板の下側に位置し、前記極板の下側に位置する前記部分
が不純物の横方向への拡散によって形成され、 前記不純物が前記極板の形成後に前記極板をマスクとし
て用いて前記基板内に導入され、 横型ＭＯＳトランジスタが、前記不純物のドライブイン
過程の後に前記基板内に前記ＭＯＳトランジスタが前記
下側極板領域の接合部深さと実質的に等しいソース及び
ドレインの接合部深さを有するように形成され、かつ、
前記ＭＯＳトランジスタ及び前記コンデンサについて特
定の動作電圧が与えられている場合に、前記極板の長さ
が前記ＭＯＳトランジスタの許容される最短ゲート長よ
り短く、 前記下側極板領域及び前記極板が回路内で、該回路内の
コンデンサとして機能するように接続され、 前記誘電体が、前記コンデンサの前記特定の動作電圧下
で電子が前記絶縁体を通り抜けできないような厚さを有
することを特徴とするコンデンサ。 - 【請求項１９】 前記極板の前記長さが約２ミクロン
から８ミクロンの範囲内であることを特徴とする請求項
１に記載の方法。 - 【請求項２０】 前記極板の長さが約２ミクロンから
８ミクロンの範囲内であることを特徴とする請求項１５
に記載の方法。 - 【請求項２１】 前記極板の長さが約２ミクロンから
８ミクロンの範囲内であることを特徴とする請求項１６
に記載のコンデンサ。 - 【請求項２２】 前記極板の前記長さが約２ミクロン
から８ミクロンの範囲内であることを特徴とする請求項
１８に記載のコンデンサ。 - 【請求項２３】 前記極板が蛇行する形で屈曲した形
状に形成されることを特徴とする請求項１５に記載の方
法。 - 【請求項２４】 前記極板が蛇行する形で屈曲した形
状に形成されることを特徴とする請求項１６に記載のコ
ンデンサ。 - 【請求項２５】 前記極板が蛇行する形で屈曲した形
状に形成されることを特徴とする請求項１８に記載のコ
ンデンサ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/583,779 | 1990-09-17 | ||
| US583,779 | 1990-09-17 | ||
| US07/583,779 US5045966A (en) | 1990-09-17 | 1990-09-17 | Method for forming capacitor using FET process and structure formed by same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163818A JPH06163818A (ja) | 1994-06-10 |
| JP3253986B2 true JP3253986B2 (ja) | 2002-02-04 |
Family
ID=24334525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26533591A Expired - Fee Related JP3253986B2 (ja) | 1990-09-17 | 1991-09-17 | Ｍｏｓトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5045966A (ja) |
| JP (1) | JP3253986B2 (ja) |
| DE (1) | DE4130890A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338701A (en) * | 1993-11-03 | 1994-08-16 | Taiwan Semiconductor Manufacturing Company | Method for fabrication of w-polycide-to-poly capacitors with high linearity |
| US6124751A (en) * | 1997-06-30 | 2000-09-26 | Stmicroelectronics, Inc. | Boost capacitor for an H-bridge integrated circuit motor controller having matching characteristics with that of the low-side switching devices of the bridge |
| SE515783C2 (sv) * | 1997-09-11 | 2001-10-08 | Ericsson Telefon Ab L M | Elektriska anordningar jämte förfarande för deras tillverkning |
| EP1981087B1 (en) * | 1997-09-11 | 2012-11-21 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Electrical device comprising a voltage dependant capacitance and method for manufacturing the same |
| KR100268446B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 트리플 웰 구조를 갖는 반도체 메모리 장치 |
| JP2000208719A (ja) * | 1999-01-19 | 2000-07-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6432791B1 (en) * | 1999-04-14 | 2002-08-13 | Texas Instruments Incorporated | Integrated circuit capacitor and method |
| US6828654B2 (en) * | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| US7169679B2 (en) | 2002-01-07 | 2007-01-30 | Honeywell International Inc. | Varactor with improved tuning range |
| KR100494150B1 (ko) * | 2002-11-05 | 2005-06-10 | 매그나칩 반도체 유한회사 | 반도체소자의 커패시터 형성방법 |
| US8530355B2 (en) * | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| US20090130813A1 (en) * | 2007-11-20 | 2009-05-21 | Micrel, Inc. | Method and System to Provide a Polysilicon Capacitor with Improved Oxide Integrity |
| CN110112130B (zh) * | 2019-04-30 | 2024-02-09 | 苏州固锝电子股份有限公司 | 一种新型四颗二极管集成芯片的制造工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4956698A (en) * | 1987-07-29 | 1990-09-11 | The United States Of America As Represented By The Department Of Commerce | Group III-V compound semiconductor device having p-region formed by Be and Group V ions |
| US4957877A (en) * | 1988-11-21 | 1990-09-18 | Intel Corporation | Process for simultaneously fabricating EEPROM cell and flash EPROM cell |
| US4931408A (en) * | 1989-10-13 | 1990-06-05 | Siliconix Incorporated | Method of fabricating a short-channel low voltage DMOS transistor |
-
1990
- 1990-09-17 US US07/583,779 patent/US5045966A/en not_active Expired - Lifetime
-
1991
- 1991-09-17 JP JP26533591A patent/JP3253986B2/ja not_active Expired - Fee Related
- 1991-09-17 DE DE4130890A patent/DE4130890A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163818A (ja) | 1994-06-10 |
| DE4130890A1 (de) | 1992-04-09 |
| US5045966A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804858A (en) | Body contacted SOI MOSFET | |
| US5578508A (en) | Vertical power MOSFET and process of fabricating the same | |
| US6037627A (en) | MOS semiconductor device | |
| JP2901444B2 (ja) | 半導体デバイス及びその製造方法 | |
| US6770529B2 (en) | EDMOS device having a lattice type drift region and method of manufacturing the same | |
| US7217612B2 (en) | Manufacturing method for a semiconductor device with reduced local current | |
| US5141891A (en) | MIS-type semiconductor device of LDD structure and manufacturing method thereof | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| JPH02250331A (ja) | 半導体装置およびその製造方法 | |
| JP3253986B2 (ja) | Ｍｏｓトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法 | |
| US5742088A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US5668051A (en) | Method of forming poly plug to reduce buried contact series resistance | |
| US4642880A (en) | Method for manufacturing a recessed semiconductor device | |
| KR100390614B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US5510643A (en) | High voltage MOS transistor | |
| US7161210B2 (en) | Semiconductor device with source and drain regions | |
| JPS62155565A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS63217664A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JP3312683B2 (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR940010928B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JPH08213601A (ja) | 半導体装置とその製造方法 | |
| JP3175394B2 (ja) | 不揮発性半導体装置およびその製造方法 | |
| JP2511010B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |