JP3252710B2 - 半導体基板のバンプ電極製造方法 - Google Patents

半導体基板のバンプ電極製造方法

Info

Publication number
JP3252710B2
JP3252710B2 JP17225496A JP17225496A JP3252710B2 JP 3252710 B2 JP3252710 B2 JP 3252710B2 JP 17225496 A JP17225496 A JP 17225496A JP 17225496 A JP17225496 A JP 17225496A JP 3252710 B2 JP3252710 B2 JP 3252710B2
Authority
JP
Japan
Prior art keywords
bump electrode
semiconductor substrate
plating
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17225496A
Other languages
English (en)
Other versions
JPH1022287A (ja
Inventor
雄介 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP17225496A priority Critical patent/JP3252710B2/ja
Publication of JPH1022287A publication Critical patent/JPH1022287A/ja
Application granted granted Critical
Publication of JP3252710B2 publication Critical patent/JP3252710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板に電解
めっきを施すことによりバンプ電極を製造する半導体基
板のバンプ電極製造方法に関する。
【0002】
【従来の技術】ICの実装技術の一例としてフリップチ
ップICがある。このものは、ウェハに複数のバンプ電
極を形成してからチップ毎に切断することにより製造す
ることができる。つまり、図10に示すようにウェハ1
上に形成したレジスト膜2における電極に対応した部位
にスルーホール3を形成した状態で、図11に示すよう
にウェハ全体に電解めっきを施してCuめっきを成長さ
せることによりバンプ電極4を製造してからレジスト膜
を剥離し、ウェハ1をチップ毎に切断することによりフ
リップチップIC5(図12参照)を製造することがで
きる。そして、図12に示すようにフリップチップIC
5のバンプ電極4を基板6側にはんだ付けすることによ
りフリップチップIC5を基板6に接続してから、フリ
ップチップIC5と基板6との間に樹脂を封止する。
【0003】
【発明が解決しようとする課題】ところで、フリップチ
ップIC5のバンプ電極4の高さは、フリップチップI
C5を基板6に実装する際にフリップチップIC5と基
板6との間の距離を決定することから、バンプ電極4の
高さのばらつきは、フリップチップIC5の樹脂封止や
導通不良やリーク不良などのフリップチップIC5の電
気特性、或いは組付け性に影響を及ぼす。
【0004】ここで、図12は、バンプ電極4の高さの
違いによる基板6への接続状態を示している。この場
合、基板6上の導体7はAgペーストであり、図12
(a)に示すように導体7にバンプ電極4が僅かに埋没
した状態が理想的な接合状態である。
【0005】このバンプ電極4の高さがばらつく要因と
しては、ウェハ1に電解めっきを施してバンプ電極4を
形成する際に、ウェハ1の端部で電流密度が集中するこ
とから、ウェハ1の外周部は内部と比較してバンプ電極
4の高さが大きくなってしまうからである。
【0006】本発明は上記事情に鑑みてなされたもの
で、その目的は、半導体基板に電解めっきにより形成し
たバンプ電極の高さのばらつきを低減することができる
半導体基板のバンプ電極製造方法を提供することにあ
る。
【0007】
【課題を解決するための手段】請求項1の発明によれ
ば、パターニング工程を実行することにより半導体基板
上にバンプ電極の目標高さ寸法と略一致する膜厚のレジ
スト膜を形成すると共に、そのレジスト膜における電極
と対応する部位にスルーホールを形成する。
【0008】そして、めっき工程を実行することにより
半導体基板上の中心部に位置する前記バンプ電極が目標
高さ寸法となるように前記半導体基板全体に電解めっき
を施す。これにより、半導体基板上の電極に対応する部
位にめっきが成長する。
【0009】このとき、半導体基板の外周部にはめっき
による電流が集中して流れることから、半導体基板の中
心部に位置するバンプ電極が目標高さ寸法となるように
成長させた場合には、半導体基板の外周部ではめっきが
レジスト膜の膜厚以上に成長するようになる。
【0010】この場合、レジスト膜の上面を上回って成
長しためっきは高さ方向に加えて横方向にも成長するの
で、レジスト膜を上回って成長したバンプ電極が過度に
高くなることを防止することができ、バンプ電極の高さ
のばらつきを低減することができる。
【0011】請求項2記載の発明によれば、一連のバン
プ電極の製造工程でバンプ電極にはんだめっきを施すこ
とができるので、後工程においてはんだ処理が不要とな
る。
【0012】
【発明の実施の形態】以下、本発明の一実施例を図1乃
至図10を参照して説明する。図1は半導体基板として
のウェハのバンプ電極の製造工程を示している。この図
1において、Siウェハ11上に素子を形成し、その素
子を結線するためにAl配線12を形成してから、Al
配線12を保護するために電極に対応する部位を除いた
部位をパッシベーション膜13により被覆する。そし
て、パッシベーション膜13上にアンダーバンプメタル
としてTi膜14及びCu膜15を蒸着により順に形成
する(図1(a)参照)。
【0013】次にアニール処理を施してから、パターニ
ング工程を実行する(図1(b)参照)。このパターニ
ング工程としては、まず、Cu膜15上に所定寸法のレ
ジスト膜16を形成する。つまり、目標高さが25μm
のバンプ電極を形成する場合は、25μm膜厚となるよ
うに液状レジストをレジスト塗布する(図1(c)参
照)。この場合、25μm膜厚のレジストを塗布するに
は、例えばレジスト粘度が1000cps (Pa・S )のレ
ジストを使用し、Siウェハ11の回転数と時間を10
0rpm ・30秒と250rpm ・30秒と2段階に設定す
ることによりレジストの膜厚を精度よく制御することが
できる。
【0014】その後、レジスト膜16をアライナーによ
り露光、現像処理してから、ホト工程によりウェハ1の
電極に対応した部位にスルーホール17を形成する。そ
して、図3に示すように電解めっきによりCuめっき工
程を実行することによりバンプ電極18を形成する(図
1(d)参照)。この場合、ウェハ1の中心部における
バンプ電極18の高さがレジスト膜16と同一厚さ寸法
の25μmの高さとなるようにCuめっきの成長時間を
調整する(図4参照)。
【0015】次に、図1に示すようにレジスト膜15を
剥離すると共に、Ti/Cuを除去するエッチング工程
を行う(図1(e)参照)。以上の各工程によりバンプ
電極18を製造することができる(図5参照)。そし
て、バンプ電極18を形成したウェハをチップ毎に切断
することによりフリップチップICを製造し、そのフリ
ップチップICのバンプ電極18を基板側にはんだ付け
することによりフリップチップICを基板に接続してか
ら、フリップチップICと基板との間になるべく熱膨脹
が小さい樹脂を充填して製造が終了する。
【0016】一方、図6(e)に示すようにCuめっき
を施した後にレジスト膜16を剥離することなくバンプ
電極18にはんだめっきを行うことによりはんだバンプ
19を形成し、図6(f)の如くエッチング工程を実行
してから、図6(g)に示す如くはんだをリフローする
ことにより通常のはんだ形状を形成する場合もある(図
7参照)。
【0017】さて、従来の技術で説明したように、ウェ
ハ11に対する電解めっきにおいては、ウェハ11の外
周部にCuめっきが電流密度の集中により多く成長する
ようになる。しかしながら、本実施例では、レジスト膜
16の膜厚寸法がバンプ電極18の目標高さ寸法である
25μmであることにより、電解めっきにおいてレジス
ト膜16の膜厚を上回ったCuめっきは高さ方向に加え
て横方向にも拡がって成長するので、バンプ電極18の
高さ方向のCuめっきの成長を抑制することができる
(図8参照)。
【0018】ここで、図8においてバンプ電極18の高
さが25μmを越えた部分(斜線部分)の体積Vを求め
る。この場合、レジスト膜16に形成されたスルーホー
ル17の半径をR、バンプ電極18において斜線部分の
半径をR+r、斜線部分の高さがyまで成長すると仮定
する。
【0019】
【数1】
【0020】この場合、従来技術においてバンプ電極1
8がCuめっきにより高さ方向のみにh成長した場合の
体積と本実施例でバンプ電極18が高さ方向にy成長し
た場合の体積とは等価であることから、下記の式が成立
する。
【0021】
【数2】
【0022】ここで、R、hは定数であることから、そ
れぞれ1を代入すると、下記の式のようになる。
【0023】
【数3】
【0024】従って、従来技術において電解めっきによ
りCuめっきの高さ寸法hが1だけ成長することと、本
実施例においてレジスト膜15を上回ったバンプ電極1
8の高さ寸法yが略0.5だけ成長することとは等価で
ある。
【0025】さて、本実施例では、バンプ電極18がレ
ジスト膜15を上回った場合は、上回った領域が高さ方
向に成長しない分だけ横方向にCuめっきが成長するこ
とから、それだけバンプ電極18の直径が拡大するもの
の、次の理由からバンプ電極18の直径の拡大により不
具合を生じることはない。
【0026】即ち、図9は、6インチウェハを使用して
バンプ電極18(ウェハ全体で150個)を形成した場
合のバンプ電極18の高さを、本実施例と従来技術とを
対比して示したものである。この図9から分るように、
本実施例におけるバンプ電極18の高さの最大値は2
8.9μmであった。この場合、バンプ電極18の径
は、(28.9−25)×2=3.9×2=7.8μm
だけ拡大する。
【0027】このことは、例えばバンプ電極18の直径
が90μm、バンプ電極18のピッチ250μmの場合
を想定すると、Cuめっきの成長によりウェハ上に形成
されたバンプ電極18の最大径は97.8μmとなるも
のの、バンプ電極18間の間隙を242.2μmを確保
できることから、バンプ電極18のピッチが7.8μm
狭くなるにしても全く不具合を生じることはない。
【0028】また、従来技術では、バンプ電極18の高
さが非常に大きなばらつき(26.8±11.3)を生
じていたものが、本実施例では、そのばらつきが低減
(25.0±5.0)されていることが分る。
【0029】また、従来技術では、ウェハ外周部におい
てバンプ電極18の高さが大きなものが発生しており、
ウェハ外周部においてはその最大値が39.6μmにも
なっているが、本実施例では、ウェハ1の外周部でのバ
ンプ電極18の高さ寸法を25μm近くに抑制できるこ
とが可能であることが分る。
【0030】尚、Cuめっきにはんだめっきを施した場
合は、はんだめっきがバンプ電極18の上面を覆うよう
に成長することからバンプ電極18から外方にはみ出し
てしまうものの、はんだめっきはリフローにより丸い形
状となることから、はんだめっきにより支障を生じるこ
とはない。
【0031】上述したバンプ電極18の製造方法によれ
ば、ウェハ1の電極に電解めっきによりCuめっきする
際に、ウェハ1にバンプ電極18の目標高さ寸法と一致
する膜厚のレジスト膜16を形成してから電解めっきを
実施するようにしたので、ウェハ1において外周部に電
解めっきの電流密度が集中することによりCuめっきが
レジスト膜16の上面を上回って成長するにしても、C
uめっきは高さ方向に加えて横方向にも成長することか
ら、Cuめっきが高さ方向のみに成長する従来技術に比
較して、各バンプ電極18の高さ寸法のばらつきを低減
することができる。
【0032】また、Cuめっき上にはんだめっきを形成
した場合は、一連の製造工程ではんだ処理を実施するこ
とができるので、後工程においてはんだ処理が不要とす
ることができる。
【0033】本発明は、上記実施例にのみ限定されるも
のではなく、レジスト膜として、ドライフィルムレジス
トを使用するようにしてもよい。
【図面の簡単な説明】
【図1】本発明の一実施例におけるバンプ電極の製造工
程を示す図
【図2】バンプ電極の形成状態で示すウェハの平面図
【図3】電解めっき状態で示すウェハの側面図
【図4】レジストの塗布状態で示すバンプ電極の断面図
【図5】バンプ電極の構造を模式的に示す断面図
【図6】はんだめっき工程を含めた工程を示す図1相当
【図7】はんだめっきされた状態で示す図5相当図
【図8】バンプ電極の成長状態で示す図4相当図
【図9】バンプ高さのばらつきを示す図
【図10】バンプ電極の形成状態で示すウェハの平面図
【図11】基板への接続状態で示すフリップチップIC
の側面図
【図12】電解めっき状態で示すウェハの側面図
【符号の説明】
11はウェハ(基板)、12はAl配線、13はバッシ
ベーション膜、14はTi膜、15はCu膜、16はレ
ジスト膜、17はスルーホール、18はバンプ電極、1
9ははんだバンプである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 C25D 5/00 C25D 7/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上の全体にわたって複数のバ
    ンプ電極を電解めっきにより形成する半導体基板のバン
    プ電極製造方法において、 前記半導体基板上に前記バンプ電極の目標高さ寸法と略
    一致する膜厚のレジスト膜を形成すると共に、そのレジ
    スト膜における電極と対応する部位にスルーホールを形
    成するパターニング工程と、 前記半導体基板上の中心部に位置する前記バンプ電極が
    目標高さ寸法となるように前記半導体基板全体に電解め
    っきを施すめっき工程と、 前記半導体基板から前記レジスト膜を除去するエッチン
    グ工程とを順に実行することを特徴とする半導体基板の
    バンプ電極製造方法。
  2. 【請求項2】 前記めっき工程により形成された前記バ
    ンプ電極上にはんだめっきを施すはんだめっき工程を実
    行してから、前記エッチング工程を実行することを特徴
    とする請求項1記載の半導体基板のバンプ電極製造方
    法。
JP17225496A 1996-07-02 1996-07-02 半導体基板のバンプ電極製造方法 Expired - Fee Related JP3252710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17225496A JP3252710B2 (ja) 1996-07-02 1996-07-02 半導体基板のバンプ電極製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17225496A JP3252710B2 (ja) 1996-07-02 1996-07-02 半導体基板のバンプ電極製造方法

Publications (2)

Publication Number Publication Date
JPH1022287A JPH1022287A (ja) 1998-01-23
JP3252710B2 true JP3252710B2 (ja) 2002-02-04

Family

ID=15938489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17225496A Expired - Fee Related JP3252710B2 (ja) 1996-07-02 1996-07-02 半導体基板のバンプ電極製造方法

Country Status (1)

Country Link
JP (1) JP3252710B2 (ja)

Also Published As

Publication number Publication date
JPH1022287A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US5311404A (en) Electrical interconnection substrate with both wire bond and solder contacts
US7101792B2 (en) Methods of plating via interconnects
US6372622B1 (en) Fine pitch bumping with improved device standoff and bump volume
US10774427B2 (en) Fabrication method of substrate having electrical interconnection structures
US20060175686A1 (en) Semiconductor device and fabrication method thereof
US3918148A (en) Integrated circuit chip carrier and method for forming the same
JP2785338B2 (ja) 半導体装置の製造方法
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
JP3252710B2 (ja) 半導体基板のバンプ電極製造方法
US5336929A (en) Semiconductor structure and method for fabricating the same
JP2002217226A (ja) はんだバンプ形成方法
US11152321B2 (en) Semiconductor device having a copper pillar interconnect structure
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
US6571468B1 (en) Traceless flip chip assembly and method
JP2644079B2 (ja) 半導体集積回路
US10388617B2 (en) Mechanically anchored C4 pad and method of forming same
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
DE102022131837A1 (de) Integrierte schaltungspackages und verfahren zu deren herstellung
JPH10189606A (ja) 半導体装置のバンプ及びその製造方法
JP2000294585A (ja) バンプ構造及びその形成方法
KR100395489B1 (ko) 고 밀도/고 에스펙트비를 얻기 위한 범프 배열 방법
JPS61239646A (ja) 多層配線の形成方法
JPS5823940B2 (ja) 半導体装置の電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees