JP3250352B2 - マトリックススイッチャ - Google Patents

マトリックススイッチャ

Info

Publication number
JP3250352B2
JP3250352B2 JP33625193A JP33625193A JP3250352B2 JP 3250352 B2 JP3250352 B2 JP 3250352B2 JP 33625193 A JP33625193 A JP 33625193A JP 33625193 A JP33625193 A JP 33625193A JP 3250352 B2 JP3250352 B2 JP 3250352B2
Authority
JP
Japan
Prior art keywords
output
matrix
channel
channels
matrix switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33625193A
Other languages
English (en)
Other versions
JPH07203301A (ja
Inventor
貞秋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33625193A priority Critical patent/JP3250352B2/ja
Publication of JPH07203301A publication Critical patent/JPH07203301A/ja
Application granted granted Critical
Publication of JP3250352B2 publication Critical patent/JP3250352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マトリックススイッチ
ャに関し、例えばシリアルのディジタル映像信号を切り
換えるマトリックススイッチャに関する。
【0002】
【従来の技術】例えば、放送局やポストプロダクション
において、音声信号や映像信号等の各種信号を切り換え
るために、所謂マトリックススイッチャ(あるいはルー
ティングスイッチャという)が用いられる。例えば放送
局等においては信号の入出力が一ヶ所に集中管理されて
おり、業務内容に応じて入出力の切換がマトリックスス
イッチャを用いて行われている。
【0003】具体的には、図2に示すように、マトリッ
クススイッチャは、例えば7つの入力チャンネル#1、
#2、#3、#4、#5、#6、#7と7つの出力チャ
ンネル#1、#2、#3、#4、#5、#6、#7とを
備え、所望の入力チャンネルと出力チャンネルの交点に
位置するスイッチ素子をオンとすることにより、所望の
信号を選択して出力することができるようになってい
る。
【0004】すなわち、例えばビデオカメラ31で撮影
して得られる映像信号をビデオテープレコーダ(以下V
TRという)41で記録するときは、入力チャンネル#
1と出力チャンネル#1の交点に位置するスイッチ素子
をオンにする。
【0005】また例えばVTR33で再生された映像信
号をVTR42で記録するときは、入力チャンネル#3
と出力チャンネル#2の交点に位置するスイッチ素子を
オンにする。
【0006】ところで、例えば放送局等で実際に用いら
れているマトリックススイッチャとしては、入力チャン
ネル数×出力チャンネル数が数百×数百のサイズのもの
もある。したがって、マトリックススイッチャとして
は、小規模構成から大規模構成に対応できるように拡張
性を持たせる必要がある。
【0007】具体的には、小規模の、例えば図3に示す
ように6入力チャンネル、6出力チャンネル及び6拡張
入力チャンネルを有する(以下単に6×6という)マト
リックススイッチユニットMを、例えば3個用いて18
×6のマトリックススイッチャを構成するようにしてい
る。
【0008】すなわち、マトリックススイッチユニット
Mは、例えば出力チャンネル#1として、全ての入力チ
ャンネル#1〜#6と拡張入力チャンネル#1を選択す
ることができ、また例えば出力チャンネル#2として、
全ての入力チャンネル#1〜#6と拡張入力チャンネル
#2を選択することができるようになっている。そし
て、この18×6のマトリックススイッチャでは、図4
に示すように、マトリックススイッチユニットM1 の出
力チャンネルとマトリックススイッチユニットM 2 の拡
張入力チャンネルを対応するチャンネル毎に接続すると
共に、マトリックススイッチユニットM2 の出力チャン
ネルとマトリックススイッチユニットM3の拡張入力チ
ャンネルを対応するチャンネル毎に接続し、CPU等か
らなるコントローラ51は、使用者がキーボード52を
用いて操作を行うと、その操作に応じてマトリックスス
イッチユニットM1 〜M3 の切換を制御するようになっ
ている。
【0009】例えば最終の出力チャンネル#1として入
力チャンネル#1を選択するときは、コントローラ51
は、マトリックススイッチユニットM1 が出力チャンネ
ル#1として入力チャンネル#1を選択すると共に、マ
トリックススイッチユニットM2 、M3 がそれぞれ出力
チャンネル#1として拡張入力チャンネル#1を選択す
るように制御する。
【0010】また、例えば最終の出力チャンネル#1と
して入力チャンネル#7を選択するときは、コントロー
ラ51は、マトリックススイッチユニットM2 が出力チ
ャンネル#1として入力チャンネル#7を選択すると共
に、マトリックススイッチユニットM3 が出力チャンネ
ル#1として拡張入力チャンネル#1を選択するように
制御する。
【0011】また、例えば最終の出力チャンネル#1と
して入力チャンネル#18を選択するときは、コントロ
ーラ51は、マトリックススイッチユニットM3 が出力
チャンネル#1として入力チャンネル#18を選択する
ように制御する。
【0012】
【発明が解決しようとする課題】ところで、上述ような
構成、すなわちマトリックススイッチユニットを直列に
接続して入力チャンネル数を拡大することができる構成
のマトリックススイッチャは、構成が簡単であり、回路
規模も小さいという長所を有するが、所謂クロストーク
が入力チャンネル数の拡大に伴って増加し、例えばディ
ジタル信号を切り換える場合は、エラーが発生するとい
う問題があった。特に、シリアルのディジタル映像信号
等のような数百Mbps のディジタル信号ではこの問題が
顕著である。換言すると、エラーが発生しない範囲でし
か入力チャンネル数を拡大することができないという問
題があった。
【0013】また、マトリックススイッチユニットM毎
に、すなわち入力チャンネル#1〜#6と、入力チャン
ネル#7〜#12と、入力チャンネル#13〜#18と
では、通過するマトリックススイッチユニットMの数が
異なることから、信号の遅延量が異なるという問題があ
った。
【0014】本発明は、このような実情に鑑みてなされ
たものであり、入力チャンネル数に関係なく、従来のマ
トリックススイッチャに比してクロストーク量が少な
く、また、出力信号の遅延量を一定とすることができる
マトリックススイッチャの提供を目的とする。
【0015】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る第1のマトリックススイッチャは、
n入力チャンネル、m出力チャンネルを有し、かつ選択
されていない出力チャンネルより無信号レベルを出力す
るN個のマトリックススイッチユニットと、N個のマト
リックススイッチユニットの対応する出力チャンネルか
らの信号をそれぞれ加算するm個の加算手段と、N個の
マトリックススイッチユニットの切換を制御する制御手
段とを備え、制御手段は、対応する出力チャンネルに対
しては一つのマトリックススイッチユニットのみに入力
チャンネルを選択させ、他のN−1個のマトリックスス
イッチユニットには選択されていない出力チャンネルよ
り無信号レベルを出力させる。
【0016】また、本発明に係る第2のマトリックスス
イッチャは、第1のマトリックススイッチャにおいて、
N個のマトリックススイッチユニットは、選択されてい
ない出力チャンネルから無信号レベルを出力するために
接地されているn拡張入力チャンネルをさらに備えるこ
とを特徴とする。
【0017】また、本発明に係る第3のマトリックスス
イッチャは、第1のマトリックススイッチャ又は第2の
マトリックススイッチャにおいて、N個のマトリックス
スイッチユニットに入力される信号を、シリアルのディ
ジタル映像信号とすることを特徴とする。
【0018】
【作用】本発明に係るマトリックススイッチャでは、制
御手段が、対応する出力チャンネルに対しては一つのマ
トリックススイッチユニットのみに入力チャンネルを選
択させ、他のN−1個のマトリックススイッチユニット
には選択されていない出力チャンネルより無信号レベル
を出力させ、加算手段が各マトリックススイッチユニッ
トからの信号を加算して、上記1つのマトリックススイ
ッチユニットで選択された信号をそのまま出力する。
【0019】
【実施例】以下、本発明に係るマトリックススイッチャ
の一実施例を図面を参照しながら説明する。本発明を適
用したマトリックススイッチャは、例えば図1に示すよ
うに、n入力チャンネル、m出力チャンネルを有するN
個、例えば6入力チャンネル、6出力チャンネルを有す
る3個のマトリックススイッチユニットM1 、M2 、M
3 と、該3個のマトリックススイッチユニットM1 〜M
3 の対応する出力チャンネルからの信号を加算する、例
えば論理和をそれぞれ求める6個の論理和回路(以下O
R回路という)11、12、13、14、15、16
と、上記3個のマトリックススイッチユニットの切換を
制御するコントローラ21と、使用者が操作するための
キーボード22とを備え、入力チャンネル数を18(=
6×3)チャンネルとし、出力チャンネル数を6チャン
ネルとしている。
【0020】ここで、マトリックススイッチユニットM
1 が有する6個の入力チャンネルを入力チャンネル#
1、#2、#3、#4、#5、#6(以下#1〜#6と
表現する)とし、6個の出力チャンネルを出力チャンネ
ル#1〜#6とする。また、マトリックススイッチユニ
ットM2 の入力チャンネル、出力チャンネルをそれぞれ
入力チャンネル#7〜#12、出力チャンネル#7〜#
12とし、マトリックススイッチユニットM3 の入力チ
ャンネル、出力チャンネルをそれぞれ入力チャンネル#
13〜#18、出力チャンネル#13〜#18とする。
【0021】また、マトリックススイッチユニットM1
は、上述の図1に示すように、m個、例えば6個の拡張
入力チャンネル#1〜#6を備え、マトリックススイッ
チユニットM2 は、例えば6個の拡張入力チャンネル#
7〜#12を備え、マトリックススイッチユニットM3
は、例えば6個の拡張入力チャンネル#13〜#18を
備える。これらの拡張入力チャンネル#1〜#18は、
選択されていない出力チャンネルから無信号レベルを出
力するために接地されている。
【0022】そして、例えば、入力チャンネル#1〜#
18を介してシリアルのディジタル映像が供給され、使
用者がキーボード21を用いて出力#1として、入力チ
ャンネル#1を選択する操作を行うと、例えばCPU等
から構成されるコントローラ21は、マトリックススイ
ッチユニットM1 が出力チャンネル#1として入力チャ
ンネル#1を選択すると共に、マトリックススイッチユ
ニットM2 、M3 がそれぞれ出力チャンネル#7、#1
3として拡張入力チャンネル#7、#13を選択するよ
うに制御する。この結果、OR回路11には、マトリッ
クススイッチユニットM1 を介して入力チャンネル#1
からのディジタル映像信号が供給されると共に、マトリ
ックススイッチユニットM2 、M3 をそれぞれに介して
拡張入力チャンネル#7、#13からのローレベル(以
下Lレベルという)の信号が供給される。そして、OR
回路11は、これらの3つの信号を加算、すなわちディ
ジタル信号に対する論理和を求め、入力チャンネル#1
を介して供給されるディジタル映像信号を出力#1とし
て出力する。
【0023】また、例えば出力#1として入力チャンネ
ル#7を選択する操作を行うと、コントローラ21は、
マトリックススイッチユニットM2 が出力チャンネル#
7として入力チャンネル#7を選択すると共に、マトリ
ックススイッチユニットM1、M3 がそれぞれ出力チャ
ンネル#1、#13として拡張入力チャンネル#1、#
13を選択するように制御する。この結果、OR回路1
1には、マトリックススイッチユニットM2 を介して入
力チャンネル#7からのディジタル映像信号が供給され
ると共に、マトリックススイッチユニットM1 、M3
それぞれに介して拡張入力チャンネル#7、#13から
のLレベルの信号が供給される。そして、OR回路11
は、これらの3つの信号の論理和を求め、入力チャンネ
ル#7を介して供給されるディジタル映像信号を出力#
1として出力する。
【0024】また、例えば出力#1として入力チャンネ
ル#18を選択する操作を行うと、コントローラ21
は、マトリックススイッチユニットM3 が出力チャンネ
ル#13として入力チャンネル#18を選択すると共
に、マトリックススイッチユニットM1 、M2 がそれぞ
れ出力チャンネル#1、#7として拡張入力チャンネル
#1、#7を選択するように制御する。この結果、OR
回路11には、マトリックススイッチユニットM3 を介
して入力チャンネル#18からのディジタル映像信号が
供給されると共に、マトリックススイッチユニット
1 、M2 をそれぞれに介して拡張入力チャンネル#
1、#7からのLレベルの信号が供給される。そして、
OR回路11は、これらの3つの信号の論理和を求め、
入力チャンネル#18を介して供給されるディジタル映
像信号を出力#1として出力する。
【0025】以上のように、このマトリックススイッチ
ャでは、全ての入力チャンネルからの信号は、1つのマ
トリックススイッチユニットを通過するだけであり、入
力チャンネル数に関係なく、従来のマトリックススイッ
チャに比してクロストーク量を少なくすることができ
る。また、信号の遅延量を一定とすることができる。換
言すると、上述した構成のマトリックススイッチャは、
小規模構成から大規模構成まで対応することができる。
特にシリアルのディジタル映像信号等の高速ディジタル
信号に対してその効果が大きい。また、追加する回路も
OR回路ですみ、回路増加も少ない。
【0026】なお、本発明は上述の実施例に限定される
ものではなく、例えばアナログ映像信号等のアナログ信
号にも適用できることは言うまでもない。この場合、O
R回路の代わりにアナログ加算器を用いるようにする。
【0027】
【発明の効果】以上の説明で明かなように、本発明に係
るマトリックススイッチャは、n入力チャンネル、m出
力チャンネルを有し、かつ選択されていない出力チャン
ネルより無信号レベルを出力するN個のマトリックスス
イッチユニットと、N個のマトリックススイッチユニッ
トの対応する出力チャンネルからの信号をそれぞれ加算
するm個の加算手段と、N個のマトリックススイッチユ
ニットの切換を制御する制御手段とを備え、対応する出
力チャンネルに対しては一つのマトリックススイッチユ
ニットのみに入力チャンネルを選択させ、他のN−1個
のマトリックススイッチユニットには選択されていない
出力チャンネルより無信号レベルを出力させので、全て
の入力チャンネルの信号に対して通過するマトリックス
スイッチユニットを1つとすることができ、入力チャン
ネル数に関係なく、従来のマトリックススイッチャに比
してクロストーク量を少なくすることができる。また、
信号の遅延量を一定とすることができる。換言すると、
小規模構成から大規模構成まで対応することができる。
特にシリアルのディジタル映像信号等の高速ディジタル
信号に対してその効果が大きい。また、追加する回路も
加算手段ですみ、回路増加も少ない。
【図面の簡単な説明】
【図1】本発明を適用したマトリックススイッチャの具
体的な構成を示すブロック図である。
【図2】マトリックススイッチャの機能を説明するため
のマトリックススイッチャの交点を示す図である。
【図3】従来のマトリックススイッチユニットの構成を
示すブロック図である。
【図4】従来のマトリックススイッチャの構成を示すブ
ロック図である。
【符号の説明】
1 、M2 、M3 ・・・マトリックススイッチユニット 11〜16・・・OR回路

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 n入力チャンネル、m出力チャンネルを
    し、かつ選択されていない出力チャンネルより無信号
    レベルを出力するN個のマトリックススイッチユニット
    と、 該N個のマトリックススイッチユニットの対応する出力
    チャンネルからの信号をそれぞれ加算するm個の加算手
    段と、 上記N個のマトリックススイッチユニットの切換を制御
    する制御手段とを備え、上記制御手段は、上記対応する出力チャンネルに対して
    は一つのマトリックススイッチユニットのみに入力チャ
    ンネルを選択させ、他のN−1個のマトリックススイッ
    チユニットには選択されていない出力チャンネルより無
    信号レベルを出力させる ことを特徴とするマトリックス
    スイッチャ。
  2. 【請求項2】 上記N個のマトリックススイッチユニッ
    トは、選択されていない出力チャンネルから無信号レベ
    ルを出力するために接地されているn拡張入力チャンネ
    ルをさらに備えることを特徴とする請求項1記載のマト
    リックススイッチャ。
  3. 【請求項3】 上記N個のマトリックススイッチユニッ
    トに入力される信号を、シリアルのディジタル映像信号
    とすることを特徴とする請求項1又は請求項2記載のマ
    トリックススイッチャ。
JP33625193A 1993-12-28 1993-12-28 マトリックススイッチャ Expired - Fee Related JP3250352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33625193A JP3250352B2 (ja) 1993-12-28 1993-12-28 マトリックススイッチャ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33625193A JP3250352B2 (ja) 1993-12-28 1993-12-28 マトリックススイッチャ

Publications (2)

Publication Number Publication Date
JPH07203301A JPH07203301A (ja) 1995-08-04
JP3250352B2 true JP3250352B2 (ja) 2002-01-28

Family

ID=18297200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33625193A Expired - Fee Related JP3250352B2 (ja) 1993-12-28 1993-12-28 マトリックススイッチャ

Country Status (1)

Country Link
JP (1) JP3250352B2 (ja)

Also Published As

Publication number Publication date
JPH07203301A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
US5347499A (en) Circuit for selectively setting a monaural playback channel in a stereo audio apparatus
JP3250352B2 (ja) マトリックススイッチャ
US5790500A (en) Apparatus for recording/reproducing converted four-channel audio signals
US7197150B2 (en) Audio signal processing apparatus
KR940005016Y1 (ko) 비디오테이프 장치의 기록/재생 신호 동시표시회로
KR20010014207A (ko) 비디오 신호 기록재생장치 및 비디오 신호 재생장치
JPH0548966A (ja) オーデイオミキサー
JPH05219525A (ja) ビデオ信号の記録再生装置
KR940000967Y1 (ko) 멀티 영상 처리 시스템의 색신호 절환회로
US5875278A (en) Recording/reproducing device comprising a plurality of audio channels and a rotary encoder which controls two independent level adjusting means
JP3822920B2 (ja) ビデオ信号処理装置
JPH0575962A (ja) 映像信号記録再生装置
JPS6284406A (ja) 磁気記録再生装置
JPH0713325Y2 (ja) ビデオ信号切換装置
JP3166183B2 (ja) 磁気記録再生装置
JPH1127697A (ja) 映像信号記録装置
JPH0624041Y2 (ja) レコ−デイングセレクタ回路
KR900002294Y1 (ko) 영상기록 재생기의 정지화면 확대회로
KR940004956Y1 (ko) Pip시스템의 오디오 동시 청취장치
JP3364934B2 (ja) 磁気記録再生装置
JP2003189196A (ja) 入力信号選択装置
KR930023958A (ko) 더블 데크 vcr 시스템
JPS58179907A (ja) テ−プレコ−ダ装置
JPH0442405A (ja) 映像信号記録再生装置
JPH0437375A (ja) ビデオ装置のトラッキング制御信号発生回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011016

LAPS Cancellation because of no payment of annual fees