JP3247475B2 - Electronic component joining method - Google Patents
Electronic component joining methodInfo
- Publication number
- JP3247475B2 JP3247475B2 JP3355793A JP3355793A JP3247475B2 JP 3247475 B2 JP3247475 B2 JP 3247475B2 JP 3355793 A JP3355793 A JP 3355793A JP 3355793 A JP3355793 A JP 3355793A JP 3247475 B2 JP3247475 B2 JP 3247475B2
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- electronic component
- lead portion
- small hole
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子等の電子部
品をプリント基板に組み込み、半田等の低融点合金を用
いて所定回路に結線した電子部品接合方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for joining electronic parts, such as a semiconductor element or the like, mounted on a printed circuit board and connected to a predetermined circuit using a low melting point alloy such as solder.
【0002】[0002]
【従来の技術】一般に、集積回路形式の半導体素子は図
11に示すように、樹脂封止された本体部分1の少なく
とも一側面から一方向に突出した複数のアウターリード
部分2、2……を有し、各アウターリード部分2は偏平
に形成されている。このような半導体素子を用いてプリ
ント配線を行う場合、プリント基板の導電体層上に接合
用の低融点合金層を半田めっき等の方法であらかじめ設
けておき、その上にアウターリード部分2を載せて加圧
・加熱することが行われている。2. Description of the Related Art Generally, as shown in FIG. 11, a semiconductor element of an integrated circuit type comprises a plurality of outer lead portions 2, 2,... Each outer lead portion 2 is formed flat. In the case of performing printed wiring using such a semiconductor element, a low melting point alloy layer for bonding is provided in advance on a conductor layer of a printed board by a method such as solder plating, and the outer lead portion 2 is mounted thereon. Pressurization and heating.
【0003】[0003]
【発明が解決しようとする課題】この場合、図12に示
すようにプリント基板3の導電体層4上に設けられた低
融点合金層5の一部分5aが、アウターリード部分2の
表面上に十分に回り込んで広い面積に展延しないと、信
頼性の高い接合効果が得られず、接合状態の目視による
良否判定もしにくくなる。In this case, as shown in FIG. 12, a portion 5a of the low melting point alloy layer 5 provided on the conductor layer 4 of the printed circuit board 3 is sufficiently covered on the surface of the outer lead portion 2. If it is not spread over a large area, a highly reliable bonding effect cannot be obtained, and it is difficult to visually determine the quality of the bonded state.
【0004】[0004]
【課題を解決するための手段】本発明によると、プリン
ト基板の導電体層上に設けられた低融点合金層上に、電
子部品のアウターリード部分を置き、加熱工具で前記ア
ウターリード部分を押圧することにより電子部品をプリ
ント基板に接合する方法において、電子部品の複数のア
ウターリード部分のそれぞれには小穴が形成されてお
り、小穴の配列位置に沿って押圧面が形成された加熱工
具を用いて、複数のアウターリード部分をこれらの小穴
が形成された位置において一挙に押圧して前記複数のア
ウターリード部分を前記導電体層上に接合することを特
徴とする電子部品接合方法が提供される。According to the present invention, an outer lead portion of an electronic component is placed on a low melting point alloy layer provided on a conductor layer of a printed circuit board, and the outer lead portion is pressed by a heating tool. In the method of bonding the electronic component to the printed circuit board by performing, a small hole is formed in each of the plurality of outer lead portions of the electronic component, and a heating tool having a pressing surface formed along the arrangement position of the small hole is used. An electronic component bonding method, wherein a plurality of outer lead portions are pressed at once at positions where these small holes are formed to bond the plurality of outer lead portions onto the conductor layer. .
【0005】前記小穴はアウターリード部分の長手方向
に長軸を置く楕円形のものであってもよい。また、アウ
ターリード部分が小穴を中心にした幅広部を有していて
もよい。さらに上記加熱工具は良熱伝導性金属からなる
板状体であると好適である。[0005] The small hole may be an elliptical hole whose major axis is set in the longitudinal direction of the outer lead portion. Further, the outer lead portion may have a wide portion centered on the small hole. Further, it is preferable that the heating tool is a plate-like body made of a good heat conductive metal.
【0006】[0006]
【作用】本発明によると、アウターリード部分およびそ
の下層の低融点合金層がともに加熱されるとき、小穴が
溶融した低融点合金層の一部を毛管現象によって吸い上
げる作用をなすので、この低融点合金層の一部分が当該
アウターリード部分の側面を通って表面上に回り込むの
みならず、小穴を通じて表面上に濡れよく回り込むよう
になる。また、小穴の存在によって、アウターリード部
分に対する低融点合金層の接合面積を増すことができる
ので、信頼性の高い接合効果を得ることができ、接合状
態の目視による良否判定もしやすくなる。さらに複数の
アウターリード部分およびこれらに対応する低融点合金
層に対する加熱と押圧とが共通の加熱工具によって行な
われるので、各アウターリード部分の接合が均等なもの
となって品質良好となり、しかも複数箇所での接合処理
を一挙に達成でき、能率的である。According to the present invention, when both the outer lead portion and the low melting point alloy layer below the outer lead portion are heated, the small holes act to suck up a part of the melted low melting point alloy layer by capillary action. A part of the alloy layer not only wraps around the surface through the side surface of the outer lead portion, but also wraps around the surface well through the small hole. Further, the presence of the small holes can increase the bonding area of the low melting point alloy layer to the outer lead portion, so that a highly reliable bonding effect can be obtained, and the quality of the bonded state can be easily determined by visual inspection. Further, since heating and pressing of the plurality of outer lead portions and the corresponding low melting point alloy layer are performed by a common heating tool, the joining of each outer lead portion becomes uniform, resulting in good quality, and at a plurality of locations. Can be achieved all at once and is efficient.
【0007】[0007]
【実施例】つぎに、実施例を説明する。図1に示すよう
に集積回路形式の半導体素子6は、樹脂封止された本体
部分7の少なくとも一側面から一方向に突出した複数の
アウターリード部分8、8……を有し、各アウターリー
ド部分8はその板面を貫く小穴9を有している。Next, an embodiment will be described. As shown in FIG. 1, a semiconductor element 6 of an integrated circuit type has a plurality of outer lead portions 8, 8,... Protruding in at least one direction from at least one side surface of a resin-sealed main body portion 7. The part 8 has a small hole 9 passing through the plate surface.
【0008】一方、プリント基板3は複数のアウターリ
ード部分8、8……に対応して配置された導電体層4、
4……を有し、各導電体層4はその表面上に、半田めっ
きまたはクリーム半田のリフローによって形成された固
溶半田層(低融点合金層)5を有している。そして、半
導体素子6のアウターリード部分8が低融点合金層5上
に積み重ねられている。10は下降および退避のための
上昇を順次に繰り返す押圧子、11は加熱のためのレー
ザー光を投射する投光器を示す。On the other hand, the printed circuit board 3 has conductor layers 4 arranged corresponding to the plurality of outer lead portions 8, 8,...
Each conductor layer 4 has on its surface a solid solution solder layer (low melting point alloy layer) 5 formed by solder plating or cream solder reflow. The outer lead portions 8 of the semiconductor element 6 are stacked on the low melting point alloy layer 5. Reference numeral 10 denotes a pressing element that sequentially lowers and ascends for evacuation, and 11 denotes a projector that projects a laser beam for heating.
【0009】図2を参照して、アウターリード部分8の
幅Wが0.5mm、アウターリード部分8の配列ピッチ
Pが1.2mmである場合、小穴9の直径φは約0.3
mmに設定することができる。小穴9は半導体素子6の
製造工程中に形成しておくのが好ましく、図示例におけ
るアウターリード部分8はリードフレームの外枠部分1
2(半導体の製造工程中に切除される部分)と連なって
いる。Referring to FIG. 2, when the width W of the outer lead portion 8 is 0.5 mm and the arrangement pitch P of the outer lead portions 8 is 1.2 mm, the diameter φ of the small hole 9 is about 0.3 mm.
mm. The small holes 9 are preferably formed during the manufacturing process of the semiconductor element 6, and the outer lead portions 8 in the illustrated example correspond to the outer frame portions 1 of the lead frame.
2 (portion cut during the semiconductor manufacturing process).
【0010】小穴9は金型によるパンチング加工または
レーザー加工によって形成することができる。エッチン
グ加工を適用する場合は、銅等からなるリードフレーム
のアウターリード部分を小穴付きパターンの耐酸性フォ
トレジスト膜で覆っておき、塩化第二鉄等からなるエッ
チング液に浸して小穴9を得ることができる。図3に示
す実施例のものでは、各アウターリード部分8に対して
2つの小穴9、9を設けている。The small holes 9 can be formed by punching using a mold or laser processing. When the etching process is applied, the outer lead portion of the lead frame made of copper or the like is covered with an acid-resistant photoresist film having a pattern with small holes, and the small holes 9 are obtained by dipping in an etching solution containing ferric chloride or the like. Can be. In the embodiment shown in FIG. 3, two small holes 9, 9 are provided for each outer lead portion 8.
【0011】さて、図1に示す構成において押圧子10
が下降すると、これによってアウターリード部分8が導
電体層4側へ強く押圧される。次いで、投光器11から
集束レーザー光13が放射され、低融点合金層5が加熱
される。この加熱によって低融点合金層5が解けだす
と、その一部分がアウターリード部分8の側面を通って
当該アウターリード部分の表面上に回り込む。一方、小
穴9は溶けた低融点合金層の一部分を毛管現象による吸
い上げで上昇させる。そして、上昇した低融点合金は当
該アウターリード部分の表面上で濡れよく展延する。Now, in the configuration shown in FIG.
As a result, the outer lead portion 8 is strongly pressed toward the conductor layer 4. Next, the focused laser beam 13 is emitted from the light projector 11 and the low melting point alloy layer 5 is heated. When the low-melting point alloy layer 5 is melted by this heating, a part of the layer passes through the side surface of the outer lead portion 8 and wraps around the surface of the outer lead portion. On the other hand, the small hole 9 raises a part of the melted low melting point alloy layer by suction by capillary action. Then, the raised low melting point alloy spreads well on the surface of the outer lead portion.
【0012】図4および図5に示すように、低融点合金
層5の一部分5aはアウターリード部分8の表面を広い
面積にわたって覆うようになる。また、アウターリード
部分8と低融点合金層5との接合面積を小穴9によって
増大させることもできるので、アウターリード部分8を
導電体層4に、ばらつきなく強固に接合することができ
る。As shown in FIGS. 4 and 5, a portion 5a of the low melting point alloy layer 5 covers the surface of the outer lead portion 8 over a wide area. In addition, since the bonding area between the outer lead portion 8 and the low melting point alloy layer 5 can be increased by the small holes 9, the outer lead portion 8 can be firmly bonded to the conductor layer 4 without variation.
【0013】多くの場合、アウターリード部分8がスズ
または金等のめっき層を有している。これらのめっき層
は色彩によって半田層と区別できるので、目視による良
否の判定が容易である。本実施例によると上述のよう
に、アウターリード部分8の表面上に低融点合金の層が
幅広く展延するので、とくに小穴9を中心とする領域の
表面形状を観察して接合状態の良否を的確に判定するこ
とができる。In many cases, the outer lead portion 8 has a plating layer such as tin or gold. Since these plating layers can be distinguished from the solder layers by color, it is easy to visually judge the quality. According to this embodiment, as described above, since the low melting point alloy layer is widely spread on the surface of the outer lead portion 8, the surface shape of the region centered on the small hole 9 is observed, and the quality of the bonding state is checked. It can be determined accurately.
【0014】他の実施例を図6に示す。ここに示される
構成が上述した実施例の構成と異なるところは、加熱工
具14を用いてアウターリード部分8を導電体層4側へ
押圧する点であり、その他の構成には変わりがない。こ
の場合、低融点合金層5およびその周辺に対する加熱と
前記押圧とが共通の工具によって達成されるのみなら
ず、複数箇所における接合処理を一挙に達成することが
できる。FIG. 6 shows another embodiment. The configuration shown here is different from the configuration of the above-described embodiment in that the outer lead portion 8 is pressed toward the conductor layer 4 using the heating tool 14, and the other configurations remain unchanged. In this case, not only the heating and the pressing of the low melting point alloy layer 5 and the periphery thereof can be achieved by a common tool, but also the bonding process at a plurality of locations can be achieved at once.
【0015】加熱工具14として図示した部分は、銅等
の良熱伝導性金属からなる板状体に過ぎないが、この板
状体は図外のヒーターによって傍熱される。加熱工具1
4の帯状先端の押圧面は、小穴9の配列位置に沿って形
成されている。The portion shown as the heating tool 14 is merely a plate made of a good heat conductive metal such as copper, but this plate is heated by a heater (not shown). Heating tool 1
The pressing surface of the band-shaped tip of No. 4 is formed along the arrangement position of the small holes 9.
【0016】小穴9は円形でなくてもよい。図7および
図8に示す実施例での小穴9aはアウターリード部分8
の長手方向に長軸を置く楕円形に形成されている。楕円
形小穴9aの長径Lは1.0mm、短径Sは0.3mm
(ただし、W=0.5mm、P=1.2mm)に設定す
ることができる。この場合、低融点合金層5への直接的
なレーザー光投射面積が増すのみならず、主として半田
からなる低融点合金層5のレーザー光反射率は、アウタ
ーリード部分8のレーザー光反射率よりも低いので、比
較的低いレーザー光出力でもって低融点合金層5を効率
よく溶かすことができる。また、プリント基板を高温に
さらす危険が軽減されるので、その損傷を防ぐことがで
きる。The small holes 9 need not be circular. The small hole 9a in the embodiment shown in FIGS.
Is formed in an elliptical shape with its major axis in the longitudinal direction. The major axis L of the oval small hole 9a is 1.0 mm, and the minor axis S is 0.3 mm.
(W = 0.5 mm, P = 1.2 mm). In this case, the laser light reflectance of the low melting point alloy layer 5 mainly composed of solder is larger than the laser light reflectance of the outer lead portion 8, as well as the area of directly projecting the laser light onto the low melting point alloy layer 5 is increased. Since it is low, the low melting point alloy layer 5 can be efficiently melted with a relatively low laser beam output. Further, the risk of exposing the printed circuit board to high temperatures is reduced, so that the damage can be prevented.
【0017】図10に示す実施例でのアウターリード部
分8は、小穴9を中心にした円弧を描いて幅方向に膨出
した幅広部15を有している。前記円弧の半径Rは一例
として0.4mm(ただし、W=0.5mm、P=1.
2mm、φ=0.3mm)に設定することができる。こ
のように構成すると、アウターリード部分8と低融点合
金層との接合面積が拡大するので、それだけ接合強度を
高めることができる。The outer lead portion 8 in the embodiment shown in FIG. 10 has a wide portion 15 bulging in the width direction by drawing an arc centered on the small hole 9. The radius R of the arc is, for example, 0.4 mm (W = 0.5 mm, P = 1.
2 mm, φ = 0.3 mm). With such a configuration, the bonding area between the outer lead portion 8 and the low melting point alloy layer is increased, so that the bonding strength can be increased accordingly.
【0018】図4に示す実施例では、小穴9または幅広
部15を千鳥足状にジグザグ配列している。このため、
隣り合う幅広部15、15間での干渉をなくすことがで
きる。アウターリード部分8の突出方向を基準にした幅
広部15の配列ピッチLPは、一例として1.0mmに
設定することができる。In the embodiment shown in FIG. 4, the small holes 9 or the wide portions 15 are arranged in a zigzag pattern in a staggered manner. For this reason,
Interference between the wide portions 15 adjacent to each other can be eliminated. The arrangement pitch LP of the wide portions 15 based on the projecting direction of the outer lead portions 8 can be set to 1.0 mm as an example.
【0019】前記干渉を避けるための配列はジグザグ状
に限定されない。要は、隣り合うアウターリード部分
8、8が、その突出方向に対して鋭角または鈍角をなす
配列線上に自体の小穴または幅広部を位置させておれば
よい。The arrangement for avoiding the interference is not limited to zigzag. In short, the adjacent outer lead portions 8 and 8 may have their small holes or wide portions positioned on the arrangement line that forms an acute or obtuse angle with respect to the protruding direction.
【0020】上述した実施例におけるアウターリード部
分は集積回路形式半導体素子のものであったが、これに
限定されるものではない。要するに、電子部品のアウタ
ーリード部分と読み替えることができる。Although the outer lead portion in the above-described embodiment is of an integrated circuit type semiconductor element, it is not limited to this. In short, it can be read as the outer lead portion of the electronic component.
【0021】[0021]
【発明の効果】以上のように本発明によると、電子部品
のアウターリード部分に設けた小穴による毛管現象を利
用して、溶けた低融点合金層の一部分を当該アウターリ
ード部分の表面上に導くものであり、信頼性の高い接合
効果を得ることができる。また、接合部の目視による良
否判定もしやすくなる。さらに複数のアウターリード部
分およびこれらに対応する低融点合金層に対する加熱と
押圧とが共通の加熱工具によって行なわれるので、各ア
ウターリード部分の接合が均等なものとなって品質良好
となり、しかも複数箇所での接合処理を一挙に達成で
き、能率的である。As described above, according to the present invention, a part of the melted low melting point alloy layer is guided on the surface of the outer lead portion by utilizing the capillary phenomenon caused by the small hole provided in the outer lead portion of the electronic component. And a highly reliable bonding effect can be obtained. In addition, it is easy to visually judge the quality of the joint. Further, since heating and pressing of the plurality of outer lead portions and the corresponding low-melting alloy layer are performed by a common heating tool, the joining of each outer lead portion is uniform, resulting in good quality, and at a plurality of locations. Can be achieved all at once and is efficient.
【図1】一実施例における接合工程の斜視図。FIG. 1 is a perspective view of a bonding step in one embodiment.
【図2】一実施例におけるアウターリード部分の斜視
図。FIG. 2 is a perspective view of an outer lead portion in one embodiment.
【図3】他の実施例におけるアウターリード部分の斜視
図。FIG. 3 is a perspective view of an outer lead portion according to another embodiment.
【図4】電子部品構体の要部の斜視図。FIG. 4 is a perspective view of a main part of the electronic component structure.
【図5】図4に示した要部の断面図。FIG. 5 is a sectional view of a main part shown in FIG. 4;
【図6】他の実施例における接合工程の斜視図。FIG. 6 is a perspective view of a joining step in another embodiment.
【図7】他の実施例におけるアウターリード部分の斜視
図。FIG. 7 is a perspective view of an outer lead portion according to another embodiment.
【図8】他の実施例における接合工程の要部の斜視図。FIG. 8 is a perspective view of a main part of a joining step in another embodiment.
【図9】他の実施例におけるアウターリード部分の斜視
図。FIG. 9 is a perspective view of an outer lead portion according to another embodiment.
【図10】他の実施例におけるアウターリード部分の斜
視図。FIG. 10 is a perspective view of an outer lead portion according to another embodiment.
【図11】従来の集積回路形式半導体素子の斜視図。FIG. 11 is a perspective view of a conventional integrated circuit type semiconductor device.
【図12】従来の電子部品構体の一部分の斜視図。FIG. 12 is a perspective view of a part of a conventional electronic component structure.
3 プリント基板 4 導電体層 5 低融点合金層 6 半導体素子 7 本体部分 8 アウターリード部分 9、9a 小穴 10 押圧子 11 投光器 14 加熱工具 Reference Signs List 3 printed circuit board 4 conductive layer 5 low melting point alloy layer 6 semiconductor element 7 main body part 8 outer lead part 9, 9a small hole 10 presser 11 light projector 14 heating tool
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−75553(JP,A) 実開 昭62−44406(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01G 4/228 H01R 4/02 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-75553 (JP, A) JP-A-62-44406 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/50 H01G 4/228 H01R 4/02
Claims (4)
低融点合金層上に、電子部品のアウターリード部分を置
き、加熱工具で前記アウターリード部分を押圧すること
により電子部品をプリント基板に接合する方法におい
て、電子部品の複数のアウターリード部分のそれぞれに
は小穴が形成されており、小穴の配列位置に沿って押圧
面が形成された加熱工具を用いて、複数のアウターリー
ド部分をこれらの小穴が形成された位置において一挙に
押圧して前記複数のアウターリード部分を前記導電体層
上に接合することを特徴とする電子部品接合方法。 An electronic component is placed on a printed circuit board by placing an outer lead portion of the electronic component on a low melting point alloy layer provided on a conductor layer of the printed circuit board and pressing the outer lead portion with a heating tool. In the joining method, a small hole is formed in each of the plurality of outer lead portions of the electronic component, and the plurality of outer lead portions are formed by using a heating tool having a pressing surface formed along the arrangement position of the small holes. An electronic component joining method, wherein the plurality of outer lead portions are joined onto the conductor layer by pressing all at once at a position where the small hole is formed.
長軸を置く楕円形のものであることを特徴とする請求項
1記載の電子部品接合方法。2. The electronic component bonding method according to claim 1, wherein the small hole is an elliptical shape having a major axis in a longitudinal direction of the outer lead portion.
幅広部を有していることを特徴とする請求項1記載の電
子部品接合方法。3. The electrode according to claim 1, wherein the outer lead portion has a wide portion centered on the small hole.
Child part joining method .
体からなる請求項1〜3のいずれかに記載の電子部品接
合方法。 4. The electronic component bonding method according to claim 1, wherein the heating tool is formed of a plate made of a metal having good heat conductivity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3355793A JP3247475B2 (en) | 1993-02-23 | 1993-02-23 | Electronic component joining method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3355793A JP3247475B2 (en) | 1993-02-23 | 1993-02-23 | Electronic component joining method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06252324A JPH06252324A (en) | 1994-09-09 |
JP3247475B2 true JP3247475B2 (en) | 2002-01-15 |
Family
ID=12389861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3355793A Expired - Fee Related JP3247475B2 (en) | 1993-02-23 | 1993-02-23 | Electronic component joining method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3247475B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3473398B2 (en) | 1998-05-01 | 2003-12-02 | 株式会社日立製作所 | Map application system and map display control method |
-
1993
- 1993-02-23 JP JP3355793A patent/JP3247475B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06252324A (en) | 1994-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3247475B2 (en) | Electronic component joining method | |
JPH01319993A (en) | Connecting method for printed circuit board | |
JP2000058739A (en) | Semiconductor device and lead frame for using manufacture thereof | |
JP3346216B2 (en) | Printed wiring board | |
JPS5930555Y2 (en) | Printed board | |
JP2912308B2 (en) | Soldering structure for surface mount components | |
JP2869587B2 (en) | Intermediate board for mounting circuit components and method of manufacturing the same | |
JPH0722096A (en) | Hybrid integrated circuit | |
JPH0582596A (en) | Lead frame | |
JP2539287B2 (en) | Manufacturing method of circuit board with circuit component mounting terminals | |
JPH0794845A (en) | Substrate for loading semiconductor element and semiconductor device | |
JP2914577B2 (en) | Method for manufacturing surface mount electronic device | |
JPH05315517A (en) | Semiconductor device | |
JPH03209793A (en) | Solder connecting structure for glass board | |
JP2600898B2 (en) | Thin package device | |
JPH0550141B2 (en) | ||
JPH06232317A (en) | Multiterminal electronic part and manufacturing method thereof | |
JP3067364B2 (en) | Semiconductor device with metal bump electrode | |
JP3061728B2 (en) | Semiconductor package | |
JP4039674B2 (en) | Manufacturing method of wire bonding | |
JP2869590B2 (en) | Intermediate board for mounting circuit components and method of manufacturing the same | |
JPH0625017Y2 (en) | LSI package lead structure | |
JPH02113595A (en) | Flexible circuit board | |
JPH05343590A (en) | Lead frame for semiconductor device | |
JPH09321419A (en) | Printed wiring board and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071102 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081102 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091102 |
|
LAPS | Cancellation because of no payment of annual fees |