JP3241607B2 - アナログ／ディジタル変換装置 - Google Patents
アナログ／ディジタル変換装置Info
- Publication number
- JP3241607B2 JP3241607B2 JP26431796A JP26431796A JP3241607B2 JP 3241607 B2 JP3241607 B2 JP 3241607B2 JP 26431796 A JP26431796 A JP 26431796A JP 26431796 A JP26431796 A JP 26431796A JP 3241607 B2 JP3241607 B2 JP 3241607B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- group
- digital
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数のアナログ信
号を少なくとも２群に分けて各群毎にアナログ信号をデ
ィジタル信号に変換するアナログ／ディジタル変換装置
（以下、Ａ／Ｄ変換装置と称す）に関する。
号を少なくとも２群に分けて各群毎にアナログ信号をデ
ィジタル信号に変換するアナログ／ディジタル変換装置
（以下、Ａ／Ｄ変換装置と称す）に関する。
【０００２】
【従来の技術】複数のアナログ信号をマイクロコンピュ
ータにおいて入力してディジタルデータ処理するために
は、それらアナログ信号を先ず、Ａ／Ｄ変換器によって
ディジタル信号に変換する必要がある。特に、複数のア
ナログ信号を単一のＡ／Ｄ変換器によってディジタル信
号に各々変換する場合には、複数のアナログ信号を所定
の順番で１つのアナログ信号単位でＡ／Ｄ変換器に供給
して複数のアナログ信号についてのディジタル信号を得
ることが行なわれ、それが繰り返される。
ータにおいて入力してディジタルデータ処理するために
は、それらアナログ信号を先ず、Ａ／Ｄ変換器によって
ディジタル信号に変換する必要がある。特に、複数のア
ナログ信号を単一のＡ／Ｄ変換器によってディジタル信
号に各々変換する場合には、複数のアナログ信号を所定
の順番で１つのアナログ信号単位でＡ／Ｄ変換器に供給
して複数のアナログ信号についてのディジタル信号を得
ることが行なわれ、それが繰り返される。
【０００３】ところで、入力される複数のアナログ信号
にはそのレベル変化速度が高いパラメータのものと、レ
ベル変化速度が比較的低いパラメータのものとがある。
例えば、自動車用のエンジン制御処理においては、スロ
ットル弁開度、吸気管内の負圧、大気圧、エンジンの冷
却水温等の運転パラメータが検出されるが、スロットル
弁開度や吸気管内の負圧はレベル変化速度が高いパラメ
ータであり、大気圧やエンジンの冷却水温はレベル変化
速度が低いパラメータである。
にはそのレベル変化速度が高いパラメータのものと、レ
ベル変化速度が比較的低いパラメータのものとがある。
例えば、自動車用のエンジン制御処理においては、スロ
ットル弁開度、吸気管内の負圧、大気圧、エンジンの冷
却水温等の運転パラメータが検出されるが、スロットル
弁開度や吸気管内の負圧はレベル変化速度が高いパラメ
ータであり、大気圧やエンジンの冷却水温はレベル変化
速度が低いパラメータである。
【０００４】かかるエンジン制御処理等のディジタルデ
ータ処理においては、レベル変化速度が高いパラメータ
の入力アナログ信号についてのディジタル信号を、レベ
ル変化速度が比較的低いパラメータの入力アナログ信号
のそれよりも高い頻度で読み取る必要がある。そこで、
複数のアナログ信号を２群に分け、一方の群のアナログ
信号は早い周期でディジタル信号に変換し、他方の群の
アナログ信号は遅い周期でディジタル信号に変換する方
式が例えば、特開昭６３−１４３６２４号公報に示され
ている。
ータ処理においては、レベル変化速度が高いパラメータ
の入力アナログ信号についてのディジタル信号を、レベ
ル変化速度が比較的低いパラメータの入力アナログ信号
のそれよりも高い頻度で読み取る必要がある。そこで、
複数のアナログ信号を２群に分け、一方の群のアナログ
信号は早い周期でディジタル信号に変換し、他方の群の
アナログ信号は遅い周期でディジタル信号に変換する方
式が例えば、特開昭６３−１４３６２４号公報に示され
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな複数のアナログ信号を２群に分けて各群毎にアナロ
グ信号をディジタル信号に変換する場合、各群間での切
り替えるための処理が必要なだけでなく、１つのアナロ
グ信号がＡ／Ｄ変換器によってＡ／Ｄ変換される毎にそ
の結果のディジタル信号を、ディジタルデータ処理で必
要なときに直ちに取り出せるようにメモリに記憶させて
おくので、ディジタルデータ処理を司るＣＰＵ等の制御
回路がそのメモリへの書込動作をしなければならず、制
御負荷が大きくなるという問題があった。
うな複数のアナログ信号を２群に分けて各群毎にアナロ
グ信号をディジタル信号に変換する場合、各群間での切
り替えるための処理が必要なだけでなく、１つのアナロ
グ信号がＡ／Ｄ変換器によってＡ／Ｄ変換される毎にそ
の結果のディジタル信号を、ディジタルデータ処理で必
要なときに直ちに取り出せるようにメモリに記憶させて
おくので、ディジタルデータ処理を司るＣＰＵ等の制御
回路がそのメモリへの書込動作をしなければならず、制
御負荷が大きくなるという問題があった。
【０００６】そこで、本発明の目的は、複数のアナログ
信号を少なくとも２群に分けて各群毎にアナログ信号を
ディジタル信号に変換する方式を採用し、ディジタルデ
ータ処理の制御回路の制御負荷が比較的少なくて済むＡ
／Ｄ変換装置を提供することである。
信号を少なくとも２群に分けて各群毎にアナログ信号を
ディジタル信号に変換する方式を採用し、ディジタルデ
ータ処理の制御回路の制御負荷が比較的少なくて済むＡ
／Ｄ変換装置を提供することである。
【０００７】
【課題を解決するための手段】本発明のＡ／Ｄ変換装置
は、複数のアナログ信号を少なくとも２群に分けて各群
毎にアナログ信号をディジタル信号に変換するアナログ
／ディジタル変換装置であって、少なくとも２群のうち
の一方の群のアナログ信号の中から順に１つのアナログ
信号を選択的に所定のタイミングで一方の群のアナログ
信号全てに亘って出力することを所定回数行う第１選択
出力動作と、その第１選択出力動作を終了した時点で切
替指令を発生した後、少なくとも２群のうちの他方の群
のアナログ信号の中から順に１つのアナログ信号を選択
的に所定のタイミングで他方の群のアナログ信号全てに
亘って出力する第２選択出力動作と、を繰り返し行う選
択手段と、少なくとも一方の群のアナログ信号の数だけ
のディジタル信号を保持可能なレジスタ回路を備え選択
手段から出力されるアナログ信号をディジタル信号に変
換しその変換結果をレジスタ回路に順次保持するＡ／Ｄ
変換器と、切替指令が発生されたときにレジスタ回路に
保持された一方の群のアナログ信号についての各ディジ
タル信号を第１記憶領域に記憶させ、選択手段が第２選
択出力動作から第１選択出力動作に戻る直前にレジスタ
回路に保持された他方の群のアナログ信号についての各
ディジタル信号を第２記憶領域に記憶させる制御回路
と、を備えたことを特徴としている。
は、複数のアナログ信号を少なくとも２群に分けて各群
毎にアナログ信号をディジタル信号に変換するアナログ
／ディジタル変換装置であって、少なくとも２群のうち
の一方の群のアナログ信号の中から順に１つのアナログ
信号を選択的に所定のタイミングで一方の群のアナログ
信号全てに亘って出力することを所定回数行う第１選択
出力動作と、その第１選択出力動作を終了した時点で切
替指令を発生した後、少なくとも２群のうちの他方の群
のアナログ信号の中から順に１つのアナログ信号を選択
的に所定のタイミングで他方の群のアナログ信号全てに
亘って出力する第２選択出力動作と、を繰り返し行う選
択手段と、少なくとも一方の群のアナログ信号の数だけ
のディジタル信号を保持可能なレジスタ回路を備え選択
手段から出力されるアナログ信号をディジタル信号に変
換しその変換結果をレジスタ回路に順次保持するＡ／Ｄ
変換器と、切替指令が発生されたときにレジスタ回路に
保持された一方の群のアナログ信号についての各ディジ
タル信号を第１記憶領域に記憶させ、選択手段が第２選
択出力動作から第１選択出力動作に戻る直前にレジスタ
回路に保持された他方の群のアナログ信号についての各
ディジタル信号を第２記憶領域に記憶させる制御回路
と、を備えたことを特徴としている。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は本発明によるＡ／Ｄ変
換装置を備えた内燃エンジンの制御装置を示している。
この装置においては、２つの入力回路１，２が備えられ
ている。入力回路１，２は共に８チャンネルのアナログ
入力（ＡＮＩ０〜ＡＮＩ７及びＡＮＩ８〜ＡＮＩ１５）
を有し、１つチャンネルの入力信号を選択的に出力する
選択手段を形成している。その入力には内燃エンジンの
運転パラメータを検出する各種センサが接続される。ア
ナログ入力ＡＮＩ０〜ＡＮＩ７を有する入力回路１には
例えば、スロットルの開度を検出するスロットル開度セ
ンサ、吸気管内の負圧を検出する負圧センサ、排気管内
の酸素濃度を検出する酸素濃度センサ等の単位時間当た
りのレベル変化が著しい運転パラメータを検出するセン
サが接続される。一方、アナログ入力ＡＮＩ８〜ＡＮＩ
１５を有する入力回路２には大気圧を検出する大気圧セ
ンサ、バッテリ電圧を検出するバッテリセンサ、エンジ
ンの冷却水温を検出する水温センサ、外気温を検出する
外気温センサ等の単位時間当たりのレベル変化が小さい
運転パラメータを検出するセンサが接続される。入力回
路１，２に接続されるこれらのセンサは検出信号として
アナログ信号を出力する。
照しつつ詳細に説明する。図１は本発明によるＡ／Ｄ変
換装置を備えた内燃エンジンの制御装置を示している。
この装置においては、２つの入力回路１，２が備えられ
ている。入力回路１，２は共に８チャンネルのアナログ
入力（ＡＮＩ０〜ＡＮＩ７及びＡＮＩ８〜ＡＮＩ１５）
を有し、１つチャンネルの入力信号を選択的に出力する
選択手段を形成している。その入力には内燃エンジンの
運転パラメータを検出する各種センサが接続される。ア
ナログ入力ＡＮＩ０〜ＡＮＩ７を有する入力回路１には
例えば、スロットルの開度を検出するスロットル開度セ
ンサ、吸気管内の負圧を検出する負圧センサ、排気管内
の酸素濃度を検出する酸素濃度センサ等の単位時間当た
りのレベル変化が著しい運転パラメータを検出するセン
サが接続される。一方、アナログ入力ＡＮＩ８〜ＡＮＩ
１５を有する入力回路２には大気圧を検出する大気圧セ
ンサ、バッテリ電圧を検出するバッテリセンサ、エンジ
ンの冷却水温を検出する水温センサ、外気温を検出する
外気温センサ等の単位時間当たりのレベル変化が小さい
運転パラメータを検出するセンサが接続される。入力回
路１，２に接続されるこれらのセンサは検出信号として
アナログ信号を出力する。
【０００９】入力回路１，２の出力には切替スイッチ３
が接続されている。切替スイッチ３は入力回路１，２の
各出力信号のいずれか一方を選択的にＡ／Ｄ変換器４に
供給する。Ａ／Ｄ変換器４は切替スイッチ３から供給さ
れたアナログ信号をディジタル信号に変換する。Ａ／Ｄ
変換器４の出力にはレジスタ回路５が接続されている。
レジスタ回路５は通常、Ａ／Ｄ変換器４と一体に構成さ
れており、８つのディジタルデータを保持する保持領域
ＡＤＣＲ０〜ＡＤＣＲ７を有している。レジスタ回路５
の保持出力はデータバス６に接続されている。
が接続されている。切替スイッチ３は入力回路１，２の
各出力信号のいずれか一方を選択的にＡ／Ｄ変換器４に
供給する。Ａ／Ｄ変換器４は切替スイッチ３から供給さ
れたアナログ信号をディジタル信号に変換する。Ａ／Ｄ
変換器４の出力にはレジスタ回路５が接続されている。
レジスタ回路５は通常、Ａ／Ｄ変換器４と一体に構成さ
れており、８つのディジタルデータを保持する保持領域
ＡＤＣＲ０〜ＡＤＣＲ７を有している。レジスタ回路５
の保持出力はデータバス６に接続されている。
【００１０】入力回路１，２各々のチャンネル選択、切
替スイッチ３の切替、レジスタ回路５の保持領域の設定
は切替コントローラ７によって制御される。切替コント
ローラ７は制御プログラムを内部に有するシーケンサで
あり、その制御プログラムに応じて制御動作を行なう。
また、切替コントローラ７はデータバス６に接続されて
いる。
替スイッチ３の切替、レジスタ回路５の保持領域の設定
は切替コントローラ７によって制御される。切替コント
ローラ７は制御プログラムを内部に有するシーケンサで
あり、その制御プログラムに応じて制御動作を行なう。
また、切替コントローラ７はデータバス６に接続されて
いる。
【００１１】データバス６にはレジスタ回路５及び切替
コントローラ７の他にＣＰＵ（中央処理装置）８、ＲＡ
Ｍ（ランダムアクセスメモリ）９、ＲＯＭ（リードオン
リメモリ）１０、入出力インターフェース１１及び出力
回路１２が接続されている。ＣＰＵ８は制御装置全体を
制御するものである。ＲＡＭ９には各々が８つのディジ
タルデータを記憶できる２群のデータ記憶領域が形成さ
れる。すなわち、一方のデータ記憶領域は入力回路１の
アナログ入力ＡＮＩ０〜ＡＮＩ７に入力されたセンサ信
号に対応したデータを記憶する第１データ記憶領域であ
り、他方のデータ記憶領域は入力回路２のアナログ入力
ＡＮＩ８〜ＡＮＩ１５に入力されたセンサ信号に対応し
たデータを記憶する第２データ記憶領域である。ＲＯＭ
１０にはＣＰＵ８の動作プログラムやデータが予め書き
込まれている。
コントローラ７の他にＣＰＵ（中央処理装置）８、ＲＡ
Ｍ（ランダムアクセスメモリ）９、ＲＯＭ（リードオン
リメモリ）１０、入出力インターフェース１１及び出力
回路１２が接続されている。ＣＰＵ８は制御装置全体を
制御するものである。ＲＡＭ９には各々が８つのディジ
タルデータを記憶できる２群のデータ記憶領域が形成さ
れる。すなわち、一方のデータ記憶領域は入力回路１の
アナログ入力ＡＮＩ０〜ＡＮＩ７に入力されたセンサ信
号に対応したデータを記憶する第１データ記憶領域であ
り、他方のデータ記憶領域は入力回路２のアナログ入力
ＡＮＩ８〜ＡＮＩ１５に入力されたセンサ信号に対応し
たデータを記憶する第２データ記憶領域である。ＲＯＭ
１０にはＣＰＵ８の動作プログラムやデータが予め書き
込まれている。
【００１２】入出力インターフェース１１はイグニッシ
ョンスイッチやアイドルスイッチ等の内燃エンジンの動
作を検出するオンオフスイッチ（図示せず）のオンオフ
を示す出力信号を受け入れてデータバス６を介してＣＰ
Ｕ８に供給する。また、入出力インターフェース１１は
ＣＰＵ８からデータバス６を介して供給される内燃エン
ジンの吸気バルブ等の各バルブ（図示せず）の開閉を指
令する制御信号やフューエルポンプ等の装置（図示せ
ず）の動作の制御信号を出力する。出力回路１２は例え
ば、エンジンに燃料を噴射供給するためのインジェクタ
（図示せず）を駆動する燃料噴射パルス、点火装置（図
示せず）の点火時期を定める点火時期制御信号やＥＧＲ
制御装置（図示せず）のＥＧＲ弁の開閉を制御するＥＧ
Ｒ制御信号をＣＰＵ８からデータバス６を介して受け取
って出力する。
ョンスイッチやアイドルスイッチ等の内燃エンジンの動
作を検出するオンオフスイッチ（図示せず）のオンオフ
を示す出力信号を受け入れてデータバス６を介してＣＰ
Ｕ８に供給する。また、入出力インターフェース１１は
ＣＰＵ８からデータバス６を介して供給される内燃エン
ジンの吸気バルブ等の各バルブ（図示せず）の開閉を指
令する制御信号やフューエルポンプ等の装置（図示せ
ず）の動作の制御信号を出力する。出力回路１２は例え
ば、エンジンに燃料を噴射供給するためのインジェクタ
（図示せず）を駆動する燃料噴射パルス、点火装置（図
示せず）の点火時期を定める点火時期制御信号やＥＧＲ
制御装置（図示せず）のＥＧＲ弁の開閉を制御するＥＧ
Ｒ制御信号をＣＰＵ８からデータバス６を介して受け取
って出力する。
【００１３】また、データバス６にはエンジン回転数を
検出するための回転数検出器１３が接続されており、回
転数検出器１３は図示しないクランク角センサから供給
されるエンジンのクランクシャフトの回転に同期したパ
ルスをカウンタによって計数することによりエンジン回
転数を示すディジタルデータを発生する。かかる構成に
おいて、ＣＰＵ８は、通常、入力回路１に供給される各
運転パラメータのアナログ検出値をＡ／Ｄ変換器４でデ
ィジタル値にＡ／Ｄ変換させる。すなわち、ＣＰＵ８は
切替コントローラ７に対して入力回路１からの各運転パ
ラメータの検出値のＡ／Ｄ変換を指令する。切替コント
ローラ７はこの指令に対して内部プログラムに従って、
先ず、切替スイッチ３を入力回路１の出力中継状態にす
る。この入力回路１の出力中継状態において、切替コン
トローラ７は入力回路１にアナログ入力ＡＮＩ０の選択
出力を指令し、またレジスタ回路５に保持領域ＡＤＣＲ
０を選択させる。これにより、アナログ入力ＡＮＩ０に
入力された運転パラメータ検出信号、例えば、スロット
ル開度センサの出力信号が入力回路１、そして切替スイ
ッチ３を介してＡ／Ｄ変換器４に供給され、Ａ／Ｄ変換
器４によってディジタル化された値はレジスタ回路５の
保持領域ＡＤＣＲ０に保持される。次に、切替コントロ
ーラ７は入力回路１にアナログ入力ＡＮＩ１の選択出力
を指令し、またレジスタ回路５に保持領域ＡＤＣＲ１を
選択させ、アナログ入力ＡＮＩ１に入力された運転パラ
メータ検出信号をＡ／Ｄ変換器４によってディジタル値
にしてレジスタ回路５の保持領域ＡＤＣＲ１に保持させ
る。このように、切替コントローラ７はアナログ入力を
ＡＮＩ０，ＡＮＩ１，………，ＡＮＩ７の順に選択し、
またそれに同期してレジスタ回路５の保持領域をＡＤＣ
Ｒ０，ＡＤＣＲ１，………，ＡＤＣＲ７の順に選択す
る。これにより、レジスタ回路５の保持領域ＡＤＣＲ０
〜ＡＤＣＲ７各々には対応するアナログ入力ＡＮＩ０〜
ＡＮＩ７の入力運転パラメータ検出信号のディジタル値
が保持される。切替コントローラ７はアナログ入力ＡＮ
Ｉ７の入力運転パラメータ検出信号のディジタル値がＡ
ＤＣＲ７に保持されると、入力回路１からの各運転パラ
メータの検出値のＡ／Ｄ変換動作が少なくとも一巡した
ことをＣＰＵ８に対して伝達する。その後、再び、入力
回路１にアナログ入力ＡＮＩ０の選択出力を指令し、上
記の動作を繰り返す。よって、レジスタ回路５の保持領
域ＡＤＣＲ０〜ＡＤＣＲ７各々には最新の運転パラメー
タ検出信号のディジタル値が保持されることになるの
で、ＣＰＵ８はレジスタ回路５の保持領域ＡＤＣＲ０〜
ＡＤＣＲ７の保持値を読み取れば、最新の運転パラメー
タ検出値を得ることができる。
検出するための回転数検出器１３が接続されており、回
転数検出器１３は図示しないクランク角センサから供給
されるエンジンのクランクシャフトの回転に同期したパ
ルスをカウンタによって計数することによりエンジン回
転数を示すディジタルデータを発生する。かかる構成に
おいて、ＣＰＵ８は、通常、入力回路１に供給される各
運転パラメータのアナログ検出値をＡ／Ｄ変換器４でデ
ィジタル値にＡ／Ｄ変換させる。すなわち、ＣＰＵ８は
切替コントローラ７に対して入力回路１からの各運転パ
ラメータの検出値のＡ／Ｄ変換を指令する。切替コント
ローラ７はこの指令に対して内部プログラムに従って、
先ず、切替スイッチ３を入力回路１の出力中継状態にす
る。この入力回路１の出力中継状態において、切替コン
トローラ７は入力回路１にアナログ入力ＡＮＩ０の選択
出力を指令し、またレジスタ回路５に保持領域ＡＤＣＲ
０を選択させる。これにより、アナログ入力ＡＮＩ０に
入力された運転パラメータ検出信号、例えば、スロット
ル開度センサの出力信号が入力回路１、そして切替スイ
ッチ３を介してＡ／Ｄ変換器４に供給され、Ａ／Ｄ変換
器４によってディジタル化された値はレジスタ回路５の
保持領域ＡＤＣＲ０に保持される。次に、切替コントロ
ーラ７は入力回路１にアナログ入力ＡＮＩ１の選択出力
を指令し、またレジスタ回路５に保持領域ＡＤＣＲ１を
選択させ、アナログ入力ＡＮＩ１に入力された運転パラ
メータ検出信号をＡ／Ｄ変換器４によってディジタル値
にしてレジスタ回路５の保持領域ＡＤＣＲ１に保持させ
る。このように、切替コントローラ７はアナログ入力を
ＡＮＩ０，ＡＮＩ１，………，ＡＮＩ７の順に選択し、
またそれに同期してレジスタ回路５の保持領域をＡＤＣ
Ｒ０，ＡＤＣＲ１，………，ＡＤＣＲ７の順に選択す
る。これにより、レジスタ回路５の保持領域ＡＤＣＲ０
〜ＡＤＣＲ７各々には対応するアナログ入力ＡＮＩ０〜
ＡＮＩ７の入力運転パラメータ検出信号のディジタル値
が保持される。切替コントローラ７はアナログ入力ＡＮ
Ｉ７の入力運転パラメータ検出信号のディジタル値がＡ
ＤＣＲ７に保持されると、入力回路１からの各運転パラ
メータの検出値のＡ／Ｄ変換動作が少なくとも一巡した
ことをＣＰＵ８に対して伝達する。その後、再び、入力
回路１にアナログ入力ＡＮＩ０の選択出力を指令し、上
記の動作を繰り返す。よって、レジスタ回路５の保持領
域ＡＤＣＲ０〜ＡＤＣＲ７各々には最新の運転パラメー
タ検出信号のディジタル値が保持されることになるの
で、ＣＰＵ８はレジスタ回路５の保持領域ＡＤＣＲ０〜
ＡＤＣＲ７の保持値を読み取れば、最新の運転パラメー
タ検出値を得ることができる。
【００１４】なお、切替コントローラ７は入力回路１の
選択切替タイミングは所定周期で行っても良いし、レジ
スタ回路５に新たにＡ／Ｄ変換されたディジタル値が保
持されたことを検出して選択切替を行っても良い。この
ことは以下に述べる入力回路２についても同様である。
ＣＰＵ８は、かかる入力回路１から得られる８チャンネ
ル分の運転パラメータの検出値をＡ／Ｄ変換するとは別
に、入力回路２から得られる８チャンネル分の運転パラ
メータの検出値をＡ／Ｄ変換するためのＡ／Ｄ入力回路
切替動作を行なう。Ａ／Ｄ入力回路切替動作は、入力回
路１の８チャンネル分の運転パラメータの検出値をＡ／
Ｄ変換する周期より十分に大なる周期で切替指令が発生
し、それに応じてＣＰＵ８にて起動される。切替指令は
例えば、Ａ／Ｄ変換動作が入力回路１に供給される各運
転パラメータについて一巡することの繰り返しが所定回
数だけ行われたときに発生するようにすることができ
る。
選択切替タイミングは所定周期で行っても良いし、レジ
スタ回路５に新たにＡ／Ｄ変換されたディジタル値が保
持されたことを検出して選択切替を行っても良い。この
ことは以下に述べる入力回路２についても同様である。
ＣＰＵ８は、かかる入力回路１から得られる８チャンネ
ル分の運転パラメータの検出値をＡ／Ｄ変換するとは別
に、入力回路２から得られる８チャンネル分の運転パラ
メータの検出値をＡ／Ｄ変換するためのＡ／Ｄ入力回路
切替動作を行なう。Ａ／Ｄ入力回路切替動作は、入力回
路１の８チャンネル分の運転パラメータの検出値をＡ／
Ｄ変換する周期より十分に大なる周期で切替指令が発生
し、それに応じてＣＰＵ８にて起動される。切替指令は
例えば、Ａ／Ｄ変換動作が入力回路１に供給される各運
転パラメータについて一巡することの繰り返しが所定回
数だけ行われたときに発生するようにすることができ
る。
【００１５】Ａ／Ｄ入力回路切替動作において、ＣＰＵ
８は図２に示すように、先ず、レジスタ回路５の保持領
域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取ってＲＡ
Ｍ９の第１データ記憶領域に記憶させる（ステップＳ
１）。ＲＡＭ９の第１データ記憶領域には保持領域ＡＤ
ＣＲ０〜ＡＤＣＲ７に対応する８チャンネル分のＤＭ０
〜ＤＭ７が備えられているので、保持領域ＡＤＣＲ０〜
ＡＤＣＲ７の各保持値は、順にＲＡＭ９に転送されて第
１データ記憶領域ＤＭ０〜ＤＭ７に書き込まれる。ステ
ップＳ１の実行後、切替フラグＦを１にセットし（ステ
ップＳ２）、切替コントローラ７に対して入力回路２か
らの各運転パラメータの検出値のＡ／Ｄ変換を指令する
（ステップＳ３）。
８は図２に示すように、先ず、レジスタ回路５の保持領
域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取ってＲＡ
Ｍ９の第１データ記憶領域に記憶させる（ステップＳ
１）。ＲＡＭ９の第１データ記憶領域には保持領域ＡＤ
ＣＲ０〜ＡＤＣＲ７に対応する８チャンネル分のＤＭ０
〜ＤＭ７が備えられているので、保持領域ＡＤＣＲ０〜
ＡＤＣＲ７の各保持値は、順にＲＡＭ９に転送されて第
１データ記憶領域ＤＭ０〜ＤＭ７に書き込まれる。ステ
ップＳ１の実行後、切替フラグＦを１にセットし（ステ
ップＳ２）、切替コントローラ７に対して入力回路２か
らの各運転パラメータの検出値のＡ／Ｄ変換を指令する
（ステップＳ３）。
【００１６】切替コントローラ７はこの指令に対して内
部プログラムに従って、先ず、切替スイッチ３を入力回
路２の出力中継状態にする。この入力回路２の出力中継
状態において、切替コントローラ７は入力回路２にアナ
ログ入力ＡＮＩ８の選択出力を指令し、またレジスタ回
路５に保持領域ＡＤＣＲ０を選択させる。これにより、
アナログ入力ＡＮＩ８に入力された運転パラメータ検出
信号、例えば、大気圧センサの出力信号が入力回路２、
そして切替スイッチ３を介してＡ／Ｄ変換器４に供給さ
れ、Ａ／Ｄ変換器４によってディジタル化された値はレ
ジスタ回路５の保持領域ＡＤＣＲ０に保持される。次
に、切替コントローラ７は入力回路２にアナログ入力Ａ
ＮＩ９の選択出力を指令し、またレジスタ回路５に保持
領域ＡＤＣＲ１を選択させ、アナログ入力ＡＮＩ９に入
力された運転パラメータ検出信号をＡ／Ｄ変換器４によ
ってディジタル値にしてレジスタ回路５の保持領域ＡＤ
ＣＲ１に保持させる。このように、切替コントローラ７
はアナログ入力をＡＮＩ８，ＡＮＩ９，………，ＡＮＩ
１５の順に選択し、またそれに同期してレジスタ回路５
の保持領域をＡＤＣＲ０，ＡＤＣＲ１，………，ＡＤＣ
Ｒ７の順に選択する。これにより、レジスタ回路５の保
持領域ＡＤＣＲ０〜ＡＤＣＲ７各々には対応するアナロ
グ入力ＡＮＩ８〜ＡＮＩ１５の入力運転パラメータ検出
信号のディジタル値が保持される。切替コントローラ７
は、アナログ入力ＡＮＩ１５の入力運転パラメータ検出
信号のディジタル値がＡＤＣＲ７に保持されると、切替
制御を停止してＣＰＵ８に対してＡ／Ｄ変換動作の終了
を伝達する。これはＡ／Ｄ変換動作の終了を示すフラグ
を立てても良い。
部プログラムに従って、先ず、切替スイッチ３を入力回
路２の出力中継状態にする。この入力回路２の出力中継
状態において、切替コントローラ７は入力回路２にアナ
ログ入力ＡＮＩ８の選択出力を指令し、またレジスタ回
路５に保持領域ＡＤＣＲ０を選択させる。これにより、
アナログ入力ＡＮＩ８に入力された運転パラメータ検出
信号、例えば、大気圧センサの出力信号が入力回路２、
そして切替スイッチ３を介してＡ／Ｄ変換器４に供給さ
れ、Ａ／Ｄ変換器４によってディジタル化された値はレ
ジスタ回路５の保持領域ＡＤＣＲ０に保持される。次
に、切替コントローラ７は入力回路２にアナログ入力Ａ
ＮＩ９の選択出力を指令し、またレジスタ回路５に保持
領域ＡＤＣＲ１を選択させ、アナログ入力ＡＮＩ９に入
力された運転パラメータ検出信号をＡ／Ｄ変換器４によ
ってディジタル値にしてレジスタ回路５の保持領域ＡＤ
ＣＲ１に保持させる。このように、切替コントローラ７
はアナログ入力をＡＮＩ８，ＡＮＩ９，………，ＡＮＩ
１５の順に選択し、またそれに同期してレジスタ回路５
の保持領域をＡＤＣＲ０，ＡＤＣＲ１，………，ＡＤＣ
Ｒ７の順に選択する。これにより、レジスタ回路５の保
持領域ＡＤＣＲ０〜ＡＤＣＲ７各々には対応するアナロ
グ入力ＡＮＩ８〜ＡＮＩ１５の入力運転パラメータ検出
信号のディジタル値が保持される。切替コントローラ７
は、アナログ入力ＡＮＩ１５の入力運転パラメータ検出
信号のディジタル値がＡＤＣＲ７に保持されると、切替
制御を停止してＣＰＵ８に対してＡ／Ｄ変換動作の終了
を伝達する。これはＡ／Ｄ変換動作の終了を示すフラグ
を立てても良い。
【００１７】ＣＰＵ８は、ステップＳ３の実行後、入力
回路２からの各運転パラメータの検出値のＡ／Ｄ変換動
作が終了したか否かを判別する（ステップＳ４）。レジ
スタ回路５にアナログ入力ＡＮＩ８〜ＡＮＩ１５の入力
運転パラメータ検出信号のディジタル値が保持されたた
め、切替コントローラ７から上記したようにＡ／Ｄ変換
動作の終了が伝達されると、ＣＰＵ８はレジスタ回路５
の保持領域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取
ってＲＡＭ９の第２データ記憶領域に記憶させる（ステ
ップＳ５）。ＲＡＭ９の第２データ記憶領域には保持領
域ＡＤＣＲ０〜ＡＤＣＲ７に対応する８チャンネル分の
ＤＭ８〜ＤＭ１５が備えられているので、保持領域ＡＤ
ＣＲ０〜ＡＤＣＲ７の各保持値は、順にＲＡＭ９に転送
されて第２データ記憶領域ＤＭ８〜ＤＭ１５に書き込ま
れる。
回路２からの各運転パラメータの検出値のＡ／Ｄ変換動
作が終了したか否かを判別する（ステップＳ４）。レジ
スタ回路５にアナログ入力ＡＮＩ８〜ＡＮＩ１５の入力
運転パラメータ検出信号のディジタル値が保持されたた
め、切替コントローラ７から上記したようにＡ／Ｄ変換
動作の終了が伝達されると、ＣＰＵ８はレジスタ回路５
の保持領域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取
ってＲＡＭ９の第２データ記憶領域に記憶させる（ステ
ップＳ５）。ＲＡＭ９の第２データ記憶領域には保持領
域ＡＤＣＲ０〜ＡＤＣＲ７に対応する８チャンネル分の
ＤＭ８〜ＤＭ１５が備えられているので、保持領域ＡＤ
ＣＲ０〜ＡＤＣＲ７の各保持値は、順にＲＡＭ９に転送
されて第２データ記憶領域ＤＭ８〜ＤＭ１５に書き込ま
れる。
【００１８】ステップＳ５の実行後、ＣＰＵ８は、切替
コントローラ７に対して入力回路１からの各運転パラメ
ータの検出値のＡ／Ｄ変換を指令する（ステップＳ
６）。切替コントローラ７はこの指令に対して内部プロ
グラムに従って、上記した入力回路１からの各運転パラ
メータの検出値のＡ／Ｄ変換動作を再開する。ＣＰＵ８
は、ステップＳ６の実行後、入力回路１からの各運転パ
ラメータの検出値のＡ／Ｄ変換動作が一巡したか否かを
判別する（ステップＳ７）。そのＡ／Ｄ変換動作におい
て、切替コントローラ７はアナログ入力ＡＮＩ７の入力
運転パラメータ検出信号のディジタル値がＡＤＣＲ７に
保持されると、入力回路１からの各運転パラメータの検
出値のＡ／Ｄ変換動作が少なくとも一巡したことをＣＰ
Ｕ８に対して伝達するので、ＣＰＵ８は、入力回路１か
らの各運転パラメータの検出値のＡ／Ｄ変換動作が一巡
したと判別するので、切替フラグＦを０にリセットする
（ステップＳ８）。
コントローラ７に対して入力回路１からの各運転パラメ
ータの検出値のＡ／Ｄ変換を指令する（ステップＳ
６）。切替コントローラ７はこの指令に対して内部プロ
グラムに従って、上記した入力回路１からの各運転パラ
メータの検出値のＡ／Ｄ変換動作を再開する。ＣＰＵ８
は、ステップＳ６の実行後、入力回路１からの各運転パ
ラメータの検出値のＡ／Ｄ変換動作が一巡したか否かを
判別する（ステップＳ７）。そのＡ／Ｄ変換動作におい
て、切替コントローラ７はアナログ入力ＡＮＩ７の入力
運転パラメータ検出信号のディジタル値がＡＤＣＲ７に
保持されると、入力回路１からの各運転パラメータの検
出値のＡ／Ｄ変換動作が少なくとも一巡したことをＣＰ
Ｕ８に対して伝達するので、ＣＰＵ８は、入力回路１か
らの各運転パラメータの検出値のＡ／Ｄ変換動作が一巡
したと判別するので、切替フラグＦを０にリセットする
（ステップＳ８）。
【００１９】ＣＰＵ８は、このように入力回路１，２を
切り替えてＡ／Ｄ変換動作をさせるので、例えば、上記
したインジェクタによる燃料噴射のために燃料噴射パル
スのパルス幅、すなわち燃料噴射時間を算出する際に、
入力回路１に供給される各運転パラメータの検出値を読
み取るために次の如く一定周期割り込み処理動作を行な
う。
切り替えてＡ／Ｄ変換動作をさせるので、例えば、上記
したインジェクタによる燃料噴射のために燃料噴射パル
スのパルス幅、すなわち燃料噴射時間を算出する際に、
入力回路１に供給される各運転パラメータの検出値を読
み取るために次の如く一定周期割り込み処理動作を行な
う。
【００２０】一定周期割り込みが発生すると、第３図に
示すように、ＣＰＵ８は切替フラグＦが１であるか否か
を判別する（ステップＳ１１）。Ｆ＝０ならば、入力回
路１からの各運転パラメータの検出値のＡ／Ｄ変換動作
が行われている最中であり、レジスタ回路５の保持領域
ＡＤＣＲ０〜ＡＤＣＲ７に保持されたディジタル値は最
新の運転パラメータ検出値であるので、ＣＰＵ８は保持
領域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取る（ス
テップＳ１２）。一方、Ｆ＝１ならば、入力回路２から
の各運転パラメータの検出値のＡ／Ｄ変換動作が行われ
ている最中であるので、ＣＰＵ８はＲＡＭ９の第１デー
タ記憶領域ＤＭ０〜ＤＭ７に書き込まれた検出値を読み
取る（ステップＳ１３）。
示すように、ＣＰＵ８は切替フラグＦが１であるか否か
を判別する（ステップＳ１１）。Ｆ＝０ならば、入力回
路１からの各運転パラメータの検出値のＡ／Ｄ変換動作
が行われている最中であり、レジスタ回路５の保持領域
ＡＤＣＲ０〜ＡＤＣＲ７に保持されたディジタル値は最
新の運転パラメータ検出値であるので、ＣＰＵ８は保持
領域ＡＤＣＲ０〜ＡＤＣＲ７の各保持値を読み取る（ス
テップＳ１２）。一方、Ｆ＝１ならば、入力回路２から
の各運転パラメータの検出値のＡ／Ｄ変換動作が行われ
ている最中であるので、ＣＰＵ８はＲＡＭ９の第１デー
タ記憶領域ＤＭ０〜ＤＭ７に書き込まれた検出値を読み
取る（ステップＳ１３）。
【００２１】また、ＣＰＵ８は入力回路２に供給される
各運転パラメータの検出値のディジタル値を必要とする
ときには、ＲＡＭ９の第２データ記憶領域ＤＭ８〜ＤＭ
１５に書き込まれた検出値を読み取る。図４に示された
ように一定周期割り込みが時点ｔ1，ｔ2又はｔiで発生
した場合には、切替コントローラ７によって選択される
入力回路は入力回路１であり、入力回路１からの各運転
パラメータの検出値のＡ／Ｄ変換動作が行われているの
で、ＣＰＵ８は保持領域ＡＤＣＲ０〜ＡＤＣＲ７の各保
持値を読み取る。一方、一定周期割り込みが時点ｔi+1
で発生した場合には、選択入力回路は入力回路２であ
り、入力回路２からの各運転パラメータの検出値のＡ／
Ｄ変換動作が行われているので、ＣＰＵ８はＲＡＭ９の
第１データ記憶領域ＤＭ０〜ＤＭ７に書き込まれた検出
値を読み取るのである。
各運転パラメータの検出値のディジタル値を必要とする
ときには、ＲＡＭ９の第２データ記憶領域ＤＭ８〜ＤＭ
１５に書き込まれた検出値を読み取る。図４に示された
ように一定周期割り込みが時点ｔ1，ｔ2又はｔiで発生
した場合には、切替コントローラ７によって選択される
入力回路は入力回路１であり、入力回路１からの各運転
パラメータの検出値のＡ／Ｄ変換動作が行われているの
で、ＣＰＵ８は保持領域ＡＤＣＲ０〜ＡＤＣＲ７の各保
持値を読み取る。一方、一定周期割り込みが時点ｔi+1
で発生した場合には、選択入力回路は入力回路２であ
り、入力回路２からの各運転パラメータの検出値のＡ／
Ｄ変換動作が行われているので、ＣＰＵ８はＲＡＭ９の
第１データ記憶領域ＤＭ０〜ＤＭ７に書き込まれた検出
値を読み取るのである。
【００２２】なお、上記した実施例においては、ステッ
プＳ４における入力回路２からの各運転パラメータの検
出値のＡ／Ｄ変換動作が終了したか否かの判別は、入力
回路２からの各運転パラメータの検出値のＡ／Ｄ変換動
作に必要な時間を計測することにより行っても良い。ま
た、同様に、ステップＳ７における入力回路１からの各
運転パラメータの検出値のＡ／Ｄ変換動作が一巡したか
否かの判別も、入力回路１からの各運転パラメータの検
出値のＡ／Ｄ変換動作に必要な時間を計測することによ
り行っても良い。
プＳ４における入力回路２からの各運転パラメータの検
出値のＡ／Ｄ変換動作が終了したか否かの判別は、入力
回路２からの各運転パラメータの検出値のＡ／Ｄ変換動
作に必要な時間を計測することにより行っても良い。ま
た、同様に、ステップＳ７における入力回路１からの各
運転パラメータの検出値のＡ／Ｄ変換動作が一巡したか
否かの判別も、入力回路１からの各運転パラメータの検
出値のＡ／Ｄ変換動作に必要な時間を計測することによ
り行っても良い。
【００２３】また、上記したＡ／Ｄ入力回路切替動作
は、入力回路２から得ることができる複数の運転パラメ
ータのいずれかの検出値がＣＰＵ８がデータ処理におい
て必要なときだけ行っても良い。
は、入力回路２から得ることができる複数の運転パラメ
ータのいずれかの検出値がＣＰＵ８がデータ処理におい
て必要なときだけ行っても良い。
【００２４】
【発明の効果】以上の如く、本発明によれば、第１記憶
領域への一方の群のアナログ信号のＡ／Ｄ変換結果の書
き込みは、他方の群のアナログ信号をＡ／Ｄ変換するた
めのＡ／Ｄ入力回路切替の際に行なうだけであり、ま
た、その他方の群のアナログ信号は一方の群のアナログ
信号に比べてレベル変化速度が低いパラメータの検出信
号であれば、Ａ／Ｄ入力回路切替動作は少ないので、デ
ィジタルデータ処理の制御回路の制御負荷が比較的少な
くて済む。よって、ディジタルデータ処理の制御回路は
Ａ／Ｄ変換装置に関係する制御負荷が減る分だけ他の処
理動作のために制御負荷を費やすことができる。
領域への一方の群のアナログ信号のＡ／Ｄ変換結果の書
き込みは、他方の群のアナログ信号をＡ／Ｄ変換するた
めのＡ／Ｄ入力回路切替の際に行なうだけであり、ま
た、その他方の群のアナログ信号は一方の群のアナログ
信号に比べてレベル変化速度が低いパラメータの検出信
号であれば、Ａ／Ｄ入力回路切替動作は少ないので、デ
ィジタルデータ処理の制御回路の制御負荷が比較的少な
くて済む。よって、ディジタルデータ処理の制御回路は
Ａ／Ｄ変換装置に関係する制御負荷が減る分だけ他の処
理動作のために制御負荷を費やすことができる。
【図１】本発明によるＡ／Ｄ変換装置を適用した内燃エ
ンジンの制御装置を示すブロック図である。
ンジンの制御装置を示すブロック図である。
【図２】図１の制御装置中のＣＰＵのＡ／Ｄ入力回路切
替動作を示すフローチャートである。
替動作を示すフローチャートである。
【図３】一定周期割り込み時のデータ読取動作を示すフ
ローチャートである。
ローチャートである。
【図４】一定周期割り込み時の選択入力回路を示すタイ
ムチャートである。
ムチャートである。
１，２ 入力回路 ３ 切替スイッチ ４ Ａ／Ｄ変換器 ５ レジスタ回路 ６ データバス ７ 切替コントローラ ８ ＣＰＵ ９ ＲＡＭ １０ ＲＯＭ １３ 回転数検出器
Claims (4)
- 【請求項１】 複数のアナログ信号を少なくとも２群に
分けて各群毎にアナログ信号をディジタル信号に変換す
るアナログ／ディジタル変換装置であって、前記少なくとも２群のうちの一方の群のアナログ信号の
中から順に１つのアナログ信号を選択的に所定のタイミ
ングで前記一方の群のアナログ信号全てに亘って出力す
ることを所定回数行う第１選択出力動作と、前記第１選
択出力動作を終了した時点で切替指令を発生した後、前
記少なくとも２群のうちの他方の群のアナログ信号の中
から順に１つのアナログ信号を選択的に所定のタイミン
グで前記他方の群のアナログ信号全てに亘って出力する
第２選択出力動作と、を繰り返し行う 選択手段と、 少なくとも前記一方の群のアナログ信号の数だけのディ
ジタル信号を保持可能なレジスタ回路を備え前記選択手
段から出力されるアナログ信号をディジタル信号に変換
しその変換結果を前記レジスタ回路に順次保持するＡ／
Ｄ変換器と、 前記切替指令が発生されたときに前記レジスタ回路に保
持された前記一方の群のアナログ信号についての各ディ
ジタル信号を第１記憶領域に記憶させ、前記選択手段が
前記第２選択出力動作から前記第１選択出力動作に戻る
直前に前記レジスタ回路に保持された前記他方の群のア
ナログ信号についての各ディジタル信号を第２記憶領域
に記憶させる制御回路と、を備えたことを特徴とするア
ナログ／ディジタル変換装置。 - 【請求項２】 前記一方の群のアナログ信号についての
ディジタル信号は、前記第１記憶領域に前記一方の群の
アナログ信号についての各ディジタル信号が記憶された
直後から前記選択手段が前記第１選択出力動作に戻って
前記一方の群の全てのアナログ信号についてのディジタ
ル信号への変換結果が前記レジスタ回路に保持されるま
では前記第１記憶領域から読み取り可能にされ、それ以
外のときには前記レジスタ回路から読み取り可能にさ
れ、前記他方の群のアナログ信号についてのディジタル
信号は、第２記憶領域から読み取り可能にされているこ
とを特徴とする請求項１記載のアナログ／ディジタル変
換装置。 - 【請求項３】 前記制御回路は、前記第１記憶領域に前
記一方の群のアナログ信号についての各ディジタル信号
が記憶されたとき切替フラグをセットし、前記選択手段
が前記第１選択出力動作に戻って前記一方の群の全ての
アナログ信号についてのディジタル信号への変換結果が
前記レジスタ回路に保持されたとき前記切替フラグをリ
セットする手段と、 前記切替フラグの内容を判別する判別手段と、 前記判別手段によって前記切替フラグがセット状態と判
別されたとき前記第１記憶領域から前記一方の群のアナ
ログ信号についてのディジタル信号を読み取り、前記判
別手段によって前記切替フラグがリセット状態と判別さ
れたとき前記レジスタ回路から前記一方の群のアナログ
信号についてのディジタル信号を読み取る手段とを含む
ことを特徴とする請求項１記載のアナログ／ディジタル
変換装置。 - 【請求項４】 前記一方の群のアナログ信号はレベル変
化速度が高いパラメータの検出信号であり、前記他方の
群のアナログ信号はレベル変化速度が低いパラメータの
検出信号であることを特徴とする請求項１記載のアナロ
グ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26431796A JP3241607B2 (ja) | 1996-10-04 | 1996-10-04 | アナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26431796A JP3241607B2 (ja) | 1996-10-04 | 1996-10-04 | アナログ／ディジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112652A JPH10112652A (ja) | 1998-04-28 |
| JP3241607B2 true JP3241607B2 (ja) | 2001-12-25 |
Family
ID=17401510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26431796A Expired - Fee Related JP3241607B2 (ja) | 1996-10-04 | 1996-10-04 | アナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241607B2 (ja) |
-
1996
- 1996-10-04 JP JP26431796A patent/JP3241607B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112652A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4157699A (en) | Method and apparatus for controlling spark timing of internal combustion engine | |
| US4345561A (en) | Air-fuel ratio control method and its apparatus | |
| US5215062A (en) | Fuel control device and method for internal combustion engine | |
| JPS6335825B2 (ja) | ||
| JPS5825540A (ja) | 空燃比制御方法 | |
| US4372274A (en) | Digital control system for internal combustion engine | |
| EP0740059B1 (en) | An A/D conversion control apparatus for an internal combustion engine | |
| JPS598656B2 (ja) | 燃料噴射装置 | |
| JP3241607B2 (ja) | アナログ／ディジタル変換装置 | |
| JP5550770B1 (ja) | 車両用電子制御装置および車両用電子制御方法 | |
| JPS6228295B2 (ja) | ||
| JPS6131646A (ja) | 内燃機関制御装置 | |
| JPH0356417B2 (ja) | ||
| JPS6316579B2 (ja) | ||
| JPH09244707A (ja) | 処理装置 | |
| JPH03242440A (ja) | 内燃機関燃料噴射装置 | |
| JPH0214534B2 (ja) | ||
| JPH0248728B2 (ja) | ||
| JPS61164049A (ja) | エンジンの空燃比制御方法 | |
| JPH05196598A (ja) | 酸素センサ応答時間の測定方法 | |
| JPH05215508A (ja) | 内燃機関の制御装置 | |
| JPS61261642A (ja) | エンジンの制御装置 | |
| JPS63280837A (ja) | 内燃エンジンの制御装置 | |
| JPH0615840B2 (ja) | 車両用制御装置 | |
| JPH06264795A (ja) | 燃料噴射制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |