JP3241412B2 - バッテリ過放電防止用バッテリ切離し制御回路 - Google Patents
バッテリ過放電防止用バッテリ切離し制御回路Info
- Publication number
- JP3241412B2 JP3241412B2 JP33813591A JP33813591A JP3241412B2 JP 3241412 B2 JP3241412 B2 JP 3241412B2 JP 33813591 A JP33813591 A JP 33813591A JP 33813591 A JP33813591 A JP 33813591A JP 3241412 B2 JP3241412 B2 JP 3241412B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- comparator
- voltage
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、給電ラインに付設され
るバックアップ用バッテリの電圧が所定値以下になる
と、このバッテリを給電ラインから切り離すための制御
信号を出すバッテリ切離し制御回路に関する。例えば構
内交換機（ＰＢＸ）への電源としては図１３に示すよう
なものがある。すなわち、交流電源１００に整流回路１
０１を接続し、更にスイッチング用制御素子１０２付き
の電力変換用トランス１０３を接続し、この電力変換用
トランス１０３の２次側に平滑回路１０４を接続して、
この平滑回路１０４の出力を構内交換機へ供給してい
る。なお、この平滑回路１０４の出力は、他のスイッチ
ング用制御素子１０２′付きの電力変換用トランス１０
３′へ供給され、この電力変換用トランス１０３′の２
次側および３次側に平滑回路１０４′，１０４′′を接
続して、各平滑回路１０４′，１０４′′の出力も構内
交換機へ供給している。
るバックアップ用バッテリの電圧が所定値以下になる
と、このバッテリを給電ラインから切り離すための制御
信号を出すバッテリ切離し制御回路に関する。例えば構
内交換機（ＰＢＸ）への電源としては図１３に示すよう
なものがある。すなわち、交流電源１００に整流回路１
０１を接続し、更にスイッチング用制御素子１０２付き
の電力変換用トランス１０３を接続し、この電力変換用
トランス１０３の２次側に平滑回路１０４を接続して、
この平滑回路１０４の出力を構内交換機へ供給してい
る。なお、この平滑回路１０４の出力は、他のスイッチ
ング用制御素子１０２′付きの電力変換用トランス１０
３′へ供給され、この電力変換用トランス１０３′の２
次側および３次側に平滑回路１０４′，１０４′′を接
続して、各平滑回路１０４′，１０４′′の出力も構内
交換機へ供給している。
【０００２】さらに、平滑回路１０４の出力側には、バ
ッテリ１０５が接続されているが、このバッテリ１０５
は、電源正常時においては、充電状態となり、電源停電
時においては、放電状態となって、予備電源として機能
するようになっている。また、このバッテリ１０５は、
所定電圧値以下になると、バッテリ過放電防止用バッテ
リ切離し制御回路１０６によって、給電ラインから切り
離されるようになっている。
ッテリ１０５が接続されているが、このバッテリ１０５
は、電源正常時においては、充電状態となり、電源停電
時においては、放電状態となって、予備電源として機能
するようになっている。また、このバッテリ１０５は、
所定電圧値以下になると、バッテリ過放電防止用バッテ
リ切離し制御回路１０６によって、給電ラインから切り
離されるようになっている。
【０００３】
【従来の技術】図６，図７は従来のバッテリ過放電防止
用バッテリ切離し制御回路の要部を示す電気回路図であ
るが、このバッテリ過放電防止用バッテリ切離し制御回
路は、ヒステリシス付与回路２１，バッテリ電圧検出用
コンパレータ２２，スイッチ回路２３等をそなえて構成
されている。
用バッテリ切離し制御回路の要部を示す電気回路図であ
るが、このバッテリ過放電防止用バッテリ切離し制御回
路は、ヒステリシス付与回路２１，バッテリ電圧検出用
コンパレータ２２，スイッチ回路２３等をそなえて構成
されている。
【０００４】ここで、ヒステリシス付与回路２１は、バ
ッテリを給電ラインから切り離す際にチャタリング現象
が生じるのを防止するための回路であり、このため、こ
のヒステリシス付与回路２１は、基準電圧とバッテリ電
圧とを比較するコンパレータ２１−１と、このコンパレ
ータ２１−１の出力側に接続された抵抗Ｒ１′とからな
る。すなわち、この場合のコンパレータ２１−１はＤＣ
−ＤＣコンバータの動作電源のオンオフ等に伴うバッテ
リ電圧の変化の影響を抑えるためにヒステリシスを設け
る目的のＩＣとして抵抗Ｒ１′と共に使用しているので
ある。
ッテリを給電ラインから切り離す際にチャタリング現象
が生じるのを防止するための回路であり、このため、こ
のヒステリシス付与回路２１は、基準電圧とバッテリ電
圧とを比較するコンパレータ２１−１と、このコンパレ
ータ２１−１の出力側に接続された抵抗Ｒ１′とからな
る。すなわち、この場合のコンパレータ２１−１はＤＣ
−ＤＣコンバータの動作電源のオンオフ等に伴うバッテ
リ電圧の変化の影響を抑えるためにヒステリシスを設け
る目的のＩＣとして抵抗Ｒ１′と共に使用しているので
ある。
【０００５】バッテリ電圧検出用コンパレータ２２は、
基準電圧とヒステリシス付与回路２１による影響を受け
たバッテリ電圧とを比較するバッテリ電圧を検出するた
めのものである。すなわち、コンパレータ２２でバッテ
リ電圧に比例した検出電圧と基準電圧を比較して、その
出力でスイッチ回路２３をオンオフさせることで、パワ
ーダウン信号〔ＰＯＷＥＲ ＤＯＷＮ（ＰＤ）〕信号を
外部に送出しているのである。
基準電圧とヒステリシス付与回路２１による影響を受け
たバッテリ電圧とを比較するバッテリ電圧を検出するた
めのものである。すなわち、コンパレータ２２でバッテ
リ電圧に比例した検出電圧と基準電圧を比較して、その
出力でスイッチ回路２３をオンオフさせることで、パワ
ーダウン信号〔ＰＯＷＥＲ ＤＯＷＮ（ＰＤ）〕信号を
外部に送出しているのである。
【０００６】なお、ヒステリシス付与回路２１，バッテ
リ電圧検出用コンパレータ２２の基準電圧は、抵抗Ｒ
２，ツェナーダイオードＺＤ，ダイオードＤ１等によっ
て与えられるようになっている。すなわち、この場合の
基準電圧は、ツェナーダイオードＺＤの電圧をＶｄｚと
し、ダイオードＤ１〜Ｄ３の順方向ドロップ電圧をＶｆ
とし、給電電圧をＶｏとすると、Ｖｏ−（Ｖｄｚ−Ｖ
ｆ）となる。
リ電圧検出用コンパレータ２２の基準電圧は、抵抗Ｒ
２，ツェナーダイオードＺＤ，ダイオードＤ１等によっ
て与えられるようになっている。すなわち、この場合の
基準電圧は、ツェナーダイオードＺＤの電圧をＶｄｚと
し、ダイオードＤ１〜Ｄ３の順方向ドロップ電圧をＶｆ
とし、給電電圧をＶｏとすると、Ｖｏ−（Ｖｄｚ−Ｖ
ｆ）となる。
【０００７】スイッチ回路２３は、コンパレータ２２か
ら信号を受けてオンオフすることによりバッテリの接続
または切離しを行なうもので、スイッチングトランジス
タＴｒ１や発光素子ＰＣ１と受光素子（図示せず）から
なるフォトカップラＰＣ等をそなえて構成されている。
なお、図中、Ｒ３〜Ｒ９は抵抗（但し、抵抗Ｒ９は可変
抵抗）、Ｄ２，Ｄ３はダイオード、Ｃ１〜Ｃ３はコンデ
ンサである。
ら信号を受けてオンオフすることによりバッテリの接続
または切離しを行なうもので、スイッチングトランジス
タＴｒ１や発光素子ＰＣ１と受光素子（図示せず）から
なるフォトカップラＰＣ等をそなえて構成されている。
なお、図中、Ｒ３〜Ｒ９は抵抗（但し、抵抗Ｒ９は可変
抵抗）、Ｄ２，Ｄ３はダイオード、Ｃ１〜Ｃ３はコンデ
ンサである。
【０００８】このような構成により、給電ラインに付設
されるバックアップ用バッテリの電圧が所定値以下にな
ると、バッテリ電圧検出用コンパレータ２２がヒステリ
シス付与回路２１と協働して、これを検出し、スイッチ
回路２３がバッテリを給電ラインから切り離すための制
御信号を出す。即ち、商用入力電源停電時に、バッテリ
入力に移行して運転中バッテリ電圧が低下し、放電終止
電圧になると電源は、パワーダウン信号（ＰＤ）信号を
送出しバッテリを切り離す動作を行なうことにより、バ
ッテリが給電ラインから切り離されて、バッテリの過放
電が防止される。
されるバックアップ用バッテリの電圧が所定値以下にな
ると、バッテリ電圧検出用コンパレータ２２がヒステリ
シス付与回路２１と協働して、これを検出し、スイッチ
回路２３がバッテリを給電ラインから切り離すための制
御信号を出す。即ち、商用入力電源停電時に、バッテリ
入力に移行して運転中バッテリ電圧が低下し、放電終止
電圧になると電源は、パワーダウン信号（ＰＤ）信号を
送出しバッテリを切り離す動作を行なうことにより、バ
ッテリが給電ラインから切り離されて、バッテリの過放
電が防止される。
【０００９】ところで、図１２はコンパレータ２２の入
力の関係を説明する図であるが、この図からコンパレー
タ２２の入力の関係を考えると、この回路では、基準と
なる電位は出力のＥであることがわかる。また、コンパ
レータでの比較について基準となる電位はＩＣのグラン
ドラインが接続されているバッテリの−２４ボルトライ
ンであり、この点を注意して以下に説明する。
力の関係を説明する図であるが、この図からコンパレー
タ２２の入力の関係を考えると、この回路では、基準と
なる電位は出力のＥであることがわかる。また、コンパ
レータでの比較について基準となる電位はＩＣのグラン
ドラインが接続されているバッテリの−２４ボルトライ
ンであり、この点を注意して以下に説明する。
【００１０】まず、図１２で示すように出力監視回路の
基準電圧は、図６，図７のツェナーダイオードＺＤの電
圧とダイオードＤ１の順方向ドロップの和（Ｖｄｚ＋Ｖ
ｆ）で表すことができ、これは例えば中心値で約５．９
ボルトとなる。また、コンパレータに入力電圧として付
加される電圧は−２４ボルトライン（バッテリの０ボル
トライン）を基準の０ボルトとして考えるので、前述の
ごとく、基準電圧のＩＣ入力は〔Ｖｏ−（Ｖｄｚ＋Ｖ
ｆ）〕となる。そして、バッテリの電圧及び−２４ボル
ト出力としては＋側のラインがＥ（接地）に固定される
ため、−側ラインが変化することになる。
基準電圧は、図６，図７のツェナーダイオードＺＤの電
圧とダイオードＤ１の順方向ドロップの和（Ｖｄｚ＋Ｖ
ｆ）で表すことができ、これは例えば中心値で約５．９
ボルトとなる。また、コンパレータに入力電圧として付
加される電圧は−２４ボルトライン（バッテリの０ボル
トライン）を基準の０ボルトとして考えるので、前述の
ごとく、基準電圧のＩＣ入力は〔Ｖｏ−（Ｖｄｚ＋Ｖ
ｆ）〕となる。そして、バッテリの電圧及び−２４ボル
ト出力としては＋側のラインがＥ（接地）に固定される
ため、−側ラインが変化することになる。
【００１１】言い換えると、監視回路の基準電圧は固定
であるが、基準電圧としてのＩＣへの入力電圧はバッテ
リ電圧の変化によって変動をすると言うことである。ま
た、出力に対応した検出電圧は、分圧抵抗によって分圧
されて、（（Ｖｏ−Ｖｆ）×Ｒ９）／（Ｒ９＋Ｒ８＋Ｒ
７）によって表される。これも基準と同様にマイナス側
のラインが変動している。
であるが、基準電圧としてのＩＣへの入力電圧はバッテ
リ電圧の変化によって変動をすると言うことである。ま
た、出力に対応した検出電圧は、分圧抵抗によって分圧
されて、（（Ｖｏ−Ｖｆ）×Ｒ９）／（Ｒ９＋Ｒ８＋Ｒ
７）によって表される。これも基準と同様にマイナス側
のラインが変動している。
【００１２】しかし、ヒステリシス付与回路２１が動作
して、抵抗Ｒ１′が抵抗Ｒ９に並列に接続されると、合
成抵抗値がＲＸ＝（Ｒ１′×Ｒ９）／（Ｒ１′＋Ｒ９）
となり、この抵抗値が上記のＲ９に代わって使用される
ようになっている。そして、図１２に示すように、回路
の起動時においては、基準電圧よりも検出電圧に対応し
た入力の方がハイの状態にあるものが、同レベルになっ
た時に起動すると共に、コンパレータ２１−１も反転し
て検出側のコンパレータ２２への入力は矢印のように変
化する。
して、抵抗Ｒ１′が抵抗Ｒ９に並列に接続されると、合
成抵抗値がＲＸ＝（Ｒ１′×Ｒ９）／（Ｒ１′＋Ｒ９）
となり、この抵抗値が上記のＲ９に代わって使用される
ようになっている。そして、図１２に示すように、回路
の起動時においては、基準電圧よりも検出電圧に対応し
た入力の方がハイの状態にあるものが、同レベルになっ
た時に起動すると共に、コンパレータ２１−１も反転し
て検出側のコンパレータ２２への入力は矢印のように変
化する。
【００１３】次に、正常運転時では、検出入力の方がロ
ーになっており、最後に放電終止電圧まで低下した場合
には、ヒステリシス付与回路２１によって、抵抗Ｒ９に
抵抗Ｒ１′が並列に接続されていたものが、抵抗Ｒ１′
が解放されて矢印のように検出入力を強制的にハイにす
るように動作する。このことでＤＣ−ＤＣコンバータの
動作またはバッテリ運転移行時の電圧低下等の電圧の変
動による誤動作を防止しているのである。
ーになっており、最後に放電終止電圧まで低下した場合
には、ヒステリシス付与回路２１によって、抵抗Ｒ９に
抵抗Ｒ１′が並列に接続されていたものが、抵抗Ｒ１′
が解放されて矢印のように検出入力を強制的にハイにす
るように動作する。このことでＤＣ−ＤＣコンバータの
動作またはバッテリ運転移行時の電圧低下等の電圧の変
動による誤動作を防止しているのである。
【００１４】
【発明が解決しようとする課題】上記の動作を行なう過
程において、コンパレータ２２の入力の関係が逆転して
出力が反転すると同時に、コンパレータ２１−１の動作
も同期して行なわれれば、動作のズレの問題の発生はな
くなる。言い換えれば、時間の変化に対応する電圧の変
化量が大きい通常の使用（短時間に大きな電圧値の変動
のある動作）では、異常の発生は考えなくても良い。そ
の理由としては、例えば複数のコンパレータの動作にズ
レがあったとしても、その出力に動作のズレの影響が現
れない時間で電圧は変化していれば問題の発生はないか
らである。
程において、コンパレータ２２の入力の関係が逆転して
出力が反転すると同時に、コンパレータ２１−１の動作
も同期して行なわれれば、動作のズレの問題の発生はな
くなる。言い換えれば、時間の変化に対応する電圧の変
化量が大きい通常の使用（短時間に大きな電圧値の変動
のある動作）では、異常の発生は考えなくても良い。そ
の理由としては、例えば複数のコンパレータの動作にズ
レがあったとしても、その出力に動作のズレの影響が現
れない時間で電圧は変化していれば問題の発生はないか
らである。
【００１５】以上、比較の回路動作について簡単に説明
したが、動作のズレが発生する理由について簡単に述べ
る。すなわち、今回使用しているクワッドタイプのＩＣ
内の２個のコンパレータ２１−１，２２の入力に、それ
ぞれ同じ数値の電圧が付加されても、ＩＣの内部の構成
部品のバラツキ、例えばトランジスタへの電圧等のバラ
ツキによって、動作点にズレが生じることが、コンパレ
ータの等価回路を考えると、容易に推測できる。このた
めに、バッテリ放電の際に（特にバッテリ容量が大きい
ものが顕著にわかる）、電圧の変化がｍＶ単位の微妙な
低下（変化）であると、動作のズレの為に、コンパレー
タ２２のみの出力が反転しても、コンパレータ２１−１
の動作ができずにコンパレータ２１−１の出力が反転し
ない状態が継続してしまうことになる。そして、この状
態が継続中にバッテリ電圧が変動すると、コンパレータ
２２の入力で対応して出力も変化するので、ＰＤ信号も
変化することになり、検出入力がある振幅を持って変化
すると、出力はチャタリング現象を起こしているように
見える動作を行なう。
したが、動作のズレが発生する理由について簡単に述べ
る。すなわち、今回使用しているクワッドタイプのＩＣ
内の２個のコンパレータ２１−１，２２の入力に、それ
ぞれ同じ数値の電圧が付加されても、ＩＣの内部の構成
部品のバラツキ、例えばトランジスタへの電圧等のバラ
ツキによって、動作点にズレが生じることが、コンパレ
ータの等価回路を考えると、容易に推測できる。このた
めに、バッテリ放電の際に（特にバッテリ容量が大きい
ものが顕著にわかる）、電圧の変化がｍＶ単位の微妙な
低下（変化）であると、動作のズレの為に、コンパレー
タ２２のみの出力が反転しても、コンパレータ２１−１
の動作ができずにコンパレータ２１−１の出力が反転し
ない状態が継続してしまうことになる。そして、この状
態が継続中にバッテリ電圧が変動すると、コンパレータ
２２の入力で対応して出力も変化するので、ＰＤ信号も
変化することになり、検出入力がある振幅を持って変化
すると、出力はチャタリング現象を起こしているように
見える動作を行なう。
【００１６】このことを、図８，図９，図１１を参照し
ながら、簡単に説明すると、次のようになる。すなわ
ち、バッテリ電圧が低下している状態で、コンパレータ
２２，２１−１の動作にズレ（コンパレータ２２の動作
電圧の方が高い）があると、まずコンパレータ２２の出
力は反転するが、コンパレータの出力の反転の影響でバ
ッテリ電圧が上昇すると、またコンパレータ２２の出力
も反転してしまい、逆に電圧の低下が起こり、出力とし
て、オンオフの動作を行なって、チャタリング現象のよ
うに見えることになる。すなわち、図８，図１１に示す
ように、コンパレータ２１−１が反転する前に、検出用
のコンパレータ２２がチャタリング動作してしまうので
ある。なお、バッテリ切り離し時における理想的な検出
動作用のコンパレータ２２の出力は図１０のようにな
る。
ながら、簡単に説明すると、次のようになる。すなわ
ち、バッテリ電圧が低下している状態で、コンパレータ
２２，２１−１の動作にズレ（コンパレータ２２の動作
電圧の方が高い）があると、まずコンパレータ２２の出
力は反転するが、コンパレータの出力の反転の影響でバ
ッテリ電圧が上昇すると、またコンパレータ２２の出力
も反転してしまい、逆に電圧の低下が起こり、出力とし
て、オンオフの動作を行なって、チャタリング現象のよ
うに見えることになる。すなわち、図８，図１１に示す
ように、コンパレータ２１−１が反転する前に、検出用
のコンパレータ２２がチャタリング動作してしまうので
ある。なお、バッテリ切り離し時における理想的な検出
動作用のコンパレータ２２の出力は図１０のようにな
る。
【００１７】このようにして、商用入力電源停電時、バ
ッテリ入力に移行して運転中、バッテリ電圧が低下し、
放電終止電圧になると、電源がＰＤ信号を送出しバッテ
リを切り離す動作を行なう際に、クワッドタイプのＩＣ
コンパレータの動作がズレるために、出力が同時に反転
しないことから、ヒステリシス動作が働かず入力の微妙
な変化が影響してしまうことにより、ＰＤ信号がチャタ
リングするようにオンオフを繰り返してしまうという課
題があるのである。
ッテリ入力に移行して運転中、バッテリ電圧が低下し、
放電終止電圧になると、電源がＰＤ信号を送出しバッテ
リを切り離す動作を行なう際に、クワッドタイプのＩＣ
コンパレータの動作がズレるために、出力が同時に反転
しないことから、ヒステリシス動作が働かず入力の微妙
な変化が影響してしまうことにより、ＰＤ信号がチャタ
リングするようにオンオフを繰り返してしまうという課
題があるのである。
【００１８】本発明は、このような課題に鑑み創案され
たもので、コンパレータの動作電圧（基準電圧）を考え
ることで、ヒステリシス付与用コンパレータの動作が早
くなるようにし、両コンパレータの動作が同時にならな
いようにした、バッテリ過放電防止用バッテリ切離し制
御回路を提供することを目的とする。
たもので、コンパレータの動作電圧（基準電圧）を考え
ることで、ヒステリシス付与用コンパレータの動作が早
くなるようにし、両コンパレータの動作が同時にならな
いようにした、バッテリ過放電防止用バッテリ切離し制
御回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】図１は本発明の原理を説
明するための電気回路図であるが、この図１に示す回路
も、給電ラインに付設されるバックアップ用バッテリの
電圧が所定値以下になると、バッテリを給電ラインから
切り離すための制御信号を出すバッテリ切離し制御回路
についてのものであり、このバッテリ過放電防止用バッ
テリ切離し制御回路は、図１に示すように、第１基準電
圧Ｖｒｅｆ１とバッテリ電圧とを比較する第１コンパレ
ータ１−１とこの第１コンパレータ１−１の出力側に接
続された抵抗Ｒ１とからなるヒステリシス付与回路１を
そなえるとともに、第２基準電圧Ｖｒｅｆ２とヒステリ
シス付与回路１による影響を受けたバッテリ電圧とを比
較する第２コンパレータ２とをそなえて構成されてい
る。
明するための電気回路図であるが、この図１に示す回路
も、給電ラインに付設されるバックアップ用バッテリの
電圧が所定値以下になると、バッテリを給電ラインから
切り離すための制御信号を出すバッテリ切離し制御回路
についてのものであり、このバッテリ過放電防止用バッ
テリ切離し制御回路は、図１に示すように、第１基準電
圧Ｖｒｅｆ１とバッテリ電圧とを比較する第１コンパレ
ータ１−１とこの第１コンパレータ１−１の出力側に接
続された抵抗Ｒ１とからなるヒステリシス付与回路１を
そなえるとともに、第２基準電圧Ｖｒｅｆ２とヒステリ
シス付与回路１による影響を受けたバッテリ電圧とを比
較する第２コンパレータ２とをそなえて構成されてい
る。
【００２０】そして、第２コンパレータ２への検出電圧
を所要値だけ高めるように抵抗Ｒ１の値が設定されると
ともに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅ
ｆ２とが異なった値に設定されている。また、ヒステリ
シス付与回路１，バッテリ電圧検出用コンパレータ２の
基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、抵抗Ｒ１０，Ｒ１
１，Ｒ１２，ツェナーダイオードＺＤ，ダイオードＤ１
等によって与えられるようになっているが、この場合、
抵抗Ｒ１１〜Ｒ１２が従来のものに追加されたものであ
り、この抵抗Ｒ１０〜Ｒ１２の存在によって、両基準電
圧Ｖｒｅｆ１，Ｖｒｅｆ２は異なった値に設定されるの
である。
を所要値だけ高めるように抵抗Ｒ１の値が設定されると
ともに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅ
ｆ２とが異なった値に設定されている。また、ヒステリ
シス付与回路１，バッテリ電圧検出用コンパレータ２の
基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、抵抗Ｒ１０，Ｒ１
１，Ｒ１２，ツェナーダイオードＺＤ，ダイオードＤ１
等によって与えられるようになっているが、この場合、
抵抗Ｒ１１〜Ｒ１２が従来のものに追加されたものであ
り、この抵抗Ｒ１０〜Ｒ１２の存在によって、両基準電
圧Ｖｒｅｆ１，Ｖｒｅｆ２は異なった値に設定されるの
である。
【００２１】なお、図中、Ｒ３，Ｒ７〜Ｒ９は抵抗、Ｄ
３はダイオードである。
３はダイオードである。
【００２２】
【作用】上述の本発明のバッテリ過放電防止用バッテリ
切離し制御回路では、第２コンパレータ２への検出電圧
を所要値だけ高めるように抵抗Ｒ１の値が設定されると
ともに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅ
ｆ２とが異なった値に設定されているので、バッテリ電
圧が所定値以下になると、第１コンパレータ１−１が動
作してから第２コンパレータ２が動作状態になって、そ
の後は第１コンパレータ１−１と第２コンパレータ２と
が共に動作状態になる。
切離し制御回路では、第２コンパレータ２への検出電圧
を所要値だけ高めるように抵抗Ｒ１の値が設定されると
ともに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅ
ｆ２とが異なった値に設定されているので、バッテリ電
圧が所定値以下になると、第１コンパレータ１−１が動
作してから第２コンパレータ２が動作状態になって、そ
の後は第１コンパレータ１−１と第２コンパレータ２と
が共に動作状態になる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２，図３は本発明の一実施例としてのバッテリ
過放電防止用バッテリ切離し制御回路の要部を示す電気
回路図であるが、このバッテリ過放電防止用バッテリ切
離し制御回路は、ヒステリシス付与回路１，バッテリ電
圧検出用コンパレータ２，スイッチ回路３等をそなえて
構成されている。
する。図２，図３は本発明の一実施例としてのバッテリ
過放電防止用バッテリ切離し制御回路の要部を示す電気
回路図であるが、このバッテリ過放電防止用バッテリ切
離し制御回路は、ヒステリシス付与回路１，バッテリ電
圧検出用コンパレータ２，スイッチ回路３等をそなえて
構成されている。
【００２４】ここで、ヒステリシス付与回路１は、バッ
テリを給電ラインから切り離す際にチャタリング現象が
生じるのを防止するための回路であり、このため、この
ヒステリシス付与回路１は、第１基準電圧Ｖｒｅｆ１と
バッテリ電圧とを比較するコンパレータ（第１コンパレ
ータ）１−１と、このコンパレータ１−１の出力側に接
続された抵抗Ｒ１とからなる。すなわち、この場合のコ
ンパレータ１−１もＤＣ−ＤＣコンバータの動作電源の
オンオフ等に伴うバッテリ電圧の変化の影響を抑えるた
めにヒステリシスを設ける目的のＩＣとして抵抗Ｒ１と
共に使用しているのである。なお、コンパレータ２への
検出電圧を所要値だけ高めるように、抵抗Ｒ１の値が設
定されている。
テリを給電ラインから切り離す際にチャタリング現象が
生じるのを防止するための回路であり、このため、この
ヒステリシス付与回路１は、第１基準電圧Ｖｒｅｆ１と
バッテリ電圧とを比較するコンパレータ（第１コンパレ
ータ）１−１と、このコンパレータ１−１の出力側に接
続された抵抗Ｒ１とからなる。すなわち、この場合のコ
ンパレータ１−１もＤＣ−ＤＣコンバータの動作電源の
オンオフ等に伴うバッテリ電圧の変化の影響を抑えるた
めにヒステリシスを設ける目的のＩＣとして抵抗Ｒ１と
共に使用しているのである。なお、コンパレータ２への
検出電圧を所要値だけ高めるように、抵抗Ｒ１の値が設
定されている。
【００２５】また、バッテリ電圧検出用コンパレータ
（第２コンパレータ）２は、第２基準電圧Ｖｒｅｆ２と
ヒステリシス付与回路１による影響を受けたバッテリ電
圧とを比較してバッテリ電圧を検出するためのものであ
る。すなわち、このコンパレータ２でバッテリ電圧に比
例した検出電圧と第２基準電圧Ｖｒｅｆ２を比較して、
その出力でスイッチ回路３をオンオフさせることで、パ
ワーダウン信号（ＰＤ）信号を、外部に送出しているの
である。
（第２コンパレータ）２は、第２基準電圧Ｖｒｅｆ２と
ヒステリシス付与回路１による影響を受けたバッテリ電
圧とを比較してバッテリ電圧を検出するためのものであ
る。すなわち、このコンパレータ２でバッテリ電圧に比
例した検出電圧と第２基準電圧Ｖｒｅｆ２を比較して、
その出力でスイッチ回路３をオンオフさせることで、パ
ワーダウン信号（ＰＤ）信号を、外部に送出しているの
である。
【００２６】ここで、第１基準電圧Ｖｒｅｆ１と第２基
準電圧Ｖｒｅｆ２とは異なった値に設定されている。そ
して、これらのヒステリシス付与回路１，バッテリ電圧
検出用コンパレータ２の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ
２は、抵抗Ｒ１０，Ｒ１１，Ｒ１２，ツェナーダイオー
ドＺＤ，ダイオードＤ１等によって与えられるようにな
っているが、この場合、抵抗Ｒ１１〜Ｒ１２が従来のも
のに追加されたものであり、この抵抗Ｒ１０〜Ｒ１２の
存在によって、両基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は異
なった値に設定されていることになるのである。
準電圧Ｖｒｅｆ２とは異なった値に設定されている。そ
して、これらのヒステリシス付与回路１，バッテリ電圧
検出用コンパレータ２の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ
２は、抵抗Ｒ１０，Ｒ１１，Ｒ１２，ツェナーダイオー
ドＺＤ，ダイオードＤ１等によって与えられるようにな
っているが、この場合、抵抗Ｒ１１〜Ｒ１２が従来のも
のに追加されたものであり、この抵抗Ｒ１０〜Ｒ１２の
存在によって、両基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は異
なった値に設定されていることになるのである。
【００２７】この場合、第１基準電圧Ｖｒｅｆ１は第２
基準電圧Ｖｒｅｆ２より小さく、例えばＶｒｅｆ１＝−
6 ボルト、Ｖｒｅｆ２＝−５ボルトに設定される。この
ように設定されると、ヒステリシス用コンパレータ１−
１の反転電圧は−２１．６ボルトとなり、電圧検出用コ
ンパレータ２の反転電圧は−２１．４ボルトとなるた
め、各コンパレータ１−１，２の反転タイミングは図４
のようになる。すなわち、コンパレータ１−１，２は同
一場所に接続されているため、コンパレータ１−１が反
転すると、コンパレータ２も０．３ボルトの差をもって
反転するのである。このときの様子を、模式的に示す
と、図５のようになる。
基準電圧Ｖｒｅｆ２より小さく、例えばＶｒｅｆ１＝−
6 ボルト、Ｖｒｅｆ２＝−５ボルトに設定される。この
ように設定されると、ヒステリシス用コンパレータ１−
１の反転電圧は−２１．６ボルトとなり、電圧検出用コ
ンパレータ２の反転電圧は−２１．４ボルトとなるた
め、各コンパレータ１−１，２の反転タイミングは図４
のようになる。すなわち、コンパレータ１−１，２は同
一場所に接続されているため、コンパレータ１−１が反
転すると、コンパレータ２も０．３ボルトの差をもって
反転するのである。このときの様子を、模式的に示す
と、図５のようになる。
【００２８】スイッチ回路３は、コンパレータ２から信
号を受けてオンオフすることによりバッテリの接続また
は切離しを行なうもので、スイッチングトランジスタＴ
ｒ１や発光素子ＰＣ１と受光素子（図示せず）からなる
フォトカップラＰＣやをそなえて構成されている。な
お、図中、Ｒ３〜Ｒ９は抵抗（抵抗Ｒ９は可変抵抗）、
Ｄ２，Ｄ３はダイオード、Ｃ１〜Ｃ３はコンデンサであ
る。
号を受けてオンオフすることによりバッテリの接続また
は切離しを行なうもので、スイッチングトランジスタＴ
ｒ１や発光素子ＰＣ１と受光素子（図示せず）からなる
フォトカップラＰＣやをそなえて構成されている。な
お、図中、Ｒ３〜Ｒ９は抵抗（抵抗Ｒ９は可変抵抗）、
Ｄ２，Ｄ３はダイオード、Ｃ１〜Ｃ３はコンデンサであ
る。
【００２９】ここで、従来のものに対して本回路のよう
にすれば、チャタリング現象を改善できる点について少
し説明する。まず、前述のように、従来のものでは、２
個のコンパレータの動作がズレると言う原因により不具
合が発生したのであるが、その対策として、本回路で
は、コンパレータ間の動作のズレを補正するようにして
いるので、上記の不具合に対しては改善されることにな
る。すなわち、比較検出のコンパレータ２とヒステリシ
ス用のコンパレータ１−１の動作を同時に行なわせ、動
作ズレをなくせば良いことになるので、その動作とし
て、バッテリ切離し時にヒステリシス付与回路１の方の
出力が先に反転する動作が行なわれればその時点で、図
５に示すように、検出の入力電圧がヒステリシスによっ
て強制的にハイに引き上げられるために、ＰＤ信号が送
出されるのである。
にすれば、チャタリング現象を改善できる点について少
し説明する。まず、前述のように、従来のものでは、２
個のコンパレータの動作がズレると言う原因により不具
合が発生したのであるが、その対策として、本回路で
は、コンパレータ間の動作のズレを補正するようにして
いるので、上記の不具合に対しては改善されることにな
る。すなわち、比較検出のコンパレータ２とヒステリシ
ス用のコンパレータ１−１の動作を同時に行なわせ、動
作ズレをなくせば良いことになるので、その動作とし
て、バッテリ切離し時にヒステリシス付与回路１の方の
出力が先に反転する動作が行なわれればその時点で、図
５に示すように、検出の入力電圧がヒステリシスによっ
て強制的にハイに引き上げられるために、ＰＤ信号が送
出されるのである。
【００３０】また、ヒステリシス付与回路１において、
バッテリ電圧で数ボルト分、検出用の抵抗値が変化する
ために多少の変動では出力が替わることはない。また逆
に言えば、ＤＣ−ＤＣコンバータのオンオフによる電圧
変動の影響がないようなヒステリシス幅にしておけば良
いことになる。よって、コンパレータ２への検出電圧を
所要値だけ高めるように抵抗Ｒ１の値を設定するととも
に、基準電圧も抵抗分圧して、両基準電圧を異なった値
に設定すれば、従来の回路に対する対策ができることに
なるのである。
バッテリ電圧で数ボルト分、検出用の抵抗値が変化する
ために多少の変動では出力が替わることはない。また逆
に言えば、ＤＣ−ＤＣコンバータのオンオフによる電圧
変動の影響がないようなヒステリシス幅にしておけば良
いことになる。よって、コンパレータ２への検出電圧を
所要値だけ高めるように抵抗Ｒ１の値を設定するととも
に、基準電圧も抵抗分圧して、両基準電圧を異なった値
に設定すれば、従来の回路に対する対策ができることに
なるのである。
【００３１】このような構成により、給電ラインに付設
されるバックアップ用バッテリの電圧が所定値以下にな
ると、バッテリ電圧検出用コンパレータ２がヒステリシ
ス付与回路１と協働してこれを検出し、コンパレータ１
−１の出力がローとなり、その結果コンパレータ２の出
力がハイとなって、スイッチングトランジスタＴｒ１の
ベースがハイとなり、フォトカップラＰＣがオフ状態に
なることにより、スイッチ回路３がバッテリを給電ライ
ンから切り離すための制御信号を出す。即ち、商用入力
電源停電時に、バッテリ入力に移行して運転中バッテリ
電圧が低下し、放電終止電圧になると電源は、パワーダ
ウン信号〔ＰＯＷＥＲ ＤＯＷＮ（ＰＤ）〕信号を送出
しバッテリを切り離す動作を行なうことにより、バッテ
リが給電ラインから切り離される。これにより、バッテ
リの過放電が防止される。
されるバックアップ用バッテリの電圧が所定値以下にな
ると、バッテリ電圧検出用コンパレータ２がヒステリシ
ス付与回路１と協働してこれを検出し、コンパレータ１
−１の出力がローとなり、その結果コンパレータ２の出
力がハイとなって、スイッチングトランジスタＴｒ１の
ベースがハイとなり、フォトカップラＰＣがオフ状態に
なることにより、スイッチ回路３がバッテリを給電ライ
ンから切り離すための制御信号を出す。即ち、商用入力
電源停電時に、バッテリ入力に移行して運転中バッテリ
電圧が低下し、放電終止電圧になると電源は、パワーダ
ウン信号〔ＰＯＷＥＲ ＤＯＷＮ（ＰＤ）〕信号を送出
しバッテリを切り離す動作を行なうことにより、バッテ
リが給電ラインから切り離される。これにより、バッテ
リの過放電が防止される。
【００３２】このとき、コンパレータ２への検出電圧を
所要値だけ高めるように抵抗Ｒ１の値が設定されるとと
もに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ
２とが異なった値に設定されているので、バッテリ電圧
が所定値以下になると、第１コンパレータ１−１が動作
してから第２コンパレータ２が動作状態になって、その
後は第１コンパレータ１−１と第２コンパレータ２とが
共に動作状態になる。これにより、コンパレータ２にチ
ャタリング現象が生じることを防止できる。
所要値だけ高めるように抵抗Ｒ１の値が設定されるとと
もに、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ
２とが異なった値に設定されているので、バッテリ電圧
が所定値以下になると、第１コンパレータ１−１が動作
してから第２コンパレータ２が動作状態になって、その
後は第１コンパレータ１−１と第２コンパレータ２とが
共に動作状態になる。これにより、コンパレータ２にチ
ャタリング現象が生じることを防止できる。
【００３３】なお、バッテリ電圧正常時においては、コ
ンパレータ１−１の出力がハイとなっており、その結
果、コンパレータ２の出力もローとなっていて、これに
よりスイッチングトランジスタＴｒ１のベースがロー状
態となっていて、フォトカップラＰＣがオン状態になっ
ているのである。これにより、バッテリは給電ラインか
ら切り離されることなく、バッテリ電圧が給電ラインに
供給される。
ンパレータ１−１の出力がハイとなっており、その結
果、コンパレータ２の出力もローとなっていて、これに
よりスイッチングトランジスタＴｒ１のベースがロー状
態となっていて、フォトカップラＰＣがオン状態になっ
ているのである。これにより、バッテリは給電ラインか
ら切り離されることなく、バッテリ電圧が給電ラインに
供給される。
【００３４】
【発明の効果】以上詳述したように、本発明のバッテリ
過放電防止用バッテリ切離し制御回路によれば、給電ラ
インに付設されるバックアップ用バッテリの電圧が所定
値以下になると、該バッテリを該給電ラインから切り離
すための制御信号を出すバッテリ切離し制御回路におい
て、第１基準電圧とバッテリ電圧とを比較する第１コン
パレータと、第１コンパレータの出力側に接続された抵
抗とからなるヒステリシス付与回路と、第２基準電圧と
ヒステリシス付与回路による影響を受けたバッテリ電圧
とを比較する第２コンパレータとをそなえて構成され、
第２コンパレータへの検出電圧を所要値だけ高めるよう
にヒステリシス付与回路の抵抗の値が設定されるととも
に、第１基準電圧と第２基準電圧とが異なった値に設定
されているので、バッテリ電圧が所定値以下になると、
第１コンパレータが動作してから第２コンパレータが動
作状態になって、第１コンパレータと第２コンパレータ
とが共に動作状態になり、これにより、第１コンパレー
タにチャタリング現象が生じることを確実に防止できる
利点がある。
過放電防止用バッテリ切離し制御回路によれば、給電ラ
インに付設されるバックアップ用バッテリの電圧が所定
値以下になると、該バッテリを該給電ラインから切り離
すための制御信号を出すバッテリ切離し制御回路におい
て、第１基準電圧とバッテリ電圧とを比較する第１コン
パレータと、第１コンパレータの出力側に接続された抵
抗とからなるヒステリシス付与回路と、第２基準電圧と
ヒステリシス付与回路による影響を受けたバッテリ電圧
とを比較する第２コンパレータとをそなえて構成され、
第２コンパレータへの検出電圧を所要値だけ高めるよう
にヒステリシス付与回路の抵抗の値が設定されるととも
に、第１基準電圧と第２基準電圧とが異なった値に設定
されているので、バッテリ電圧が所定値以下になると、
第１コンパレータが動作してから第２コンパレータが動
作状態になって、第１コンパレータと第２コンパレータ
とが共に動作状態になり、これにより、第１コンパレー
タにチャタリング現象が生じることを確実に防止できる
利点がある。
【図１】本発明の原理を説明するための電気回路図であ
る。
る。
【図２】本発明の一実施例を示す電気回路図である。
【図３】本発明の一実施例を示す電気回路図である。
【図４】本発明の一実施例の作用を説明する図である。
【図５】本発明の一実施例の作用を説明する図である。
【図６】従来例を示す電気回路図である。
【図７】従来例を示す電気回路図である。
【図８】従来例の作用を説明する図である。
【図９】図８のＩＸ部を拡大して示す図である。
【図１０】従来例の作用を説明する図である。
【図１１】従来例の作用を説明する図である。
【図１２】電圧検出用コンパレータの入力関係を説明す
る図である。
る図である。
【図１３】バッテリ過放電防止用バッテリ切離し制御回
路の配置位置を説明する図である。
路の配置位置を説明する図である。
１ ヒステリシス付与回路 １−１ 第１コンパレータ ２ 第２コンパレータ ３ スイッチ回路 ２１ ヒステリシス付与回路 ２１−１ 第１コンパレータ ２２ 第２コンパレータ ２３ スイッチ回路 １００ 交流電源 １０１ 整流回路 １０２，１０２′ スイッング用制御素子 １０３，１０３′電力変換用トランス １０４，１０４′，１０４′′ 平滑回路 １０５ バッテリ １０６ バッテリ過放電防止用バッテリ切離し制御回路 Ｃ１〜Ｃ３ コンデンサ Ｄ１〜Ｄ３ ダイオード ＰＣ フォトカップラ ＰＣ−１ 発光素子 Ｒ１〜Ｒ１２ 抵抗 Ｔｒ１ スイッチングトランジスタ ＺＤ ツェナーダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 7/34
Claims (1)
- 【請求項１】 給電ラインに付設されるバックアップ用
バッテリの電圧が所定値以下になると、該バッテリを該
給電ラインから切り離すための制御信号を出すバッテリ
切離し制御回路において、 第１基準電圧とバッテリ電圧とを比較する第１コンパレ
ータ（１−１）と、該第１コンパレータ（１−１）の出
力側に接続された抵抗（Ｒ１）とからなるヒステリシス
付与回路（１）と、 第２基準電圧と該ヒステリシス付与回路（１）による影
響を受けたバッテリ電圧とを比較する第２コンパレータ
（２）とをそなえて構成されて、 該バッテリ電圧が所定値以下になると、該第１コンパレ
ータ（１−１）が動作してから該第２コンパレータ
（２）が動作状態になって、該第１コンパレータ（１−
１）と該第２コンパレータ（２）とが共に動作状態にな
るように、該第２コンパレータ（２）への検出電圧を所
要値だけ高めるように該抵抗（Ｒ１）の値が設定される
とともに、該第１基準電圧と該第２基準電圧とが異なっ
た値に設定されていることを特徴とする、バッテリ過放
電防止用バッテリ切離し制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33813591A JP3241412B2 (ja) | 1991-12-20 | 1991-12-20 | バッテリ過放電防止用バッテリ切離し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33813591A JP3241412B2 (ja) | 1991-12-20 | 1991-12-20 | バッテリ過放電防止用バッテリ切離し制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05176479A JPH05176479A (ja) | 1993-07-13 |
| JP3241412B2 true JP3241412B2 (ja) | 2001-12-25 |
Family
ID=18315243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33813591A Expired - Fee Related JP3241412B2 (ja) | 1991-12-20 | 1991-12-20 | バッテリ過放電防止用バッテリ切離し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241412B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3753492B2 (ja) * | 1997-01-29 | 2006-03-08 | ローム株式会社 | 電源監視ｉｃ及び電池パック |
| JP2009131101A (ja) * | 2007-11-27 | 2009-06-11 | Canon Inc | 電力供給装置及び電力供給装置における過放電制御方法 |
| JP2015055598A (ja) * | 2013-09-13 | 2015-03-23 | アルプス電気株式会社 | 電圧検出装置 |
-
1991
- 1991-12-20 JP JP33813591A patent/JP3241412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05176479A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316185A (en) | Battery monitor circuit | |
| US5596465A (en) | Overcurrent protection circuit for a dc-to-dc converter | |
| PL125415B1 (en) | Supply system with two stabilized supply units with outputs connected in parallel | |
| EP0074392B1 (en) | Power supply diagnostic system | |
| US6320359B1 (en) | DC-DC converter and controller for detecting a malfunction therein | |
| US6894882B2 (en) | D.C. power supply circuit and electronic apparatus using such circuits | |
| JP3241412B2 (ja) | バッテリ過放電防止用バッテリ切離し制御回路 | |
| US6356468B1 (en) | Arrangement for limiting starting current in a power supply | |
| US3504272A (en) | Power supply having interconnected voltage regulators providing multiple outputs | |
| US5804995A (en) | Monitoring circuit for a supply voltage | |
| JP3926634B2 (ja) | 停復電検出装置 | |
| JP3338921B2 (ja) | 無停電電源装置 | |
| KR910005463B1 (ko) | 셔트 다운방식을 이용한 스위칭모드 파워 서플라이 보호회로 | |
| US20100102866A1 (en) | Signal processing apparatus including latch circuit | |
| JP3763387B2 (ja) | 直流無停電電源の制御方法及び装置 | |
| JP2701181B2 (ja) | 突入電流防止回路 | |
| JP2909998B2 (ja) | 突入電流防止回路 | |
| JPH0584148B2 (ja) | ||
| JPH10326116A (ja) | 不足電圧保護回路及び該不足電圧保護回路の誤動作防止回路 | |
| JP2563934B2 (ja) | 電源装置 | |
| JP6773373B2 (ja) | インタフェース回路 | |
| JPH0441371Y2 (ja) | ||
| JP3629912B2 (ja) | Ｄｃ／ｄｃコンバータ及びそれを用いた通信装置 | |
| JPH1020948A (ja) | リダンダント型安定化電源装置 | |
| JPH0112546Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010925 |
|
| LAPS | Cancellation because of no payment of annual fees |