JP3241001B2 - データシンクロナイズ回路およびデータシンクロナイズ方法 - Google Patents

データシンクロナイズ回路およびデータシンクロナイズ方法

Info

Publication number
JP3241001B2
JP3241001B2 JP23218598A JP23218598A JP3241001B2 JP 3241001 B2 JP3241001 B2 JP 3241001B2 JP 23218598 A JP23218598 A JP 23218598A JP 23218598 A JP23218598 A JP 23218598A JP 3241001 B2 JP3241001 B2 JP 3241001B2
Authority
JP
Japan
Prior art keywords
data
circuit
computer
memory
computer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23218598A
Other languages
English (en)
Other versions
JP2000066940A (ja
Inventor
誠 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23218598A priority Critical patent/JP3241001B2/ja
Publication of JP2000066940A publication Critical patent/JP2000066940A/ja
Application granted granted Critical
Publication of JP3241001B2 publication Critical patent/JP3241001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、同一のデータ形式
を有するデータを2つの装置の間で同一化するデータシ
ンクロナイズ回路およびデータシンクロナイズ方法に関
する。
【0002】
【従来の技術】2台のコンピュータ装置を所有している
オペレータが、2台のコンピュータ装置を別々の場所で
使用することにより、各コンピュータ装置の中のデータ
を更新し、その後、各コンピュータ装置のデータを同一
の内容にしたい場合がある。このような場合、データの
シンクロナイズ、すなわち、データ形式は同一だが、そ
の内容の一部に差異があるデータAとデータBを時間軸
で比較し、データAの最新データをデータBへ複写し、
データBの最新データをデータAに複写することによっ
て、データAとデータBを同一の内容にすることが必要
とされる。
【0003】従来のこの種のデータのシンクロナイズ
は、2台のコンピュータ装置それぞれにおいて、コンピ
ュータ装置全体に電源が供給され起動されて、それぞれ
のデータを最新状態に更新するようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来のデータシンクロナイズ装置では、データのシン
クロナイズを行う際に、データのシンクロナイズには関
係ない回路が起動する時間まで必要になるため、シンク
ロナイズを完了させるまでに長時間を要するという第1
の問題点がある。
【0005】また、コンピュータ装置全体に電源を供給
するため、データのシンクロナイズには関係ない回路を
動作させる電力まで必要になるので、シンクロナイズを
完了させるまでに多くの電力を消費することになるとい
う第2の問題点がある。
【0006】したがって、本発明の目的は、高速にデー
タのシンクロナイズを行い、装置の効率的な運用を可能
化するデータシンクロナイズ回路およびデータシンクロ
ナイズ方法を提供することにある。
【0007】また、本発明の他の目的は、データのシン
クロナイズに要する装置の消費電力を抑制したデータシ
ンクロナイズ回路およびデータシンクロナイズ方法を提
供することにある。
【0008】
【課題を解決するための手段】そのために、本発明のデ
ータシンクロナイズ回路は、同一のデータ形式を有する
データを2つのコンピュータ装置の間で同一化するデー
タシンクロナイズ回路であって、前記データシンクロナ
イズ回路は、前記コンピュータ装置内に設けられ、デー
タシンクロナイズ回路以外のコンピュータ回路とは独立
して電源が供給され起動されるように構成され、同一化
されたデータを、前記コンピュータ回路内の記憶回路に
格納させることを特徴とする。
【0009】また、本発明のデータシンクロナイズ回路
の好ましい実施の形態は、同一のデータ形式を有するデ
ータを2つのコンピュータ装置の間で同一化するデータ
シンクロナイズ回路であって前記データシンクロナイ
ズ回路は、前記コンピュータ装置内に設けられ、前記デ
ータを保持する不揮発性のメモリと、他のコンピュータ
装置とデータの送受信を行う外部入出力インタフェース
回路と、前記外部入出力インタフェース回路を介して前
記不揮発性メモリのデータと他のコンピュータ装置の不
揮発性メモリのデータとの同一化を行い、前記不揮発性
メモリと前記コンピュータ装置が運用時に使用する記憶
回路との間でデータを授受させるシンクロナイズ制御回
路と、前記同一化のときは前記不揮発性メモリ,外部入
出力インタフェース回路およびシンクロナイズ制御回路
にのみ電源を供給し、前記コンピュータ装置の運用時に
は、前記データシンクロナイズ回路と、前記データシン
クロナイズ回路以外の回路であって前記記憶回路を含む
コンピュータ回路とに電源を供給する電源回路とを有す
ることを特徴とする。
【0010】また、本発明のデータシンクロナイズ回路
の好ましい実施の形態では、データ形式の同一は当該
データが含まれるファイルのファイル名の同一により判
断し、またデータの同一化は当該データの作成日時を比
較して最新のデータに統一することにより行うことを特
徴とする。
【0011】さらに、本発明のデータシンクロナイズ方
法は、記憶回路を有するコンピュータ回路と、外部入出
力インタフェース回路と、シンクロナイズ制御回路と、
不揮発性メモリとを備えるコンピュータ装置間で、同一
のデータ形式を有するデータを同一化するデータシンク
ロナイズ方法において、前記メモリ,外部入出力インタ
フェース回路およびシンクロナイズ制御回路にのみ電源
を供給する手順と、前記シンクロナイズ制御回路が前記
外部入出力インタフェース回路を介して前記データの同
一化を行う手順と、前記データの同一化が終了すると前
記電源供給を停止する手順と、コンピュータ装置の運用
開始時には、前記コンピュータ回路と、前記メモリ、外
部入出力インタフェース回路およびシンクロナイズ制御
回路とに電源を供給する手順と、前記不揮発性メモリに
格納されている同一化後のデータを前記記憶回路に複写
する手順と、前記コンピュータ装置の運用終了時には、
前記記憶回路のデータを前記不揮発性メモリに複写する
手順とを含むことを特徴とする。
【0012】本発明では、データのシンクロナイズを制
御する部分と一時的にデータを記憶させるメモリ、およ
び他のコンピュータ装置とデータの送受信を行う外部入
出力インタフェース部分をコンピュータ回路と独立させ
ることにより、高速かつ低消費電力でのデータのシンク
ロナイズを可能にした。
【0013】
【発明の実施の形態】次に、本発明の実施例の形態につ
いて説明する。
【0014】本発明のデータシンクロナイズ回路は、図
1に示すように、2つのコンピュータ装置A,Bの内に
同様に設けられた、スイッチ11,電源回路12,シン
クロナイズ制御回路13,メモリ14および外部入出力
インタフェース回路15で構成される。
【0015】また、本発明のデータシンクロナイズ方法
は、次のとおりである。図1において、コンピュータ装
置Aとコンピュータ装置Bを外部入出力インタフェース
15経由で接続後、オペレータがスイッチ11を押下す
ることにより、電源回路12よりシンクロナイズ制御回
路13と外部入出力インタフェース回路15とメモリ1
4へ電源供給を開始する。その後、シンクロナイズ制御
回路13が外部入出力インタフェース回路15経由でコ
ンピュータ装置Aとコンピュータ装置Bのデータをシン
クロナイズし、最新のデータをメモリ14へ格納してか
ら電源回路12は各回路への電源供給を停止する。
【0016】このため、コンピュータ回路を起動させる
ことなく、データのシンクロナイズを行うことになり、
高速かつ低消費電力でのデータのシンクロナイズが可能
になる。なお、メモリ14に格納されたデータは、オペ
レータがコンピュータ装置Aを使用するためにコンピュ
ータ回路2を起動させる時、記憶回路21に複写され
る。
【0017】次に、本発明の実施例について、図1,図
2および図3を参照して説明する。
【0018】図1において、スイッチ11は、オペレー
タがスイッチ11を押下した時に、スイッチ押下信号を
電源回路12へ送信し、電源回路12はスイッチ11か
らのスイッチ押下信号を受信すると、シンクロナイズ制
御回路13とメモリ14と外部入出力インタフェース回
路15へ電源供給を行う。シンクロナイズ制御回路13
は、電源回路12からの電源供給が開始されると外部入
出力インタフェース回路15経由でメモリ14のデータ
とコンピュータ装置Bの中のデータのシンクロナイズを
行い、シンクロナイズ後のデータをメモリ14へ格納
し、コンピュータ回路2が起動した際にメモリ14のデ
ータを記憶回路21へ複写する。メモリ14は、シンク
ロナイズ制御回路13の制御により、データの保持およ
びシンクロナイズ制御回路13と記憶回路21へのデー
タの送受信を行い、また、一度格納されたデータは電源
供給が無くなっても保持し続けるタイプのメモリであ
る。
【0019】次に、本実施例の動作について説明する。
【0020】まず、オペレータがコンピュータ装置Aと
コンピュータ装置Bのデータをシンクロナイズさせるた
めにスイッチ11を押下すると、スイッチ11はスイッ
チ押下信号を電源回路12へ送信する。電源回路12は
スイッチ11からのスイッチ押下信号を受信すると、シ
ンクロナイズ制御回路13とメモリ14と外部入出力イ
ンタフェース回路15への電源供給を行う。
【0021】電源回路12からの電源供給を受けたシン
クロナイズ制御回路13は、外部入出力インタフェース
回路15経由で、メモリ14に格納されているデータと
コンピュータ装置Bの中のデータのシンクロナイズを行
い、シンクロナイズ後のデータメモリ14へ格納し、電
源回路12へ電源断信号を送信する。電源断信号を受信
した電源回路12は、シンクロナイズ制御回路13とメ
モリ14と外部入出力インタフェース回路15の電源供
給を停止する。この時点で、コンピュータ装置Aとコン
ピュータ装置Bのデータのシンクロナイズは完了とな
る。なお、メモリ14は電源供給が停止されても格納し
たデータを保持し続ける。
【0022】データのシンクロナイズが完了した後、オ
ペレータがコンピュータ装置Aを利用するためにコンピ
ュータ装置A全体を起動させると、コンピュータ回路2
より起動信号がシンクロナイズ制御回路13へ送信され
る。起動信号を受信したシンクロナイズ制御回路13
は、メモリ14に格納されているデータを記憶回路21
へ複写する。その後、オペレータがコンピュータ装置A
の利用を終了する際は、コンピュータ回路2が停止信号
をシンクロナイズ制御回路13へ送信し、停止信号を受
信したシンクロナイズ制御回路13は、記憶回路21の
データをメモリ14へ複写する。
【0023】次に、図2により、データのシンクロナイ
ズの仕組みを説明する。コンピュータ装置Aとコンピュ
ータ装置Bには、同一のファイル名(データ形式)を持
つデータがそれぞれ格納されている。この状態でデータ
のシンクロナイズを行った場合、シンクロナイズ制御回
路13は、コンピュータ装置Aのデータを基準にファイ
ルの作成日時での比較をファイル毎に行い、コンピュー
タ装置Aのファイルを最新のファイルにする。例えば、
コンピュータ装置Aのファイルとコンピュータ装置B
のファイル4を比較すると、ファイルの作成日時が同一
であるため、ファイル1はコンピュータ装置Aにそのま
ま残し、同様にファイル2とファイル5を比較すると、
ファイルの作成日時がファイル5の方が最新であるた
め、ファイル5をコンピュータ装置Aに複写し、さら
に、データ3とデータ6を比較すると、ファイルの作成
日時がファイル3の方が最新であるため、ファイル3を
コンピュータ装置Aに残す。このようにして全てのファ
イルの比較を行い、コンピュータ装置Aのデータを最新
のデータにすることがシンクロナイズである。
【0024】図3には、上述のシンクロナイズ制御回路
13のフローチャートを示す。まず、コンピュータ装置
Aのファイルをメモリ14から読み込み(ステップS
1)、最終のファイルを超えていなければ(S2)、外
部入出力インタフェース回路15を介して、コンピュー
タBのファイルを読み込む(S3)。このファイルが最
終ファイルを超えていなければ(S4)、両ファイルの
ファイル名を比較し(S6)、異なっているときはS3
に戻って、コンピュータBの次のファイルを読み込む。
同一のファイル名なら(S6)、両ファイルの作成日時
を比較し(S7)、コンピュータAのファイルが最新な
ら(S8)、そのままの状態でS1に戻り、そうでなけ
ればコンピュータAのファイルをコンピュータBのファ
イルで更新の上(S9)、S1に戻る。
【0025】次に、本発明の他の実施例を説明する。こ
の実施例は、シンクロナイズを行うデータの格納場所に
ついての他の方法を提案するものである。図1における
実施例では、シンクロナイズを行うデータを一時的にメ
モリ14に格納してからシンクロナイズ制御回路13が
データを制御していたが、本実施例では、メモリ14を
使用せずシンクロナイズ制御回路13から直接記憶回路
21とデータの送受信を行う。
【0026】この方法によると、一時的にメモリにデー
タを格納する方法よりも、メモリ部分を削除できるため
コストを安価にできるという効果を有する。
【0027】
【発明の効果】本発明の第1の効果は、高速にデータの
シンクロナイズが可能であるということである。このた
め、コンピュータ装置の効率的な運用が可能になる。そ
の理由は、通常のコンピュータ装置の場合、データのシ
ンクロナイズを行う前に装置全体を起動させなければな
らず、データのシンクロナイズを行う前にコンピュータ
装置の起動時間が必要になるが、本発明により、コンピ
ュータ装置の起動時間が無くなり、データのシンクロナ
イズに必要な時間全体が短縮されるためである。
【0028】また、第2の効果は、データのシンクロナ
イズを行う際、コンピュータ装置の消費電力が抑制され
るということである。このため、携帯用の小型コンピュ
ータにおいて、無駄な電力を浪費することなく内蔵電源
の放電を防止でき、内蔵電源での駆動時間を延長でき
る。その理由は、データをシンクロナイズする際に、コ
ンピュータ装置全体に電源供給を行う必要が無く、シン
クロナイズするための最低限の回路以外の部分には電源
供給が不要になるため、シンクロナイズを行う時の消費
電力を抑制できるからである。
【図面の簡単な説明】
【図1】本発明のデータシンクロナイズ回路の一実施例
を示すブロック図
【図2】本発明の動作を説明するためのデータ群の一例
を示す図
【図3】本発明におけるシンクロナイズ制御回路のフロ
ーチャート
【符号の説明】
A,B コンピュータ装置 2 コンピュータ回路 11 スイッチ 12 電源回路 13 シンクロナイズ制御回路 14 メモリ 15 外部入出力インタフェース回路 21 記憶回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 1/00 G06F 12/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 同一のデータ形式を有するデータを2つ
    のコンピュータ装置の間で同一化するデータシンクロナ
    イズ回路であって、 前記データシンクロナイズ回路は、前記コンピュータ装
    置内に設けられ、 前記データを保持する不揮発性のメモリと、 他のコンピュータ装置とデータの送受信を行う外部入出
    力インタフェース回路と、 前記外部入出力インタフェース回路を介して前記不揮発
    性メモリのデータと他のコンピュータ装置の不揮発性メ
    モリのデータとの同一化を行い、前記不揮発性メモリと
    前記コンピュータ装置が運用時に使用する記憶回路との
    間でデータを授受させるシンクロナイズ制御回路と、 前記同一化のときは前記不揮発性メモリ外部入出力イ
    ンタフェース回路およびシンクロナイズ制御回路にのみ
    電源を供給し、前記コンピュータ装置の運用時には、前
    記データシンクロナイズ回路と、前記データシンクロナ
    イズ回路以外の回路であって前記記憶回路を含むコンピ
    ュータ回路とに電源を供給する電源回路とを有すること
    を特徴とするデータシンクロナイズ回路。
  2. 【請求項2】 請求項1に記載のデータシンクロナイズ
    回路を有するコンピュータ装置。
  3. 【請求項3】 記憶回路を有するコンピュータ回路と、
    外部入出力インタフェース回路と、シンクロナイズ制御
    回路と、不揮発性メモリとを備えるコンピュータ装置間
    で、同一のデータ形式を有するデータを同一化するデー
    タシンクロナイズ方法において、 前記メモリ外部入出力インタフェース回路およびシン
    クロナイズ制御回路にのみ電源を供給する手順と、 前記シンクロナイズ制御回路が前記外部入出力インタフ
    ェース回路を介して前記データの同一化を行う手順と、 前記データの同一化が終了すると前記電源供給を停止す
    る手順と、 コンピュータ装置の運用開始時には、前記コンピュータ
    回路と、前記メモリ、外部入出力インタフェース回路お
    よびシンクロナイズ制御回路とに電源を供給する手順
    と、 前記不揮発性メモリに格納されている同一化後のデータ
    を前記記憶回路に複写する手順と、 前記コンピュータ装置の運用終了時には、前記記憶回路
    のデータを前記不揮発性メモリに複写する手順とを含む
    ことを特徴とするデータシンクロナイズ方法。
JP23218598A 1998-08-19 1998-08-19 データシンクロナイズ回路およびデータシンクロナイズ方法 Expired - Fee Related JP3241001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23218598A JP3241001B2 (ja) 1998-08-19 1998-08-19 データシンクロナイズ回路およびデータシンクロナイズ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23218598A JP3241001B2 (ja) 1998-08-19 1998-08-19 データシンクロナイズ回路およびデータシンクロナイズ方法

Publications (2)

Publication Number Publication Date
JP2000066940A JP2000066940A (ja) 2000-03-03
JP3241001B2 true JP3241001B2 (ja) 2001-12-25

Family

ID=16935343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23218598A Expired - Fee Related JP3241001B2 (ja) 1998-08-19 1998-08-19 データシンクロナイズ回路およびデータシンクロナイズ方法

Country Status (1)

Country Link
JP (1) JP3241001B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001667B2 (ja) * 2007-01-31 2012-08-15 株式会社日本デジタル研究所 データ管理方法、クライアント端末装置およびクライアントサーバシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"オフライン機能の支援機能をWindows95が標準装備へ",日経エレクトロニクス,日経BP社,No.619,1994年10月10日,p.137−141

Also Published As

Publication number Publication date
JP2000066940A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US5787464A (en) Computer system including a dual memory configuration which supports on-line memory extraction and insertion
JP3241001B2 (ja) データシンクロナイズ回路およびデータシンクロナイズ方法
JP4512386B2 (ja) バックアップシステムおよび方法
US7194675B2 (en) Backup method, backup system, disk controller and backup program
US7116432B2 (en) Power control for a printing unit with a maintenance function
JP2846047B2 (ja) シャドウプロセス生成方式
US5386541A (en) Method of copying system data and copying adaptor therefor
KR100328667B1 (ko) 에치엘알 시스템의 가입자 정보 백업 방법
JPH0591226A (ja) フアクシミリ装置
KR0154479B1 (ko) 전전자 교환기에서의 프로그램 관리 장치 및 그 방법
JPH08110840A (ja) 2重化冗長構成磁気ディスク装置の復旧方式
JPH10304410A (ja) 交換機の課金データ処理方法
JP3589433B2 (ja) データベース保証方式
JP2003330744A (ja) ファイルの更新方法
JPH1097426A (ja) 通信制御装置におけるシステムファイルの更新方法
KR100197422B1 (ko) 교환기의 시스템화일 관리장치 및 방법
JP2008244757A (ja) 通信システム
JP2590735B2 (ja) 多重化網管理装置及びその同期方法
JPH04323761A (ja) 分散処理システムのジョブ起動方式
JPH08320815A (ja) コンピュータシステム
JPH05265720A (ja) システム情報管理方式
JP2000187518A (ja) コンピュータシステム
JPH05257781A (ja) ファイル更新方式
JPH07244544A (ja) コンピュータシステム
KR940018753A (ko) 컴퓨터 바이러스 감염 방지를 위한 통신용 단말기 시스템 및 그 운용방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees