JP3241001B2 - データシンクロナイズ回路およびデータシンクロナイズ方法 - Google Patents
データシンクロナイズ回路およびデータシンクロナイズ方法Info
- Publication number
- JP3241001B2 JP3241001B2 JP23218598A JP23218598A JP3241001B2 JP 3241001 B2 JP3241001 B2 JP 3241001B2 JP 23218598 A JP23218598 A JP 23218598A JP 23218598 A JP23218598 A JP 23218598A JP 3241001 B2 JP3241001 B2 JP 3241001B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- computer
- memory
- computer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、同一のデータ形式
を有するデータを２つの装置の間で同一化するデータシ
ンクロナイズ回路およびデータシンクロナイズ方法に関
する。
を有するデータを２つの装置の間で同一化するデータシ
ンクロナイズ回路およびデータシンクロナイズ方法に関
する。
【０００２】
【従来の技術】２台のコンピュータ装置を所有している
オペレータが、２台のコンピュータ装置を別々の場所で
使用することにより、各コンピュータ装置の中のデータ
を更新し、その後、各コンピュータ装置のデータを同一
の内容にしたい場合がある。このような場合、データの
シンクロナイズ、すなわち、データ形式は同一だが、そ
の内容の一部に差異があるデータＡとデータＢを時間軸
で比較し、データＡの最新データをデータＢへ複写し、
データＢの最新データをデータＡに複写することによっ
て、データＡとデータＢを同一の内容にすることが必要
とされる。
オペレータが、２台のコンピュータ装置を別々の場所で
使用することにより、各コンピュータ装置の中のデータ
を更新し、その後、各コンピュータ装置のデータを同一
の内容にしたい場合がある。このような場合、データの
シンクロナイズ、すなわち、データ形式は同一だが、そ
の内容の一部に差異があるデータＡとデータＢを時間軸
で比較し、データＡの最新データをデータＢへ複写し、
データＢの最新データをデータＡに複写することによっ
て、データＡとデータＢを同一の内容にすることが必要
とされる。
【０００３】従来のこの種のデータのシンクロナイズ
は、２台のコンピュータ装置それぞれにおいて、コンピ
ュータ装置全体に電源が供給され起動されて、それぞれ
のデータを最新状態に更新するようにしている。
は、２台のコンピュータ装置それぞれにおいて、コンピ
ュータ装置全体に電源が供給され起動されて、それぞれ
のデータを最新状態に更新するようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のデータシンクロナイズ装置では、データのシン
クロナイズを行う際に、データのシンクロナイズには関
係ない回路が起動する時間まで必要になるため、シンク
ロナイズを完了させるまでに長時間を要するという第１
の問題点がある。
た従来のデータシンクロナイズ装置では、データのシン
クロナイズを行う際に、データのシンクロナイズには関
係ない回路が起動する時間まで必要になるため、シンク
ロナイズを完了させるまでに長時間を要するという第１
の問題点がある。
【０００５】また、コンピュータ装置全体に電源を供給
するため、データのシンクロナイズには関係ない回路を
動作させる電力まで必要になるので、シンクロナイズを
完了させるまでに多くの電力を消費することになるとい
う第２の問題点がある。
するため、データのシンクロナイズには関係ない回路を
動作させる電力まで必要になるので、シンクロナイズを
完了させるまでに多くの電力を消費することになるとい
う第２の問題点がある。
【０００６】したがって、本発明の目的は、高速にデー
タのシンクロナイズを行い、装置の効率的な運用を可能
化するデータシンクロナイズ回路およびデータシンクロ
ナイズ方法を提供することにある。
タのシンクロナイズを行い、装置の効率的な運用を可能
化するデータシンクロナイズ回路およびデータシンクロ
ナイズ方法を提供することにある。
【０００７】また、本発明の他の目的は、データのシン
クロナイズに要する装置の消費電力を抑制したデータシ
ンクロナイズ回路およびデータシンクロナイズ方法を提
供することにある。
クロナイズに要する装置の消費電力を抑制したデータシ
ンクロナイズ回路およびデータシンクロナイズ方法を提
供することにある。
【０００８】
【課題を解決するための手段】そのために、本発明のデ
ータシンクロナイズ回路は、同一のデータ形式を有する
データを２つのコンピュータ装置の間で同一化するデー
タシンクロナイズ回路であって、前記データシンクロナ
イズ回路は、前記コンピュータ装置内に設けられ、デー
タシンクロナイズ回路以外のコンピュータ回路とは独立
して電源が供給され起動されるように構成され、同一化
されたデータを、前記コンピュータ回路内の記憶回路に
格納させることを特徴とする。
ータシンクロナイズ回路は、同一のデータ形式を有する
データを２つのコンピュータ装置の間で同一化するデー
タシンクロナイズ回路であって、前記データシンクロナ
イズ回路は、前記コンピュータ装置内に設けられ、デー
タシンクロナイズ回路以外のコンピュータ回路とは独立
して電源が供給され起動されるように構成され、同一化
されたデータを、前記コンピュータ回路内の記憶回路に
格納させることを特徴とする。
【０００９】また、本発明のデータシンクロナイズ回路
の好ましい実施の形態は、同一のデータ形式を有するデ
ータを２つのコンピュータ装置の間で同一化するデータ
シンクロナイズ回路であって、前記データシンクロナイ
ズ回路は、前記コンピュータ装置内に設けられ、前記デ
ータを保持する不揮発性のメモリと、他のコンピュータ
装置とデータの送受信を行う外部入出力インタフェース
回路と、前記外部入出力インタフェース回路を介して前
記不揮発性メモリのデータと他のコンピュータ装置の不
揮発性メモリのデータとの同一化を行い、前記不揮発性
メモリと前記コンピュータ装置が運用時に使用する記憶
回路との間でデータを授受させるシンクロナイズ制御回
路と、前記同一化のときは前記不揮発性メモリ，外部入
出力インタフェース回路およびシンクロナイズ制御回路
にのみ電源を供給し、前記コンピュータ装置の運用時に
は、前記データシンクロナイズ回路と、前記データシン
クロナイズ回路以外の回路であって前記記憶回路を含む
コンピュータ回路とに電源を供給する電源回路とを有す
ることを特徴とする。
の好ましい実施の形態は、同一のデータ形式を有するデ
ータを２つのコンピュータ装置の間で同一化するデータ
シンクロナイズ回路であって、前記データシンクロナイ
ズ回路は、前記コンピュータ装置内に設けられ、前記デ
ータを保持する不揮発性のメモリと、他のコンピュータ
装置とデータの送受信を行う外部入出力インタフェース
回路と、前記外部入出力インタフェース回路を介して前
記不揮発性メモリのデータと他のコンピュータ装置の不
揮発性メモリのデータとの同一化を行い、前記不揮発性
メモリと前記コンピュータ装置が運用時に使用する記憶
回路との間でデータを授受させるシンクロナイズ制御回
路と、前記同一化のときは前記不揮発性メモリ，外部入
出力インタフェース回路およびシンクロナイズ制御回路
にのみ電源を供給し、前記コンピュータ装置の運用時に
は、前記データシンクロナイズ回路と、前記データシン
クロナイズ回路以外の回路であって前記記憶回路を含む
コンピュータ回路とに電源を供給する電源回路とを有す
ることを特徴とする。
【００１０】また、本発明のデータシンクロナイズ回路
の好ましい実施の形態では、データ形式の同一は、当該
データが含まれるファイルのファイル名の同一により判
断し、またデータの同一化は当該データの作成日時を比
較して最新のデータに統一することにより行うことを特
徴とする。
の好ましい実施の形態では、データ形式の同一は、当該
データが含まれるファイルのファイル名の同一により判
断し、またデータの同一化は当該データの作成日時を比
較して最新のデータに統一することにより行うことを特
徴とする。
【００１１】さらに、本発明のデータシンクロナイズ方
法は、記憶回路を有するコンピュータ回路と、外部入出
力インタフェース回路と、シンクロナイズ制御回路と、
不揮発性メモリとを備えるコンピュータ装置間で、同一
のデータ形式を有するデータを同一化するデータシンク
ロナイズ方法において、前記メモリ，外部入出力インタ
フェース回路およびシンクロナイズ制御回路にのみ電源
を供給する手順と、前記シンクロナイズ制御回路が前記
外部入出力インタフェース回路を介して前記データの同
一化を行う手順と、前記データの同一化が終了すると前
記電源供給を停止する手順と、コンピュータ装置の運用
開始時には、前記コンピュータ回路と、前記メモリ、外
部入出力インタフェース回路およびシンクロナイズ制御
回路とに電源を供給する手順と、前記不揮発性メモリに
格納されている同一化後のデータを前記記憶回路に複写
する手順と、前記コンピュータ装置の運用終了時には、
前記記憶回路のデータを前記不揮発性メモリに複写する
手順とを含むことを特徴とする。
法は、記憶回路を有するコンピュータ回路と、外部入出
力インタフェース回路と、シンクロナイズ制御回路と、
不揮発性メモリとを備えるコンピュータ装置間で、同一
のデータ形式を有するデータを同一化するデータシンク
ロナイズ方法において、前記メモリ，外部入出力インタ
フェース回路およびシンクロナイズ制御回路にのみ電源
を供給する手順と、前記シンクロナイズ制御回路が前記
外部入出力インタフェース回路を介して前記データの同
一化を行う手順と、前記データの同一化が終了すると前
記電源供給を停止する手順と、コンピュータ装置の運用
開始時には、前記コンピュータ回路と、前記メモリ、外
部入出力インタフェース回路およびシンクロナイズ制御
回路とに電源を供給する手順と、前記不揮発性メモリに
格納されている同一化後のデータを前記記憶回路に複写
する手順と、前記コンピュータ装置の運用終了時には、
前記記憶回路のデータを前記不揮発性メモリに複写する
手順とを含むことを特徴とする。
【００１２】本発明では、データのシンクロナイズを制
御する部分と一時的にデータを記憶させるメモリ、およ
び他のコンピュータ装置とデータの送受信を行う外部入
出力インタフェース部分をコンピュータ回路と独立させ
ることにより、高速かつ低消費電力でのデータのシンク
ロナイズを可能にした。
御する部分と一時的にデータを記憶させるメモリ、およ
び他のコンピュータ装置とデータの送受信を行う外部入
出力インタフェース部分をコンピュータ回路と独立させ
ることにより、高速かつ低消費電力でのデータのシンク
ロナイズを可能にした。
【００１３】
【発明の実施の形態】次に、本発明の実施例の形態につ
いて説明する。
いて説明する。
【００１４】本発明のデータシンクロナイズ回路は、図
１に示すように、２つのコンピュータ装置Ａ，Ｂの内に
同様に設けられた、スイッチ１１，電源回路１２，シン
クロナイズ制御回路１３，メモリ１４および外部入出力
インタフェース回路１５で構成される。
１に示すように、２つのコンピュータ装置Ａ，Ｂの内に
同様に設けられた、スイッチ１１，電源回路１２，シン
クロナイズ制御回路１３，メモリ１４および外部入出力
インタフェース回路１５で構成される。
【００１５】また、本発明のデータシンクロナイズ方法
は、次のとおりである。図１において、コンピュータ装
置Ａとコンピュータ装置Ｂを外部入出力インタフェース
１５経由で接続後、オペレータがスイッチ１１を押下す
ることにより、電源回路１２よりシンクロナイズ制御回
路１３と外部入出力インタフェース回路１５とメモリ１
４へ電源供給を開始する。その後、シンクロナイズ制御
回路１３が外部入出力インタフェース回路１５経由でコ
ンピュータ装置Ａとコンピュータ装置Ｂのデータをシン
クロナイズし、最新のデータをメモリ１４へ格納してか
ら電源回路１２は各回路への電源供給を停止する。
は、次のとおりである。図１において、コンピュータ装
置Ａとコンピュータ装置Ｂを外部入出力インタフェース
１５経由で接続後、オペレータがスイッチ１１を押下す
ることにより、電源回路１２よりシンクロナイズ制御回
路１３と外部入出力インタフェース回路１５とメモリ１
４へ電源供給を開始する。その後、シンクロナイズ制御
回路１３が外部入出力インタフェース回路１５経由でコ
ンピュータ装置Ａとコンピュータ装置Ｂのデータをシン
クロナイズし、最新のデータをメモリ１４へ格納してか
ら電源回路１２は各回路への電源供給を停止する。
【００１６】このため、コンピュータ回路を起動させる
ことなく、データのシンクロナイズを行うことになり、
高速かつ低消費電力でのデータのシンクロナイズが可能
になる。なお、メモリ１４に格納されたデータは、オペ
レータがコンピュータ装置Ａを使用するためにコンピュ
ータ回路２を起動させる時、記憶回路２１に複写され
る。
ことなく、データのシンクロナイズを行うことになり、
高速かつ低消費電力でのデータのシンクロナイズが可能
になる。なお、メモリ１４に格納されたデータは、オペ
レータがコンピュータ装置Ａを使用するためにコンピュ
ータ回路２を起動させる時、記憶回路２１に複写され
る。
【００１７】次に、本発明の実施例について、図１，図
２および図３を参照して説明する。
２および図３を参照して説明する。
【００１８】図１において、スイッチ１１は、オペレー
タがスイッチ１１を押下した時に、スイッチ押下信号を
電源回路１２へ送信し、電源回路１２はスイッチ１１か
らのスイッチ押下信号を受信すると、シンクロナイズ制
御回路１３とメモリ１４と外部入出力インタフェース回
路１５へ電源供給を行う。シンクロナイズ制御回路１３
は、電源回路１２からの電源供給が開始されると外部入
出力インタフェース回路１５経由でメモリ１４のデータ
とコンピュータ装置Ｂの中のデータのシンクロナイズを
行い、シンクロナイズ後のデータをメモリ１４へ格納
し、コンピュータ回路２が起動した際にメモリ１４のデ
ータを記憶回路２１へ複写する。メモリ１４は、シンク
ロナイズ制御回路１３の制御により、データの保持およ
びシンクロナイズ制御回路１３と記憶回路２１へのデー
タの送受信を行い、また、一度格納されたデータは電源
供給が無くなっても保持し続けるタイプのメモリであ
る。
タがスイッチ１１を押下した時に、スイッチ押下信号を
電源回路１２へ送信し、電源回路１２はスイッチ１１か
らのスイッチ押下信号を受信すると、シンクロナイズ制
御回路１３とメモリ１４と外部入出力インタフェース回
路１５へ電源供給を行う。シンクロナイズ制御回路１３
は、電源回路１２からの電源供給が開始されると外部入
出力インタフェース回路１５経由でメモリ１４のデータ
とコンピュータ装置Ｂの中のデータのシンクロナイズを
行い、シンクロナイズ後のデータをメモリ１４へ格納
し、コンピュータ回路２が起動した際にメモリ１４のデ
ータを記憶回路２１へ複写する。メモリ１４は、シンク
ロナイズ制御回路１３の制御により、データの保持およ
びシンクロナイズ制御回路１３と記憶回路２１へのデー
タの送受信を行い、また、一度格納されたデータは電源
供給が無くなっても保持し続けるタイプのメモリであ
る。
【００１９】次に、本実施例の動作について説明する。
【００２０】まず、オペレータがコンピュータ装置Ａと
コンピュータ装置Ｂのデータをシンクロナイズさせるた
めにスイッチ１１を押下すると、スイッチ１１はスイッ
チ押下信号を電源回路１２へ送信する。電源回路１２は
スイッチ１１からのスイッチ押下信号を受信すると、シ
ンクロナイズ制御回路１３とメモリ１４と外部入出力イ
ンタフェース回路１５への電源供給を行う。
コンピュータ装置Ｂのデータをシンクロナイズさせるた
めにスイッチ１１を押下すると、スイッチ１１はスイッ
チ押下信号を電源回路１２へ送信する。電源回路１２は
スイッチ１１からのスイッチ押下信号を受信すると、シ
ンクロナイズ制御回路１３とメモリ１４と外部入出力イ
ンタフェース回路１５への電源供給を行う。
【００２１】電源回路１２からの電源供給を受けたシン
クロナイズ制御回路１３は、外部入出力インタフェース
回路１５経由で、メモリ１４に格納されているデータと
コンピュータ装置Ｂの中のデータのシンクロナイズを行
い、シンクロナイズ後のデータメモリ１４へ格納し、電
源回路１２へ電源断信号を送信する。電源断信号を受信
した電源回路１２は、シンクロナイズ制御回路１３とメ
モリ１４と外部入出力インタフェース回路１５の電源供
給を停止する。この時点で、コンピュータ装置Ａとコン
ピュータ装置Ｂのデータのシンクロナイズは完了とな
る。なお、メモリ１４は電源供給が停止されても格納し
たデータを保持し続ける。
クロナイズ制御回路１３は、外部入出力インタフェース
回路１５経由で、メモリ１４に格納されているデータと
コンピュータ装置Ｂの中のデータのシンクロナイズを行
い、シンクロナイズ後のデータメモリ１４へ格納し、電
源回路１２へ電源断信号を送信する。電源断信号を受信
した電源回路１２は、シンクロナイズ制御回路１３とメ
モリ１４と外部入出力インタフェース回路１５の電源供
給を停止する。この時点で、コンピュータ装置Ａとコン
ピュータ装置Ｂのデータのシンクロナイズは完了とな
る。なお、メモリ１４は電源供給が停止されても格納し
たデータを保持し続ける。
【００２２】データのシンクロナイズが完了した後、オ
ペレータがコンピュータ装置Ａを利用するためにコンピ
ュータ装置Ａ全体を起動させると、コンピュータ回路２
より起動信号がシンクロナイズ制御回路１３へ送信され
る。起動信号を受信したシンクロナイズ制御回路１３
は、メモリ１４に格納されているデータを記憶回路２１
へ複写する。その後、オペレータがコンピュータ装置Ａ
の利用を終了する際は、コンピュータ回路２が停止信号
をシンクロナイズ制御回路１３へ送信し、停止信号を受
信したシンクロナイズ制御回路１３は、記憶回路２１の
データをメモリ１４へ複写する。
ペレータがコンピュータ装置Ａを利用するためにコンピ
ュータ装置Ａ全体を起動させると、コンピュータ回路２
より起動信号がシンクロナイズ制御回路１３へ送信され
る。起動信号を受信したシンクロナイズ制御回路１３
は、メモリ１４に格納されているデータを記憶回路２１
へ複写する。その後、オペレータがコンピュータ装置Ａ
の利用を終了する際は、コンピュータ回路２が停止信号
をシンクロナイズ制御回路１３へ送信し、停止信号を受
信したシンクロナイズ制御回路１３は、記憶回路２１の
データをメモリ１４へ複写する。
【００２３】次に、図２により、データのシンクロナイ
ズの仕組みを説明する。コンピュータ装置Ａとコンピュ
ータ装置Ｂには、同一のファイル名（データ形式）を持
つデータがそれぞれ格納されている。この状態でデータ
のシンクロナイズを行った場合、シンクロナイズ制御回
路１３は、コンピュータ装置Ａのデータを基準にファイ
ルの作成日時での比較をファイル毎に行い、コンピュー
タ装置Ａのファイルを最新のファイルにする。例えば、
コンピュータ装置Ａのファイル１とコンピュータ装置Ｂ
のファイル４を比較すると、ファイルの作成日時が同一
であるため、ファイル１はコンピュータ装置Ａにそのま
ま残し、同様にファイル２とファイル５を比較すると、
ファイルの作成日時がファイル５の方が最新であるた
め、ファイル５をコンピュータ装置Ａに複写し、さら
に、データ３とデータ６を比較すると、ファイルの作成
日時がファイル３の方が最新であるため、ファイル３を
コンピュータ装置Ａに残す。このようにして全てのファ
イルの比較を行い、コンピュータ装置Ａのデータを最新
のデータにすることがシンクロナイズである。
ズの仕組みを説明する。コンピュータ装置Ａとコンピュ
ータ装置Ｂには、同一のファイル名（データ形式）を持
つデータがそれぞれ格納されている。この状態でデータ
のシンクロナイズを行った場合、シンクロナイズ制御回
路１３は、コンピュータ装置Ａのデータを基準にファイ
ルの作成日時での比較をファイル毎に行い、コンピュー
タ装置Ａのファイルを最新のファイルにする。例えば、
コンピュータ装置Ａのファイル１とコンピュータ装置Ｂ
のファイル４を比較すると、ファイルの作成日時が同一
であるため、ファイル１はコンピュータ装置Ａにそのま
ま残し、同様にファイル２とファイル５を比較すると、
ファイルの作成日時がファイル５の方が最新であるた
め、ファイル５をコンピュータ装置Ａに複写し、さら
に、データ３とデータ６を比較すると、ファイルの作成
日時がファイル３の方が最新であるため、ファイル３を
コンピュータ装置Ａに残す。このようにして全てのファ
イルの比較を行い、コンピュータ装置Ａのデータを最新
のデータにすることがシンクロナイズである。
【００２４】図３には、上述のシンクロナイズ制御回路
１３のフローチャートを示す。まず、コンピュータ装置
Ａのファイルをメモリ１４から読み込み（ステップＳ
１）、最終のファイルを超えていなければ（Ｓ２）、外
部入出力インタフェース回路１５を介して、コンピュー
タＢのファイルを読み込む（Ｓ３）。このファイルが最
終ファイルを超えていなければ（Ｓ４）、両ファイルの
ファイル名を比較し（Ｓ６）、異なっているときはＳ３
に戻って、コンピュータＢの次のファイルを読み込む。
同一のファイル名なら（Ｓ６）、両ファイルの作成日時
を比較し（Ｓ７）、コンピュータＡのファイルが最新な
ら（Ｓ８）、そのままの状態でＳ１に戻り、そうでなけ
ればコンピュータＡのファイルをコンピュータＢのファ
イルで更新の上（Ｓ９）、Ｓ１に戻る。
１３のフローチャートを示す。まず、コンピュータ装置
Ａのファイルをメモリ１４から読み込み（ステップＳ
１）、最終のファイルを超えていなければ（Ｓ２）、外
部入出力インタフェース回路１５を介して、コンピュー
タＢのファイルを読み込む（Ｓ３）。このファイルが最
終ファイルを超えていなければ（Ｓ４）、両ファイルの
ファイル名を比較し（Ｓ６）、異なっているときはＳ３
に戻って、コンピュータＢの次のファイルを読み込む。
同一のファイル名なら（Ｓ６）、両ファイルの作成日時
を比較し（Ｓ７）、コンピュータＡのファイルが最新な
ら（Ｓ８）、そのままの状態でＳ１に戻り、そうでなけ
ればコンピュータＡのファイルをコンピュータＢのファ
イルで更新の上（Ｓ９）、Ｓ１に戻る。
【００２５】次に、本発明の他の実施例を説明する。こ
の実施例は、シンクロナイズを行うデータの格納場所に
ついての他の方法を提案するものである。図１における
実施例では、シンクロナイズを行うデータを一時的にメ
モリ１４に格納してからシンクロナイズ制御回路１３が
データを制御していたが、本実施例では、メモリ１４を
使用せずシンクロナイズ制御回路１３から直接記憶回路
２１とデータの送受信を行う。
の実施例は、シンクロナイズを行うデータの格納場所に
ついての他の方法を提案するものである。図１における
実施例では、シンクロナイズを行うデータを一時的にメ
モリ１４に格納してからシンクロナイズ制御回路１３が
データを制御していたが、本実施例では、メモリ１４を
使用せずシンクロナイズ制御回路１３から直接記憶回路
２１とデータの送受信を行う。
【００２６】この方法によると、一時的にメモリにデー
タを格納する方法よりも、メモリ部分を削除できるため
コストを安価にできるという効果を有する。
タを格納する方法よりも、メモリ部分を削除できるため
コストを安価にできるという効果を有する。
【００２７】
【発明の効果】本発明の第１の効果は、高速にデータの
シンクロナイズが可能であるということである。このた
め、コンピュータ装置の効率的な運用が可能になる。そ
の理由は、通常のコンピュータ装置の場合、データのシ
ンクロナイズを行う前に装置全体を起動させなければな
らず、データのシンクロナイズを行う前にコンピュータ
装置の起動時間が必要になるが、本発明により、コンピ
ュータ装置の起動時間が無くなり、データのシンクロナ
イズに必要な時間全体が短縮されるためである。
シンクロナイズが可能であるということである。このた
め、コンピュータ装置の効率的な運用が可能になる。そ
の理由は、通常のコンピュータ装置の場合、データのシ
ンクロナイズを行う前に装置全体を起動させなければな
らず、データのシンクロナイズを行う前にコンピュータ
装置の起動時間が必要になるが、本発明により、コンピ
ュータ装置の起動時間が無くなり、データのシンクロナ
イズに必要な時間全体が短縮されるためである。
【００２８】また、第２の効果は、データのシンクロナ
イズを行う際、コンピュータ装置の消費電力が抑制され
るということである。このため、携帯用の小型コンピュ
ータにおいて、無駄な電力を浪費することなく内蔵電源
の放電を防止でき、内蔵電源での駆動時間を延長でき
る。その理由は、データをシンクロナイズする際に、コ
ンピュータ装置全体に電源供給を行う必要が無く、シン
クロナイズするための最低限の回路以外の部分には電源
供給が不要になるため、シンクロナイズを行う時の消費
電力を抑制できるからである。
イズを行う際、コンピュータ装置の消費電力が抑制され
るということである。このため、携帯用の小型コンピュ
ータにおいて、無駄な電力を浪費することなく内蔵電源
の放電を防止でき、内蔵電源での駆動時間を延長でき
る。その理由は、データをシンクロナイズする際に、コ
ンピュータ装置全体に電源供給を行う必要が無く、シン
クロナイズするための最低限の回路以外の部分には電源
供給が不要になるため、シンクロナイズを行う時の消費
電力を抑制できるからである。
【図１】本発明のデータシンクロナイズ回路の一実施例
を示すブロック図
を示すブロック図
【図２】本発明の動作を説明するためのデータ群の一例
を示す図
を示す図
【図３】本発明におけるシンクロナイズ制御回路のフロ
ーチャート
ーチャート
Ａ，Ｂ コンピュータ装置 ２ コンピュータ回路 １１ スイッチ １２ 電源回路 １３ シンクロナイズ制御回路 １４ メモリ １５ 外部入出力インタフェース回路 ２１ 記憶回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/00 G06F 12/00
Claims (3)
- 【請求項１】 同一のデータ形式を有するデータを２つ
のコンピュータ装置の間で同一化するデータシンクロナ
イズ回路であって、 前記データシンクロナイズ回路は、前記コンピュータ装
置内に設けられ、 前記データを保持する不揮発性のメモリと、 他のコンピュータ装置とデータの送受信を行う外部入出
力インタフェース回路と、 前記外部入出力インタフェース回路を介して前記不揮発
性メモリのデータと他のコンピュータ装置の不揮発性メ
モリのデータとの同一化を行い、前記不揮発性メモリと
前記コンピュータ装置が運用時に使用する記憶回路との
間でデータを授受させるシンクロナイズ制御回路と、 前記同一化のときは前記不揮発性メモリ、外部入出力イ
ンタフェース回路およびシンクロナイズ制御回路にのみ
電源を供給し、前記コンピュータ装置の運用時には、前
記データシンクロナイズ回路と、前記データシンクロナ
イズ回路以外の回路であって前記記憶回路を含むコンピ
ュータ回路とに電源を供給する電源回路とを有すること
を特徴とするデータシンクロナイズ回路。 - 【請求項２】 請求項１に記載のデータシンクロナイズ
回路を有するコンピュータ装置。 - 【請求項３】 記憶回路を有するコンピュータ回路と、
外部入出力インタフェース回路と、シンクロナイズ制御
回路と、不揮発性メモリとを備えるコンピュータ装置間
で、同一のデータ形式を有するデータを同一化するデー
タシンクロナイズ方法において、 前記メモリ、外部入出力インタフェース回路およびシン
クロナイズ制御回路にのみ電源を供給する手順と、 前記シンクロナイズ制御回路が前記外部入出力インタフ
ェース回路を介して前記データの同一化を行う手順と、 前記データの同一化が終了すると前記電源供給を停止す
る手順と、 コンピュータ装置の運用開始時には、前記コンピュータ
回路と、前記メモリ、外部入出力インタフェース回路お
よびシンクロナイズ制御回路とに電源を供給する手順
と、 前記不揮発性メモリに格納されている同一化後のデータ
を前記記憶回路に複写する手順と、 前記コンピュータ装置の運用終了時には、前記記憶回路
のデータを前記不揮発性メモリに複写する手順とを含む
ことを特徴とするデータシンクロナイズ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23218598A JP3241001B2 (ja) | 1998-08-19 | 1998-08-19 | データシンクロナイズ回路およびデータシンクロナイズ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23218598A JP3241001B2 (ja) | 1998-08-19 | 1998-08-19 | データシンクロナイズ回路およびデータシンクロナイズ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000066940A JP2000066940A (ja) | 2000-03-03 |
| JP3241001B2 true JP3241001B2 (ja) | 2001-12-25 |
Family
ID=16935343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23218598A Expired - Fee Related JP3241001B2 (ja) | 1998-08-19 | 1998-08-19 | データシンクロナイズ回路およびデータシンクロナイズ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241001B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5001667B2 (ja) * | 2007-01-31 | 2012-08-15 | 株式会社日本デジタル研究所 | データ管理方法、クライアント端末装置およびクライアントサーバシステム |
-
1998
- 1998-08-19 JP JP23218598A patent/JP3241001B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| "オフライン機能の支援機能をＷｉｎｄｏｗｓ９５が標準装備へ"，日経エレクトロニクス，日経ＢＰ社，Ｎｏ．６１９，１９９４年１０月１０日，ｐ．１３７−１４１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000066940A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| US5787464A (en) | Computer system including a dual memory configuration which supports on-line memory extraction and insertion | |
| JP3241001B2 (ja) | データシンクロナイズ回路およびデータシンクロナイズ方法 | |
| JP4512386B2 (ja) | バックアップシステムおよび方法 | |
| US7194675B2 (en) | Backup method, backup system, disk controller and backup program | |
| US7116432B2 (en) | Power control for a printing unit with a maintenance function | |
| JP2846047B2 (ja) | シャドウプロセス生成方式 | |
| US5386541A (en) | Method of copying system data and copying adaptor therefor | |
| KR100328667B1 (ko) | 에치엘알 시스템의 가입자 정보 백업 방법 | |
| JPH0591226A (ja) | フアクシミリ装置 | |
| KR0154479B1 (ko) | 전전자 교환기에서의 프로그램 관리 장치 및 그 방법 | |
| JPH08110840A (ja) | ２重化冗長構成磁気ディスク装置の復旧方式 | |
| JPH10304410A (ja) | 交換機の課金データ処理方法 | |
| JP3589433B2 (ja) | データベース保証方式 | |
| JP2003330744A (ja) | ファイルの更新方法 | |
| JPH1097426A (ja) | 通信制御装置におけるシステムファイルの更新方法 | |
| JP2008244757A (ja) | 通信システム | |
| JPH04323761A (ja) | 分散処理システムのジョブ起動方式 | |
| JPH08320815A (ja) | コンピュータシステム | |
| JPH05265720A (ja) | システム情報管理方式 | |
| JP2000187518A (ja) | コンピュータシステム | |
| JPH05257781A (ja) | ファイル更新方式 | |
| JP2001043072A (ja) | 制御プログラム管理装置及び制御プログラム管理方法 | |
| JPH05173912A (ja) | 分散プログラムの端末側プログラム転送システムとその転送方法 | |
| JPH07244544A (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |