JP3238394B2 - 高耐圧ｍｏｓトランジスタ - Google Patents
高耐圧ｍｏｓトランジスタInfo
- Publication number
- JP3238394B2 JP3238394B2 JP22947690A JP22947690A JP3238394B2 JP 3238394 B2 JP3238394 B2 JP 3238394B2 JP 22947690 A JP22947690 A JP 22947690A JP 22947690 A JP22947690 A JP 22947690A JP 3238394 B2 JP3238394 B2 JP 3238394B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel region
- impurity
- ldd
- voltage mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIやICに用いられるMOSトランジスタのな
かで、ドレイン耐圧の高いものに関する。
かで、ドレイン耐圧の高いものに関する。
本発明は、基板濃度を高くする深いチャネルドープで
パンチスルー耐性を上げ、基板濃度を低くする浅いチャ
ネルドープで表面ブレークダウン耐圧を上げてしかもド
ライバビリティを上げた高耐圧MOSトランジスタに関す
るものである。
パンチスルー耐性を上げ、基板濃度を低くする浅いチャ
ネルドープで表面ブレークダウン耐圧を上げてしかもド
ライバビリティを上げた高耐圧MOSトランジスタに関す
るものである。
従来の技術を第３図および第４図を用いて説明する。
第３図は、従来のLDDMOSトランジスタであり、基板１に
チャネルドープ領域２がありゲート酸化膜３、ゲート電
極４、LDD5およびソース・ドレイン6,7が設けられてい
る。第４図は50V以上の高耐圧を有するMOSトランジスタ
で、LDD部がLOCOS下のフィールドドープからなってお
り、ソース・ドレインはウェル８で囲まれている。
第３図は、従来のLDDMOSトランジスタであり、基板１に
チャネルドープ領域２がありゲート酸化膜３、ゲート電
極４、LDD5およびソース・ドレイン6,7が設けられてい
る。第４図は50V以上の高耐圧を有するMOSトランジスタ
で、LDD部がLOCOS下のフィールドドープからなってお
り、ソース・ドレインはウェル８で囲まれている。
しかしながら、チャネルドープ領域２が表面近傍にあ
ると、表面でのドレイン端の電界が強く表面ブレークダ
ウンが起こりやすい。また、チャネルの深い方は濃度が
低ためドレインからの空乏層が伸びやすくパンチスルー
耐性が低い。
ると、表面でのドレイン端の電界が強く表面ブレークダ
ウンが起こりやすい。また、チャネルの深い方は濃度が
低ためドレインからの空乏層が伸びやすくパンチスルー
耐性が低い。
そこで、深さの異なるチャネルドープを２回行い、深
いチャネルドープで基板濃度を高くし、浅いチャネルド
ープで濃度を下げた。
いチャネルドープで基板濃度を高くし、浅いチャネルド
ープで濃度を下げた。
以上の手段を講じることにより、パンチスルー耐性が
強く、表面ブレークダウンが高くて、しかもドライバビ
リティも高い高耐圧MOSトランジスタが得られる。
強く、表面ブレークダウンが高くて、しかもドライバビ
リティも高い高耐圧MOSトランジスタが得られる。
本発明による第１実施例を第１図を用いて説明する。
第１図はLDDタイプのMOSトランジスタである。Ｐ型Si基
板１上にゲート酸化膜３とゲート電極４が設けられてお
り、LDD5およびソース・ドレイン６、７がある。チャネ
ルドープ層はボロンのみの深い層２とボロンとヒ素の浅
い層2'との二重構造となている。ボロンは50〜200KeVの
エネルギーでイオン注入し、ヒ素は100KeV以下のエネル
ギーで打ち込む。ヒ素は原子半径が大きいので、飛程距
離も短く注入後の熱処理で拡散しないため、非常に浅い
層を形成できる。トランジスタの閾値電圧は両者のドー
ズ量でコントロールする。LDDのリンドーズ量を５×10
13/cm2とした場合、VTH＝0.7V、ゲート酸化膜250Åで表
面ブレークダウンは10〜15Vであるが、同じVTHで本発明
を用いた場合20V以上の耐圧を得、ドライバビリティの
向上もはかることができる。第２図は、本願の特許請求
された具体的実施例としての第２実施例である。第１実
施例と類似の構造であるが、LDDがLOCOS下のリンフィー
ルドドープからなっており、ソース・ドレイン下にＮウ
ェル８が設けられている。パンチスルー、表面ブレーク
ダウンはフィールドドープ、Ｌ長等によって異なるが、
VTH＝1.0V、１×1013/cm2のフィールドドープのシング
ルチャネルドープで40〜50Vの耐圧が得られる。一方、
ボロンのみの深いチャネルドープ層２とボロンとヒ素か
らななる浅い層2'の二重構造をもつ第２実施例では、同
VTHで60〜70Vの耐圧を得ることができる。
第１図はLDDタイプのMOSトランジスタである。Ｐ型Si基
板１上にゲート酸化膜３とゲート電極４が設けられてお
り、LDD5およびソース・ドレイン６、７がある。チャネ
ルドープ層はボロンのみの深い層２とボロンとヒ素の浅
い層2'との二重構造となている。ボロンは50〜200KeVの
エネルギーでイオン注入し、ヒ素は100KeV以下のエネル
ギーで打ち込む。ヒ素は原子半径が大きいので、飛程距
離も短く注入後の熱処理で拡散しないため、非常に浅い
層を形成できる。トランジスタの閾値電圧は両者のドー
ズ量でコントロールする。LDDのリンドーズ量を５×10
13/cm2とした場合、VTH＝0.7V、ゲート酸化膜250Åで表
面ブレークダウンは10〜15Vであるが、同じVTHで本発明
を用いた場合20V以上の耐圧を得、ドライバビリティの
向上もはかることができる。第２図は、本願の特許請求
された具体的実施例としての第２実施例である。第１実
施例と類似の構造であるが、LDDがLOCOS下のリンフィー
ルドドープからなっており、ソース・ドレイン下にＮウ
ェル８が設けられている。パンチスルー、表面ブレーク
ダウンはフィールドドープ、Ｌ長等によって異なるが、
VTH＝1.0V、１×1013/cm2のフィールドドープのシング
ルチャネルドープで40〜50Vの耐圧が得られる。一方、
ボロンのみの深いチャネルドープ層２とボロンとヒ素か
らななる浅い層2'の二重構造をもつ第２実施例では、同
VTHで60〜70Vの耐圧を得ることができる。
第１実施例、第２実施例はＮチャネルMOSトランジス
タで説明してきたが、リンとBF2の二重チャネルドープ
で高耐圧のＰチャネルMOSトランジスタを作ることも可
能である。
タで説明してきたが、リンとBF2の二重チャネルドープ
で高耐圧のＰチャネルMOSトランジスタを作ることも可
能である。
以上述べてきたように、基板濃度を高くする深いチャ
ネルドープ領域と、このチャネルドープをコンペンセー
トする浅いチャネルドープ領域とを設けることにより高
耐圧MOSトランジスタのドレイン耐圧を上げ、かつドラ
イバビリティを向上させることができる。
ネルドープ領域と、このチャネルドープをコンペンセー
トする浅いチャネルドープ領域とを設けることにより高
耐圧MOSトランジスタのドレイン耐圧を上げ、かつドラ
イバビリティを向上させることができる。
第１図は本発明の第１実施例のLDD高耐圧MOSトランジス
タの断面図、第２図は本発明の第２実施例の高耐圧トラ
ンジスタの断面図、第３図は従来技術によるLDDMOSトラ
ンジスタの断面図、第４図は従来技術による高耐圧MOS
トランジスタの断面図である。 １……半導体基板 2,2'……チャネルドープ領域 ３……ゲート酸化膜 ４……ゲート電極 ５……LDD ６……ソース ７……ドレイン ８……ウェル
タの断面図、第２図は本発明の第２実施例の高耐圧トラ
ンジスタの断面図、第３図は従来技術によるLDDMOSトラ
ンジスタの断面図、第４図は従来技術による高耐圧MOS
トランジスタの断面図である。 １……半導体基板 2,2'……チャネルドープ領域 ３……ゲート酸化膜 ４……ゲート電極 ５……LDD ６……ソース ７……ドレイン ８……ウェル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−292963（ＪＰ，Ａ) 特開 昭63−37667（ＪＰ，Ａ) 特開 平１−114079（ＪＰ，Ａ) 特開 平２−10773（ＪＰ，Ａ) 特開 平２−150036（ＪＰ，Ａ) 特開 昭56−73470（ＪＰ，Ａ)
Claims (4)
- 【請求項１】第１導電型半導体基板表面に設けられ第１
の不純物および第２の不純物からなり、濃度の低い前記
第１導電型の第１のチャネル領域と、 前記第１のチャネル領域の下の前記第１の不純物からな
り、濃度の高い前記第１導電型の第２のチャネル領域
と、 前記半導体基板上に設けられたゲート絶縁膜と、 前記ゲート絶縁膜上に設けられたゲート電極と、 前記第１のチャネル領域および前記第２のチャネル領域
に接し、且つLOCOS下に設けられたLDDと、 前記LDDに隣接し、前記半導体基板の表面部に設けられ
た第２導電型のソース・ドレイン領域とからなり、 前記第１のチャネル領域および前記第２のチャネル領域
の端部は、前記LD Dのみに接していることを特徴とする
高耐圧MOSトランジスタ。 - 【請求項２】前記ソース・ドレイン領域の下部に第２導
電型のウェルを有する請求項１記載の高耐圧MOSトラン
ジスタ。 - 【請求項３】前記第１の不純物がボロンで、前記第２の
不純物ヒ素である請求項２記載の高耐圧MOSトランジス
タ。 - 【請求項４】前記第１の不純物がリンで、前記第２の不
純物がBF2である請求項２記載のMOSトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22947690A JP3238394B2 (ja) | 1990-08-29 | 1990-08-29 | 高耐圧ｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22947690A JP3238394B2 (ja) | 1990-08-29 | 1990-08-29 | 高耐圧ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109629A JPH04109629A (ja) | 1992-04-10 |
| JP3238394B2 true JP3238394B2 (ja) | 2001-12-10 |
Family
ID=16892776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22947690A Expired - Lifetime JP3238394B2 (ja) | 1990-08-29 | 1990-08-29 | 高耐圧ｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238394B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088488A (ja) * | 2006-10-18 | 2007-04-05 | Renesas Technology Corp | 電界効果トランジスタ及びその製造方法 |
-
1990
- 1990-08-29 JP JP22947690A patent/JP3238394B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109629A (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5409848A (en) | Angled lateral pocket implants on p-type semiconductor devices | |
| US5359219A (en) | Silicon on insulator device comprising improved substrate doping | |
| US5548143A (en) | Metal oxide semiconductor transistor and a method for manufacturing the same | |
| US5427964A (en) | Insulated gate field effect transistor and method for fabricating | |
| US5134447A (en) | Neutral impurities to increase lifetime of operation of semiconductor devices | |
| US5170232A (en) | MOS field-effect transistor with sidewall spacers | |
| JP3429654B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100260044B1 (ko) | 고속/고성능 모스 트랜지스터 및 그 제조방법 | |
| JPS58147074A (ja) | 金属酸化物半導体トランジスタデバイス及びその製法 | |
| KR960006006A (ko) | 표면 채널 PMOS 트랜지스터를 가진 BiCMOS 소자 및 이의 제조 방법 | |
| KR940000521B1 (ko) | 반도체 집적 회로장치 및 그의 제조방법 | |
| US4713329A (en) | Well mask for CMOS process | |
| Parrillo et al. | A fine-line CMOS technology that uses p+ polysilicon/silicide gates for NMOS and PMOS devices | |
| JPH0482064B2 (ja) | ||
| EP0091256B1 (en) | Cmos device | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JP3238394B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2546693B2 (ja) | 電界効果トランジスタ構造 | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JP3144385B2 (ja) | 半導体装置とその製造方法 | |
| EP0160183A2 (en) | High voltage mos field effect transistor | |
| JP3344078B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3193984B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS5723259A (en) | Complementary type mos semiconductor device | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| EXPY | Cancellation because of completion of term |