JP3236710B2 - Measurement device for RMS values - Google Patents
Measurement device for RMS valuesInfo
- Publication number
- JP3236710B2 JP3236710B2 JP20838093A JP20838093A JP3236710B2 JP 3236710 B2 JP3236710 B2 JP 3236710B2 JP 20838093 A JP20838093 A JP 20838093A JP 20838093 A JP20838093 A JP 20838093A JP 3236710 B2 JP3236710 B2 JP 3236710B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cycle
- effective value
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】この発明は、電流、電圧の平均値
や実効値、さらには電力の各パラメータ等を測定する測
定装置に関し、さらに詳しく言えば、１サイクルごとの
実効値等を連続的に測定し得るようにした実効値等の測
定装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a measuring device for measuring an average value and an effective value of a current and a voltage, and furthermore, each parameter of electric power and the like. The present invention relates to a device for measuring an effective value or the like which can be measured at a time.
【０００２】[0002]
【従来の技術】例えば、電流、電圧の実効値を測定する
には、まず、入力波形を所定のサンプリングクロックに
したがってサンプリングし、その入力波形の１サイクル
分（もしくは数サイクル分）のデータを得、その後、一
時的にサンプリングを中断して実効値演算を行ない、実
効値を得るようにしている。2. Description of the Related Art For example, to measure the effective values of current and voltage, first, an input waveform is sampled according to a predetermined sampling clock, and data for one cycle (or several cycles) of the input waveform is obtained. After that, the sampling is temporarily interrupted and the effective value is calculated to obtain the effective value.
【０００３】また、別の方法としては、入力波形を一旦
装置内のストレージメモリに取り込み、しかる後、実効
値演算などの処理を行なうようにしている。As another method, an input waveform is once fetched into a storage memory in the apparatus, and thereafter, processing such as effective value calculation is performed.
【０００４】[0004]
【発明が解決しようとする課題】上記の方法において、
入力波形の数サイクル分を演算するものに関しては、平
均化処理を行なうため精度の高い実効値が得られ、ま
た、データをストレージメモリに格納する場合には演算
処理方法に自由度があるという点では評価できるが、い
ずれにしても得られる実効値は数サイクル飛びの値であ
り、各サイクルごとの実効値を連続的に得ることはでき
なかった。In the above method,
In the case of calculating several cycles of the input waveform, an accurate rms value can be obtained because of the averaging process, and there is a degree of freedom in the calculation processing method when storing data in the storage memory. However, the effective value obtained in any case is a value that jumps several cycles, and the effective value for each cycle cannot be continuously obtained.
【０００５】また、ストレージメモリを使用するにして
も、その記憶容量は有限であるため連続的に演算結果を
追うのには自ずと限界がある。[0005] Even when a storage memory is used, its storage capacity is limited, so that it is naturally limited to continuously follow the operation result.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明は、被測定入力信号を矩形波に
波形整形する波形整形回路と、同波形整形回路より出力
される矩形波に同期してそのＮ倍の周波数のサンプリン
グクロックを発生するＰＬＬ回路と、同サンプリングク
ロックに基づいて上記被測定入力信号からそのデータを
サンプリングするサンプリング手段および同データをデ
ィジタルデータに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ
変換手段から出力されるディジタルデータに所定の演算
を施す演算処理手段と、その演算値を表示する表示手段
とを備え、上記演算処理手段は、上記被測定入力信号の
１サイクル分のディジタルデータから実効値を演算する
にあたって、同ディジタルデータが上記Ａ／Ｄ変換手段
にて変換されるごとに順次そのデータを積和するととも
に、その１サイクル終了後の次の１サイクル中同積和値
から実効値を求めて上記表示手段に表示し、かつ、上記
実効値の変動波形にＦＦＴ処理を行ない、各次数ごとの
高調波成分を検出することを特徴としている。 Means for Solving the Problems To solve the above problems,
According to the first aspect of the present invention , there is provided a waveform shaping circuit for shaping a waveform of an input signal under measurement into a rectangular wave, and a sampling clock having a frequency N times as high as that of the rectangular wave output from the waveform shaping circuit. A PLL circuit for performing sampling, sampling means for sampling data from the input signal under measurement based on the sampling clock, A / D converting means for converting the data into digital data,
An arithmetic processing means for performing a predetermined operation on the digital data output from the conversion means; and a display means for displaying the operation value, wherein the arithmetic processing means converts the digital data for one cycle of the input signal under measurement into digital data. In calculating the effective value, each time the digital data is converted by the A / D conversion means, the digital data is sequentially summed, and after the completion of one cycle, the effective sum is calculated from the same product sum value in the next one cycle. displayed on Symbol display means seeking value, and, the
FFT processing is performed on the fluctuation waveform of the effective value, and for each order
It is characterized by detecting a harmonic component.
【０００７】[0007]
【０００８】また、請求項２に係る発明においては、被
測定入力信号を矩形波に波形整形する波形整形回路と、
同波形整形回路より出力される矩形波に同期してそのＮ
倍の周波数のサンプリングクロックを発生するＰＬＬ回
路と、同サンプリングクロックに基づいて上記被測定入
力信号からそのデータをサンプリングするサンプリング
手段および同データをディジタルデータに変換するＡ／
Ｄ変換手段と、上記被測定入力信号のレベルと上記Ａ／
Ｄ変換手段の許容入力範囲とを比較してピークオーバー
を検出するピークオーバー検出回路と、上記Ａ／Ｄ変換
手段から出力されるディジタルデータに所定の演算を施
す演算処理手段と、その演算値を記憶するメモリと、同
演算値を表示する表示手段とを備え、上記演算処理手段
は、上記被測定入力信号の１サイクル分のディジタルデ
ータから実効値を演算するにあたって、同ディジタルデ
ータが上記Ａ／Ｄ変換手段にて変換されるごとに順次そ
のデータを積和し、その１サイクル終了後の次の１サイ
クル中に同積和値から実効値を求め、その実効値を上記
ピークオーバー検出回路より得られるピークオーバー有
無信号とともに上記表示手段に表示し、かつ、同実効値
をそのピークオーバー有無信号とともに上記メモリに格
納するようにしたことを特徴としている。Further, Oite the invention according to claim 2, a waveform shaping circuit for shaping the waveform of the input signal to be measured into a rectangular wave,
In synchronization with the rectangular wave output from the same waveform shaping circuit,
A PLL circuit for generating a double frequency sampling clock, sampling means for sampling the input signal under measurement based on the sampling clock, and an A / A for converting the data into digital data.
D conversion means, the level of the input signal under measurement and the A /
A peak-over detection circuit for detecting a peak-over by comparing with an allowable input range of the D-conversion means; an operation processing means for performing a predetermined operation on the digital data output from the A / D conversion means; A memory for storing the calculated value; and a display means for displaying the calculated value. The calculating means calculates the effective value from the digital data for one cycle of the input signal under measurement when calculating the effective value. Each time the data is converted by the D conversion means, the data is sequentially summed, and an effective value is obtained from the sum of the products during the next one cycle after the completion of the one cycle. The obtained effective value is displayed on the display together with the obtained signal, and the effective value is stored in the memory together with the signal. It is characterized by a door.
【０００９】さらに、請求項３に係る発明においては、
被測定入力信号を矩形波に波形整形する波形整形回路
と、上記被測定入力信号の１サイクル間の基準クロック
を計数する周期測定回路と、上記波形整形回路より出力
される矩形波に同期してそのＮ倍の周波数のサンプリン
グクロックを発生するＰＬＬ回路と、同サンプリングク
ロックに基づいて上記被測定入力信号からそのデータを
サンプリングするサンプリング手段および同データをデ
ィジタルデータに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ
変換手段から出力されるディジタルデータに所定の演算
を施す演算処理手段と、その演算値を記憶するメモリ
と、同演算値を表示する表示手段とを備え、上記演算処
理手段は、上記被測定入力信号の１サイクル分のディジ
タルデータから実効値を演算し、その演算値を上記周期
測定回路にて計数されたその１サイクル分のクロック数
とともに上記メモリに記憶させるようにしたことを特徴
としている。Furthermore, Oite the invention according to claim 3,
A waveform shaping circuit for shaping the waveform of the measured input signal into a rectangular wave, a period measuring circuit for counting a reference clock during one cycle of the measured input signal, and a rectangular wave output from the waveform shaping circuit A PLL circuit for generating a sampling clock having a frequency N times higher than that of the input signal, a sampling means for sampling the data from the input signal under measurement based on the sampling clock, and an A / D converter for converting the data into digital data; A / D
An arithmetic processing means for performing a predetermined arithmetic operation on the digital data output from the conversion means; a memory for storing the arithmetic operation value; and a display means for displaying the arithmetic operation value. An effective value is calculated from digital data of one cycle of the signal, and the calculated value is stored in the memory together with the number of clocks of the one cycle counted by the cycle measuring circuit.
【００１０】[0010]
【作用】請求項１によれば、１サイクルにサンプリング
されるデータがｎ個であるとすると、その各データＶ１
〜Ｖｎは演算処理手段によってそのサンプリングの都度
順次積和されるため、１サイクル終了時には、（Ｖ１２
＋Ｖ２２…Ｖｎ２）なる積和値が得られる。According to the first aspect, if the number of data sampled in one cycle is n, each data V1
Since ~Vn is sequentially multiply-accumulate every time the sampling by the processing unit, at the time of completion of one cycle, (V1 2
+ V2 2 ... Vn 2 ).
【００１１】そして、次の１サイクル中において、 ｛（Ｖ１２＋Ｖ２２…＋Ｖｎ２）／ｎ｝１／２ なる演算により実効値が求められ、その値が表示が表示
手段に表示される。これが各サイクルにおいて行なわれ
る。また、各実効値の変動波形にＦＦＴ処理が実行さ
れ、各次数ごとの高調波成分が検出される。 Then, during the next one cycle, the effective value is obtained by an operation of {(V1 2 + V2 2 ... + Vn 2 ) / n} 1/2 , and the value is displayed on the display means. This is done in each cycle. Also, FFT processing is performed on the fluctuation waveform of each effective value.
Thus, harmonic components of each order are detected.
【００１２】また、請求項２によれば、その各積和デー
タがピークオーバー有無情報とともにメモリに格納され
る。さらに、請求項３によれば、実効値とともにその１
サイクル間に計数されたクロック数が記憶されることに
なる。Further, according to claim 2, each accumulator data is stored in memory along with the peak over presence information. Further , according to claim 3 , the effective value and the first
The number of clocks counted during the cycle will be stored.
【００１３】[0013]
【実施例】図１には、この発明による実効値等の測定装
置の一実施例に係るブロック線図が示されている。これ
によると、同測定装置は入力回路１１を介して入力され
る電圧などの入力波形を矩形波に波形整形する波形整形
回路１２と、同入力波形のデータをサンプリングするサ
ンプルホールド回路１３とを備えている。FIG. 1 is a block diagram showing an embodiment of an apparatus for measuring an effective value and the like according to the present invention. According to this, the measuring apparatus includes a waveform shaping circuit 12 for shaping an input waveform such as a voltage input through an input circuit 11 into a rectangular wave, and a sample and hold circuit 13 for sampling data of the input waveform. ing.
【００１４】波形整形回路１２は例えばゼロクロスコン
パレータからなり、ここで矩形波に整形された入力波形
は次段のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路１４に入力される。The waveform shaping circuit 12 is composed of, for example, a zero-cross comparator. Here, the input waveform shaped into a rectangular wave is converted into a PLL (Phase-Locked Loop) at the next stage.
p) Input to the circuit 14.
【００１５】このＰＬＬ回路１４は同入力波形を受け
て、それと同期したＮ倍の周波数のサンプリングクロッ
クを生成し、同クロック信号をサンプルホールド回路１
３に与える。この実施例においては、サンプリングクロ
ックの周波数は入力波形の５１２倍とされている。The PLL circuit 14 receives the input waveform, generates a sampling clock having an N-fold frequency synchronized with the input waveform, and converts the clock signal into a sample-and-hold circuit 1.
Give to 3. In this embodiment, the frequency of the sampling clock is set to 512 times the input waveform.
【００１６】したがって、入力波形はサンプルホールド
回路１３において、その１サイクルから５１２ポイント
のデータがサンプリングされ、同データは次段のＡ／Ｄ
変換回路１５にてディジタルデータに変換された後、Ｄ
ＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ
ｅｒ；ディジタル信号処理手段）１６に供給される。Therefore, the input waveform is sampled by the sample-and-hold circuit 13 at 512 points of data from one cycle, and the data is stored in the A / D at the next stage.
After being converted into digital data by the conversion circuit 15, D
SP (Digital Signal Process)
er; digital signal processing means) 16.
【００１７】ＤＳＰ１６はこのディジタルデータを受け
て各データごとに積和を演算し、それから実効値を求め
る。図２を参照して入力波形が電圧の場合について説明
する。この実施例では、１サイクルから５１２個のデー
タがサンプリングされ、Ａ／Ｄ変換されるが、ＤＳＰ１
６は各データｖｎがサンプリングされるごとに次の演算
処理を行なう。The DSP 16 receives the digital data, calculates a sum of products for each data, and then obtains an effective value. The case where the input waveform is a voltage will be described with reference to FIG. In this embodiment, 512 data are sampled and A / D converted from one cycle.
6 performs the following arithmetic processing every time each data vn is sampled.
【００１８】 そして、この１サイクルが終了すると、ＤＳＰ１６は次
のサイクルについても各５１２個のデータについて同様
な積和演算を行なうが、その演算処理の余裕時間内に前
のサイクルで求めた積和値から実効値を演算する。すな
わち、（Ｖ５１２／５１２）１／２なる演算により実効
値が求められ、その値がメモリ２０に格納されるととも
に、例えばＤ／Ａ変換回路１７を介して出力回路１８に
アナログ出力されたり、もしくはＣＰＵ（中央演算処理
手段）１９により例えばディスプレイなどに表示され
る。[0018] When this one cycle is completed, the DSP 16 performs a similar product-sum operation on each of the 512 data items in the next cycle. However, within a margin of the operation process, the DSP 16 determines the effective product-sum value from the product-sum value obtained in the previous cycle. Calculate the value. That is, an effective value is obtained by an operation of (V512 / 512) 1/2 , and the value is stored in the memory 20 and, for example, is analog-output to the output circuit 18 via the D / A conversion circuit 17, or It is displayed on a display, for example, by a CPU (Central Processing Unit) 19.
【００１９】入力波形が電流の場合にも同様に、ＤＳＰ
１６は各データｉｎがサンプリングされるごとに、 なる演算を行ない、そして次のサイクルの余裕時間内
に、 （Ｉ５１２／５１２）１／２ なる演算によりその実効値が求められ、ディスプレイな
どに表示される。Similarly, when the input waveform is a current, the DSP
16 indicates that each time data in is sampled, The effective value is obtained by the operation of (I512 / 512) 1/2 within the margin time of the next cycle, and is displayed on a display or the like.
【００２０】また、有効電力を求める場合には、入力回
路１１からＡ／Ｄ変換回路１５までの回路がもう１つ用
意され、各入力波形の１サイクルについて、そのデータ
サンプリングごとに各電圧データｖｎと各電流データｉ
ｎの積和が演算される。すなわち、 なる積和を演算し、そして次のサイクルの余裕時間内
に、 Ｗ５１２／５１２ により有効電力が求められ、かつ、ディスプレイなどに
表示される。In order to obtain the active power, another circuit from the input circuit 11 to the A / D conversion circuit 15 is prepared, and for one cycle of each input waveform, each voltage data vn is obtained for each data sampling. And each current data i
The product sum of n is calculated. That is, The active power is calculated by W512 / 512 within the margin time of the next cycle, and displayed on a display or the like.
【００２１】このようにして、入力波形のすべてのサイ
クルについて、その１サイクルごとに実効値が更新され
る。なお、ＣＰＵ１９はＤＳＰ１６と並列的に動作し、
ＤＳＰ１６と共有のメモリ２０から実効値データを読み
出してディスプレイへの表示や記録などの処理を行な
う。In this manner, the effective value is updated every cycle of the input waveform. Note that the CPU 19 operates in parallel with the DSP 16,
It reads out effective value data from the memory 20 shared with the DSP 16 and performs processing such as display and recording on a display.
【００２２】また、ＤＳＰ１６は上記の実効値演算に加
えて実効値変動波形のＦＦＴ（高速フーリエ変換）処理
を行なう。すなわち、実効値演算を行なった結果は、例
えば図３（ａ）に示されているように、何らかの周期性
を有する実効値変動波形とも言うことができる。 Further, D SP16 is FFT (fast Fourier transform) of the effective value RMS variation waveform in addition to processing a row of it. That is, a result of performing the effective value calculation, example
For example, as shown in FIG.
It can also be called an effective value fluctuation waveform having
【００２３】したがって、この実効値変動波形にＦＦＴ
処理を行なうことにより、同図の（ｂ）に示されている
ように、各次数ごとの高調波成分を検出することができ
る。Therefore, the FFT waveform is
By performing the processing, it is possible to detect a harmonic component for each order as shown in FIG.
【００２４】なおこの装置によれば、上記実施例のほか
にその電圧、電流、電力のデータを用いて、さらに皮相
電力、無効電力および力率なども算出することができ
る。According to this apparatus, the apparent power, the reactive power, the power factor, and the like can be further calculated using the voltage, current, and power data in addition to the above embodiment.
【００２５】図４には、この発明の別の実施例が示され
ている。この実施例においては、図１の回路構成に加え
て、入力回路１１を介して入力される入力信号のピーク
オーバーを検出するピークオーバー検出回路２１が設け
られている。FIG. 4 shows another embodiment of the present invention. In this embodiment, a peak over detection circuit 21 for detecting a peak over of an input signal input via the input circuit 11 is provided in addition to the circuit configuration of FIG.
【００２６】すなわち、図５に示されているように、こ
のピークオーバー検出回路２１は入力信号のレベルを監
視し、その入力レベルがＡ／Ｄ変換回路１５の許容入力
範囲を越えると、それをピークオーバーとして検出す
る。That is, as shown in FIG. 5, the peak-over detection circuit 21 monitors the level of the input signal, and when the input level exceeds the allowable input range of the A / D conversion circuit 15, it detects it. Detect as peak over.
【００２７】この実施例では、同ピークオーバー検出信
号はＤＳＰ１６に入力され、図６に模式的に示されてい
るように、その実効値Ｖ１，Ｖ２…とともに、メモリ２
０に書き込まれ、また、ピークオーバーの有無がその実
効値とともに表示される。なお、ピークオーバー検出信
号をメモリ２０に供給するようにしても良い。In this embodiment, the peak over detection signal is input to the DSP 16 and, as schematically shown in FIG. 6, its effective values V1, V2,.
It is written to 0 and the presence or absence of peak over is displayed together with its effective value. The peak over detection signal may be supplied to the memory 20.
【００２８】このように、１波形ごとに実効値演算や電
力演算などの演算処理を行なうとともに、その１波形ご
とのピークオーバーの有無をメモリに記憶させるように
したことにより、事後においてもその演算値にピークオ
ーバー信号が含まれているか、などを調べることができ
る。As described above, the calculation processing such as the effective value calculation and the power calculation is performed for each waveform, and the presence or absence of the peak over for each waveform is stored in the memory. It can be checked whether or not the value includes a peak over signal.
【００２９】ところで、入力信号の周期が一定の場合に
は、実効値演算や電力演算などがその波形単位で精度よ
く行なうことができるが、例えば図７に示されているよ
うに、入力信号の周期が変動するような場合、メモリ２
０に記憶した実効演算値を用いて例えば積算値を求める
には、その時間データ（波形の周期）が必要となる。By the way, when the cycle of the input signal is constant, the calculation of the effective value and the calculation of the power can be performed with high accuracy in the unit of the waveform. For example, as shown in FIG. When the period fluctuates, the memory 2
In order to obtain, for example, an integrated value using the effective operation value stored in 0, the time data (cycle of the waveform) is required.
【００３０】そのため、この発明においては図９に示さ
れているように、図１の回路構成に加えて、入力信号の
周期を測定する周期測定回路２２を備えている。図示さ
れていないが、同周期測定回路２２は基準クロック発生
手段を有し、波形整形回路１２から出力される矩形波を
受けてその１周期間、基準クロックを計数し、その計数
データ（周期）をＤＳＰ１６に供給する。Therefore, in the present invention, as shown in FIG. 9, a period measuring circuit 22 for measuring the period of the input signal is provided in addition to the circuit configuration of FIG. Although not shown, the same period measuring circuit 22 has a reference clock generating means, receives the rectangular wave output from the waveform shaping circuit 12, counts the reference clock for one period, and counts the data (period). Is supplied to the DSP 16.
【００３１】これを受けて、ＤＳＰ１６は図８に示され
ているように、実効値や電力値などの演算値Ｖ１，Ｖ２
…とともに、その周期に対応する計数データＴ１，Ｔ２
…をメモリ２０に格納する。なお、周期測定回路２２の
計数データを直接メモリ２０に供給するようにしても良
い。また、この例では波形整形回路１２から出力される
矩形波により、入力信号の１周期をとらえるようにして
いるが、別の手段によっても良い。In response to this, the DSP 16 calculates the operation values V1 and V2 such as the effective value and the power value as shown in FIG.
.. Together with the count data T1, T2 corresponding to the cycle.
.. Are stored in the memory 20. The count data of the cycle measuring circuit 22 may be directly supplied to the memory 20. Further, in this example, one cycle of the input signal is captured by the rectangular wave output from the waveform shaping circuit 12, but another means may be used.
【００３２】したがって、これによればメモリ２０内の
演算値をＶ１，Ｖ２…を利用して演算を行なう場合、そ
れら演算値間の時間データを加味することができる。ま
た、演算波形の周波数が必要なときには、その計数デー
タから求めて利用することができる。なお、計数データ
に代えて、同計数データより算出される周波数をメモリ
２０に格納しても良いことはもちろんである。いずれに
しても、上記のように１周期ずつ計数データもしくは周
波数をメモリ２０に格納することにより、例えば２点間
の時間を算出するときの誤差の蓄積を防ぐことが可能と
なる。Therefore, according to this, when the calculation values in the memory 20 are calculated using V1, V2,..., The time data between the calculation values can be taken into account. Also, when the frequency of the calculated waveform is required, it can be obtained from the count data and used. It is needless to say that the frequency calculated from the count data may be stored in the memory 20 instead of the count data. In any case, by storing the count data or the frequency in the memory 20 one cycle at a time as described above, for example, it is possible to prevent accumulation of errors when calculating the time between two points.
【００３３】[0033]
【発明の効果】以上説明したように、この発明によれ
ば、入力波形の１サイクルについてのデータがＡ／Ｄ変
換されるごとに順次そのデータを積和するとともに、そ
の１サイクル終了後の次の１サイクル中に同積和値から
実効値を求め、その実効値をディスプレイなどの表示手
段に表示し、かつ、実効値の変動波形にＦＦＴ処理を行
ない、各次数ごとの高調波成分を検出するようにしたこ
とにより、入力波形のすべてのサイクルについて、その
１サイクルごとに実効値を測定することができるととも
に、必要に応じてそれらのデータを利用して各種の測定
値を求めることが可能となる。As described above, according to the present invention, each time data for one cycle of an input waveform is A / D converted, the data is sequentially summed, and the next data after one cycle is completed. In one cycle, the effective value is obtained from the same product sum value, the effective value is displayed on a display means such as a display , and FFT processing is performed on the effective value fluctuation waveform.
No, by detecting harmonic components of each order, it is possible to measure the effective value of each cycle of the input waveform every cycle and use the data as necessary Thus, various measured values can be obtained.
【００３４】また、その実効値などの演算値とともに、
その１周期内のピークオーバーの有無を表示し、かつ、
メモリに格納することにより、より信頼性の高い測定を
行なうことができる。Further, together with the calculated value such as its effective value,
The presence or absence of peak over in one cycle is displayed, and
By storing the data in the memory, more reliable measurement can be performed.
【００３５】同様に、実効値などの演算値とともに、そ
の１周期における基準クロックの計数データもしくは周
波数値などをメモリに格納するようにしたことにより、
例えば演算値などを積算する場合に、その計数データに
より時間を加味することができる。Similarly, by storing the count data or the frequency value of the reference clock in one cycle together with the calculated value such as the effective value in the memory,
For example, when integrating the like calculated value, it is possible to considering the time by the count data.
【図１】この発明による実効値等の測定装置の一実施例
に係るブロック線図。FIG. 1 is a block diagram according to an embodiment of an apparatus for measuring an effective value and the like according to the present invention.
【図２】入力波形の１サイクルについてデータサンプリ
ング状態を示した説明図。FIG. 2 is an explanatory diagram showing a data sampling state for one cycle of an input waveform.
【図３】実効値演算を行なった結果得られる実効値変動
波形の一例を示した波形図および同波形をＦＦＴ処理し
て得られる高調波成分を示したグラフ。FIG. 3 is a waveform diagram showing an example of an effective value fluctuation waveform obtained as a result of performing an effective value calculation, and a graph showing harmonic components obtained by subjecting the waveform to FFT processing.
【図４】この発明の別の実施例を示したブロック線図。FIG. 4 is a block diagram showing another embodiment of the present invention.
【図５】ピークオーバーがある入力波形を示した波形
図。FIG. 5 is a waveform diagram showing an input waveform having a peak over.
【図６】メモリに演算値とピークオーバー有無情報とを
格納した状態を示した模式図。FIG. 6 is a schematic diagram showing a state in which a calculated value and peak over presence / absence information are stored in a memory.
【図７】周期変動がある入力波形を示した波形図。FIG. 7 is a waveform diagram showing an input waveform having a periodic fluctuation.
【図８】メモリに演算値とクロック計数データとを格納
した状態を示した模式図。FIG. 8 is a schematic diagram showing a state in which a calculated value and clock count data are stored in a memory.
【図９】この発明の他の実施例を示したブロック線図。FIG. 9 is a block diagram showing another embodiment of the present invention.
１１ 入力回路 １２ 波形整形回路 １３ サンプルホールド回路 １４ ＰＬＬ回路 １５ Ａ／Ｄ変換回路 １６ ＤＳＰ １９ ＣＰＵ ２０ メモリ ２１ ピークオーバー検出回路 ２２ 周期測定回路 DESCRIPTION OF SYMBOLS 11 Input circuit 12 Waveform shaping circuit 13 Sample hold circuit 14 PLL circuit 15 A / D conversion circuit 16 DSP 19 CPU 20 Memory 21 Peak over detection circuit 22 Period measurement circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 訓久 長野県上田市大字小泉字桜町81番地 日 置電機株式会社内 (72)発明者 半田 信久 長野県上田市大字小泉字桜町81番地 日 置電機株式会社内 (56)参考文献 特開 平１−167677（ＪＰ，Ａ) 特開 昭62−22075（ＪＰ，Ａ) 特開 平２−136749（ＪＰ，Ａ) 特開 昭56−131238（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/32 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Norihisa Kubota 81, Sakuracho, Koizumi, Oda-shi, Ueda, Nagano Prefecture Inside (72) Inventor Nobuhisa 81, Sakuramachi, Koizumi, Oaza, Ueda-shi, Nagano Hioki (56) References JP-A-1-167677 (JP, A) JP-A-62-27575 (JP, A) JP-A-2-136749 (JP, A) JP-A-56-131238 (JP, A) , A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 19/00-19/32
Claims (3)
波形整形回路と、同波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から
出力されるディジタルデータに所定の演算を施す演算処
理手段と、その演算値を表示する表示手段とを備え、 上記演算処理手段は、上記被測定入力信号の１サイクル
分のディジタルデータから実効値を演算するにあたっ
て、同ディジタルデータが上記Ａ／Ｄ変換手段にて変換
されるごとに順次そのデータを積和するとともに、その
１サイクル終了後の次の１サイクル中に同積和値から実
効値を求めて上記表示手段に表示し、かつ、上記実効値
の変動波形にＦＦＴ処理を行ない、各次数ごとの高調波
成分を検出することを特徴とする実効値等の測定装置。1. A waveform shaping circuit for shaping a waveform of an input signal under measurement into a rectangular wave, a PLL circuit for generating a sampling clock having a frequency N times higher than that of the rectangular wave output from the waveform shaping circuit, Sampling means for sampling the data from the input signal under measurement based on the sampling clock, A / D conversion means for converting the data into digital data, and digital data output from the A / D conversion means. An arithmetic processing means for performing an arithmetic operation, and a display means for displaying the calculated value, wherein the arithmetic processing means calculates the effective value from the digital data for one cycle of the input signal under measurement when the digital data is calculated. Each time the data is converted by the A / D conversion means, the data is sequentially summed up, and the next data after one cycle is completed. Displayed on Symbol display means from the product-sum value during one cycle seeking effective value and the effective value
FFT processing is performed on the fluctuation waveform of
An apparatus for measuring an effective value or the like, characterized by detecting a component .
波形整形回路と、同波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、上記被測定入力信号の
レベルと上記Ａ／Ｄ変換手段の許容入力範囲とを比較し
てピークオーバーを検出するピークオーバー検出回路
と、上記Ａ／Ｄ変換手段から出力されるディジタルデー
タに所定の演算を施す演算処理手段と、その演算値を記
憶するメモリと、同演算値を表示する表示手段とを備
え、 上記演算処理手段は、上記被測定入力信号の１サイクル
分のディジタルデータから実効値を演算するにあたっ
て、同ディジタルデータが上記Ａ／Ｄ変換手段にて変換
されるごとに順次そのデータを積和し、その１サイクル
終了後の次の１サイクル中に同積和値から実効値を求
め、その実効値を上記ピークオーバー検出回路から得ら
れるピークオーバー有無信号とともに上記表示手段に表
示し、かつ、同実効値をそのピークオーバー有無信号と
ともに上記メモリに格納することを特 徴とする実効値等
の測定装置。 2. The waveform of an input signal to be measured is shaped into a rectangular wave.
Waveform shaping circuit and square wave output from the same
In synchronization with the sampling clock of N times the frequency
Based on the generated PLL circuit and the same sampling clock.
And sample the data from the measured input signal
Sampling means and digital data
A / D conversion means for converting the input signal to be measured into
The level is compared with the allowable input range of the A / D conversion means.
Over detection circuit that detects peak over
And the digital data output from the A / D conversion means.
Processing means for performing a predetermined calculation on the
Memory and display means for displaying the calculated value.
For example, the arithmetic processing means, one cycle of the input signal under test
To calculate the effective value from the digital data
And the digital data is converted by the A / D conversion means.
Each time the data is summed, one cycle
Calculate the effective value from the sum of products during the next cycle after completion
The effective value is obtained from the peak over detection circuit.
Along with the peak over signal
And the same rms value as its peak over presence signal
Both the effective value or the like to feature to be stored in the memory
Measuring device.
波形整形回路と、上記被測定入力信号の１サイクル間の
基準クロックを計数する周期測定回路と、上記波形整形
回路より出力される矩形波に同期してそのＮ倍の周波数
のサンプリングクロックを発生するＰＬＬ回路と、同サ
ンプリングクロックに基づいて上記被測定入力信号から
そのデータをサンプリングするサンプリング手段および
同データをディジタルデータに変換するＡ／Ｄ変換手段
と、同Ａ／Ｄ変換手段から出力されるディジタルデータ
に所定の演算を施す演算処理手段と、その演算値を記憶
するメモリと、同演算値を表示する表示手段とを備え、 上記演算処理手段は、上記被測定入力信号の１サイクル
分のディジタルデータから実効値を演算し、その演算値
を上記周期測定回路にて計数されたその１サイクル分の
クロック数とともに上記メモリに記憶させるようにした
ことを特徴とする実効値等の測定装置。 3. The waveform of an input signal to be measured is shaped into a rectangular wave.
Between the waveform shaping circuit and one cycle of the input signal to be measured
A period measuring circuit for counting a reference clock, and the waveform shaping described above.
N times the frequency synchronized with the rectangular wave output from the circuit
PLL circuit that generates a sampling clock of
From the input signal under measurement based on the sampling clock
Sampling means for sampling the data; and
A / D conversion means for converting the data into digital data
And digital data output from the A / D conversion means.
Arithmetic processing means for performing a predetermined arithmetic operation on the memory, and storing the operation value
And a display means for displaying the operation value, wherein the operation processing means comprises one cycle of the input signal to be measured.
Calculates the effective value from the digital data of
For one cycle counted by the period measuring circuit.
Stored in the above memory along with the number of clocks
An apparatus for measuring an effective value and the like.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20838093A JP3236710B2 (en) | 1993-02-23 | 1993-07-30 | Measurement device for RMS values |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5772093 | 1993-02-23 | ||
| JP5-57720 | 1993-02-23 | ||
| JP20838093A JP3236710B2 (en) | 1993-02-23 | 1993-07-30 | Measurement device for RMS values |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06308167A JPH06308167A (en) | 1994-11-04 |
| JP3236710B2 true JP3236710B2 (en) | 2001-12-10 |
Family
ID=26398783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20838093A Expired - Lifetime JP3236710B2 (en) | 1993-02-23 | 1993-07-30 | Measurement device for RMS values |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236710B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2247572A1 (en) * | 1997-11-10 | 1999-05-10 | Fluke Corporation | Rms converter for obtaining fast rms measurements |
| JP2006098287A (en) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | Harmonic component measuring apparatus |
| JP4664837B2 (en) * | 2006-03-01 | 2011-04-06 | 日置電機株式会社 | Voltage and other effective value calculation circuit and measuring instrument |
| JP4878940B2 (en) * | 2006-07-06 | 2012-02-15 | 日置電機株式会社 | Data processing apparatus and data processing method |
| JP4670775B2 (en) * | 2006-09-01 | 2011-04-13 | 横河電機株式会社 | measuring device |
| JP4665875B2 (en) * | 2006-09-05 | 2011-04-06 | 横河電機株式会社 | measuring device |
| CN102914687A (en) * | 2012-11-05 | 2013-02-06 | 冶金自动化研究设计院 | Method for precisely calculating voltage or current effective value |
| JP6457771B2 (en) * | 2014-10-06 | 2019-01-23 | 日置電機株式会社 | RMS value measuring method and apparatus |
-
1993
- 1993-07-30 JP JP20838093A patent/JP3236710B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06308167A (en) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5934164A (en) | Corrugated take-in device | |
| JP2001289892A (en) | Method and device for measuring jitter | |
| JPH095362A (en) | Waveform detector and detection method | |
| JP3236710B2 (en) | Measurement device for RMS values | |
| JP2007232571A (en) | Effective value arithmetic circuit and measuring device of voltage or the like | |
| JP2000314767A (en) | Measuring method for clock jitter | |
| JP2000121679A (en) | Test method for electronic watthour meter and electronic watthour meter | |
| JP3464692B2 (en) | RMS measurement device | |
| CN113777394A (en) | Software integration method, device, equipment and storage medium independent of external circuit | |
| JPH07325636A (en) | Automatic power factor adjusting device and digital quantity converting method for quantity of alternating-current electricity | |
| CN115356581B (en) | Shunt electricity stealing detection method and device, electronic equipment and storage medium | |
| JP3284146B2 (en) | Waveform data calculation device | |
| JPH0339270B2 (en) | ||
| JP3284145B2 (en) | PLL synchronous measuring device | |
| JP2000055953A (en) | Apparatus for measuring circuit element | |
| KR950004833B1 (en) | Method and apparatus for measuring powerfactor of wattmeter | |
| CN117054798B (en) | Method and device for transformer health monitoring by utilizing parameter identification | |
| JP2000055952A (en) | Apparatus for measuring circuit element | |
| JPH1164411A (en) | Apparatus for measuring flicker of system voltage | |
| JPH1164399A (en) | Voltage drop detector and detecting method | |
| JPH021566A (en) | Cycle measuring instrument | |
| JPH1183914A (en) | Period detecting equipment and period detecting method | |
| JP2614285B2 (en) | Method for removing residual output waveform from zero-phase output waveform detector | |
| JPH10311852A (en) | Harmonic measuring method and measuring device | |
| JPH073352Y2 (en) | Measuring device equipped with an AC voltage source having a waveform control function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010822 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |