JP2007232571A - Effective value arithmetic circuit and measuring device of voltage or the like - Google Patents
Effective value arithmetic circuit and measuring device of voltage or the like Download PDFInfo
- Publication number
- JP2007232571A JP2007232571A JP2006054664A JP2006054664A JP2007232571A JP 2007232571 A JP2007232571 A JP 2007232571A JP 2006054664 A JP2006054664 A JP 2006054664A JP 2006054664 A JP2006054664 A JP 2006054664A JP 2007232571 A JP2007232571 A JP 2007232571A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- value
- current
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 230000001186 cumulative effect Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 abstract 2
- 230000006870 function Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、交流電圧、交流電流の入力波形に対する実効値、および電力実効値の演算回路に関し、さらにはその実効値演算回路を用いた電圧電流電力測定器に関するものである。 The present invention relates to an arithmetic circuit for an effective value and an effective power value for an AC voltage, an alternating current input waveform, and further relates to a voltage / current power measuring device using the effective value arithmetic circuit.
電圧等の入力波形から実効値を演算し、その実効値をディスプレイに表示したり、記録計で記録する測定装置が知られている。交流の実効値算出は下記の式で行われている。 There is known a measuring apparatus that calculates an effective value from an input waveform such as a voltage and displays the effective value on a display or records it with a recorder. The effective value of the alternating current is calculated by the following formula.
かかる算出は、独立した集積回路であるDSP(Digital Signal Processor)あるいは高速なCPUで演算処理されていた。すなわち、入力波形は、図3に示すように、交流の1周期(或いは複数周期)につきサンプリングクロックM回(図示例では1周期あたり20回)でサンプリングされる。そのサンプリング個所における電圧値(アナログデータ)がアナログ/グデジタル(A/D)変換される。電圧値Ukを二乗してサンプリングクロック毎に加算し、サンプリング回数Mで除算して後、その平方根を算出した値が電圧のデジタル値となる。そして表示等の利用に供される。 Such calculation has been processed by a DSP (Digital Signal Processor) which is an independent integrated circuit or a high-speed CPU. That is, as shown in FIG. 3, the input waveform is sampled at M sampling clocks (20 times per cycle in the illustrated example) per AC cycle (or a plurality of cycles). The voltage value (analog data) at the sampling location is converted from analog to digital (A / D). The voltage value Uk is squared, added for each sampling clock, and divided by the number of times of sampling M, and then the value obtained by calculating the square root is the digital value of the voltage. Then, it is used for display and the like.
かかる実効値を演算する回路構成が特許文献1に開示されている。開示された回路構成では、S電圧値Uk二乗から、サンプリングクロック毎の加算、サンプリングクロックMで除算、平方根算出(rms:root mean square)までの、一連の電圧等の実効値演算を、DSPで演算処理していた。 A circuit configuration for calculating such an effective value is disclosed in Patent Document 1. In the disclosed circuit configuration, the DSP calculates a series of effective values such as voltages from the square of the S voltage value Uk to the addition for each sampling clock, the division by the sampling clock M, and the root mean square (rms). Arithmetic processing.
しかしながら、このような一連の演算を、DSPにより処理する方式であると、サンプリングクロックの速度が速くなったり、測定のチャンネル数が増えた場合に、DSPの演算速度が間に合わなくなったりする。また、サンプリング電圧値Uk二乗から、サンプリング毎の加算、サンプリング回数Mで除算、平方根算出まで、一連の実効値演算処理を専用回路で実装すると必ずしも汎用の演算回路ではないため、高コストとならざるをえない。 However, if such a series of calculations is processed by the DSP, the sampling clock speed increases or the DSP calculation speed cannot be met when the number of measurement channels increases. In addition, if a series of effective value calculation processes from the square of the sampling voltage value Uk to the addition for each sampling, division by the number of samplings M, and square root calculation are implemented by a dedicated circuit, the circuit is not necessarily a general-purpose operation circuit, and therefore the cost is not high. I won't.
一方、最近は乗算器などを搭載し積和演算が低コストに行えるFPGA(Field Programmable Gate Array)などの回路素子が普及し、積和演算は低コストで高速に行う回路を構成できる。しかし、平方根演算や除算演算は回路素子で構成すると多くのゲート数を消費しコストが高いという問題がある。 On the other hand, circuit elements such as an FPGA (Field Programmable Gate Array) that is equipped with a multiplier and can perform a product-sum operation at low cost have recently become widespread, and a circuit that performs a product-sum operation at low cost and at high speed can be configured. However, when the square root calculation and the division calculation are configured by circuit elements, there is a problem that many gates are consumed and the cost is high.
本発明は、前記した従来のDSPにより処理する方式の欠陥を解消するためになされたもので、サンプリングクロックの速度が速く、また測定のチャンネル数が増えた場合においても対応できでき、しかも汎用の演算回路として安価かつ容易に入手できる演算素子を使用する電圧電流電力の実効値の演算回路、その実効値演算回路を用いた電圧電流電力測定器を提供することを目的とする。 The present invention was made in order to eliminate the above-described defects in the processing method performed by the conventional DSP, and can cope with a case where the sampling clock speed is high and the number of measurement channels is increased. An object of the present invention is to provide an arithmetic circuit for an effective value of voltage / current / power using an arithmetic element that is inexpensive and easily available as an arithmetic circuit, and a voltage / current / power meter using the effective value arithmetic circuit.
電圧実効値の演算には、上記式を分解してみると、1.電圧値の二乗、2.サンプリング毎の加算、3.サンプリング回数Mで除算、4.平方根算出、4つの演算処理に別けることができる。この一連の演算処理のなかで、一実効値を算出する間に複数回の演算が必要な処理は1.と2.であり、3.と4.は一実効値を算出する間に一度だけの処理である。そこで、1.と2.の処理は専用の回路素子を使い、3.と4.の処理は汎用のCPU(Central Processing Unit:中央演算処理回路)の機能の一部に振り分けても電圧実効値の算出速度は全体的に見れば実質上低下しない。このような知見の下に、以下に記載する本発明を完成するに至った。 For the calculation of the effective voltage value, the above equation is broken down: 1. Square of the voltage value, 2. Addition every sampling, 3. Divide by the number of times of sampling M, 4. Calculate the square root, and divide into four arithmetic processing be able to. In this series of calculation processes, the processes that require multiple calculations during the calculation of one effective value are 1. and 2, and 3. and 4. are only once during the calculation of one effective value. It is processing of. Therefore, the processing of 1. and 2 uses dedicated circuit elements, and the processing of 3. and 4. is effective for the voltage even if it is distributed to some of the functions of a general-purpose CPU (Central Processing Unit). The calculation speed of is not substantially reduced as a whole. Based on such knowledge, the present invention described below has been completed.
前記の目的を達成するためになされた、特許請求の範囲の請求項1に係る発明の電圧実効値演算回路は、交流電圧入力に繋がり、一定周期のクロックでサンプリングした該交流電圧をデジタル信号化するアナログ/デジタル変換回路、該交流のゼロクロスタイミングを検出するゼロクロス検出回路、およびその電圧デジタル信号を二乗した値を順に累積加算し、この電圧二乗累積加算値を該ゼロクロスタイミング毎に出力する演算回路を有し、該演算回路に繋がる中央演算処理回路に、該電圧二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを、備えたことを特徴とする。 The voltage effective value arithmetic circuit according to claim 1 of the present invention made to achieve the above object is connected to an AC voltage input, and the AC voltage sampled with a clock having a constant period is converted into a digital signal. An analog / digital conversion circuit that performs this operation, a zero-cross detection circuit that detects the zero-cross timing of the alternating current, and an arithmetic circuit that sequentially accumulates and adds the squared value of the voltage digital signal and outputs this voltage-square accumulated addition value at each zero-cross timing. And a central processing circuit connected to the arithmetic circuit is provided with a function of dividing the voltage square cumulative addition value by the number of samplings M and a function of calculating the square root of the division value.
同じく前記の目的を達成するためになされた、特許請求の範囲の請求項2に係る発明の電流実効値演算回路は、交流電流入力に繋がり、一定周期のクロックでサンプリングした該交流電流をデジタル信号化するアナログ/デジタル変換回路、該交流のゼロクロスタイミングを検出するゼロクロス検出回路、およびその電流デジタル信号を二乗した値を順に累積加算し、この電流二乗累積加算値を該ゼロクロスタイミング毎に出力する演算回路を有し、該演算回路に繋がる中央演算処理回路に、該電流二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを、備えたことを特徴とする。
A current effective value calculation circuit according to
同じく前記の目的を達成するためになされた、特許請求の範囲の請求項3に係る発明の電力実効値演算回路は、交流電圧入力に繋がり、一定周期のクロックでサンプリングした該交流電圧をデジタル信号化するアナログ/デジタル第1変換回路、交流電流入力に繋がり、一定周期のクロックでサンプリングした該交流電流をデジタル信号化するアナログ/デジタル第2変換回路、該交流電圧入力または該交流電流入力に繋がり、該交流のゼロクロスタイミングを検出するゼロクロス検出回路、および第1変換回路からの電圧デジタル信号と第2変換回路からの電流デジタル信号とを乗算した電力値を順に累積加算し、この乗算電力累積加算値を該ゼロクロスタイミング信号毎に出力する演算回路、該演算回路に繋がる中央演算処理回路に、該乗算電力累積加算値をサンプリング回数Mで除算する機能を、備えたことを特徴とする。
A power rms value arithmetic circuit according to
さらに、前記の目的を達成するためになされた、特許請求の範囲の請求項4に係る発明の電圧測定器は、請求項1に記載の電圧実効値演算回路が表示手段または/および記録手段に接続されていることを特徴とする。 Furthermore, in order to achieve the above object, the voltage measuring device according to claim 4 of the present invention has a voltage effective value arithmetic circuit according to claim 1 in the display means and / or the recording means. It is connected.
前記の目的を達成するためになされた、特許請求の範囲の請求項5に係る発明の電流測定器は、請求項2に記載の電流実効値演算回路が表示手段または/および記録手段に接続されていることを特徴とする。
In order to achieve the above object, the current measuring instrument according to
前記の目的を達成するためになされた、特許請求の範囲の請求項6に係る発明の電力測定器は、請求項3に記載の電力実効値演算回路が表示手段または/および記録手段に接続されていることを特徴とする。
In order to achieve the above object, a power measuring instrument according to claim 6 of the present invention is characterized in that the power effective value calculation circuit according to
また、前記の目的を達成するためになされた、特許請求の範囲の請求項7に係る発明の電圧電流電力測定器は、交流電圧入力に繋がり、一定周期のクロックでサンプリングした該交流電圧をデジタル信号化するアナログ/デジタル第1変換回路、およびその電圧デジタル信号の二乗値を順に累積加算し、この電圧二乗累積加算値を入力交流のゼロクロスタイミング毎に出力する第1演算回路と、交流電流入力に繋がり、一定周期のクロックでサンプリングした該交流電流をデジタル信号化するアナログ/デジタル第2変換回路、およびその電流デジタル信号の二乗値を順に累積加算し、この電流二乗累積加算値を前記ゼロクロスタイミング毎に出力する第2演算回路と、第1変換回路からの電圧デジタル信号と第2変換回路のからの電流デジタル信号とを乗算した電力値を順に累積加算し、この乗算電力累積加算値を前記ゼロクロスタイミング毎に出力する第3演算回路とを有し、第1演算回路、第2演算回路、および第3演算回路に繋がる中央演算処理回路に、第1演算回路から出力される電圧二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを備えた電圧実効値演算回路、第2演算回路から出力される電流二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを備えた電流実効値演算回路、および第3演算回路から出力される乗算電力累積加算値をサンプリング回数Mで除算する機能を備えた電力実効値演算回路が、表示手段または/および記録手段に接続されていることを特徴とする。
The voltage / current / power meter of the invention according to
本発明の電圧等の実効値演算回路は、積和演算のみを行う専用の演算回路と、ゼロクロス毎に積和演算結果を受け取り除算と平方根演算を行う中央演算処理回路(CPU)を組み合わせることにより、低コストで実効値演算回路を実現できた。汎用で安価に出回っている積和演算回路の演算素子を充てることができるから、実効値演算回路の全体構成としても安価に製造できる。 The effective value arithmetic circuit for voltage or the like according to the present invention combines a dedicated arithmetic circuit that performs only product-sum operation and a central processing circuit (CPU) that receives the product-sum operation result for each zero cross and performs division and square root operation. An effective value arithmetic circuit can be realized at low cost. Since the calculation elements of the product-sum calculation circuit that is available at low cost can be used, the entire configuration of the effective value calculation circuit can be manufactured at low cost.
この実効値演算回路は、一実効値を算出する間に多数回の繰り返し演算は専用の演算回路で高速に処理でき、一実効値を算出する間に一度だけの演算は汎用のCPUに割り当てるため、実効値演算回路全体としての低速化はない。CPUの負担はさほど増加することがない。さらに、本発明の電圧等の実効値演算回路は、サンプリングクロックの速度を速くしても、測定のチャンネル数が増やす場合においても容易に対応できる。 This effective value calculation circuit can process a large number of repeated operations at a high speed with a dedicated calculation circuit while calculating one effective value, and assigns a single operation to a general-purpose CPU while calculating one effective value. There is no reduction in the speed of the effective value arithmetic circuit as a whole. The burden on the CPU does not increase so much. Furthermore, the effective value calculation circuit for voltage or the like according to the present invention can easily cope with an increase in the number of measurement channels even when the sampling clock speed is increased.
以下、本発明を実施するための好ましい形態を、図面を参照しながら詳細に説明するが、本発明の範囲はこれらの実施形態に限定されるものではない。 Hereinafter, preferred modes for carrying out the present invention will be described in detail with reference to the drawings, but the scope of the present invention is not limited to these embodiments.
図1は本発明を適用する電圧電流電力測定器の一実施形態を示す概略ブロック図である。図に示すとおり、この電圧電流電力測定器は、積和演算回路1を中心にアナログ/デジタル(A/D)変換回路3および4、ゼロクロス検出器5が配置される。積和演算回路1は中央演算処理回路(CPU:Central Processing Unit)7に連結している。アナログ/デジタル(A/D)変換回路3および4はクロック回路6に連結している。
FIG. 1 is a schematic block diagram showing an embodiment of a voltage / current power measuring apparatus to which the present invention is applied. As shown in the figure, this voltage / current power measuring device includes analog / digital (A / D)
積和演算回路1は独立した集積回路であり、例えばFPGA(Field Programmable Gate Array)で構成される。図2に示すとおり、乗算回路11とそれに続く加算回路15、乗算回路12とそれに続く加算回路16、乗算回路13とそれに続く加算回路17が含まれている。図2中のUkはデジタル電圧入力でありアナログ/デジタル変換回路3の出力Uk(図1参照)に対応し、Ikはデジタル電流入力でありA/D変換回路4の出力Ikに対応する。したがって、乗算回路11は(デジタル電圧Uk)×(デジタル電圧Uk)すなわち電圧の二乗を演算し、乗算回路12は電流の二乗を演算し、乗算回路13は(デジタル電圧Uk)×(デジタル電流Ik)すなわち電力を算出する。
The product-sum operation circuit 1 is an independent integrated circuit, and is composed of, for example, an FPGA (Field Programmable Gate Array). As shown in FIG. 2, the
加算回路15は乗算回路11の出力である電圧二乗を順に加算してゆく回路であり、ゼロクロス検出器5からのゼロクロス信号を受け入れて加算結果Σ(Uk)2をCPU7に転送した後、リセットして次の加算を繰返す機能を持つ。加算回路16は乗算回路12の出力電流二乗を順に加算し、ゼロクロス信号により加算結果Σ(Ik)2をCPU7に転送した後、新たに加算を繰返す回路である。加算回路17は乗算回路13の出力電圧を順に加算し、ゼロクロス信号により加算結果Σ(Uk・Ik)をCPU7に転送した後、新たに加算を繰返す回路である。
The
積和演算回路1に連結しているCPU7には、ソフトウエア的な処理により除算と平方根演算を行う機能がある。加算回路15からの加算結果Σ(Uk)2は、CPU7内の電圧の除算と平方根演算を行うUrmsエリア21に連結する。加算回路16からの加算結果Σ(Ik)2は、電流の除算と平方根演算を行うIrmsエリア22に連結する。加算回路17からの加算結果Σ(Uk・Ik)は、CPU7内の電力の除算を行うPエリア23に連結する。
The
さらにCPU7には、デジタル/アナログ(D/A)変換回路8を介して記録手段であるプリンタ9、表示手段であるディスプレイ10、およびキーボード2が連結している。
Further, a
図1および図2に示す電圧電流電力測定器は以下のように動作する。先ず、図3に示すタイムチャートを参照しながら、電圧測定器としての機能動作を説明する。 The voltage / current power measuring device shown in FIGS. 1 and 2 operates as follows. First, the functional operation as a voltage measuring device will be described with reference to the time chart shown in FIG.
交流電圧入力から入力した測定すべき交流電圧の波形は、例えば図3(A)に示す波形であるとする。これを適当な回数でサンプリングする。尚、サンプリング回数Mは電圧測定の要求精度等に応じてクロック回路6によりキーボード2を介して設定する。図示の例では(A)の正弦波形1周期に対してM=20回サンプリングしている。しかし、実際の測定対象は正弦波であるとは限らず、また波形1周期分(ゼロクロスポイントから次のゼロクロスポイントまで)が、設定した1クロックのM倍にサンプリングされるとは限らない。端数が出ると誤差になるから、誤差を減らすためにはサンプリング回数Mを大きくする。すなわち、クロックを上げる必要がある。
The waveform of the AC voltage to be measured input from the AC voltage input is, for example, the waveform shown in FIG. This is sampled at an appropriate number of times. The sampling frequency M is set via the
クロック回路6を設定して、図3(B)に示すクロックパルスを発生させると、(A)に示すサンプリング点にて電圧のアナログ値がサンプリングされ、A/D変換回路3により(C)に示すタイミングでデジタル変換される。この電圧値Ukは、回路処理により乗算回路11の2入力となって乗算回路11にて(D)に示すタイミングで二乗される。そして二乗値(Uk)2は加算回路15にて加算される((E)参照)。
When the clock circuit 6 is set and the clock pulse shown in FIG. 3B is generated, the analog value of the voltage is sampled at the sampling point shown in FIG. Digital conversion is performed at the timing shown. This voltage value Uk becomes two inputs of the
この一連の演算が繰返される間、(F)に示すようにゼロクロス検出器5が交流電圧からゼロクロス信号を検出したら、加算回路15から加算結果である電圧二乗累積加算値Σ(Uk)2をCPU7に転送する((G)参照)。図示の例ではサンプリング回数M=20回で次のゼロクロスポイントが検出され加算結果の転送をしている。
When the zero
この加算結果Σ(Uk)2は、CPU7でソフトウエア処理によりクロック周期Mで除算してから、平方根演算をする。すなわち、中央演算処理回路(CPU)7は図示外の外部メモリィに記憶されているプログラム指令により、演算処理を行う。
The addition result sigma (Uk) 2, divide the clock period M by software processing by
外部メモリィには、図4のフローチャートに示す手順のプログラムが書き込まれている。キーボード2でコマンドを入力し、CPU7でこのプログラムを起動する。図4のステップ101に示すように、CPU7内の一時記憶領域に、積和演算回路1の加算回路15から電圧二乗累積加算値Σ(Uk)2が転送されていれば、Σ(Uk)2/Mを実行する(ステップ102)。転送されていなければ転送されるまで待機してからステップ102を実行する。次いでΣ(Uk)2/Mの平方根演算を実行する(ステップ103)と、電圧実効値が得られる。
A program having the procedure shown in the flowchart of FIG. 4 is written in the external memory. A command is input with the
図1および図2に示す電圧電流電力測定器は、図3、図4を参照した前記説明の電圧測定器としての機能動作以外に、電流測定器、電力測定器としての機能動作も実施できる。電流測定器、電力測定器としての機能動作は、測定すべき交流の入力が異なるが、動作手順、および演算内容は電圧測定器と殆ど同じである。 The voltage / current power measuring device shown in FIGS. 1 and 2 can also perform functional operations as a current measuring device and a power measuring device in addition to the functional operations as the voltage measuring device described above with reference to FIGS. 3 and 4. The functional operation as a current measuring device and a power measuring device is different in the input of alternating current to be measured, but the operation procedure and calculation contents are almost the same as those of the voltage measuring device.
電流測定器は、交流電流入力を使用する。電力測定器は、交流電圧入力と交流電流入力を使用し、乗算回路13は電圧×電流(=電力)を演算するから、CPU7で平方根演算(ステップ103)は不要である。
The current measuring device uses an alternating current input. Since the power meter uses an AC voltage input and an AC current input, and the
1は積和演算回路、2はキーボード、3,4はアナログ/デジタル(A/D)変換回路、5はゼロクロス検出器、6はクロック回路、7は中央演算処理回路、8はデジタル/アナログ(D/A)変換回路、9はプリンタ、10はディスプレイ、11,12,13は乗算回路、15,16,17は加算回路、21は電圧演算Urmsのエリア、22は電圧演算Irmsのエリア、23は電力演算Pのエリアである。 1 is a product-sum operation circuit, 2 is a keyboard, 3 and 4 are analog / digital (A / D) conversion circuits, 5 is a zero cross detector, 6 is a clock circuit, 7 is a central processing circuit, and 8 is digital / analog ( D / A) conversion circuit, 9 is a printer, 10 is a display, 11, 12 and 13 are multiplication circuits, 15, 16 and 17 are addition circuits, 21 is an area for voltage calculation Urms, 22 is an area for voltage calculation Irms, 23 Is an area of power calculation P.
Claims (7)
該演算回路に繋がる中央演算処理回路に、該電圧二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを、備えたことを特徴とする電圧実効値演算回路。 An analog / digital conversion circuit that converts the AC voltage sampled with a clock of a fixed period into a digital signal, a zero-cross detection circuit that detects the zero-cross timing of the AC, and a value obtained by squaring the voltage digital signal in order An arithmetic circuit that performs cumulative addition and outputs the voltage square cumulative addition value at each zero cross timing;
A voltage effective value arithmetic circuit characterized in that a central arithmetic processing circuit connected to the arithmetic circuit has a function of dividing the voltage square cumulative addition value by the number of times of sampling M and a function of calculating a square root of the division value. .
該演算回路に繋がる中央演算処理回路に、該電流二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを、備えたことを特徴とする電流実効値演算回路。 An analog / digital conversion circuit that converts the alternating current sampled with a clock of a constant cycle into a digital signal, a zero-cross detection circuit that detects the zero-cross timing of the alternating current, and a value obtained by squaring the digital current signal in order An arithmetic circuit that performs cumulative addition and outputs the current square cumulative addition value at each zero-cross timing;
A current effective value arithmetic circuit characterized in that a central arithmetic processing circuit connected to the arithmetic circuit is provided with a function of dividing the current square cumulative addition value by the number of times of sampling M and a function of calculating the square root of the divided value. .
該演算回路に繋がる中央演算処理回路に、該乗算電力累積加算値をサンプリング回数Mで除算する機能を、備えたことを特徴とする電力実効値演算回路。 An analog / digital first conversion circuit that converts the AC voltage sampled with a clock with a fixed period into a digital signal, connected to the AC voltage input, and converts the AC current sampled with a clock with a fixed period into a digital signal. Analog / digital second conversion circuit, zero-cross detection circuit connected to the AC voltage input or AC current input and detecting the zero-cross timing of the AC, voltage digital signal from the first conversion circuit and current from the second conversion circuit An arithmetic circuit that sequentially accumulates and adds the power value multiplied by the digital signal, and outputs the multiplied power accumulated addition value for each zero-cross timing signal,
A power effective value calculation circuit comprising a central processing circuit connected to the calculation circuit, and a function of dividing the cumulative power addition value by the number of sampling times M.
交流電流入力に繋がり、一定周期のクロックでサンプリングした該交流電流をデジタル信号化するアナログ/デジタル第2変換回路、およびその電流デジタル信号の二乗値を順に累積加算し、この電流二乗累積加算値を前記ゼロクロスタイミング毎に出力する第2演算回路と、
第1変換回路からの電圧デジタル信号と第2変換回路のからの電流デジタル信号とを乗算した電力値を順に累積加算し、この乗算電力累積加算値を前記ゼロクロスタイミング毎に出力する第3演算回路とを有し、
第1演算回路、第2演算回路、および第3演算回路に繋がる中央演算処理回路に、
第1演算回路から出力される電圧二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを備えた電圧実効値演算回路、
第2演算回路から出力される電流二乗累積加算値をサンプリング回数Mで除算する機能と、この除算値を平方根演算する機能とを備えた電流実効値演算回路、および
第3演算回路から出力される乗算電力累積加算値をサンプリング回数Mで除算する機能を備えた電力実効値演算回路が、
表示手段または/および記録手段に接続されていることを特徴とする電圧電流電力測定器。 An analog / digital first conversion circuit that converts the AC voltage sampled with a clock of a constant cycle into a digital signal and the square value of the voltage digital signal are cumulatively added in order, and this voltage square cumulative addition value is connected to the AC voltage input. A first arithmetic circuit that outputs each zero cross timing of the input AC;
An analog / digital second conversion circuit that is connected to an AC current input and converts the AC current sampled with a clock of a fixed period into a digital signal, and a square value of the current digital signal are sequentially accumulated and added. A second arithmetic circuit that outputs at each zero-cross timing;
A third arithmetic circuit that sequentially accumulates and adds power values obtained by multiplying the voltage digital signal from the first conversion circuit and the current digital signal from the second conversion circuit, and outputs the multiplied power cumulative addition value at each zero-cross timing. And
In the central arithmetic processing circuit connected to the first arithmetic circuit, the second arithmetic circuit, and the third arithmetic circuit,
A voltage effective value arithmetic circuit having a function of dividing the voltage square cumulative addition value output from the first arithmetic circuit by the number of times of sampling M and a function of calculating a square root of the divided value;
Current effective value arithmetic circuit having a function of dividing the current square cumulative addition value output from the second arithmetic circuit by the number of sampling times M and a function of calculating the square root of the divided value, and output from the third arithmetic circuit A power rms value arithmetic circuit having a function of dividing the cumulative power multiplication added value by the number of times of sampling M,
A voltage / current power measuring device connected to display means and / or recording means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054664A JP4664837B2 (en) | 2006-03-01 | 2006-03-01 | Voltage and other effective value calculation circuit and measuring instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054664A JP4664837B2 (en) | 2006-03-01 | 2006-03-01 | Voltage and other effective value calculation circuit and measuring instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007232571A true JP2007232571A (en) | 2007-09-13 |
JP4664837B2 JP4664837B2 (en) | 2011-04-06 |
Family
ID=38553290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054664A Active JP4664837B2 (en) | 2006-03-01 | 2006-03-01 | Voltage and other effective value calculation circuit and measuring instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4664837B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148410A (en) * | 2012-01-18 | 2013-08-01 | Nec Access Technica Ltd | Measuring device and measuring method |
JP2015076048A (en) * | 2013-10-11 | 2015-04-20 | 横河電機株式会社 | Program controller |
KR101719251B1 (en) * | 2016-05-02 | 2017-03-23 | 전자부품연구원 | Apparatus and method for estimating root mean square value of the voltage and current |
CN107300640A (en) * | 2016-04-14 | 2017-10-27 | 上海贝岭股份有限公司 | Electric power meter |
CN108037352A (en) * | 2017-11-14 | 2018-05-15 | 国家电网公司 | A kind of method and system for improving electric energy measurement accuracy |
WO2018146844A1 (en) * | 2017-02-09 | 2018-08-16 | 理化工業株式会社 | Zero-crossing detection device and zero-crossing detection method |
JP2018128343A (en) * | 2017-02-08 | 2018-08-16 | パナソニックIpマネジメント株式会社 | Signal processing system and signal processing method |
CN110783900A (en) * | 2019-10-14 | 2020-02-11 | 广州供电局有限公司 | Passive protection device and monitoring module and monitoring method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101251794B1 (en) * | 2011-09-30 | 2013-04-08 | 삼성전기주식회사 | Power measuring system |
CN104280601B (en) * | 2014-09-27 | 2018-05-15 | 无锡市恒通智能交通设施有限公司 | A kind of voltage measurement system of Vehicular intelligent monitoring photo-voltaic power supply |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06308167A (en) * | 1993-02-23 | 1994-11-04 | Hioki Ee Corp | Measurement device of effective value |
JPH11202003A (en) * | 1997-11-10 | 1999-07-30 | Fluke Corp | Rms converter, method and apparatus for measuring rms of power line signal at high rate |
JP2001133488A (en) * | 1999-11-08 | 2001-05-18 | Kawamura Electric Inc | Ac voltage-measuring device and method |
-
2006
- 2006-03-01 JP JP2006054664A patent/JP4664837B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06308167A (en) * | 1993-02-23 | 1994-11-04 | Hioki Ee Corp | Measurement device of effective value |
JPH11202003A (en) * | 1997-11-10 | 1999-07-30 | Fluke Corp | Rms converter, method and apparatus for measuring rms of power line signal at high rate |
JP2001133488A (en) * | 1999-11-08 | 2001-05-18 | Kawamura Electric Inc | Ac voltage-measuring device and method |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148410A (en) * | 2012-01-18 | 2013-08-01 | Nec Access Technica Ltd | Measuring device and measuring method |
JP2015076048A (en) * | 2013-10-11 | 2015-04-20 | 横河電機株式会社 | Program controller |
CN107300640A (en) * | 2016-04-14 | 2017-10-27 | 上海贝岭股份有限公司 | Electric power meter |
KR101719251B1 (en) * | 2016-05-02 | 2017-03-23 | 전자부품연구원 | Apparatus and method for estimating root mean square value of the voltage and current |
JP2018128343A (en) * | 2017-02-08 | 2018-08-16 | パナソニックIpマネジメント株式会社 | Signal processing system and signal processing method |
JP7065336B2 (en) | 2017-02-08 | 2022-05-12 | パナソニックIpマネジメント株式会社 | Signal processing system and signal processing method |
WO2018146844A1 (en) * | 2017-02-09 | 2018-08-16 | 理化工業株式会社 | Zero-crossing detection device and zero-crossing detection method |
WO2018146767A1 (en) * | 2017-02-09 | 2018-08-16 | 理化工業株式会社 | Zero-crossing detection device |
CN108037352A (en) * | 2017-11-14 | 2018-05-15 | 国家电网公司 | A kind of method and system for improving electric energy measurement accuracy |
CN110783900A (en) * | 2019-10-14 | 2020-02-11 | 广州供电局有限公司 | Passive protection device and monitoring module and monitoring method thereof |
CN110783900B (en) * | 2019-10-14 | 2021-11-09 | 广东电网有限责任公司广州供电局 | Passive protection device and monitoring module and monitoring method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4664837B2 (en) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4664837B2 (en) | Voltage and other effective value calculation circuit and measuring instrument | |
JP2009264753A (en) | Harmonics measuring apparatus | |
JP2014077791A (en) | Method of indicating correlation between multiple signals, and test measurement device | |
JP2006220629A (en) | Internal impedance measuring device for storage battery, and internal impedance measuring method of the storage battery | |
JP2006098287A (en) | Harmonic component measuring apparatus | |
JP3236710B2 (en) | Measurement device for RMS values | |
RU88157U1 (en) | INFORMATION-MEASURING SYSTEM FOR ELECTRIC ENERGY QUALITY CONTROL | |
US6308139B1 (en) | Digital process for determining the effective value of a periodic electric test signal | |
JP4833711B2 (en) | measuring device | |
JP3047036B2 (en) | Power measurement device | |
JPH1164399A (en) | Voltage drop detector and detecting method | |
JPH10160507A (en) | Peak detecting device | |
JP4455938B2 (en) | Voltage measuring device | |
JP4996992B2 (en) | Impedance measuring device | |
JP2002055128A (en) | Ac signal measuring instrument | |
JP5494965B2 (en) | Signal processing device | |
US10778162B1 (en) | Sensing analog signal through digital I/O pins | |
JP4352394B2 (en) | Sampling type measuring device | |
KR100882473B1 (en) | Floating point speed sensing apparatus for motor encoder | |
JPH0798336A (en) | Sampling type measuring device | |
JP2007088845A (en) | Offset elimination circuit | |
JP3284146B2 (en) | Waveform data calculation device | |
JP2007040742A (en) | Jitter measuring device | |
JP2007292673A (en) | Measuring apparatus | |
JP4260768B2 (en) | Fast Fourier transform device and network analyzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4664837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |