JP3235727B2 - 受信回路 - Google Patents
受信回路Info
- Publication number
- JP3235727B2 JP3235727B2 JP2000190616A JP2000190616A JP3235727B2 JP 3235727 B2 JP3235727 B2 JP 3235727B2 JP 2000190616 A JP2000190616 A JP 2000190616A JP 2000190616 A JP2000190616 A JP 2000190616A JP 3235727 B2 JP3235727 B2 JP 3235727B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transmission
- supplied
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、工業計測や制御等の
分野で、本質安全防爆（以下、単に本安ともいう）の条
件を満たすとともに、伝送路に接続された端末に直接電
力を供給しながら、信号を重畳させて端末間で交信する
ための大規模集積回路（ＬＳＩ）に関する。具体的には
現在ＩＥＣ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔ
ｒｏ−ｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ：国
際電気標準会議）等の機関において標準化が進められて
いる、通信規格“フィールドバス”で使用して好適な信
号伝送用の受信回路に関する。
分野で、本質安全防爆（以下、単に本安ともいう）の条
件を満たすとともに、伝送路に接続された端末に直接電
力を供給しながら、信号を重畳させて端末間で交信する
ための大規模集積回路（ＬＳＩ）に関する。具体的には
現在ＩＥＣ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔ
ｒｏ−ｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ：国
際電気標準会議）等の機関において標準化が進められて
いる、通信規格“フィールドバス”で使用して好適な信
号伝送用の受信回路に関する。
【０００２】
【従来の技術】図３は出願人が先に提案した方式（特開
平５−４１７０９号：提案方式ともいう）の概要を説明
するための説明図である。同図において、Ｄは爆発性ガ
スが存在または存在する危険性のある危険区域、Ｓはこ
のような危険のない安全区域を示す。本安ではこの危険
区域Ｄに流入する電圧，電流を制限するため、その境界
にツェナーバリヤ（単に、バリヤともいう）３を配置し
ている。
平５−４１７０９号：提案方式ともいう）の概要を説明
するための説明図である。同図において、Ｄは爆発性ガ
スが存在または存在する危険性のある危険区域、Ｓはこ
のような危険のない安全区域を示す。本安ではこの危険
区域Ｄに流入する電圧，電流を制限するため、その境界
にツェナーバリヤ（単に、バリヤともいう）３を配置し
ている。
【０００３】１対の電線からなる伝送線５に並列に接続
された端末７は、このバリヤ３を介して他の端末（マス
タ）６とも接続されており、伝送線５の両端には抵抗と
直流カットのためのコンデンサからなるターミネータ４
が接続されている。端末７はバリヤ３および伝送線５を
介して、定電圧源であるバス電源１より直流電圧を供給
される。インダクタ２は、この直流分と端末が交信する
ときに発生する信号の交流分とを分離するために設けら
れている。端末（マスタ）６および端末７は、バス電源
１から供給される直流電圧に信号を重畳させることによ
り、信号を伝送するようにしている。
された端末７は、このバリヤ３を介して他の端末（マス
タ）６とも接続されており、伝送線５の両端には抵抗と
直流カットのためのコンデンサからなるターミネータ４
が接続されている。端末７はバリヤ３および伝送線５を
介して、定電圧源であるバス電源１より直流電圧を供給
される。インダクタ２は、この直流分と端末が交信する
ときに発生する信号の交流分とを分離するために設けら
れている。端末（マスタ）６および端末７は、バス電源
１から供給される直流電圧に信号を重畳させることによ
り、信号を伝送するようにしている。
【０００４】図４に図３の提案方式で用いられる端末の
送信回路の１例を示す（特開平５−４１７０９号，特開
平６−２３７２５３号を参照）。図４において、１１，
１４は演算増幅器（オペアンプ）、１２は電圧リファレ
ンス（正確な定電圧を作るためのＩＣ回路）、１３は抵
抗、１５，１６はトライステートゲートを示している。
また、ＴＸＥＮは送信時にはハイレベル（Ｈ）、非送信
時にはローレベル（Ｌ）となる制御信号、ＴＸＤはデー
タ信号をそれぞれ示す。
送信回路の１例を示す（特開平５−４１７０９号，特開
平６−２３７２５３号を参照）。図４において、１１，
１４は演算増幅器（オペアンプ）、１２は電圧リファレ
ンス（正確な定電圧を作るためのＩＣ回路）、１３は抵
抗、１５，１６はトライステートゲートを示している。
また、ＴＸＥＮは送信時にはハイレベル（Ｈ）、非送信
時にはローレベル（Ｌ）となる制御信号、ＴＸＤはデー
タ信号をそれぞれ示す。
【０００５】すなわち、同図のＰ１点の電圧は２Ｖの電
圧リファレンス１２、その一定電圧（２Ｖ）をリファレ
ンス電圧とするオペアンプ１１等により、例えば常に
４．０Ｖに安定化され、これが各端末の内部電源として
利用される。トライステートゲート１６はＴＸＥＮをコ
ントロール信号として受け、これがＨのときは遮断（ハ
イインピーダンス）状態となり、Ｌのときは通常のバッ
ファとして作用する。同様に、トライステートゲート１
５はＴＸＥＮを反転させた信号をコントロール信号とし
て受け、これがＬのときは遮断状態となり、Ｈのときは
データ信号（ＴＸＤ）に応じてＨまたはＬとなる。
圧リファレンス１２、その一定電圧（２Ｖ）をリファレ
ンス電圧とするオペアンプ１１等により、例えば常に
４．０Ｖに安定化され、これが各端末の内部電源として
利用される。トライステートゲート１６はＴＸＥＮをコ
ントロール信号として受け、これがＨのときは遮断（ハ
イインピーダンス）状態となり、Ｌのときは通常のバッ
ファとして作用する。同様に、トライステートゲート１
５はＴＸＥＮを反転させた信号をコントロール信号とし
て受け、これがＬのときは遮断状態となり、Ｈのときは
データ信号（ＴＸＤ）に応じてＨまたはＬとなる。
【０００６】したがって、非送信時（ＴＸＥＮ信号がＬ
のとき）には、トライステートゲート１５の出力はハイ
インピーダンス、トライステートゲート１６の出力はＬ
となり、Ｐ２点の電圧を例えば４．４Ｖに安定化するよ
うな基準電圧を、オペアンプ１４に対して与える。この
とき、Ｐ１点とＰ２間の１００オームの抵抗１３を流れ
る電流は４ｍＡとなり、端末としては４ｍＡの電流を引
き込むことになる。
のとき）には、トライステートゲート１５の出力はハイ
インピーダンス、トライステートゲート１６の出力はＬ
となり、Ｐ２点の電圧を例えば４．４Ｖに安定化するよ
うな基準電圧を、オペアンプ１４に対して与える。この
とき、Ｐ１点とＰ２間の１００オームの抵抗１３を流れ
る電流は４ｍＡとなり、端末としては４ｍＡの電流を引
き込むことになる。
【０００７】一方、送信時すなわちＴＸＥＮ信号がＨの
ときは、トライステートゲート１６の出力はハイインピ
ーダンス、トライステートゲート１５の出力はデータ信
号（ＴＸＤ）に従ってＨまたはＬとなって、オペアンプ
１４に与える基準電圧を電圧リファレンス１２が作る２
Ｖの電圧を中心に振ることになる。オペアンプ１４はこ
の基準電圧に従い、Ｐ２の電圧を４．０５〜５．５５に
振るので、端末は８ｍＡを中心に１５ｍＡｐｐ（ｐｐ：
ｐｅａｋ−ｔｏ−ｐｅａｋ）の電流を伝送路より引き込
むことができる。
ときは、トライステートゲート１６の出力はハイインピ
ーダンス、トライステートゲート１５の出力はデータ信
号（ＴＸＤ）に従ってＨまたはＬとなって、オペアンプ
１４に与える基準電圧を電圧リファレンス１２が作る２
Ｖの電圧を中心に振ることになる。オペアンプ１４はこ
の基準電圧に従い、Ｐ２の電圧を４．０５〜５．５５に
振るので、端末は８ｍＡを中心に１５ｍＡｐｐ（ｐｐ：
ｐｅａｋ−ｔｏ−ｐｅａｋ）の電流を伝送路より引き込
むことができる。
【０００８】図５に特開平５−４１７０９号（平成５年
２月１９日に公開）に開示された端末の受信回路の例を
示す。なお、同図の２１はコンパレータ、２２，２６は
コンデンサ、２３，２４，２５，２７および２８は抵抗
を示す。コンパレータ２１は受信信号を２値化するため
のもので、その非反転入力（＋）には伝送路の電圧の直
流分を除去した信号が印加される。コンデンサ２２、抵
抗２３，２４により直流分の除去が行なわれる。この信
号をさらに抵抗２５およびコンデンサ２６からなる平滑
回路にて平滑した信号が、コンパレータ２１の反転入力
（−）に加えられる。そして、この信号は非反転入力の
信号を２値化する際のスレッショルドレベル（しきい
値）となるので、伝送路の信号が直流的に変化しても、
しきい値がこれに追随するため正しく２値化することが
可能となる。抵抗２７，２８は信号がないときでもコン
パレータ２１の動作を安定にするため、一般に高抵抗と
される。
２月１９日に公開）に開示された端末の受信回路の例を
示す。なお、同図の２１はコンパレータ、２２，２６は
コンデンサ、２３，２４，２５，２７および２８は抵抗
を示す。コンパレータ２１は受信信号を２値化するため
のもので、その非反転入力（＋）には伝送路の電圧の直
流分を除去した信号が印加される。コンデンサ２２、抵
抗２３，２４により直流分の除去が行なわれる。この信
号をさらに抵抗２５およびコンデンサ２６からなる平滑
回路にて平滑した信号が、コンパレータ２１の反転入力
（−）に加えられる。そして、この信号は非反転入力の
信号を２値化する際のスレッショルドレベル（しきい
値）となるので、伝送路の信号が直流的に変化しても、
しきい値がこれに追随するため正しく２値化することが
可能となる。抵抗２７，２８は信号がないときでもコン
パレータ２１の動作を安定にするため、一般に高抵抗と
される。
【０００９】ところで、このような端末の内部回路をＬ
ＳＩ化する場合、その消費電力を低減させることが要求
される。この端末内部回路の低消費電力化について従来
は、例えば、使用している処理回路（ＣＰＵ）のクロッ
クを停止するスリープモード運転を行ない、ＣＰＵを間
欠制御したり、論理回路に供給する同期用クロックを低
速にしたりする方法が知られている。
ＳＩ化する場合、その消費電力を低減させることが要求
される。この端末内部回路の低消費電力化について従来
は、例えば、使用している処理回路（ＣＰＵ）のクロッ
クを停止するスリープモード運転を行ない、ＣＰＵを間
欠制御したり、論理回路に供給する同期用クロックを低
速にしたりする方法が知られている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
スリープモード運転を行なってＣＰＵを間欠動作させる
ものにおいては、クロックの安定発信までに数１０ｍｓ
掛かるため、動作レスポンスが遅いという問題がある。
また、同期用クロックを低速にする方法では、高速な伝
送信号には論理回路が追従できない、という問題があ
る。したがって、この発明の課題はこのような問題のな
い端末の受信回路、特にその低消費電力化を図ることに
ある。
スリープモード運転を行なってＣＰＵを間欠動作させる
ものにおいては、クロックの安定発信までに数１０ｍｓ
掛かるため、動作レスポンスが遅いという問題がある。
また、同期用クロックを低速にする方法では、高速な伝
送信号には論理回路が追従できない、という問題があ
る。したがって、この発明の課題はこのような問題のな
い端末の受信回路、特にその低消費電力化を図ることに
ある。
【００１１】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、伝送信号を受信して２値
化する変換部と、クロック信号を発生するクロック信号
発生部と、前記変換部からの出力を蓄積し蓄積値が所定
のレベルを越えたときのみ前記クロック信号を論理回路
及び処理回路部に供給するゲート回路部とを設け、伝送
信号を受けたときにのみ前記論理回路及び処理回路部に
クロック信号を供給することを特徴としている。請求項
２の発明では、請求項１に記載の受信回路を、複数の端
末間を伝送路を介してマルチドロップ式に接続し、各端
末へは伝送路を介して外部電源より電力を供給しつつ信
号の伝送を行なう信号伝送用ＬＳＩに設けたことを特徴
としている。
るため、請求項１の発明では、伝送信号を受信して２値
化する変換部と、クロック信号を発生するクロック信号
発生部と、前記変換部からの出力を蓄積し蓄積値が所定
のレベルを越えたときのみ前記クロック信号を論理回路
及び処理回路部に供給するゲート回路部とを設け、伝送
信号を受けたときにのみ前記論理回路及び処理回路部に
クロック信号を供給することを特徴としている。請求項
２の発明では、請求項１に記載の受信回路を、複数の端
末間を伝送路を介してマルチドロップ式に接続し、各端
末へは伝送路を介して外部電源より電力を供給しつつ信
号の伝送を行なう信号伝送用ＬＳＩに設けたことを特徴
としている。
【００１２】
【作用】クロック信号の発信回路には、伝送路の接続と
同時に電源が供給されるので、伝送路に敷設された後は
発信状態にあり、信号受信から発信安定化までの遅延時
間は０で受信動作を開始することができ、しかも受信信
号が未到来時には、発信回路からのクロックは端末内部
の論理回路やＣＰＵに供給されないので、低消費電力化
を達成することができる。
同時に電源が供給されるので、伝送路に敷設された後は
発信状態にあり、信号受信から発信安定化までの遅延時
間は０で受信動作を開始することができ、しかも受信信
号が未到来時には、発信回路からのクロックは端末内部
の論理回路やＣＰＵに供給されないので、低消費電力化
を達成することができる。
【００１３】
【実施例】図１はこの発明の実施例を示す回路図であ
る。受信回路１００は変換部１００Ａとゲート回路部１
００Ｂから構成されている。ここでは、受信信号は直流
カット用コンデンサＣ１９と、電流制限用抵抗Ｒ１９を
介して変換部１００Ａのｂ点に接続される。この受信信
号は、抵抗ＲｘとコンデンサＣ２６を含む平滑回路で平
滑された受信信号自身と、コンパレータＣＰにおいて比
較されることで波形整形され２値化される。この２値化
信号は抵抗Ｒ２０，Ｒ２１、ダイオードＤ２０およびコ
ンデンサＣ２０等よりなる積分回路に与えられる。２値
化信号はこの積分回路で積分され、キャリア信号として
ゲートＧ１に入力される。ゲートＧ１は所定のしきい値
を有しており、キャリア信号が所定値以上になったとき
のみ、ＩＣ１９，発信子Ｘ１およびコンデンサＣ２２，
Ｃ２３等からなる発信回路（クロック信号発生部）より
のクロック信号を、論理回路及びＣＰＵ部２００に供給
する。
る。受信回路１００は変換部１００Ａとゲート回路部１
００Ｂから構成されている。ここでは、受信信号は直流
カット用コンデンサＣ１９と、電流制限用抵抗Ｒ１９を
介して変換部１００Ａのｂ点に接続される。この受信信
号は、抵抗ＲｘとコンデンサＣ２６を含む平滑回路で平
滑された受信信号自身と、コンパレータＣＰにおいて比
較されることで波形整形され２値化される。この２値化
信号は抵抗Ｒ２０，Ｒ２１、ダイオードＤ２０およびコ
ンデンサＣ２０等よりなる積分回路に与えられる。２値
化信号はこの積分回路で積分され、キャリア信号として
ゲートＧ１に入力される。ゲートＧ１は所定のしきい値
を有しており、キャリア信号が所定値以上になったとき
のみ、ＩＣ１９，発信子Ｘ１およびコンデンサＣ２２，
Ｃ２３等からなる発信回路（クロック信号発生部）より
のクロック信号を、論理回路及びＣＰＵ部２００に供給
する。
【００１４】図２に図１の各部波形を示す。いま、受信
信号がある電圧を中心に「Ｌ」，「Ｈ」を繰り返すもの
とすると、ＣＰ（＋）は直流分がカットされて入力さ
れ、ＣＰ（−）はＲｘとＣ２６で充放電されるので、Ｃ
Ｐ（＋）とＣＰ（−）で比較され整形されたＣＰの出力
は、図２（イ）に示すように「Ｌ」，「Ｈ」の電位を繰
り返すものとすると、上記ＣＰ出力信号（すなわち図１
の受信データ）がＬからＨへ変化するときは、ＣＰ出力
信号は積分回路の抵抗Ｒ２０，Ｒ２１の並列抵抗分とコ
ンデンサＣ２０で決まる時定数で充電され、図２（ロ）
に示すキャリア信号が得られる。一方、ＣＰ出力信号が
ＨからＬへ変化するときは、コンデンサＣ２０の電圧は
抵抗Ｒ２１とコンデンサＣ２０で決まる時定数で放電さ
れるので、図２（ロ）のように充電動作は速く放電動作
は遅くなる。そして、ＣＰ出力信号が或る一定の時間
「Ｌ」，「Ｈ」の電位を繰り返して０キャリア信号がし
きい値ＶＴＨを越えるとゲートＧ１が図２（ハ）のよう
にオンとなり、これにより図２（ニ）に示すような発信
回路からのクロック信号が、論理回路及びＣＰＵ部２０
０に供給されることになる。
信号がある電圧を中心に「Ｌ」，「Ｈ」を繰り返すもの
とすると、ＣＰ（＋）は直流分がカットされて入力さ
れ、ＣＰ（−）はＲｘとＣ２６で充放電されるので、Ｃ
Ｐ（＋）とＣＰ（−）で比較され整形されたＣＰの出力
は、図２（イ）に示すように「Ｌ」，「Ｈ」の電位を繰
り返すものとすると、上記ＣＰ出力信号（すなわち図１
の受信データ）がＬからＨへ変化するときは、ＣＰ出力
信号は積分回路の抵抗Ｒ２０，Ｒ２１の並列抵抗分とコ
ンデンサＣ２０で決まる時定数で充電され、図２（ロ）
に示すキャリア信号が得られる。一方、ＣＰ出力信号が
ＨからＬへ変化するときは、コンデンサＣ２０の電圧は
抵抗Ｒ２１とコンデンサＣ２０で決まる時定数で放電さ
れるので、図２（ロ）のように充電動作は速く放電動作
は遅くなる。そして、ＣＰ出力信号が或る一定の時間
「Ｌ」，「Ｈ」の電位を繰り返して０キャリア信号がし
きい値ＶＴＨを越えるとゲートＧ１が図２（ハ）のよう
にオンとなり、これにより図２（ニ）に示すような発信
回路からのクロック信号が、論理回路及びＣＰＵ部２０
０に供給されることになる。
【００１５】なお、ＣＰ出力信号がなくなると、積分回
路では抵抗Ｒ２１と、コンデンサＣ２０によって決まる
時定数で放電が行なわれるので、ゲートＧ１はオフとな
る。こうして、ＣＰ出力信号が与えられたときのみ、論
理回路及びＣＰＵ部２００に対してクロック信号が与え
られるので、消費電流を低減することが可能となる。ま
た、クロック信号発信回路には、伝送路の接続と同時に
電源が供給されるので、高速なレスポンス（応答）が可
能である。
路では抵抗Ｒ２１と、コンデンサＣ２０によって決まる
時定数で放電が行なわれるので、ゲートＧ１はオフとな
る。こうして、ＣＰ出力信号が与えられたときのみ、論
理回路及びＣＰＵ部２００に対してクロック信号が与え
られるので、消費電流を低減することが可能となる。ま
た、クロック信号発信回路には、伝送路の接続と同時に
電源が供給されるので、高速なレスポンス（応答）が可
能である。
【００１６】
【発明の効果】この発明によれば、受信信号があるとき
のみ論理回路およびＣＰＵ部を動作させることができる
ので、受信信号のプリアンブル信号（データ信号に先立
って発生する回路立ち上げ用信号）を短くすることがで
きて伝送効率を向上させることが可能となり、低消費電
力化を実現し得る利点が得られる。このような低消費電
力化は、バス電源から各端末に供給される電流の総量が
バリヤによって制限を受ける本安システムでは、伝送路
に接続し得る端末の台数との関係で特に望ましいものと
なる。
のみ論理回路およびＣＰＵ部を動作させることができる
ので、受信信号のプリアンブル信号（データ信号に先立
って発生する回路立ち上げ用信号）を短くすることがで
きて伝送効率を向上させることが可能となり、低消費電
力化を実現し得る利点が得られる。このような低消費電
力化は、バス電源から各端末に供給される電流の総量が
バリヤによって制限を受ける本安システムでは、伝送路
に接続し得る端末の台数との関係で特に望ましいものと
なる。
【図１】この発明の実施例を示す回路図である。
【図２】図１の動作を説明するための各部波形図であ
る。
る。
【図３】提案方式を説明するための概要図である。
【図４】図３で用いられる端末の送信回路の一例を示す
回路図である。
回路図である。
【図５】図３で用いられる端末の受信回路の一例を示す
回路図である。
回路図である。
１００…受信回路、１００Ａ…変換部、１００Ｂ…ゲー
ト回路部、２００…論理回路、ＣＰ…コンパレータ、Ｇ
１…ゲート。
ト回路部、２００…論理回路、ＣＰ…コンパレータ、Ｇ
１…ゲート。
フロントページの続き (56)参考文献 特開 平３−192410（ＪＰ，Ａ) 特開 昭59−55522（ＪＰ，Ａ) 特開 平５−41709（ＪＰ，Ａ) 特開 平６−237253（ＪＰ，Ａ) 特開 平５−83240（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/40 H04L 29/00 H04L 7/10 G06F 1/04
Claims (2)
- 【請求項１】 伝送信号を受信して２値化する変換部
と、クロック信号を発生するクロック信号発生部と、前
記変換部からの出力を蓄積し蓄積値が所定のレベルを越
えたときのみ前記クロック信号を論理回路及び処理回路
部に供給するゲート回路部とを設け、伝送信号を受けた
ときにのみ前記論理回路及び処理回路部にクロック信号
を供給することを特徴とする受信回路。 - 【請求項２】 請求項１に記載の受信回路を、複数の端
末間を伝送路を介してマルチドロップ式に接続し、各端
末へは伝送路を介して外部電源より電力を供給しつつ信
号の伝送を行なう信号伝送用ＬＳＩに設けたことを特徴
とする受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190616A JP3235727B2 (ja) | 1993-09-16 | 2000-06-26 | 受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190616A JP3235727B2 (ja) | 1993-09-16 | 2000-06-26 | 受信回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05230170A Division JP3123629B2 (ja) | 1993-09-16 | 1993-09-16 | 信号伝送用ｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028611A JP2001028611A (ja) | 2001-01-30 |
| JP3235727B2 true JP3235727B2 (ja) | 2001-12-04 |
Family
ID=18690056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190616A Expired - Fee Related JP3235727B2 (ja) | 1993-09-16 | 2000-06-26 | 受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235727B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012138741A (ja) * | 2010-12-27 | 2012-07-19 | Step Technica Co Ltd | 通信システム及びそれに用いられる通信ノード |
-
2000
- 2000-06-26 JP JP2000190616A patent/JP3235727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001028611A (ja) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3021803B2 (ja) | 信号伝送方法 | |
| US7334151B2 (en) | Method of and device for detecting cable connection using an oscillation circuit and a counter | |
| JPS60173951A (ja) | 工業用通信システム | |
| JPH0359620B2 (ja) | ||
| JPH0895687A (ja) | Ｉ／ｏカード、このｉ／ｏカードに接続される接続ケーブル及びｉ／ｏカードのパワーセーブ方法 | |
| JP3123629B2 (ja) | 信号伝送用ｌｓｉ | |
| JP3235727B2 (ja) | 受信回路 | |
| US7937516B2 (en) | Integrated circuit with LIN-protocol transmission | |
| JPS61139138A (ja) | トランシーバ | |
| KR100469528B1 (ko) | 자동차 구속장치의 트리거 장치 | |
| US7034604B2 (en) | Communications device powered from host apparatus | |
| JPH0773265B2 (ja) | 複数のステ−シヨンを含むネツトワ−ク | |
| US5272558A (en) | Two level fiber optic communication from three-value electronic signal source | |
| JP2001186270A (ja) | ラインパワードコーデックおよびラインパワードコーデックをパワーアップするための装置およびラインパワードコーデックを含むラインパワードデータアクセスアレンジメントをパワーアップする方法 | |
| US5956169A (en) | Bidirectional optical burst transmission | |
| US5687321A (en) | Method and apparatus for transmitting signals over a wire pair having activity detection capability | |
| US6723978B1 (en) | Fiber optic conversion system and method | |
| EP0574080B1 (en) | Interface circuit between a microcontroller and a two-wire line with a peak detector in the receiving stage | |
| JPH02288515A (ja) | 電力線を用いた通信装置 | |
| US6389135B1 (en) | Method and apparatus for deriving power from a clock signal coupled through capacitors | |
| KR920000388B1 (ko) | 송·수신 데이타 충돌 감지회로 | |
| Kushiro et al. | The power line carrier communication control module | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| Rutka et al. | The integrated sensor bus interface in silicon based on the RS-422-A standard | |
| JPH1093660A (ja) | 通信速度自動決定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |