JP3232229B2 - 磁気記録情報検出装置および磁気ディスク装置 - Google Patents
磁気記録情報検出装置および磁気ディスク装置Info
- Publication number
- JP3232229B2 JP3232229B2 JP00042196A JP42196A JP3232229B2 JP 3232229 B2 JP3232229 B2 JP 3232229B2 JP 00042196 A JP00042196 A JP 00042196A JP 42196 A JP42196 A JP 42196A JP 3232229 B2 JP3232229 B2 JP 3232229B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- signal
- terminal
- impedance
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
技術に関し、特に、磁気抵抗効果型ヘッド(MRヘッ
ド:Magneto−Resistive Head)
を採用した磁気ディスク装置(HDD:Hard Di
sk Drive)において、MRヘッドの再生信号を
高い周波数まで低損失で伝送するヘッドディスクアセン
ブリ(HDA:Head Disk Assembl
y)と、集積化に適したMRヘッド用の抵抗変化検出手
段に関する。
11月30日発行、「光と磁気の記録技術」P83、P
112、等の文献にも記載されているように、従来の磁
気ディスク装置(HDD)は、HDA部と、プリンテッ
ドサーキットボード(PCB:Printed Cir
cuit Board)等に搭載された制御回路で構成
される。
されたディスク(磁気円板)と、磁気ヘッドとサスペン
ションとアクチュエータとR/WIC(リードライト集
積回路:Read Write IC)とフレキシブル
ケーブルやエナメル線等の配線部分とからなる。磁気ヘ
ッドはアクチュエータに取り付けられたR/WICとフ
レキシブルケーブルやエナメル線等の配線を介して接続
され、更にR/WICはフレキシブルケーブルを介して
HDA外部のPCB上の制御回路に接続される。
ッドとR/WIC間も全てフレキシブルケーブルで構成
する方向にある。この時のヘッド/サスペンションの外
観構成の考えられる一例を図9に、これを下部から見た
図を図10に、側面から見た図を図11に示す。また、
サスペンションとR/WICの基本構成を図12に示
す。詳細な動作等は、K.B.Klassenらの“R
ead−Write Amplifier Desig
n Consideration for MRHea
ds” IEEE Trans on Mag. Vo
l.31 No.2 March 1995、等の文献
に詳しい。MRヘッド21の両端に一定電位を与え、M
Rヘッド21の抵抗値変化による電流変化を検出する構
成である。サスペンション3にフレキシブルケーブル5
1を接着し、この先端に磁気ヘッド2を固定すると共に
磁気ヘッドに配線を接続する。このサスペンション3を
アクチュエータに固定し、アクチュエータの側面に固定
したフレキシブルケーブル上のR/WICと更に接続す
る。
の再生ヘッドにMRヘッド21を採用した単一電源型H
DDの場合、従来技術では広帯域化が困難であることを
説明する。
/WIC6の間には2つのフレキシブルケーブル51が
介在し、その距離は、3.5インチのHDA9で概ね5か
ら7センチとなる。2つのフレキシブルケーブル51に
よるインダクタンス成分Lは概ね20から30nHであ
る。また、MRヘッド21の素子抵抗値Rmrは磁気ヘ
ッド2の近傍の配線抵抗を含めて20Ω程度である。
有利なスパッタディスクと組み合わせて用いる場合が多
く、スパッタディスクは金属膜である。従って、ディス
クとMRヘッド21間の放電等の現象を避けるため、概
ねMRヘッド端子電位Vhとディスク電位Vdとは同電
位に設定されなければならない。この時、スパッタディ
スク単体を筐体から絶縁することは技術的に困難であ
り、装置の組み立て工程も複雑となる。従って、ディス
ク電位Vdは筐体と同一の接地電位とし、MRヘッド2
1の2端子の一端を接地するのが好ましい。この時のM
Rヘッド21からR/WIC6の近傍の等価回路を図1
3に示す。MRヘッド21から見たR/WIC6側の入
力インピーダンスRinは、耐外来雑音性の面から互い
に等しいことが好ましい。即ち、MRヘッド21の一端
が接地であるから、他端もできるだけ低いインピーダン
スであることが望まれる。
手段61は、ベース接地動作のトランジスタTr1のエ
ミッタ端子が信号入力端子Ts1に接続され、ベース端
子はセンス電流制御電圧出力端子Visと抵抗素子Rf
に接続される。コレクタ端子は接続端Aで抵抗素子Rc
を介して電源端子Vcに接続される。一方、センス電流
制御入力端子Smrからの制御によって電流源Isgの
供給電流が制御され、一端を電源端子Vcに接続された
抵抗素子Rcrに直流電流を供給する。これによって、
センス電流制御値に対応した接続端Bの接続端電位Vb
を抵抗素子Rcrと電流源Isgの接続端Bに発生させ
る。この接続端Bの接続端電位Vbと前記接続端Aの接
続端電位Vaとが等しくなるように差動アンプAdとオ
ペアンプAopを動作させて、MRヘッド21に流れる
直流のセンス電流値Imrを制御する。差動アンプAd
の+入力端を接続端Aに−入力端を接続端Bに接続し、
更にオペアンプAopを縦続に接続する。オペアンプA
opの出力端が抵抗素子Rfを介してセンス電流制御電
圧出力端子Visに出力され、このセンス電流制御電圧
出力端子Visと接地端子GND間にコンデンサCfが
接続される。この時、MRヘッド21の素子抵抗値Rm
rが信号磁界によって変化することによって生じる信号
電流変化ΔImrは、トランジスタTr1を介して抵抗
素子Rcに供給されるから、抵抗素子Rcによって信号
電流変化ΔImrが接続端Aでの電圧変化ΔVmrに変
換される。この電圧変化ΔVmrが差動アンプAdで増
幅され、差動出力端子Vp、Vnに出力される。
1に接続されているトランジスタTr1は、ベース接地
として動作する。従って、信号入力端子Ts1側から見
た入力インピーダンスRinは、MRヘッド21のセン
ス電流値をImrとすると、
3Ωであり、低いインピーダンスが実現できる。図13
より、MRヘッド21から見た抵抗変化検出手段61の
側の電流の伝達特性は、前記のMRヘッド21の素子抵
抗値Rmr、フレキシブルケーブル51等の配線のイン
ダクタンス成分L、抵抗変化検出手段61の入力インピ
ーダンスRinから次式で示される。すなわち、S=j
ω、ω=2πfとすると、電流伝達関数Hiは、
3Ω、Rmr=20Ωとすると、直流の伝達特性Hi0
は、
1等のインダクタンス成分Lによって、周波数100M
Hzの交流電流信号は直流に対して、
ダクタンス成分LがMRヘッド21の電流伝達特性を劣
化させることがわかる。従って、図12に示す従来技術
で広帯域な伝達特性を得ることは困難であった。
変化検出手段をマルチヘッド構成に適用する場合、抵抗
変化検出手段61には、少なくともトランジスタTr1
と同一の大型のトランジスタをヘッド数分内蔵する必要
があり、LSI化時のチップ面積が増大するといった問
題があった。
出手段に至る信号伝送経路における磁気記録情報の検出
信号の信号伝送帯域が広く高速転送化を容易に実現する
ことが可能な磁気記録情報検出装置を提供することにあ
る。
化検出手段に至る信号伝送経路の設計の自由度を大きく
することが可能な磁気記録情報検出装置を提供すること
にある。
抵抗変化検出手段の集積回路化が容易な磁気記録情報検
出装置を提供することにある。
再生ヘッドとする磁気ディスク装置において、再生デー
タの高速転送化を容易にする信号伝送帯域の広いヘッド
/ディスクアセンブリ(HDA)を提供することにあ
る。
成の再生系のMRヘッド用の抵抗変化検出手段の集積回
路化を容易に実現することが可能なヘッド/ディスクア
センブリ(HDA)を提供することにある。
して抵抗値が変化するMR素子を備えたヘッドと、この
ヘッドの信号を高インピーダンスの電流信号に変換して
出力するインピーダンス変換手段と、このインピーダン
ス変換手段からの前記電流信号を受ける電流検出型の抵
抗検出手段とを備え、前記インピーダンス変換手段は、
エミッタ端子が前記ヘッドからの信号の入力端子であ
り、コレクタ端子が前記高インピーダンスに変換された
電流信号の出力端子であるトランジスタと、このトラン
ジスタのベース端子と接地線との間に接続され、前記ヘ
ッドで検出する再生信号の周波数成分が帰還しないよう
にするコンデンサとで構成する磁気記録情報検出装置を
提供する。また、本発明は、磁気に感応して抵抗値が変
化するMR素子を備えたヘッドと、このヘッドの信号を
高インピーダンスの電流信号に変換して出力するインピ
ーダンス変換手段と、このインピーダンス変換手段から
の前記電流信号を電圧信号に変換する抵抗検出手段とを
備え、前記インピーダンス変換手段は、エミッタ端子が
前記ヘッドからの信号の入力端子であり、コレクタ端子
が前記高インピーダンスに変換された電流信号の出力端
子であるトランジスタと、このトランジスタのベース端
子と接地線との間に接続され、前記ヘッドで検出する再
生信号の周波数成分が帰還しないようにするコンデンサ
とで構成する磁気記録情報検出装置を提供する。また、
本発明は、情報が記録されるディスクと、このディスク
に対する前記情報の記録/再生動作を行う磁気ヘッド
と、この磁気ヘッドを搭載するサスペンションと、この
サスペンションを駆動するアクチュエータと、前記サス
ペンション上に設けられ前記磁気ヘッドの信号を出力す
るインピーダンス変換手段と、このインピーダンス変換
手段の出力を受け前記磁気ヘッドの抵抗値の変化を検出
する抵抗検出手段と、この抵抗検出手段と前記インピー
ダンス変換手段とを接続するケーブルとを備え、前記イ
ンピーダンス変換手段は、エミッタ端子が前記磁気ヘッ
ドからの信号の入力端子であり、コレクタ端子が高イン
ピーダンスに変換された電流信号の出力端子であるトラ
ンジスタと、このトランジスタのベース端子と接地線と
の間に接続され、前記磁気ヘッドで検出する再生信号の
周波数成分が帰還しないようにするコンデンサを備えて
前記抵抗検出手段に前記磁気ヘッドが出力した信号より
も高インピーダンスの電流信号を出力し、前記抵抗検出
手段はこの電流信号を電圧信号に変換して出力する磁気
ディスク装置を提供する。より具体的には、一例とし
て、たとえば磁気ディスク装置等に備えられ、少なくと
も、MRヘッドと、MRヘッドの抵抗値変化を電流値の
変化に変換して検出する電流検出型の抵抗変化検出手段
と、MRヘッドと抵抗変化検出手段とを接続する配線手
段とを有する磁気記録情報検出装置において、以下のよ
うに構成する。すなわち、第1の構成として、MRヘッ
ド上に、MR素子側を低インピーダンス、抵抗変化検出
手段側を高インピーダンスとするインピーダンス変換手
段を設ける。
配線手段に、MR素子側を低インピーダンス、抵抗変化
検出手段側を高インピーダンスとするインピーダンス変
換手段を設ける。
におけるインピーダンス変換手段をトランジスタで実現
する。
におけるインピーダンス変換手段はトランジスタとコン
デンサとで実現してもよい。
ンピーダンス変換手段はトランジスタとコンデンサとを
集積したチップ状素子としてもよい。
ーダンス変換手段としてのトランジスタを設け、MRヘ
ッドと近接した配線手段にコンデンサを設けることがで
きる。
配線手段に、MR素子側を低インピーダンス、抵抗変化
検出手段側を高インピーダンスとするインピーダンス変
換手段を設け、インピーダンス変換手段と抵抗変化検出
手段間は3線以上の配線手段を設ける。
段には、MRヘッドに流す直流電流値を制御するための
制御端子を設ける。
抵抗変化検出手段とを接続する配線手段には、MRヘッ
ド近傍にチップ部品が搭載できるような端子を設ける。
対して共通の2つの入力端子と、複数のMRヘッドに流
す直流電流値を制御するための複数の制御電圧出力端子
とを少なくとも有する抵抗変化検出手段を設ける。
も、MRヘッドと、MRヘッドの抵抗値変化を電流値の
変化に変換して検出する電流検出型の抵抗変化検出手段
と、MRヘッドと抵抗変化検出手段とを接続する配線手
段とを有する磁気記録情報検出装置において、第1に、
MRヘッド上に、MR素子側を低インピーダンス、抵抗
変化検出手段側を高インピーダンスとするインピーダン
ス変換手段を設けることによって、MRヘッドの抵抗値
変化を配線手段のインダクタンス成分の殆どない状態で
電流値変化として低インピーダンスで検出する。この電
流値変化を高インピーダンスで出力すれば、抵抗変化検
出手段との間の配線手段のインダクタンスが大きくても
広帯域の伝達特性が実現できる。
に、MR素子側を低インピーダンス、抵抗変化検出手段
側を高インピーダンスとするインピーダンス変換手段を
設けることによっても、MRヘッドの抵抗値変化を配線
手段のインダクタンス成分の極めて少ない状態で電流値
変化として低インピーダンスで検出できる。従って、第
1の手段に準じた効果が期待できる。
ンピーダンス変換手段をトランジスタとすれば、このト
ランジスタのMRヘッド側の入力インピーダンスは抵抗
変化検出手段と同様に低インピーダンスであり、抵抗変
化検出手段側の出力インピーダンスは極めて高インピー
ダンスとなる。従って、配線手段等によるインダクタン
ス成分による伝達特性の劣化は殆どなくなる。
ンピーダンス変換手段はトランジスタとコンデンサとす
る。このトランジスタのベース端子と接地端子間にコン
デンサを接続する。コンデンサによって、トランジスタ
のベース端子に接続された配線とMRヘッドの接地側に
接続された配線との端子間に誘発される雑音を吸収す
る。従って、フレキシブルケーブル等による配線が長く
なることによって生じる外来雑音の影響を低減できる。
ス変換手段をトランジスタとコンデンサとを集積したチ
ップ状素子とすることによって、サスペンションのより
MRヘッドに近い部分の配線手段上にインピーダンス変
換手段を設けることが可能となり、更に性能向上が期待
できる。
換手段としてのトランジスタを設け、MRヘッドと近接
した配線手段に、コンデンサを設けることによって、第
5の構成に例示したトランジスタとコンデンサとを集積
したチップ状素子を新たに設けなくとも、MRヘッド製
造工程にトランジスタ製造工程を含ませることができ、
第5の構成と同様な効果を期待できる。
に、MR素子側を低インピーダンス、抵抗変化検出手段
側を高インピーダンスとするインピーダンス変換手段を
設け、インピーダンス変換手段と抵抗変化検出手段との
間は3線以上の配線手段を設ける。これは、本発明によ
るインピーダンス変換手段が機能するために最低限必要
な条件であり、少なくとも、信号線、制御線、接地線と
からなる。MRヘッドの両端子間の直流電圧差を制御す
る線が本発明によって増設される制御線であり、主に抵
抗変化検出手段の直流負帰還手段によって制御される。
Rヘッドに流す直流的な電流値を制御するための制御端
子を設けるようにする。この制御端子をインピーダンス
変換手段に接続することにより、インピーダンス変換手
段の低インピーダンス側の直流的な電位が制御可能とな
る。
出手段とを接続する配線手段には、MRヘッド近傍にチ
ップ部品が搭載できるような端子を設けるようにする。
これによって、インピーダンス変換手段が接続可能とな
る。
Rヘッドに対して共通の2つの入力端子と、複数のMR
ヘッドに流す直流電流値を制御するための複数の制御電
圧出力端子とを少なくとも設ける。これによって、入力
端子数が少ない抵抗変化検出手段が構成できると共に、
耐外来雑音性に優れた磁気記録情報検出装置を提供で
き、たとえば磁気ディスク装置のヘッド/ディスクアセ
ンブリ(HDA)に適用した場合、耐外来雑音性に優
れ、しかも高速なデータ転送が可能な高性能を実現でき
る。
を参照しながら詳細に説明する。
録情報検出装置の第1の実施の形態である磁気ディスク
装置におけるサスペンション部の構成の一例を示す平面
図であり、図2は、その再生系の回路構成の一例を示す
概念図である。また、図8は、本実施の形態における磁
気ディスク装置の構成の一例を示す概念図である。
装置10の構成を簡単に説明すると、磁気ディスク装置
10は、ヘッド/ディスクアセンブリ9(HDA)と、
制御回路等が搭載されたプリンテッドサーキットボード
8で構成される。
固定されたディスク1と、ディスク1に対する情報の記
録/再生動作を行う磁気ヘッド2と、サスペンション3
と、ボイスコイルモータ等によって駆動されるアクチュ
エータ4と、R/WIC(リードライト集積回路:Re
ad Write IC)6とフレキシブルケーブルや
エナメル線等の配線5とからなる。磁気ヘッド2はアク
チュエータ4に取り付けられたR/WIC6と、たとえ
ばフレキシブルケーブルやエナメル線等の配線5を介し
て接続され、更にR/WIC6はフレキシブルケーブル
7を介してPCB8に接続される。
意の位置にアクチュエータ4によって磁気ヘッド2を移
動させて位置決めすることにより、ディスク1の任意の
領域に対して、磁気ヘッド2を介して情報の記録/再生
動作を行う。本実施の形態の場合、磁気ヘッド2は、M
Rヘッド21と、図示しない記録ヘッドからなる複合ヘ
ッドである。
ないから、その説明は割愛し、以下の説明では主とし
て、再生回路側の構成や動作に着目して説明を進める。
スペンション部は、サスペンション3上の磁気ヘッド2
と、磁気ヘッド2とR/WIC6とを接続するフレキシ
ブルケーブル51と磁気ヘッド2の近傍に設けたインピ
ーダンス変換手段100とからなる。本実施の形態の場
合、磁気ヘッド2とR/WIC6の抵抗変化検出手段6
1とを接続するためのフレキシブルケーブル51のMR
ヘッド21の近傍に、インピーダンス変換手段100を
接続するための制御電圧入力端子101、信号入力端子
102、信号出力端子103、接地端子104を設けて
いる。
1の非接地側の端子を、インピーダンス変換手段100
の低インピーダンス入力に接続し、インピーダンス変換
手段100の高インピーダンス出力を配線手段であるフ
レキシブルケーブル51の一端に接続する。このフレキ
シブルケーブル51は、従来が2線であるのに対して本
実施の形態では3線であり、信号線511、接地線51
2の他に制御線513を持つ。フレキシブルケーブル5
1の他端はR/WIC6の抵抗変化検出手段61の入力
部に接続される構成である。
のトランジスタTr1のエミッタ端子が信号入力端子T
s1に接続され、ベース端子は固定電位Vtに接続され
る。コレクタ端子は接続端Aで抵抗素子Rcを介して電
源端子Vcに接続される。一方、センス電流制御入力端
子Smrからの制御によって電流源Isgの供給電流が
制御され、一端を電源端子Vcに接続された抵抗素子R
crに直流電流を供給する。これによって、センス電流
制御値に対応した直流の接続端電位Vbを抵抗素子Rc
rと電流源Isgの接続端Bに発生させる。この接続端
Bの接続端電位Vbと前記接続端Aの接続端電位Vaと
が等しくなるように差動アンプAdとオペアンプAop
を動作させて、MRヘッド21に流れる直流のセンス電
流値Imrを制御する。差動アンプAdの+入力端を接
続端Aに、−入力端を接続端Bに接続し、更にオペアン
プAopを縦続に接続する。オペアンプAopの出力端
が抵抗素子Rfを介してセンス電流制御電圧出力端子V
isに出力され、このセンス電流制御電圧出力端子Vi
sがフレキシブルケーブル51の制御線513と接続さ
れる。
rが信号磁界によって変化することによって生じる信号
電流変化ΔImrは、トランジスタTr1を介して抵抗
素子Rcに供給されるから、抵抗素子Rcによって信号
電流変化ΔImrが接続端Aでの電圧変化ΔVmrに変
換される。この電圧変化ΔVmrが差動アンプAdで増
幅され、差動出力端子Vp、差動出力端子Vnに出力さ
れる。
が接続されるインピーダンス変換手段100の制御電圧
入力端子101は、トランジスタTriのベース端子に
接続されると共にコンデンサCfの一端に接続され、コ
ンデンサの他端は接地線512が接続される接地端子1
04に接続される。このトランジスタTriのエミッタ
端子がインピーダンス変換手段100の低インピーダン
スの信号入力端子102であり、コレクタ端子が高イン
ピーダンスの信号出力端子103となる。制御電圧入力
端子101の電位によってMRヘッド21に供給される
センス電流値Imrが決定され、この制御電圧値は前記
の抵抗変化検出手段61のセンス電流制御電圧出力端子
Visからフレキシブルケーブル51を介して供給され
る。尚、オペアンプAopの出力端に設けた抵抗素子R
fとインピーダンス変換手段100に設けたコンデンサ
Cfによって、MRヘッド21で検出する再生信号等の
高い周波数成分はインピーダンス変換手段100に帰還
しないように動作する。
100に接続した信号入力端子102の側は、インピー
ダンス変換手段100を構成するトランジスタTriの
エミッタ端子に接続されるので、再生信号の周波数帯域
で十分に低いインピーダンスで固定されることになる。
一方、インピーダンス変換手段100の出力側の信号出
力端子103はトランジスタTriのコレクタ端子が接
続されるので基本的に高インピーダンスである。トラン
ジスタTriの出力容量等を考慮しても100MHzで
出力インピーダンス数kΩが期待できる。インピーダン
ス変換手段100を極めてMRヘッド21に近い位置に
設ければ、入力部での特性劣化は生じない。一方、フレ
キシブルケーブル51が接続される出力側のインピーダ
ンスが数kΩであるので、フレキシブルケーブル51の
インダクタンス成分Lによるインピーダンスは無視でき
る。従って、MRヘッド21の抵抗変化ΔRmrによる
信号電流変化ΔImrは、殆ど劣化なく抵抗変化検出手
段61で検出される。この際、コンデンサCfによっ
て、MRヘッド21の両端がフレキシブルケーブル51
を介さずにMRヘッド21の近傍端子である信号入力端
子102と接地端子104で固定されるので、外来雑音
に対する耐力向上も期待できる。
手段100とは、インピーダンス変換手段100をフレ
キシブルケーブル51上のMRヘッド21の近傍に接続
パッド等の制御電圧入力端子101、信号入力端子10
2、信号出力端子103、接地端子104を設けて接続
すればよい。
トランジスタTriとコンデンサCfとを集積したチッ
プ状素子とすることによって、サスペンション3のより
MRヘッド21に近い部分のフレキシブルケーブル51
上にインピーダンス変換手段100を設けることが可能
となり、更に性能向上が期待できる。また、フレキシブ
ルケーブル51の引回し経路や長さ等に制約が少なくな
り、設計の自由度が向上する。
変換手段100としてのトランジスタTriを設け、M
Rヘッド21と近接したフレキシブルケーブル51上
に、コンデンサCfを設けることによって、MRヘッド
21の薄膜プロセス等からなる製造工程にトランジスタ
Triの製造工程を含ませることができる。
手段61のトランジスタTr1のエミッタ端子(信号入
力端子Ts1)と電源端子Vc間にセンス電流制御入力
端子Smrの制御信号によって制御される電流源Isd
を設けてもよい。この電流源Isdが供給する直流電流
値はMRヘッド21に供給するセンス電流値Imrの0.
5〜0.9倍に設定される。これによれば、電流源Isd
が供給する電流値分、トランジスタTr1が供給する電
流値が少なくて済むので、抵抗素子Rcの抵抗値を大き
くすることができる。従って、抵抗素子Rcによって比
較的大きな信号電圧変化が得られる。たとえば、電流源
Isdの電流値をセンス電流値Imrの0.9倍に設定す
れば、抵抗素子Rcの抵抗値を電流源Isdがない場合
の10倍にでき、接続端Aの信号振幅は10倍になる。
このため、抵抗変化検出手段61の内部の差動アンプA
dの入力雑音等の影響が軽減され、信号対雑音比のよい
差動出力信号が差動出力端子Vp、Vnに得られる。
実施の形態である磁気ディスク装置における再生系の回
路構成の一例を示す回路図である。本実施の形態のR/
WIC6の抵抗変化検出手段61の構成は、特開昭60
−40504号公報に開示された本件出願人の出願にな
る発明に基づいている。従って抵抗変化検出手段61の
詳細な動作については、特開昭60−40504号公報
に詳しいのでここでは省略する。本実施の形態は、2端
子のMRヘッド21であっても、ほぼ完全な差動信号増
幅が可能である。尚、本実施の形態のように単一電源駆
動とした場合、MRヘッド21の素子電位が接地電位に
ならないので、ディスク電位と回路系の接地電位とを絶
縁して適用する。
の信号入力端子102−1、102−2を、それぞれエ
ミッタ端子の入力とする、トランジスタTri1、トラ
ンジスタTri2とコンデンサCfとからなるインピー
ダンス変換手段100を用いる。それぞれのベース端子
101−1、ベース端子101−2は前記のコンデンサ
Cfに接続され、同時にフレキシブルケーブルの2本の
制御線513−1、制御線513−2に接続される。ま
た、2つのトランジスタTri1、Tri2のそれぞれ
のコレクタ端子103−1、コレクタ端子103−2
は、高インピーダンスの出力となり、フレキシブルケー
ブル51の2本の信号線511−1、信号線511−2
に接続される。更には、トランジスタTri2のエミッ
タ端子104aは、フレキシブルケーブル51のセンス
電流源用線512aに接続される。フレキシブルケーブ
ル51の配線数は、本実施の形態では5本となる。
点は、第1の実施の形態で1つであったベース接地トラ
ンジスタが2つ(Tri−1,Tri−2)ある点と、
オペアンプAopの出力が差動出力となり、それぞれフ
レキシブルケーブルの2本の制御線(513−1,51
3−2)に接続される。センス電流源用線512aに
は、MRヘッドのセンス電流値Imrの2倍の大きさの
電流を供給する電流源Isg2が接続されている。
素子Rf1、抵抗素子Rf2とコンデンサCf等からな
るフィードバック回路は、電流源Isg2の電流が、ト
ランジスタTri1とTri2とで2分され、抵抗素子
Rc1とRc2の接続端A1と接続端A2とで直流電位
が等しくなるように動作する。
子は、共にトランジスタTri1、Tri2のエミッタ
端子に接続され、その供給電流が等しい。しかも、MR
ヘッド21のセンス電流値Imrは数mAと比較的大き
いので、両端のインピーダンスは数Ωと低い。従って、
一方の端子(トランジスタTri2のエミッタ端子10
4a)に接続された電流源Isg2のインピーダンスは
無視でき、極めて良好な差動検出が可能となる。
実施の形態である磁気ディスク装置における再生系の構
成の一例を示す回路図である。本実施の形態は、3端子
の差動型のMRヘッド21dを用いた抵抗変化検出手段
61に対応している。
ンタタップを接地端子104とし、MRヘッド21dの
両端の信号入力端子102−1、102−2をそれぞれ
エミッタ端子を入力とする、トランジスタTri1、T
ri2とコンデンサCfとからなるインピーダンス変換
手段100を用いる。それぞれのベース端子どうしが制
御電圧入力端子101で接続され、更にコンデンサCf
とフレキシブルケーブル51の制御線513に接続され
る。コンデンサCfの他端子はフレキシブルケーブル5
1のMRヘッド側の接地端子104に接続される。ま
た、2つのトランジスタTri1、Tri2のそれぞれ
のコレクタ端子103−1、コレクタ端子103−2
は、高インピーダンスの出力となり、フレキシブルケー
ブル51の2本の信号線511−1、信号線511−2
に接続される。フレキシブルケーブル51の配線数は、
本実施の形態では4本となる。
ース接地のトランジスタTr1−1、Tr1−2とそれ
ぞれのコレクタ端子に接続された2つの抵抗素子Rc
1、抵抗素子Rc2が構成され、それぞれの接続端A
1、接続端A2は差動アンプAdに接続される。オペア
ンプAopの入力端の一端はトランジスタTr1−2と
抵抗素子Rc2との接続端A2に接続され、他端は第1
の実施の形態を示す図2と同様にセンス電流制御値に対
応した直流電位を発生する接続端Bに接続される。
素子RfとコンデンサCfとからなるフィードバック回
路は、抵抗素子Rc2の接続端A2と接続端Bの直流電
位とが等しくなるようにトランジスタTr1−2の供給
電流を制御する。この時、トランジスタTr1−2に流
れる電流値は、MRヘッド21dが対称性良く構成され
ていればほぼ同値の電流値となることが期待でき、接続
端A1、A2の直流電位はほぼ等しくなる。
端子共にトランジスタのエミッタ端子であり、そのトラ
ンジスタの供給電流はほぼ等しくなる。また、センス電
流値は数mAであるので、両端のインピーダンスは、数
Ωと低い。従って、極めて良好な差動検出が可能とな
る。
実施の形態である磁気ディスク装置における再生系の構
成の一例を示す回路図である。本実施の形態は、図3に
示す第1の実施の形態を10個のマルチヘッド構成のH
DA9に適用したものである。
ン上に、それぞれに記録ヘッドとMRヘッドを形成した
磁気ヘッド2−1〜2−10を有し、これらの10個の
磁気ヘッドの記録再生信号を1つの抵抗変化検出手段6
1に接続する10個のフレキシブルケーブル51と、各
MRヘッド近傍に設けた10個のインピーダンス変換手
段100とからなる。
端子102−1を、インピーダンス変換手段100−1
の低インピーダンス入力に接続し、インピーダンス変換
手段100−1のトランジスタTri1の高インピーダ
ンスのコレクタ端子103−1を配線手段であるフレキ
シブルケーブル51−1の一端に接続する。10個のフ
レキシブルケーブル51−1〜51−10の抵抗変化検
出手段61の側の各信号線は、それぞれ互いに接続され
て信号入力端子Ts1に接続され、513−1〜513
−10の抵抗変化検出手段61の側の各制御線は、それ
ぞれ独立にセンス電流制御電圧出力端子Vis1〜Vi
s10に接続される。各フレキシブルケーブルの接地線
512−1〜512−10は互いに接続され抵抗変化検
出手段61の接地端子GNDに接続する構成である。1
0個のインピーダンス変換手段100−1〜100−1
0には、それぞれトランジスタ1個(Tri1〜Tri
10)とコンデンサ1個(Cf1〜Cf10)とを用い
ている。
端子Ts1しか持たない。トランジスタTr1のコレク
タ端子は抵抗素子Rcを介して電源端子Vcに接続され
る。また、トランジスタTr1のエミッタ端子(信号入
力端子Ts1)と電源端子Vc間にセンス電流制御入力
端子Smrの制御信号によって制御される電流源Isd
を設け、トランジスタTr1のベース端子は、固定電位
Vtに接続される。MRヘッド21−1〜21−10の
内どのMRヘッドを選択するかはヘッド選択信号S0〜
S3を入力とするヘッド選択回路Hsで、センス電流制
御電圧の出力先を、センス電流制御電圧出力端子Vis
1〜Vis10のどの端子に出力するかで決めている。
選択されない制御端子の電位は接地電位に保たれる。
ド2を有するHDA9を1つのR/WIC6で構成でき
るとともに、R/WIC6の内部の抵抗変化検出用のト
ランジスタTr1も1個でよい。しかもマルチトラック
化によるR/WIC6の抵抗変化検出手段61の端子
は、信号入力端子と接地端子を共通化できる。この結
果、集積回路化時のチップ面積の削減が可能になるとと
もに、入出力端子数も削減され、集積回路化を容易に実
現することができる。また、21−1〜21−10の各
MRヘッド近傍に設けたインピーダンス変換手段(10
0−1〜100−10)によって、各MRヘッドから抵
抗変化検出手段61に至る信号線のインダクタンスや容
量の影響が無視でき、フレキシブルケーブル51−1〜
51−10の接地線512−1〜512−10に外乱雑
音が重畳しても信号雑音に影響しにくい構成となってい
るので、信号入力端子と接地端子を共通化しても信号帯
域や耐外来雑音性が劣化することはない。電流源Isd
の効果は図3に示したの第1の実施の形態と同様であ
る。
手段61のトランジスタTr1のエミッタ端子と電源端
子Vc間に設けた電流源Isdを除くことも可能であ
る。更には図7に示すように、図2〜図5に示した抵抗
変化検出手段を用いたR/WIC6と共に、外部にヘッ
ド選択回路Hsを別個に設けてもよいことは明らかであ
る。この場合には、ヘッド選択回路Hsの仕様変更のみ
で、ヘッド数の異なる機種に対して、R/WIC6を共
通に使用できる、という利点がある。本実施の形態で
は、10個のMRヘッドを選択使用するHDAについて
示したが、ヘッド数は任意であることは言うまでもな
い。
ジスタTr1,Tr2は、たとえば、雑音指数NFが1
db以下、利得帯域幅積fT が500MHz以上の低雑
音、高帯域の高性能を有しておれば、信号の広帯域増幅
ならびに、高S/N比での再生に好適となることは言う
までもない。
の磁気ディスク装置10によれば、MRヘッド21を再
生ヘッドとするヘッド/ディスクアセンブリ9におい
て、MRヘッド21から抵抗変化検出手段であるR/W
IC6に至る再生信号の伝送経路であるフレキシブルケ
ーブル51における信号伝送帯域を広くして、データの
高速転送化を容易に実現することができる。また、マル
チヘッド構成において、R/WIC6の共通化および当
該R/WIC6の内部構成や入出力端子数の簡素化によ
り、当該R/WIC6の集積回路化を容易に実現するこ
とができる。また、外来雑音等に影響されることなく比
較的自由にフレキシブルケーブル51の引回し経路や長
さを設定でき、設計の自由度が向上する。
記録情報検出装置の一例として磁気ディスク装置に適用
した場合について説明したが、一般のMR素子を用いる
磁気記録情報検出装置に広く適用することができる。
ば、MR素子から抵抗変化検出手段に至る信号伝送経路
における磁気記録情報の検出信号の信号伝送帯域が広く
高速転送化を容易に実現することができる、という効果
が得られる。
れば、MR素子から抵抗変化検出手段に至る信号伝送経
路の設計の自由度を大きくすることができる、という効
果が得られる。
れば、MR素子用の抵抗変化検出手段の集積回路化を容
易に実現することができる、という効果が得られる。
れば、MRヘッドを再生ヘッドとする磁気ディスク装置
に適用した場合、高速転送化を容易にする信号伝送帯域
の広いヘッド/ディスクアセンブリを実現できるという
効果が得られる。
れば、MRヘッドを再生ヘッドとする磁気ディスク装置
に適用した場合、再生系のMRヘッド用の抵抗変化検出
手段の集積回路化を容易に実現できる、という効果が得
られる。
形態である磁気ディスク装置におけるサスペンション部
の構成の一例を示す平面図である。
る。
る。
形態である磁気ディスク装置における再生系の回路構成
の一例を示す回路図である。
形態である磁気ディスク装置における再生系の構成の一
例を示す回路図である。
形態である磁気ディスク装置における再生系の構成の一
例を示す回路図である。
形態である磁気ディスク装置における再生系の回路構成
の変形例を示す回路図である。
形態である磁気ディスク装置の構成の一例を示す概念図
である。
を示す斜視図である。
例を示す平面図である。
例を示す側面図である。
を示す回路図である。
回路の一例を示す回路図である。
…磁気ヘッド、3…サスペンション、4…アクチュエー
タ、5…配線、6…R/WIC、7…フレキシブルケー
ブル、8…プリンテッドサーキットボード、9…ヘッド
/ディスクアセンブリ、10…磁気ディスク装置、11
…スピンドル、21,21−1〜21−10,21d…
MRヘッド、51,51−1〜51−10…フレキシブ
ルケーブル(配線手段)、61…抵抗変化検出手段、1
00,100−1〜100−10…インピーダンス変換
手段、101…制御電圧入力端子、102…信号入力端
子、103…信号出力端子、104…接地端子、51
1,511−1,511−2…信号線、512,512
−1〜512−10…接地線、513,513−1〜5
13−10…制御線、Ad…差動アンプ、Aop…オペ
アンプ、Cf…コンデンサ、Hs…ヘッド選択回路、I
sd,Isg,Isg2…電流源、Rc,Rc1,Rc
2,Rcr,Rf,Rf1,Rf2…抵抗素子、S0〜
S3…ヘッド選択信号、Smr…センス電流制御入力端
子、Tr1,Tr1−1,Tr1−2…トランジスタ、
Tri,Tri1,Tri2…トランジスタ、Ts1…
信号入力端子(第1の端子)、Vc…電源端子、Vi
s,Vis1〜Vis10…センス電流制御電圧出力端
子(第2の端子)、Vn,Vp…差動出力端子。
Claims (4)
- 【請求項1】 磁気に感応して抵抗値が変化するMR素
子を備えたヘッドと、このヘッドの信号を高インピーダ
ンスの電流信号に変換して出力するインピーダンス変換
手段と、このインピーダンス変換手段からの前記電流信
号を受ける電流検出型の抵抗検出手段とを備え、 前記インピーダンス変換手段は、エミッタ端子が前記ヘ
ッドからの信号の入力端子であり、コレクタ端子が前記
高インピーダンスに変換された電流信号の出力端子であ
るトランジスタと、このトランジスタのベース端子と接
地線との間に接続され、前記ヘッドで検出する再生信号
の周波数成分が帰還しないようにするコンデンサとで構
成する 磁気記録情報検出装置。 - 【請求項2】 磁気に感応して抵抗値が変化するMR素
子を備えたヘッドと、このヘッドの信号を高インピーダ
ンスの電流信号に変換して出力するインピーダンス変換
手段と、このインピーダンス変換手段からの前記電流信
号を電圧信号に変換する抵抗検出手段とを備え、 前記インピーダンス変換手段は、エミッタ端子が前記ヘ
ッドからの信号の入力端子であり、コレクタ端子が前記
高インピーダンスに変換された電流信号の出力端子であ
るトランジスタと、このトランジスタのベース端子と接
地線との間に接続され、前記ヘッドで検出する再生信号
の周波数成分が帰還しないようにするコンデンサとで構
成する 磁気記録情報検出装置。 - 【請求項3】 請求項1または2記載の磁気記録情報検
出装置において、前記抵抗検出手段は、前記インピーダ
ンス変換手段からの前記電流信号を受ける接続端子と、
この接続端子に接続されたエミッタ端子と固定電位に接
続されたベース端子とコレクタ端子とからなるトランジ
スタと、前記コレクタ端子に接続され前記電流信号を電
圧信号に変換する抵抗とからなる磁気記録情報検出装
置。 - 【請求項4】 情報が記録されるディスクと、このディ
スクに対する前記情報の記録/再生動作を行う磁気ヘッ
ドと、この磁気ヘッドを搭載するサスペンションと、こ
のサスペンションを駆動するアクチュエータと、前記サ
スペンション上に設けられ前記磁気ヘッドの信号を出力
するインピーダンス変換手段と、このインピーダンス変
換手段の出力を受け前記磁気ヘッドの抵抗値の変化を検
出する抵抗検出手段と、この抵抗検出手段と前記インピ
ーダンス変換手段とを接続するケーブルとを備え、 前記インピーダンス変換手段は、エミッタ端子が前記磁
気ヘッドからの信号の入力端子であり、コレクタ端子が
高インピーダンスに変換された電流信号の出力端子であ
るトランジスタと、このトランジスタのベース端子と接
地線との間に接続され、前記磁気ヘッドで検出する再生
信号の周波数成分が帰還しないようにするコンデンサを
備えて前記抵抗検出手段に前記磁気ヘッドが出力した信
号よりも高インピーダンスの電流信号を出力し、前記抵
抗検出手段はこの電流信号を電圧信号に変換して出力す
る磁気ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00042196A JP3232229B2 (ja) | 1996-01-08 | 1996-01-08 | 磁気記録情報検出装置および磁気ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00042196A JP3232229B2 (ja) | 1996-01-08 | 1996-01-08 | 磁気記録情報検出装置および磁気ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09185803A JPH09185803A (ja) | 1997-07-15 |
JP3232229B2 true JP3232229B2 (ja) | 2001-11-26 |
Family
ID=11473349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00042196A Expired - Fee Related JP3232229B2 (ja) | 1996-01-08 | 1996-01-08 | 磁気記録情報検出装置および磁気ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3232229B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3992821B2 (ja) | 1998-03-20 | 2007-10-17 | 富士通株式会社 | ヘッドスライダ支持装置、ディスク装置及びサスペンション |
WO2000057404A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Memoire a disques magnetiques |
KR100612886B1 (ko) * | 2005-01-04 | 2006-08-14 | 삼성전자주식회사 | 하드 디스크 드라이브의 유연성 인쇄 회로의 임피던스불연속 감소 구조 및 그 임피던스 불연속 감소 방법 |
US8045297B2 (en) | 2008-11-25 | 2011-10-25 | Hitachi Global Storage Technologies, Netherlands B.V. | Flex cable and method for lowering flex cable impedance |
-
1996
- 1996-01-08 JP JP00042196A patent/JP3232229B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09185803A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7082004B2 (en) | Disk storage systems | |
US6822817B2 (en) | Preamplifier circuit suitable for use in magnetic storage devices | |
US20050180053A1 (en) | Cross talk and EME minimizing suspension design | |
KR100420539B1 (ko) | (g)mr 소자를 위한 고 데이터율의 싱글 엔디드프리앰프에서의 집적 트레이스 서스펜션 상호연결 | |
US6252735B1 (en) | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements | |
JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
IE20160125A1 (en) | Disk drive with preamplifier with isolation for multiple readers in a slider with a common return signal | |
JP3232229B2 (ja) | 磁気記録情報検出装置および磁気ディスク装置 | |
JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
US5831784A (en) | Pseudo differential voltage sense MR preamplifier with improved bandwidth | |
JP3086768B2 (ja) | 磁気記録再生装置用増幅回路 | |
EP0459579B1 (en) | Read head arrangement comprising 2n read heads of the MR type, and reproduction arrangement comprising the read head arrangement | |
US5712739A (en) | Magnetic disk drive system with a composite head unit including a magnetoresistive read only head and an inductive write only head | |
US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
US5045803A (en) | Amplification circuit with a determined input impedance and various transconductance values | |
JP2806378B2 (ja) | 磁気ヘッドスライダ | |
JPS6016004B2 (ja) | マトリツクス増幅回路 | |
JP3344925B2 (ja) | 再生装置、及び、記憶装置 | |
US6947239B2 (en) | Magnetic storage device equipped with write driver circuit capable of performing impedance matching by a simple circuit | |
JPH07176002A (ja) | 磁気ディスク装置 | |
JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
JP2549210B2 (ja) | 多チャネルヘッド用リード回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |