JP3230206B2 - ヒータ制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファクシミリ装置や
プリンタ、コピー機等の交流電源によって駆動される熱
源（ヒータ）を使用する各種機器におけるヒータ制御回
路に係り、特に、半導体で構成された主開閉素子や補助
開閉素子について、１個の開閉素子に故障が発生した場
合でも、確実にヒータの過熱が防止できるように構成す
ることによって、信頼性と安全性とを向上させたヒータ
制御回路に関する。

【０００２】

【従来の技術】従来から、ファクシミリ装置やプリンタ
その他各種の電子機器では、交流電源によって駆動され
るヒータが使用されている。このヒータの過熱を防止す
るために、オン／オフ制御を行うヒータ・オン／オフ制
御回路には、一般に、トライアックなどの主開閉素子
と、フォトトライアックなどの補助開閉素子とからなる
制御回路が付加されている。

【０００３】すなわち、従来のヒータのオン／オフ制御
回路には、ヒータに対して直列に接続された主開閉素子
と、主開閉素子に並列に接続された補助開閉素子とが接
続されている。また、主開閉素子や補助開閉素子が故障
したときの安全を確保するために、ヒータと熱的に結合
されたサーモスタットも配置されている。

【０００４】図７は、従来のヒータ制御回路について、
その要部構成の一例を示す機能ブロック図である。図に
おいて、１はトライアックなどの主開閉素子、２はフォ
トトライアックなどの補助開閉素子、３はヒータ、４は
サーモスタット、５はインバータ、Ｒ１とＲ２は抵抗器
を示し、また、ＡＣinは交流入力端子、Ｖccは直流電
源、Ｓ１は制御信号を示す。

【０００５】この図７に示すように、従来のヒータ制御
回路には、主開閉素子１と補助開閉素子２が設けられて
いる。また、ヒータ３の過熱を防止するために、サーモ
スタット４がヒータ３と直列に接続されている。なお、
このサーモスタット４は、ヒータ３と熱的に結合されて
いる。

【０００６】この図７に示した従来のヒータ制御回路
は、トライアックなどの主開閉素子１を１個だけしか備
えていないので、その短絡モード故障では、ヒータ３を
消灯する機能が失なわれ、ヒータ３が過熱するとサーモ
スタット４が作動（オープン）することによって、ヒー
タ３への電流の供給が停止される。そこで、安全性を確
保するために、サーモスタット４の検出温度は、ヒータ
３の動作温度に対して大きな余裕をもたせている。

【０００７】その結果、サーモスタット４が作動した場
合には、ヒータ３の周辺の部品も熱による損傷を受ける
ことが多い。しかも、このような損傷の発生時には、多
くの場合に発煙を伴うので、ユーザに無用な不安を与え
ることになる。

【０００８】このような問題は、フォトトライアックな
どの補助開閉素子２の故障や、制御信号Ｓ１に異常が生
じた場合にも、同様に発生する。そして、主開閉素子１
や補助開閉素子２に、半導体を使用している場合には、
短絡モードの故障が発生しやすい。

【０００９】以上のように、従来のヒータ制御回路で
は、主開閉素子１や補助開閉素子２に半導体を使用した
いるため、その内の１個の開閉素子に短絡モードの故障
が発生すると、サーモスタットが作動してヒータへの通
電を遮断する構成であるから、サーモスタットが動作す
るまでは過熱状態が継続し、発煙等が生じる、という不
都合があった。

【００１０】

【発明が解決しようとする課題】この発明では、従来の
ヒータ制御回路において生じるこのような不都合を解決
し、１個の開閉素子に短絡モードの故障が発生しても、
ヒータが過熱しないようにして、信頼性と安全性とを向
上させたヒータ制御回路を提供することを目的とする。

【００１１】

【００１２】この発明では、ヒータ、該ヒータに対して
直列に接続された主開閉素子、該主開閉素子に並列に接
続された補助開閉素子とを具備するヒータ・オン／オフ
制御回路において、前記主開閉素子のヒータの反対側
に、直列に接続された第２の主開閉素子と、該第２の主
開閉素子に並列に接続された第２の補助開閉素子とを備
え、２個の主開閉素子を正論理と負論理のように逆極性
の論理信号でそれぞれ独立して制御するように構成して
いる。

【００１３】

【００１４】

【００１５】

【００１６】

【実施例１】次に、この発明のヒータ制御回路につい
て、図面を参照しながら、その実施例を詳細に説明す
る。

【００１７】図１は、この発明のヒータ制御回路につい
て、その要部構成の一実施例を示す機能ブロック図であ
る。図における符号は図７と同様であり、また、１′は
第２の主開閉素子、２′は第２の補助開閉素子、６はイ
ンバータ、７はバッファ、Ｒ１′とＲ２′，Ｒ１１とＲ
１２は抵抗器、Ｓ１は第１の制御信号、Ｓ２は第２の制
御信号を示す。

【００１８】この図１に示すこの発明のヒータ制御回路
では、先の図７に示した従来のヒータ制御回路のトライ
アックなどの主開閉素子１と、フォトトライアックなど
の補助開閉素子２、および抵抗器Ｒ１，Ｒ２からなる１
組の素子群が、サーモスタット４の交流入力端子ＡＣin
側に、新たに設けられている。すなわち、新たな１組
は、第２の主開閉素子１′と、第２の補助開閉素子２′
と、抵抗器Ｒ１′，Ｒ２′とからなり、従来の１組と同
様の接続関係で配置されている。

【００１９】この図１に示したように、この発明のヒー
タ制御回路では、ヒータのオン／オフ制御を行うため
に、２個の主開閉素子（第１の主開閉素子１と第２の主
開閉素子１′）と、２個の補助開閉素子（第１の補助開
閉素子２と第２の補助開閉素子２′）とを使用して、２
個の主開閉素子をそれぞれヒータ３と直列に配置し、各
主開閉素子と並列に補助開閉素子を接続している。その
ため、一方の第１の主開閉素子１（または第２の主開閉
素子１′）が故障して短絡状態になっても、他方の第２
の主開閉素子１′（または第１の主開閉素子１）が作動
してオフ状態にされ、ヒータ３への通電が遮断され、ヒ
ータ３の過熱が防止される。

【００２０】この点は、フォトトライアックなどの第１
と第２の補助開閉素子２，２′の故障や、第１と第２の
制御信号Ｓ１，Ｓ２に異常が生じた場合も同様で、他の
１組が正常に動作して、ヒータ３の過熱を防止する。な
お、被制御部であるヒータ３と熱的に結合された過熱防
止用のサーモスタット４が、従来と同様に、ヒータ３と
直列に接続されており、万一、２組の開閉素子について
同時に短絡モードの故障が生じた場合等に機能する。

【００２１】

【実施例２】次に、この発明のヒータ制御回路につい
て、他の実施例を説明する。

【００２２】図２は、この発明のヒータ制御回路につい
て、その具体的な構成の一実施例を示す機能ブロック図
である。図における符号は図１と同様であり、また、１
１はサーミスタ、１２はアンプ、１３は第１のコンパレ
ータ、１４は第２のコンパレータ、１５は第３のコンパ
レータ、１６はＣＰＵ、１７はナンドゲート回路、１８
は配線（ハーネス）、Ｑ１とＱ２は駆動用トランジス
タ、Ｒ１′とＲ２′、Ｒ１１とＲ１２は抵抗器、Ｓ１１
は第１の制御信号、Ｓ１２はナンドゲート回路１７から
出力される第２の制御信号で、Ｓ１２′は第２の制御信
号Ｓ１２を生成するためにＣＰＵ１６から出力される制
御信号を示す。

【００２３】基本的な構成は、先の図１と同様である
が、この図２の回路では、さらに、温度検出部として、
サーミスタ１１とアンプ１２、および、３個のコンパレ
ータ（第１のコンパレータ１３、第２のコンパレータ１
４、第３のコンパレータ１５）からなる検出部が設けら
れている。

【００２４】具体的には、被制御部であるヒータ３と熱
的に結合されたサーミスタ１１が配置されており、この
サーミスタ１１には、アンプ１２を介して、第１のコン
パレータ１３、第２のコンパレータ１４、第３のコンパ
レータ１５が、それぞれ接続されている。そして、この
３個のコンパレータの内、第２のコンパレータ１４と第
３のコンパレータ１５の比較出力が、ＣＰＵ１６へ与え
られている。

【００２５】ＣＰＵ１６は、図２に示したヒータ制御回
路の制御を司る機能を有しており、プログラムが記憶さ
れたＲＯＭ等のメモリ部が内蔵されていて、第１の制御
信号Ｓ１１と、第２の制御信号Ｓ１２を生成するための
制御信号Ｓ１２′、とを出力する。第２の制御信号Ｓ１
２を生成するための制御信号Ｓ１２′は、ナンドゲート
回路１７の一方の端子へ入力され、他方の端子には、第
１のコンパレータ１３の出力が入力される。

【００２６】このナンドゲート回路１７の出力が、第２
の制御信号Ｓ１２として駆動用トランジスタＱ２へ与え
られて、そのオン／オフ制御を行う。まず、ヒータ３の
予熱時には、第１の制御信号Ｓ１１をオンにして、第２
のコンパレータ１４の出力により、ＣＰＵ１６でヒータ
３の温度を検知する。

【００２７】このＣＰＵ１６によって、第２の制御信号
Ｓ１２で、第２の主開閉素子１′のオン時間（通電時
間）を制御することにより、ヒータ３の温度を目標の温
度に保持する。ヒータ３の運転時には、第１の制御信号
Ｓ１１と、第２の制御信号Ｓ１２を生成するための制御
信号Ｓ１２′とを共にオンにする。

【００２８】そして、第１のコンパレータ１３の出力
と、第２の制御信号Ｓ１２を生成するための制御信号Ｓ
１２′とのアンド条件（ナンドゲート回路１７の出力）
により第２の制御信号Ｓ１２をオン／オフすることによ
って、ヒータ３の温度を目標温度に保持する。もし、第
２の制御信号Ｓ１２から第２の主開閉素子１′までの間
に故障が発生して、ヒータ３の温度が第３のコンパレー
タ１５の検出温度（予め設定された最高限界温度）まで
上昇した場合には、ＣＰＵ１６がその旨を検知して、第
１の制御信号Ｓ１１と、第２の制御信号Ｓ１２を生成す
るための制御信号Ｓ１２′とを共にオフにして、ヒータ
３を消灯する。

【００２９】したがって、ヒータ３の過熱が未然に防止
される。このように、２個の主開閉素子、すなわち、第
１の主開閉素子１と第２の主開閉素子１′とを、それぞ
れ独立した制御信号Ｓ１１，Ｓ１２で駆動している。

【００３０】また、この図２の実施例では、一方の第１
の制御信号Ｓ１１で制御される駆動用トランジスタＱ１
の回路は、例えば正論理（ハイレベルでオン）で構成さ
れ、他方の第２の制御信号Ｓ１２で制御される駆動用ト
ランジスタＱ２の回路は、例えば負論理（ローレベルで
オン）で構成される。なお、この第１の制御信号Ｓ１１
と、第２の制御信号Ｓ１２（第２の制御信号Ｓ１２を生
成するための制御信号Ｓ１２′を含む）は、その正負が
反対の極性であってもよい。

【００３１】また、より信頼性を向上させるために、従
来と同様に、被制御部であるヒータ３と熱的に結合され
た過熱防止用のサーモスタット４も、ヒータ３と直列に
接続されている。この発明のヒータ制御回路は、具体的
には、この図２のような構成である。

【００３２】この図２に示したヒータ制御回路は、各種
の温度制御が可能である。次に、タイムチャートを参照
しながら、その温度制御の動作を説明する。

【００３３】図３は、この発明のヒータ制御回路につい
て、その温度制御の動作を説明するためのタイムチャー
トで、(1) は正常動作時、(2) は第１の主開閉素子１の
異常時、(3) は第２の主開閉素子１′の異常時を示す。
図の信号波形に付けられた符号は、図２の符号位置に対
応している。

【００３４】この図３の温度制御では、第２のコンパレ
ータ１４の出力が、ヒータ３のオン／オフ動作に際し
て、高い方の温度を検出する機能を有しており、ＣＰＵ
１６がその温度に達したか否かを監視している。ヒータ
３の予熱時には、第１の制御信号Ｓ１１をオンにして、
第２のコンパレータ１４の出力により、ＣＰＵ１６でヒ
ータ３の温度を検知する。

【００３５】このＣＰＵ１６によって、第２の制御信号
Ｓ１２を生成するための制御信号Ｓ１２′のＨ，Ｌレベ
ルに変化させて、第２の主開閉素子１′のオン時間（通
電時間）を制御することにより、ヒータ３の温度を目標
の温度に保持する。例えば、図３(1) に示すように、第
１の制御信号Ｓ１１と第２の制御信号Ｓ１２とを、共に
オンにすることによって、ヒータ３が点灯される。

【００３６】また、ヒータ３の運転時には、第１の制御
信号Ｓ１１（正論理）と第２の制御信号Ｓ１２（負論
理）とを共にオンにし、第１のコンパレータ１３の出力
と第２の制御信号Ｓ１２′とのアンド条件（ナンドゲー
ト回路１７の出力）によって第２の制御信号Ｓ１２を生
成し、第１と第２の制御信号Ｓ１１，Ｓ１２をオン／オ
フして、ヒータ３の温度を目標温度に保持する。

【００３７】この図３(1) は、第１の主開閉素子１と第
２の主開閉素子１′のいずれもが正常の場合である。も
し、第１の主開閉素子１が短絡すると、図３(2) に示す
ように、第１の制御信号Ｓ１１がＬレベル（オフ）にな
り、また、他方の第２の主開閉素子１′が短絡すると、
図３(3) に示すように、第２の制御信号Ｓ１２がＬレベ
ル（オフ）になる。

【００３８】ここで、第１の制御信号Ｓ１１または第１
の主開閉素子１、あるいは第２の制御信号Ｓ１２または
第２の主開閉素子１′のいずれか１個に短絡が発生した
場合には、他方の制御信号Ｓ１２あるいはＳ１１をオフ
にすることによって、ヒータ３を消灯することができ
る。その結果、ヒータ３の過熱が防止される。

【００３９】また、第１の制御信号Ｓ１１あるいは第２
の制御信号Ｓ１２の配線（ハーネスおよびプリントパタ
ーン）上で、相互に短絡等が生じたときは、それぞれが
同一論理（Ｈ：ハイレベルまたはＬ：ローレベル）とな
るため、第１の主開閉素子１または第２の主開閉素子
１′の一方がオフとなり、ヒータ３が消灯される。した
がって、このような故障が発生した場合にも、ヒータ３
の過熱が防止される。

【００４０】次に、温度制御の他の一例について、タイ
ムチャートを参照しながら、説明する。この場合の回路
構成は、図２に示した実施例とする。

【００４１】図４は、この発明のヒータ制御回路につい
て、その温度制御の他の一例を説明するためのタイムチ
ャートである。図の信号波形に付けられた符号は図２の
符号位置に対応しており、また、はこの発明による温
度制御曲線、は従来の方式による温度曲線を示す。

【００４２】先の図３では、第２のコンパレータ１４の
出力によって、ヒータ３が予め設定された高い温度を超
えないように制御し、もし、その温度を超えたときは、
第１あるいは第２の主開閉素子１，１′がショートした
と判定した。この図４では、第２のコンパレータ１４に
よって低い温度（例えば６５°Ｃ）を監視し、第１のコ
ンパレータ１３によって高い温度（例えば１７０°Ｃ）
を監視する。

【００４３】そして、第３のコンパレータ１５によっ
て、異常に高い温度（例えば２００°Ｃ）に達したか否
かについて監視を行う。そのため、正常な動作が行われ
ていれば、ヒータ３は、６５°Ｃ〜１７０°Ｃの間でオ
ン／オフされることになる。

【００４４】また、第３のコンパレータ１５の出力によ
って、異常に高い温度になったことを検知したときは、
その旨の信号を出力して通電を停止させる。したがっ
て、第１や第２の主開閉素子１，１′あるいはその他の
素子に故障が発生しても、図４にで示すように、異常
に高い温度（例えば２００°Ｃ）を超えることが防止さ
れる。

【００４５】これに対して、従来の場合には、サーモス
タット４が作動するまで、ヒータ３への通電が継続され
る。そのため、図４にで示すように、例えば２５０°
Ｃのような高温になり、発煙等が生じる。

【００４６】この発明では、第１や第２の主開閉素子
１，１′あるいはその他の素子に故障が発生して、温度
の制御動作が不可能になった場合に限り、サーモスタッ
ト４が作動するので、安全性が著しく向上される。すな
わち、図４にで示す例えば２５０°Ｃのような高温に
なることは、ほとんどない。

【００４７】

【実施例３】次に、他の実施例を説明する。この実施例
では、先に説明した図２の実施例の第２のコンパレータ
１４と第３のコンパレータ１５の代りに、Ａ／Ｄコンバ
ータが設けられている点が異なっている。

【００４８】図５は、この発明のヒータ制御回路につい
て、その具体的な構成の他の実施例を示す機能ブロック
図である。図における符号は図２と同様であり、また、
２１はＡ／Ｄコンバータ、２２はバッファ、２３はイン
バータを示す。

【００４９】この図５では、ＣＰＵ１６が、Ａ／Ｄコン
バータ２１の出力によって、ヒータ３の温度を検知す
る。その他の構成と動作は、基本的に先の図２と同様で
ある。

【００５０】具体的には、先の図４に示したタイムチャ
ートと同様で、第１から第３のコンパレータ１３，１
４，１５の出力で監視する温度を、Ａ／Ｄコンバータ２
１の出力によって、ＣＰＵ１６が各設定温度と比較しな
がら、制御信号Ｓ１１，Ｓ１２をオン／オフさせればよ
い。

【００５１】

【実施例４】次に、この発明のヒータ制御回路につい
て、他の実施例を説明する。

【００５２】この実施例でも、その基本的な回路構成
は、先の図２や図５と同様であるが、ここでは、図２に
基づいて説明する。ヒータの通電時の動作は、先の図３
や図４と同様であるが、ここでは、図３に基づいて説明
する。

【００５３】ヒータ制御回路の故障診断に際しては、Ｃ
ＰＵ１６が、次の図６に示すフローに従って制御を司
る。図６は、この発明のヒータ制御回路において、故障
診断時の主要な処理の流れを示すフローチャートであ
る。図において、＃１〜＃１６はステップを示す。

【００５４】ステップ＃１で、制御信号Ｓ１１をオフ、
制御信号Ｓ１２をオンにする。ステップ＃２で、第２の
コンパレータ１４によって、ヒータ３の温度を判定す
る。

【００５５】もし、図３(1) や(2) に示したように、第
２のコンパレータ１４の出力が、設定温度を超えていれ
ば、ステップ＃３で、ＣＰＵ１６によって制御信号Ｓ１
２のオン時間を測定する。ステップ＃４で、この制御信
号Ｓ１２のオン時間が予め設定された第１の時間よりも
大きいか否か判断する。

【００５６】もし、図３(2) のように、第１の時間より
も大きいときは、第１の制御信号Ｓ１１の異常か、第１
の主開閉素子１の故障が発生したと判断して、ステップ
＃５で、その旨を通知する。また、第２のコンパレータ
１４の出力が、設定温度を超えていないときは、正常で
あると判断し、ステップ＃６で、その旨を通知する。

【００５７】ステップ＃７で、制御信号Ｓ１１をオン、
制御信号Ｓ１２をオフにする。ステップ＃８で、第２の
コンパレータ１４によって、ヒータ３の温度を判定す
る。

【００５８】もし、図３(1) や(3) に示したように、第
２のコンパレータ１４の出力が、設定温度を超えていれ
ば、ステップ＃９で、ＣＰＵ１６によって制御信号Ｓ１
１のオン時間を測定する。ステップ＃１０で、この制御
信号Ｓ１１のオン時間が予め設定された第２の時間より
も大きいか否か判断する。

【００５９】もし、図３(3) のように、第２の時間より
も大きいときは、第２の制御信号Ｓ１２の異常か、第２
の主開閉素子１′の故障が発生したと判断して、ステッ
プ＃１１で、その旨を通知する。また、第２のコンパレ
ータ１４の出力が、設定温度を超えていないときは、正
常であると判断し、ステップ＃１２で、その旨を通知す
る。

【００６０】ステップ＃１３で、制御信号Ｓ１１と制御
信号Ｓ１２を共にオンにする。ステップ＃１４で、第２
のコンパレータ１４の出力が、最低の温度に達したかど
うか判定する。

【００６１】もし、第２のコンパレータ１４の出力が、
最低の設定温度に達していないときは、いずれかの構成
要素に故障が発生したと判断して、ステップ＃１５で、
その旨を通知する。第２のコンパレータ１４の出力が、
最低の設定温度に達していれば、正常であると判断し、
ステップ＃１６で、その旨を通知する。

【００６２】以上のステップ＃１〜＃１６の処理によっ
て、この発明のヒータ制御回路による故障の有無の診断
が行われる。なお、以上の実施例では、図３のタイムチ
ャートを中心にして説明したが、図４のタイムチャート
についても、同様に実施することができる。

【００６３】

【発明の効果】請求項１の発明では、ヒータ制御回路に
主開閉器を２個直列に配置しているので、一方の部品が
故障しても、ヒータの消灯を制御する機能を維持するこ
とが可能となり、ヒータの過熱が防止される。また、ヒ
ータ制御回路に主開閉器を２個直列に配置しているの
で、一方の部品が故障しても、ヒータの消灯を制御する
機能を維持することが可能となり、ヒータの過熱が防止
される。さらに、制御信号を正，負の逆論理信号で構成
しているので、プリントパターンやハーネス等の配線中
で、相互短絡が発生した場合には、ヒータが消灯状態と
なり、過熱が防止される。

【００６４】

【００６５】

【００６６】

【図面の簡単な説明】

【図１】この発明のヒータ制御回路について、その要部
構成の一実施例を示す機能ブロック図である。

【図２】この発明のヒータ制御回路について、その具体
的な構成の一実施例を示す機能ブロック図である。

【図３】この発明のヒータ制御回路について、その温度
制御の動作を説明するためのタイムチャートである。

【図４】この発明のヒータ制御回路について、その温度
制御の他の一例を説明するためのタイムチャートであ
る。

【図５】この発明のヒータ制御回路について、その具体
的な構成の他の実施例を示す機能ブロック図である。

【図６】この発明のヒータ制御回路において、故障診断
時の主要な処理の流れを示すフローチャートである。

【図７】従来のヒータ制御回路について、その要部構成
の一例を示す機能ブロック図である。

【符号の説明】

１ 主開閉素子 １′ 第２の主開閉素子 ２ 補助開閉素子 ２′ 第２の補助開閉素子 ３ ヒータ ４ サーモスタット ５ インバータ ６ インバータ ７ バッファ １１ サーミスタ １２ アンプ １３ 第１のコンパレータ １４ 第２のコンパレータ １５ 第３のコンパレータ １６ ＣＰＵ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ヒータ、該ヒータに対して直列に接続さ
   れた主開閉素子、該主開閉素子に並列に接続された補助
   開閉素子とを具備するヒータ・オン／オフ制御回路にお
   いて、 前記主開閉素子のヒータの反対側に、直列に接続された
   第２の主開閉素子と、該第２の主開閉素子に並列に接続
   された第２の補助開閉素子とを備え、 前記２個の主開閉素子を正論理と負論理のように逆極性
   の論理信号でそれぞれ独立して制御する ことを特徴とす
   るヒータ制御回路。