JP3230021B2 - 化合物半導体結晶成長方法 - Google Patents
化合物半導体結晶成長方法Info
- Publication number
- JP3230021B2 JP3230021B2 JP11806593A JP11806593A JP3230021B2 JP 3230021 B2 JP3230021 B2 JP 3230021B2 JP 11806593 A JP11806593 A JP 11806593A JP 11806593 A JP11806593 A JP 11806593A JP 3230021 B2 JP3230021 B2 JP 3230021B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- compound semiconductor
- semiconductor layer
- plane
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、有機金属気相堆積（ｍ
ｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＭＯＶＰＥ）法を適用して化合物半導体
結晶を成長させる方法の改良に関する。
ｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＭＯＶＰＥ）法を適用して化合物半導体
結晶を成長させる方法の改良に関する。
【０００２】例えば、可視光半導体レーザなどに於い
て、段差形状基板上に結晶成長と同時にラテラル方向に
ｐｎ接合を生成させる技術を適用し、低非点収差の横モ
ード制御型構造を作成できることが報告されているが、
現在、種々困難な問題があるので、それを容易に実現で
きる手段を開発しなければならない。
て、段差形状基板上に結晶成長と同時にラテラル方向に
ｐｎ接合を生成させる技術を適用し、低非点収差の横モ
ード制御型構造を作成できることが報告されているが、
現在、種々困難な問題があるので、それを容易に実現で
きる手段を開発しなければならない。
【０００３】
【従来の技術】一般に、段差形状基板上に於いて、半導
体レーザやバイポーラ・トランジスタなどを簡単に形成
する為には、結晶成長中にラテラル方向にｐｎｐ接合や
ｎｐｎ接合が生成されるラテラルｐｎ接合形成技術が有
効である。
体レーザやバイポーラ・トランジスタなどを簡単に形成
する為には、結晶成長中にラテラル方向にｐｎｐ接合や
ｎｐｎ接合が生成されるラテラルｐｎ接合形成技術が有
効である。
【０００４】ＭＯＶＰＥ法では、ドーパント取り込みの
面方位依存性を利用することでラテラルｐｎ接合を形成
できることが知られている。
面方位依存性を利用することでラテラルｐｎ接合を形成
できることが知られている。
【０００５】図８及び図９は不純物ドーピングの面方位
依存性を説明する為の線図であり、横軸には基板のオフ
角を、また、縦軸には不純物の相対的な取り込まれ率を
それぞれ採ってある。図８はＭｇとＺｎの場合、また、
図９はＳｅの場合であって、化合物半導体結晶は何れも
ＡｌＧａＩｎＰである。
依存性を説明する為の線図であり、横軸には基板のオフ
角を、また、縦軸には不純物の相対的な取り込まれ率を
それぞれ採ってある。図８はＭｇとＺｎの場合、また、
図９はＳｅの場合であって、化合物半導体結晶は何れも
ＡｌＧａＩｎＰである。
【０００６】各図から明らかなように、Ｚｎなどｐ型不
純物の取り込まれ率は （３１１）Ａ＞（１００）≧（１１１）Ｂ なる依存性があるのに対し、Ｓｅなどｎ型不純物の取り
込まれ率は、逆に （１１１）Ｂ＞（１００）＞（１１１）Ａ なる依存性がある。
純物の取り込まれ率は （３１１）Ａ＞（１００）≧（１１１）Ｂ なる依存性があるのに対し、Ｓｅなどｎ型不純物の取り
込まれ率は、逆に （１１１）Ｂ＞（１００）＞（１１１）Ａ なる依存性がある。
【０００７】従って、異なる面方位をもつ半導体層表面
に対し、前記ｐ型不純物及びｎ型不純物を同時にドーピ
ングすれば、ｐ型結晶層とｎ型結晶層とを同時に成長さ
せることが可能である。
に対し、前記ｐ型不純物及びｎ型不純物を同時にドーピ
ングすれば、ｐ型結晶層とｎ型結晶層とを同時に成長さ
せることが可能である。
【０００８】図１０はｐ型不純物及びｎ型不純物を同時
ドーピングした際の面方位依存性を説明する為の線図で
あり、横軸には（１００）面から（１１１）Ａ面方向へ
のオフ角を、また、縦軸にはキャリヤ濃度をそれぞれ採
ってある。
ドーピングした際の面方位依存性を説明する為の線図で
あり、横軸には（１００）面から（１１１）Ａ面方向へ
のオフ角を、また、縦軸にはキャリヤ濃度をそれぞれ採
ってある。
【０００９】図から明らかなように、面方位に応じてｐ
型結晶層とｎ型結晶層とが一回の成長で得られるので、
例えば主面が（１００）面である半導体層表面に側面が
（１１１）Ａ面である溝を形成し、そこに前記同時ドー
ピングをした結晶層を成長させれば、主面にはｎ型結晶
層が、また、溝内にはｐ型結晶層がそれぞれ成長するこ
とになる。
型結晶層とｎ型結晶層とが一回の成長で得られるので、
例えば主面が（１００）面である半導体層表面に側面が
（１１１）Ａ面である溝を形成し、そこに前記同時ドー
ピングをした結晶層を成長させれば、主面にはｎ型結晶
層が、また、溝内にはｐ型結晶層がそれぞれ成長するこ
とになる。
【００１０】図１１はラテラルｐｎ接合形成技術を適用
して作成した従来の半導体レーザを表す要部切断正面図
である（要すれば、「米国特許第５，０６５，２００号
明細書」、を参照）。
して作成した従来の半導体レーザを表す要部切断正面図
である（要すれば、「米国特許第５，０６５，２００号
明細書」、を参照）。
【００１１】図に於いて、１はｐ+ −ＩｎＰ基板、１Ａ
は溝、２はＺｎドープＩｎＰクラッド層、３はＩｎＧａ
ＡｓＰ活性層、４はｐｎ同時ドープＩｎＰクラッド層、
４Ｎはｎ−ＩｎＰクラッド層、４Ｐはｐ−ＩｎＰ電流ブ
ロック兼クラッド層、５はｎ側電極をそれぞれ示してい
る。
は溝、２はＺｎドープＩｎＰクラッド層、３はＩｎＧａ
ＡｓＰ活性層、４はｐｎ同時ドープＩｎＰクラッド層、
４Ｎはｎ−ＩｎＰクラッド層、４Ｐはｐ−ＩｎＰ電流ブ
ロック兼クラッド層、５はｎ側電極をそれぞれ示してい
る。
【００１２】図から明らかなように、ｐｎ同時ドープＩ
ｎＰクラッド層４は、主面上に形成されたｎ−ＩｎＰク
ラッド層４Ｎと溝１Ａ内のｐ−ＩｎＰ電流ブロック兼ク
ラッド層４Ｐとからなっていて、所謂、ラテラルｐｎ接
合を構成している。
ｎＰクラッド層４は、主面上に形成されたｎ−ＩｎＰク
ラッド層４Ｎと溝１Ａ内のｐ−ＩｎＰ電流ブロック兼ク
ラッド層４Ｐとからなっていて、所謂、ラテラルｐｎ接
合を構成している。
【００１３】前記従来の技術の他には、例えば結晶成長
時に於ける選択的な不純物拡散を利用する技術が公知で
ある。これは、結晶成長時に或る濃度限界以上のＺｎを
ドーピングすると、Ｚｎが自動的に拡散することを利用
している。
時に於ける選択的な不純物拡散を利用する技術が公知で
ある。これは、結晶成長時に或る濃度限界以上のＺｎを
ドーピングすると、Ｚｎが自動的に拡散することを利用
している。
【００１４】即ち、容易にＺｎの高濃度ドーピングが可
能である面、例えば（３１１）Ａ面及びそれよりもドー
ピング効率が小さい面、例えば（１００）面で構成され
る段差形状基板上にＺｎを不純物とするｐ型結晶層とｎ
型結晶層とを多層成長させた場合、（３１１）Ａ面で
は、高濃度ｐ型結晶層と低濃度ｎ型結晶層とが交互に成
長され、また、（１００）面では低濃度ｐ型結晶層と高
濃度ｎ型結晶層とが交互に成長される。
能である面、例えば（３１１）Ａ面及びそれよりもドー
ピング効率が小さい面、例えば（１００）面で構成され
る段差形状基板上にＺｎを不純物とするｐ型結晶層とｎ
型結晶層とを多層成長させた場合、（３１１）Ａ面で
は、高濃度ｐ型結晶層と低濃度ｎ型結晶層とが交互に成
長され、また、（１００）面では低濃度ｐ型結晶層と高
濃度ｎ型結晶層とが交互に成長される。
【００１５】ところが、（３１１）Ａ面では、高濃度ｐ
型結晶層に於けるＺｎが低濃度ｎ型結晶層にも拡散され
てｐ型化し、結果として全体が単一の高濃度ｐ型結晶層
になってしまう。然しながら、ｎ型不純物は拡散しない
ので、（１００）面では、低濃度ｐ型結晶層と高濃度ｎ
型結晶層とが交互に成長された構成が維持される。
型結晶層に於けるＺｎが低濃度ｎ型結晶層にも拡散され
てｐ型化し、結果として全体が単一の高濃度ｐ型結晶層
になってしまう。然しながら、ｎ型不純物は拡散しない
ので、（１００）面では、低濃度ｐ型結晶層と高濃度ｎ
型結晶層とが交互に成長された構成が維持される。
【００１６】図１２はＺｎの自動的な拡散を利用して作
成した半導体レーザを表す要部切断正面図である（要す
れば、特公昭６２−５２９８５号公報、を参照）。図に
於いて、１１はｐ−ＧａＡｓ基板、１２Ａはｐ−ＧａＡ
ｓ層、１２Ｂはｎ−ＧａＡｓ層、１２Ｃは単一化された
ｐ−ＧａＡｓ層、１３はｐ−ＧａＡｌＡｓクラッド層、
１４はアンドープＧａＡｌＡｓ活性層、１５はｎ−Ｇａ
ＡｌＡｓクラッド層、１６はｎ−ＧａＡｓキャップ層、
１７はｎ側電極、１８はｐ側電極をそれぞれ示してい
る。
成した半導体レーザを表す要部切断正面図である（要す
れば、特公昭６２−５２９８５号公報、を参照）。図に
於いて、１１はｐ−ＧａＡｓ基板、１２Ａはｐ−ＧａＡ
ｓ層、１２Ｂはｎ−ＧａＡｓ層、１２Ｃは単一化された
ｐ−ＧａＡｓ層、１３はｐ−ＧａＡｌＡｓクラッド層、
１４はアンドープＧａＡｌＡｓ活性層、１５はｎ−Ｇａ
ＡｌＡｓクラッド層、１６はｎ−ＧａＡｓキャップ層、
１７はｎ側電極、１８はｐ側電極をそれぞれ示してい
る。
【００１７】この半導体レーザに於けるｐ−ＧａＡｓ層
１２Ｃは、Ｚｎを含有した高濃度ｐ−ＧａＡｓ層と低濃
度ｎ−ＧａＡｓ層との多層成長膜であったものが、高濃
度ｐ−ＧａＡｓ層中のＺｎが低濃度ｎ−ＧａＡｓ層に拡
散されて単一の高濃度ｐ−ＧａＡｓ層１２Ｃとなったも
のであり、従って、この場合もラテラルｐｎ接合が構成
されている。
１２Ｃは、Ｚｎを含有した高濃度ｐ−ＧａＡｓ層と低濃
度ｎ−ＧａＡｓ層との多層成長膜であったものが、高濃
度ｐ−ＧａＡｓ層中のＺｎが低濃度ｎ−ＧａＡｓ層に拡
散されて単一の高濃度ｐ−ＧａＡｓ層１２Ｃとなったも
のであり、従って、この場合もラテラルｐｎ接合が構成
されている。
【００１８】
【発明が解決しようとする課題】図１１について説明し
た従来例では、良好なラテラルｐｎ接合が得られ、結晶
性も極めて良好であったが、生産性に問題がある。即
ち、この従来の技術では、ｐ型不純物として例えばＺｎ
を、また、ｎ型不純物として例えばＳｅを同時ドーピン
グするので、ＺｎとＳｅとの間に反応が起こってＺｎＳ
ｅパーティクルとなり、これが成長装置に於ける反応管
を汚すので、二回目以後の結晶成長に悪影響を及ぼすこ
とになる。
た従来例では、良好なラテラルｐｎ接合が得られ、結晶
性も極めて良好であったが、生産性に問題がある。即
ち、この従来の技術では、ｐ型不純物として例えばＺｎ
を、また、ｎ型不純物として例えばＳｅを同時ドーピン
グするので、ＺｎとＳｅとの間に反応が起こってＺｎＳ
ｅパーティクルとなり、これが成長装置に於ける反応管
を汚すので、二回目以後の結晶成長に悪影響を及ぼすこ
とになる。
【００１９】図１２について説明した従来例では、高濃
度ドーピングで拡散する点に問題がある。即ち、Ｚｎな
どが拡散する場合、結晶中の空格子などの点欠陥を介在
して行なわれ、その空格子などの点欠陥は拡散が進行す
るにつれて増加し、そして、ＧａＡｓやＡｌＧａＩｎＰ
などのワイド・バンド・ギャップ化合物半導体では深い
準位を生成する為、結晶の発光効率が低下することが知
られている。
度ドーピングで拡散する点に問題がある。即ち、Ｚｎな
どが拡散する場合、結晶中の空格子などの点欠陥を介在
して行なわれ、その空格子などの点欠陥は拡散が進行す
るにつれて増加し、そして、ＧａＡｓやＡｌＧａＩｎＰ
などのワイド・バンド・ギャップ化合物半導体では深い
準位を生成する為、結晶の発光効率が低下することが知
られている。
【００２０】このようなことは、面方位の如何に拘わら
ず、高濃度ドーピングで拡散した場合に発生し、従っ
て、前記従来例に於いても、高濃度ドーピングに依って
Ｚｎを拡散させた部分の近傍に於ける結晶性は著しく劣
化し、素子特性に悪影響を与える旨の問題がある。
ず、高濃度ドーピングで拡散した場合に発生し、従っ
て、前記従来例に於いても、高濃度ドーピングに依って
Ｚｎを拡散させた部分の近傍に於ける結晶性は著しく劣
化し、素子特性に悪影響を与える旨の問題がある。
【００２１】本発明は、気相成長装置に於ける反応管を
汚染して次回からの結晶成長に悪影響を及ぼすことがな
く、また、不純物の特異な拡散などを利用することな
く、容易にラテラルｐｎ接合を形成できるようにする。
汚染して次回からの結晶成長に悪影響を及ぼすことがな
く、また、不純物の特異な拡散などを利用することな
く、容易にラテラルｐｎ接合を形成できるようにする。
【００２２】
【課題を解決するための手段】本発明は図１２について
説明した従来の技術を改善したものであり、次に、その
原理を解説する。図１は本発明の原理を解説する為の多
層半導体層に関するエネルギ・バンド・ダイヤグラムで
ある。
説明した従来の技術を改善したものであり、次に、その
原理を解説する。図１は本発明の原理を解説する為の多
層半導体層に関するエネルギ・バンド・ダイヤグラムで
ある。
【００２３】図に於いて、ＥC は伝導帯の底、ＥV は価
電子帯の頂、Ｅg はエネルギ・バンド・ギャップ、ＤＬ
は空乏層領域、（Ａ）はｐｎ接合を生成する半導体層の
エネルギ・バンド・ダイヤグラム、（Ｂ）はｐｎｐ接合
を生成する半導体層のエネルギ・バンド・ダイヤグラ
ム、（Ｃ）はｎｐｎ接合を生成する半導体層のエネルギ
・バンド・ダイヤグラム、（Ｄ）はｎ型半導体層がｐ反
転した場合のエネルギ・バンド・ダイヤグラム、（Ｅ）
はｐ型半導体層がｎ反転した場合のエネルギ・バンド・
ダイヤグラム、２１はｎ型半導体層、２２はｐ型半導体
層、２３はｐ型半導体層、２４はｎ型半導体層、２５は
ｐ型半導体層、２６はｎ型半導体層、２７はｐ型半導体
層、２８はｎ型半導体層をそれぞれ示している。尚、破
線はｐｎ接合面を表している。
電子帯の頂、Ｅg はエネルギ・バンド・ギャップ、ＤＬ
は空乏層領域、（Ａ）はｐｎ接合を生成する半導体層の
エネルギ・バンド・ダイヤグラム、（Ｂ）はｐｎｐ接合
を生成する半導体層のエネルギ・バンド・ダイヤグラ
ム、（Ｃ）はｎｐｎ接合を生成する半導体層のエネルギ
・バンド・ダイヤグラム、（Ｄ）はｎ型半導体層がｐ反
転した場合のエネルギ・バンド・ダイヤグラム、（Ｅ）
はｐ型半導体層がｎ反転した場合のエネルギ・バンド・
ダイヤグラム、２１はｎ型半導体層、２２はｐ型半導体
層、２３はｐ型半導体層、２４はｎ型半導体層、２５は
ｐ型半導体層、２６はｎ型半導体層、２７はｐ型半導体
層、２８はｎ型半導体層をそれぞれ示している。尚、破
線はｐｎ接合面を表している。
【００２４】本発明では、不純物を含有させた半導体層
を成長させる際、不純物の拡散が少ない条件で実施する
ので、半導体層中には、ｐ型不純物過剰領域、或いは、
ｎ型不純物過剰領域が作り込まれる。
を成長させる際、不純物の拡散が少ない条件で実施する
ので、半導体層中には、ｐ型不純物過剰領域、或いは、
ｎ型不純物過剰領域が作り込まれる。
【００２５】ｐ型半導体層とｎ型半導体層との接合界面
では、両者のフェルミ準位差に起因して、例えば図１の
（Ａ）に見られるように電界が加わって空乏層領域ＤＬ
が生成される。尚、空乏層領域ＤＬは、主として低濃度
のｎ型半導体層２１に拡がるのであるが、高濃度のｐ型
半導体層２２中にも僅かではあるが拡がる。
では、両者のフェルミ準位差に起因して、例えば図１の
（Ａ）に見られるように電界が加わって空乏層領域ＤＬ
が生成される。尚、空乏層領域ＤＬは、主として低濃度
のｎ型半導体層２１に拡がるのであるが、高濃度のｐ型
半導体層２２中にも僅かではあるが拡がる。
【００２６】ｐｎｐ接合やｎｐｎ接合でも、前記説明し
たｐｎ接合と同じ現象が起こり、そのエネルギ・バンド
は（Ｂ）或いは（Ｃ）のようになる。
たｐｎ接合と同じ現象が起こり、そのエネルギ・バンド
は（Ｂ）或いは（Ｃ）のようになる。
【００２７】ところで、空乏層幅は、単純な場合、一般
に次式のような関係で説明される。 Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型半導体層に延びる空乏層幅 Ｗp ：ｐ型半導体層に延びる空乏層幅 Ｎn ：ｎ型キャリヤ濃度 Ｎp ：ｐ型キャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率
に次式のような関係で説明される。 Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型半導体層に延びる空乏層幅 Ｗp ：ｐ型半導体層に延びる空乏層幅 Ｎn ：ｎ型キャリヤ濃度 Ｎp ：ｐ型キャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率
【００２８】前記の式からすれば、低いキャリヤ濃度の
場合には、空乏層幅Ｗは大となるから、例えば前記
（Ｂ）に見られるｐｎｐ接合に於けるｎ型半導体層２４
の厚さを空乏層幅Ｗn よりも小さくしておけば、ｎ型不
純物過剰の条件下にあるｎ型半導体層２４であっても、
本来であれば電子がキャリヤとして振る舞うべきとこ
ろ、拡散に依って供給される正孔の作用で、その正孔が
キャリヤとして振る舞うようにｐ反転してしまう。即
ち、ｎ型半導体層或いはｐ型半導体層に於いて、その層
厚が２Ｗn 或いは２Ｗp より小さい場合にはパンチ・ス
ルーが発生し、２Ｗn 或いは２Ｗp より大きい場合には
パンチ・スルーが発生しない。
場合には、空乏層幅Ｗは大となるから、例えば前記
（Ｂ）に見られるｐｎｐ接合に於けるｎ型半導体層２４
の厚さを空乏層幅Ｗn よりも小さくしておけば、ｎ型不
純物過剰の条件下にあるｎ型半導体層２４であっても、
本来であれば電子がキャリヤとして振る舞うべきとこ
ろ、拡散に依って供給される正孔の作用で、その正孔が
キャリヤとして振る舞うようにｐ反転してしまう。即
ち、ｎ型半導体層或いはｐ型半導体層に於いて、その層
厚が２Ｗn 或いは２Ｗp より小さい場合にはパンチ・ス
ルーが発生し、２Ｗn 或いは２Ｗp より大きい場合には
パンチ・スルーが発生しない。
【００２９】（Ｄ）は（Ｂ）に見られるｐｎｐ接合に於
けるｎ型半導体層２４がｐ反転したことを示している。
即ち、（Ｄ）に於いては、（Ｂ）に比較して、ｎ型半導
体層２４に於けるバンド全体の曲がりがなくなって、ｐ
型半導体層２３或いは２５と同様になっている。
けるｎ型半導体層２４がｐ反転したことを示している。
即ち、（Ｄ）に於いては、（Ｂ）に比較して、ｎ型半導
体層２４に於けるバンド全体の曲がりがなくなって、ｐ
型半導体層２３或いは２５と同様になっている。
【００３０】前記（Ｄ）及び（Ｂ）に関して、ｐｎｐ接
合を生成するｎ型半導体層２４のｐ反転について説明し
たが、このようなことは（Ｃ）に見られるｎｐｎ接合の
場合も同様である。即ち、ｐ型半導体層２７の厚さを空
乏層幅Ｗp よりも小さくしておけば、拡散に依って供給
される電子の作用で、その電子がキャリヤとして振る舞
うようにｎ反転させることができ、（Ｅ）はその状態を
表している。
合を生成するｎ型半導体層２４のｐ反転について説明し
たが、このようなことは（Ｃ）に見られるｎｐｎ接合の
場合も同様である。即ち、ｐ型半導体層２７の厚さを空
乏層幅Ｗp よりも小さくしておけば、拡散に依って供給
される電子の作用で、その電子がキャリヤとして振る舞
うようにｎ反転させることができ、（Ｅ）はその状態を
表している。
【００３１】前記したところから、本発明に依る化合物
半導体結晶成長方法に於いては、（１）化合物半導体基
板（例えばｎ−ＧａＡｓ基板）に斜面或いは溝からなる
段差領域（例えば溝３１Ａ）を形成することに依って段
差形状化合物半導体基板（例えばｎ−ＧａＡｓ基板３
１）とする工程と、次いで、前記段差形状化合物半導体
基板上に厚さがｔn であるｎ型化合物半導体層（例えば
ｎ型半導体層３２）及び厚さがｔp であるｐ型化合物半
導体層（例えばｐ型半導体層３３）を交互に且つそれ等
の厚さｔn 及びｔp が Ｗ＝（（２εs ・Ｅg ）／（ｑＮB ））1/2 Ｗ：空乏層幅 εs ：比誘電率 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 ＮB ：キャリヤ濃度 Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型化合物半導体層に延びる空乏層幅 Ｗp ：ｐ型化合物半導体層に延びる空乏層幅 Ｎn ：ｎ型化合物半導体層のキャリヤ濃度 Ｎp ：ｐ型化合物半導体層のキャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率 なる式で定められるｎ型化合物半導体層に延びる空乏層
幅Ｗn 及びｐ型化合物半導体層に延びる空乏層幅Ｗp を
用いて ｔn ＞２Ｗn 且つｔp ＜２Ｗp となるか、或いは、 ｔp ＞２Ｗp 且つｔn ＜２Ｗn となるよう選択して積層形成する工程とが含まれてなる
ことを特徴とするか、或いは、
半導体結晶成長方法に於いては、（１）化合物半導体基
板（例えばｎ−ＧａＡｓ基板）に斜面或いは溝からなる
段差領域（例えば溝３１Ａ）を形成することに依って段
差形状化合物半導体基板（例えばｎ−ＧａＡｓ基板３
１）とする工程と、次いで、前記段差形状化合物半導体
基板上に厚さがｔn であるｎ型化合物半導体層（例えば
ｎ型半導体層３２）及び厚さがｔp であるｐ型化合物半
導体層（例えばｐ型半導体層３３）を交互に且つそれ等
の厚さｔn 及びｔp が Ｗ＝（（２εs ・Ｅg ）／（ｑＮB ））1/2 Ｗ：空乏層幅 εs ：比誘電率 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 ＮB ：キャリヤ濃度 Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型化合物半導体層に延びる空乏層幅 Ｗp ：ｐ型化合物半導体層に延びる空乏層幅 Ｎn ：ｎ型化合物半導体層のキャリヤ濃度 Ｎp ：ｐ型化合物半導体層のキャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率 なる式で定められるｎ型化合物半導体層に延びる空乏層
幅Ｗn 及びｐ型化合物半導体層に延びる空乏層幅Ｗp を
用いて ｔn ＞２Ｗn 且つｔp ＜２Ｗp となるか、或いは、 ｔp ＞２Ｗp 且つｔn ＜２Ｗn となるよう選択して積層形成する工程とが含まれてなる
ことを特徴とするか、或いは、
【００３２】（２）前記（１）に於いて、主面の面指数
が（１００）又はその近傍にある化合物半導体基板（例
えばｎ−ＧａＡｓ基板）に（０１１）方向に延びる（Ｘ
１１）Ａ面（Ｘは正数）を斜面とする溝からなる段差領
域（例えば斜面４１Ａ）を形成して段差形状化合物半導
体基板（例えばｎ−ＧａＡｓ基板４１）とする工程と、
次いで、ｎ型及びｐ型の各化合物半導体層（例えばｎ型
半導体層４２並びにｐ型半導体層４３）を交互に積層成
長して（０１１）方向に延びる前記（Ｘ１１）Ａ面（Ｘ
は正数）上にｐ型導通領域（例えばｐ型導通領域４４）
を生成させる工程とが含まれてなることを特徴とする
か、或いは、
が（１００）又はその近傍にある化合物半導体基板（例
えばｎ−ＧａＡｓ基板）に（０１１）方向に延びる（Ｘ
１１）Ａ面（Ｘは正数）を斜面とする溝からなる段差領
域（例えば斜面４１Ａ）を形成して段差形状化合物半導
体基板（例えばｎ−ＧａＡｓ基板４１）とする工程と、
次いで、ｎ型及びｐ型の各化合物半導体層（例えばｎ型
半導体層４２並びにｐ型半導体層４３）を交互に積層成
長して（０１１）方向に延びる前記（Ｘ１１）Ａ面（Ｘ
は正数）上にｐ型導通領域（例えばｐ型導通領域４４）
を生成させる工程とが含まれてなることを特徴とする
か、或いは、
【００３３】（３）前記（１）に於いて、主面の面指数
が（１００）又はその近傍にある化合物半導体基板（例
えばｎ−ＧａＡｓ基板）に（０１１）方向に延びる（Ｘ
１１）Ｂ面（Ｘは正数）を斜面とする溝からなる段差領
域（例えば斜面６１Ａ）を形成して段差形状化合物半導
体基板（例えばｎ−ＧａＡｓ基板６１）とする工程と、
次いで、ｎ型及びｐ型の各化合物半導体層（例えばｎ型
半導体層６２並びにｐ型半導体層６３）を交互に積層成
長して（０１１）方向に延びる（Ｘ１１）Ｂ面（Ｘは正
数）上にｎ型導通領域（例えばｎ型導通領域６４）を生
成させ且つ前記主面上にｐ型導通領域を生成させるか或
いは前記ｎ型及びｐ型の各化合物半導体層が積層された
ままとする工程とが含まれてなることを特徴とするか、
或いは、
が（１００）又はその近傍にある化合物半導体基板（例
えばｎ−ＧａＡｓ基板）に（０１１）方向に延びる（Ｘ
１１）Ｂ面（Ｘは正数）を斜面とする溝からなる段差領
域（例えば斜面６１Ａ）を形成して段差形状化合物半導
体基板（例えばｎ−ＧａＡｓ基板６１）とする工程と、
次いで、ｎ型及びｐ型の各化合物半導体層（例えばｎ型
半導体層６２並びにｐ型半導体層６３）を交互に積層成
長して（０１１）方向に延びる（Ｘ１１）Ｂ面（Ｘは正
数）上にｎ型導通領域（例えばｎ型導通領域６４）を生
成させ且つ前記主面上にｐ型導通領域を生成させるか或
いは前記ｎ型及びｐ型の各化合物半導体層が積層された
ままとする工程とが含まれてなることを特徴とするか、
或いは、
【００３４】（４）前記（１）に於いて、主面の面指数
が（１００）面から（３１１）Ａ方向にオフしたオフ角
がｙ１である化合物半導体基板（例えばｎ−ＧａＡｓ基
板）に面指数が（１００）面から（３１１）Ａ方向に更
にオフしたオフ角がｙ２であってｙ２＞ｙ１なる斜面か
らなる段差領域を形成して段差形状化合物半導体基板
（例えばｎ−ＧａＡｓ基板７１）とする工程と、次い
で、ｎ型及びｐ型の各化合物半導体層を交互に積層成長
して斜面上にｐ型導通領域（例えばｐ型導通領域７４）
を生成させると共に主面上にｎ型導通領域（例えばｎ型
導通領域７２及び７３）を生成させるか或いは前記ｎ型
及びｐ型の各化合物半導体層が積層されたままとする工
程とが含まれてなることを特徴とするか、或いは、
が（１００）面から（３１１）Ａ方向にオフしたオフ角
がｙ１である化合物半導体基板（例えばｎ−ＧａＡｓ基
板）に面指数が（１００）面から（３１１）Ａ方向に更
にオフしたオフ角がｙ２であってｙ２＞ｙ１なる斜面か
らなる段差領域を形成して段差形状化合物半導体基板
（例えばｎ−ＧａＡｓ基板７１）とする工程と、次い
で、ｎ型及びｐ型の各化合物半導体層を交互に積層成長
して斜面上にｐ型導通領域（例えばｐ型導通領域７４）
を生成させると共に主面上にｎ型導通領域（例えばｎ型
導通領域７２及び７３）を生成させるか或いは前記ｎ型
及びｐ型の各化合物半導体層が積層されたままとする工
程とが含まれてなることを特徴とするか、或いは、
【００３５】（５）前記（１）に於いて、主面の面指数
が（１００）面から（１１１）Ｂ方向にオフしたオフ角
がｙ１である化合物半導体基板に面指数が（１００）面
から（１１１）Ｂ方向に更にオフしたオフ角がｙ２であ
ってｙ２＞ｙ１なる斜面からなる段差領域を形成して段
差形状化合物半導体基板とする工程と、次いで、ｎ型及
びｐ型の各化合物半導体層を交互に積層成長して斜面上
にｎ型導通領域を生成させると共に主面上にｐ型導通領
域を生成させるか或いは前記ｎ型及びｐ型の各化合物半
導体層が積層されたままとする工程とが含まれてなるこ
とを特徴とするか、或いは、
が（１００）面から（１１１）Ｂ方向にオフしたオフ角
がｙ１である化合物半導体基板に面指数が（１００）面
から（１１１）Ｂ方向に更にオフしたオフ角がｙ２であ
ってｙ２＞ｙ１なる斜面からなる段差領域を形成して段
差形状化合物半導体基板とする工程と、次いで、ｎ型及
びｐ型の各化合物半導体層を交互に積層成長して斜面上
にｎ型導通領域を生成させると共に主面上にｐ型導通領
域を生成させるか或いは前記ｎ型及びｐ型の各化合物半
導体層が積層されたままとする工程とが含まれてなるこ
とを特徴とするか、或いは、
【００３６】（６）前記（２）或いは（４）に於いて、
成長させるべき化合物半導体層のソース・ガスに於ける
五族／三族比を大きくするか或いは成長温度を低くして
段差領域に於けるｐ型化合物半導体層の成長速度と主面
に於けるｐ型化合物半導体層の成長速度との比を大きく
することを特徴とするか、或いは、
成長させるべき化合物半導体層のソース・ガスに於ける
五族／三族比を大きくするか或いは成長温度を低くして
段差領域に於けるｐ型化合物半導体層の成長速度と主面
に於けるｐ型化合物半導体層の成長速度との比を大きく
することを特徴とするか、或いは、
【００３７】（７）前記（３）或いは（５）に於いて、
成長させるべき化合物半導体層のソース・ガスに於ける
五族／三族比を大きくするか或いは成長温度を低くして
段差領域に於けるｎ型化合物半導体層の成長速度と主面
に於けるｎ型化合物半導体層の成長速度との比を大きく
することを特徴とする。
成長させるべき化合物半導体層のソース・ガスに於ける
五族／三族比を大きくするか或いは成長温度を低くして
段差領域に於けるｎ型化合物半導体層の成長速度と主面
に於けるｎ型化合物半導体層の成長速度との比を大きく
することを特徴とする。
【００３８】
【作用】前記手段を採ることに依り、ＺｎとＳｅの同時
ドーピングは行なう必要がなくなり、従って、ＺｎとＳ
ｅとが反応してＺｎＳｅパーティクルが生成されてＭＯ
ＶＰＥ装置の反応管を汚して次回以降の結晶成長に悪影
響を及ぼす虞は皆無となり、また、電流の流路、即ち、
導電領域を生成させるのにＺｎなどの拡散に依存するの
ではなく、空乏化に依るパンチ・スルー、即ち、導電型
の反転を利用しているので、空格子などの点欠陥が形成
されることはなく、従って、深い準位などが生成されて
例えば結晶の発光効率を低下させるなどの虞もなくな
り、特性良好な半導体素子を製造するのに充分に寄与す
ることができる。
ドーピングは行なう必要がなくなり、従って、ＺｎとＳ
ｅとが反応してＺｎＳｅパーティクルが生成されてＭＯ
ＶＰＥ装置の反応管を汚して次回以降の結晶成長に悪影
響を及ぼす虞は皆無となり、また、電流の流路、即ち、
導電領域を生成させるのにＺｎなどの拡散に依存するの
ではなく、空乏化に依るパンチ・スルー、即ち、導電型
の反転を利用しているので、空格子などの点欠陥が形成
されることはなく、従って、深い準位などが生成されて
例えば結晶の発光効率を低下させるなどの虞もなくな
り、特性良好な半導体素子を製造するのに充分に寄与す
ることができる。
【００３９】
【実施例】図２は本発明に於ける第一実施例を解説する
為の半導体ウエハを表す要部切断側面図である。 （１） リソグラフィ技術に於けるレジスト・プロセス
及びエッチャントをフッ酸溶液とするウエット・エッチ
ング法を適用することに依り、主面の面指数が（１０
０）ジャストであって、且つ、Ｓｉがドーピングされて
ｎ型になっているＧａＡｓ基板３１に於ける（０１１）
方向に（５１１）Ａ面を表出させる溝３１Ａを形成す
る。
為の半導体ウエハを表す要部切断側面図である。 （１） リソグラフィ技術に於けるレジスト・プロセス
及びエッチャントをフッ酸溶液とするウエット・エッチ
ング法を適用することに依り、主面の面指数が（１０
０）ジャストであって、且つ、Ｓｉがドーピングされて
ｎ型になっているＧａＡｓ基板３１に於ける（０１１）
方向に（５１１）Ａ面を表出させる溝３１Ａを形成す
る。
【００４０】（２） レジスト膜などを除去してから、
ＭＯＶＰＥ法を適用することに依り、ｎ型半導体層３２
とｐ型半導体層３３を交互に多層に成長させる。
ＭＯＶＰＥ法を適用することに依り、ｎ型半導体層３２
とｐ型半導体層３３を交互に多層に成長させる。
【００４１】この場合、ｎ型半導体層３２及びｐ型半導
体層３３それぞれの成長に共通するデータを例示すると
次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 尚、この成長条件に依った場合、Ｚｎ濃度が２×１０18
〔cm-3〕までは、Ｚｎの大きな拡散は起き難い。
体層３３それぞれの成長に共通するデータを例示すると
次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 尚、この成長条件に依った場合、Ｚｎ濃度が２×１０18
〔cm-3〕までは、Ｚｎの大きな拡散は起き難い。
【００４２】また、ｎ型半導体層３２の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：２．５×１０-7 （１００）ジャスト面でのキャリヤ濃度：１×１０
17〔cm-3〕 （５１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：２．５×１０-7 （１００）ジャスト面でのキャリヤ濃度：１×１０
17〔cm-3〕 （５１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
【００４３】また、ｐ型半導体層３３の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ジメチル亜鉛（ＤＭＺｎ：Ｚｎ（Ｃ
Ｈ3 ）2 ） ソース・ガスの二族／三族比：０．１ （１００）ジャスト面でのキャリヤ濃度：１×１０
17〔cm-3〕 （５１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ジメチル亜鉛（ＤＭＺｎ：Ｚｎ（Ｃ
Ｈ3 ）2 ） ソース・ガスの二族／三族比：０．１ （１００）ジャスト面でのキャリヤ濃度：１×１０
17〔cm-3〕 （５１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
【００４４】第一実施例の場合、（１００）ジャスト面
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（５１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）ジャスト面の場合と大きく相違する。
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（５１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）ジャスト面の場合と大きく相違する。
【００４５】前記したように、ｎ型半導体層３２及びｐ
型半導体層３３は、両方とも厚さが４００〔ｎｍ〕であ
るから、溝３１Ａに対応する領域では、ｎ型半導体層３
２が全て空乏化されてｐ反転し、その結果、電流路とな
るｐ型導通領域３４が生成される。また、（１００）ジ
ャスト面に於いては空乏層が延びきらないので、ｎ型半
導体層３２及びｐ型半導体層３３は共に成長当初の状態
を維持している。尚、この場合、式（１）で説明した空
乏層幅Ｗは、ｐ及びｎのフェルミ準位のエネルギを考慮
して厳密に選定する。
型半導体層３３は、両方とも厚さが４００〔ｎｍ〕であ
るから、溝３１Ａに対応する領域では、ｎ型半導体層３
２が全て空乏化されてｐ反転し、その結果、電流路とな
るｐ型導通領域３４が生成される。また、（１００）ジ
ャスト面に於いては空乏層が延びきらないので、ｎ型半
導体層３２及びｐ型半導体層３３は共に成長当初の状態
を維持している。尚、この場合、式（１）で説明した空
乏層幅Ｗは、ｐ及びｎのフェルミ準位のエネルギを考慮
して厳密に選定する。
【００４６】図３は本発明に於ける第二実施例を解説す
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板４１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面４１Ａを形成する。
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板４１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面４１Ａを形成する。
【００４７】（２） ｎ型半導体層４２とｐ型半導体層
４３を交互に多層に成長させる。この場合、ｎ型半導体
層４２及びｐ型半導体層４３それぞれの成長に共通する
データを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 尚、この成長条件に依った場合、Ｚｎ濃度が２×１０18
〔cm-3〕までは、Ｚｎの大きな拡散は起き難い。
４３を交互に多層に成長させる。この場合、ｎ型半導体
層４２及びｐ型半導体層４３それぞれの成長に共通する
データを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 尚、この成長条件に依った場合、Ｚｎ濃度が２×１０18
〔cm-3〕までは、Ｚｎの大きな拡散は起き難い。
【００４８】また、ｎ型半導体層４２の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-7 （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-7 （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
【００４９】また、ｐ型半導体層４３の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０５ （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０５ （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
【００５０】第二実施例の場合、（１００）６度オフ面
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（４１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）６度オフ面の場合と大きく相違する。
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（４１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）６度オフ面の場合と大きく相違する。
【００５１】ｎ型半導体層４２並びにｐ型半導体層４３
は、両方とも厚さが４００〔ｎｍ〕であるから、斜面４
１Ａに対応する領域では、ｎ型半導体層４２が全て空乏
化されてｐ反転し、その結果、電流路となるｐ型導通領
域４４が生成される。また、（１００）６度オフ面に於
いては空乏層が延びきらないので、ｎ型半導体層４２及
びｐ型半導体層４３は共に成長当初の状態を維持してい
る。
は、両方とも厚さが４００〔ｎｍ〕であるから、斜面４
１Ａに対応する領域では、ｎ型半導体層４２が全て空乏
化されてｐ反転し、その結果、電流路となるｐ型導通領
域４４が生成される。また、（１００）６度オフ面に於
いては空乏層が延びきらないので、ｎ型半導体層４２及
びｐ型半導体層４３は共に成長当初の状態を維持してい
る。
【００５２】図４は本発明に於ける第三実施例を解説す
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板５１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面５１Ａを形成する。
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板５１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面５１Ａを形成する。
【００５３】（２） ｎ型半導体層５２とｐ型半導体層
５３を交互に多層に成長させる。ｎ型半導体層５２の成
長に関するデータを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-7 （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
５３を交互に多層に成長させる。ｎ型半導体層５２の成
長に関するデータを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-7 （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０16〔cm-3〕
【００５４】ｐ型半導体層５３の成長に関するデータを
例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：３３０ 成長温度：７１０〔℃〕 厚さ：（１００）６度オフ面で４００〔ｎｍ〕 ：（４１１）Ａ面で５００〔ｎｍ〕 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０５ （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：３３０ 成長温度：７１０〔℃〕 厚さ：（１００）６度オフ面で４００〔ｎｍ〕 ：（４１１）Ａ面で５００〔ｎｍ〕 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０５ （１００）６度オフ面でのキャリヤ濃度：１×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０18〔cm-3〕
【００５５】第三実施例の場合、（１００）６度オフ面
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（４１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）６度オフ面の場合と大きく相違する。
に於いて、ｎ側への空乏層の延びは約１２１〔ｎｍ〕で
あり、そして、ｐ側への空乏層の延びは約１２１〔ｎ
ｍ〕であって略同等である。また、（４１１）Ａ面で
は、ｎ側への空乏層の延びは約３８２〔ｎｍ〕であり、
そして、ｐ側への空乏層の延びは約７〔ｎｍ〕であっ
て、（１００）６度オフ面の場合と大きく相違する。
【００５６】斜面５１Ａに対応する領域に於けるｎ型半
導体層５２の厚さは４００〔ｎｍ〕であり、そして、ｐ
型半導体層５３の厚さは５００〔ｎｍ〕であるから、ｎ
型半導体層５２が全て空乏化されてｐ反転し、その結
果、電流路となるｐ型導通領域５４が生成される。尚、
斜面５１Ａに対応する領域に於けるｐ型半導体層５３は
厚くなっているので、全体の抵抗値を低くすることがで
きる旨の利点もある。また、（１００）６度オフ面に於
いては空乏層が延びきらないので、ｎ型半導体層５２及
びｐ型半導体層５３は共に成長当初の状態を維持してい
る。
導体層５２の厚さは４００〔ｎｍ〕であり、そして、ｐ
型半導体層５３の厚さは５００〔ｎｍ〕であるから、ｎ
型半導体層５２が全て空乏化されてｐ反転し、その結
果、電流路となるｐ型導通領域５４が生成される。尚、
斜面５１Ａに対応する領域に於けるｐ型半導体層５３は
厚くなっているので、全体の抵抗値を低くすることがで
きる旨の利点もある。また、（１００）６度オフ面に於
いては空乏層が延びきらないので、ｎ型半導体層５２及
びｐ型半導体層５３は共に成長当初の状態を維持してい
る。
【００５７】図５は本発明に於ける第四実施例を解説す
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（２１１）Ｂであるｎ−ＧａＡ
ｓ基板６１をウエット・エッチングして、（０１１）方
向に（１１１）Ｂ面が現れる斜面６１Ａを形成する。
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（２１１）Ｂであるｎ−ＧａＡ
ｓ基板６１をウエット・エッチングして、（０１１）方
向に（１１１）Ｂ面が現れる斜面６１Ａを形成する。
【００５８】（２） ｎ型半導体層６２とｐ型半導体層
６３を交互に多層に成長させる。この場合、ｎ型半導体
層６２及びｐ型半導体層６３それぞれの成長に共通する
データを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕
６３を交互に多層に成長させる。この場合、ｎ型半導体
層６２及びｐ型半導体層６３それぞれの成長に共通する
データを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕
【００５９】また、ｎ型半導体層６２の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：１．４×１０-7 （２１１）Ｂ面でのキャリヤ濃度：１×１０17〔cm-3〕 （１１１）Ｂ面でのキャリヤ濃度：１×１０18〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：１．４×１０-7 （２１１）Ｂ面でのキャリヤ濃度：１×１０17〔cm-3〕 （１１１）Ｂ面でのキャリヤ濃度：１×１０18〔cm-3〕
【００６０】また、ｐ型半導体層６３の成長に独特のデ
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．１ （２１１）Ｂ面でのキャリヤ濃度：１×１０17〔cm-3〕 （１１１）Ｂ面でのキャリヤ濃度：２×１０16〔cm-3〕
ータを例示すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．１ （２１１）Ｂ面でのキャリヤ濃度：１×１０17〔cm-3〕 （１１１）Ｂ面でのキャリヤ濃度：２×１０16〔cm-3〕
【００６１】第四実施例の場合、（２１１）Ｂ面に於い
ては、ｎ側への空乏層の延びは約１２１〔ｎｍ〕であ
り、そして、ｐ側への空乏層の延びは約１２１〔ｎｍ〕
であって略同等である。然しながら、（１１１）Ｂ面に
於いては、ｐ側への空乏層の延びは約３８２〔ｎｍ〕で
あり、そして、ｎ側への空乏層の延びは約７〔ｎｍ〕で
あって、（２１１）Ｂ面の場合と大きく相違する。
ては、ｎ側への空乏層の延びは約１２１〔ｎｍ〕であ
り、そして、ｐ側への空乏層の延びは約１２１〔ｎｍ〕
であって略同等である。然しながら、（１１１）Ｂ面に
於いては、ｐ側への空乏層の延びは約３８２〔ｎｍ〕で
あり、そして、ｎ側への空乏層の延びは約７〔ｎｍ〕で
あって、（２１１）Ｂ面の場合と大きく相違する。
【００６２】ｎ型半導体層６２並びにｐ型半導体層６３
は、両方とも厚さが４００〔ｎｍ〕であるから、斜面６
１Ａに対応する領域では、ｐ型半導体層６３が全て空乏
化されてｎ反転し、その結果、電流路となるｎ型導通領
域６４が生成される。また、（２１１）Ｂ面に於いては
空乏層が延びきらないので、ｎ型半導体層６２及びｐ型
半導体層６３は共に成長当初の状態を維持している。
は、両方とも厚さが４００〔ｎｍ〕であるから、斜面６
１Ａに対応する領域では、ｐ型半導体層６３が全て空乏
化されてｎ反転し、その結果、電流路となるｎ型導通領
域６４が生成される。また、（２１１）Ｂ面に於いては
空乏層が延びきらないので、ｎ型半導体層６２及びｐ型
半導体層６３は共に成長当初の状態を維持している。
【００６３】図６は本発明に於ける第五実施例を解説す
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板７１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面７１Ａを形成する。
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板７１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面７１Ａを形成する。
【００６４】（２） ｎ型半導体層とｐ型半導体層を交
互に多層に成長させる。この場合、ｎ型半導体層及びｐ
型半導体層それぞれの成長に共通するデータを例示する
と次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：１００〔ｎｍ〕 尚、本実施例の場合、ｎ型半導体層並びにｐ型半導体層
が共に１００〔ｎｍ〕と薄いことが特徴である。
互に多層に成長させる。この場合、ｎ型半導体層及びｐ
型半導体層それぞれの成長に共通するデータを例示する
と次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：１００〔ｎｍ〕 尚、本実施例の場合、ｎ型半導体層並びにｐ型半導体層
が共に１００〔ｎｍ〕と薄いことが特徴である。
【００６５】ｎ型半導体層の成長に独特のデータを例示
すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：１．５×１０-6 （１００）６度オフ面でのキャリヤ濃度：５×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０17〔cm-3〕
すると次の通りである。 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：１．５×１０-6 （１００）６度オフ面でのキャリヤ濃度：５×１０
17〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：１×１０17〔cm-3〕
【００６６】ｐ型半導体層の成長に独特のデータを例示
すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０２５ （１００）６度オフ面でのキャリヤ濃度：５×１０
16〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：５×１０17〔cm-3〕
すると次の通りである。 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０２５ （１００）６度オフ面でのキャリヤ濃度：５×１０
16〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：５×１０17〔cm-3〕
【００６７】第５実施例の場合、（１００）６度オフ面
に於いて、ｎ側への空乏層の延びは約２３〔ｎｍ〕であ
り、そして、ｐ側への空乏層の延びは約２３３〔ｎｍ〕
である。また、（４１１）Ａ面では、ｎ側への空乏層の
延びは約１５８〔ｎｍ〕であり、そして、ｐ側への空乏
層の延びは約３２〔ｎｍ〕である。
に於いて、ｎ側への空乏層の延びは約２３〔ｎｍ〕であ
り、そして、ｐ側への空乏層の延びは約２３３〔ｎｍ〕
である。また、（４１１）Ａ面では、ｎ側への空乏層の
延びは約１５８〔ｎｍ〕であり、そして、ｐ側への空乏
層の延びは約３２〔ｎｍ〕である。
【００６８】ｎ型半導体層並びにｐ型半導体層は、両方
とも厚さが１００〔ｎｍ〕と薄いので、斜面７１Ａに対
応する領域に於いては、ｎ型半導体層が全て空乏化され
てｐ反転し、そして、（１００）６度オフ面に於いて
は、ｐ型半導体層が全て空乏化されてｎ反転することに
なり、その結果、ｎ型導通領域７２及び７３、電流路と
なるｐ型導通領域７４が生成される。
とも厚さが１００〔ｎｍ〕と薄いので、斜面７１Ａに対
応する領域に於いては、ｎ型半導体層が全て空乏化され
てｐ反転し、そして、（１００）６度オフ面に於いて
は、ｐ型半導体層が全て空乏化されてｎ反転することに
なり、その結果、ｎ型導通領域７２及び７３、電流路と
なるｐ型導通領域７４が生成される。
【００６９】図７は本発明に於ける第六実施例を解説す
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板８１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面８１Ａを形成する。
る為の半導体ウエハを表す要部切断側面図である。 （１） 主面の面指数が（１００）面から（１１１）Ａ
面方向に６度オフしたｎ−ＧａＡｓ基板８１をウエット
・エッチングして、（０１１）方向に（４１１）Ａ面が
現れる斜面８１Ａを形成する。
【００７０】（２） ｐ型半導体層８２とｎ型半導体層
８３を交互に多層に成長させる。ｐ型半導体層８２の成
長に関するデータを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：２００〔ｎｍ〕 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０２５ （１００）６度オフ面でのキャリヤ濃度：５×１０
16〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：５×１０17〔cm-3〕
８３を交互に多層に成長させる。ｐ型半導体層８２の成
長に関するデータを例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：２００〔ｎｍ〕 不純物：Ｚｎ ソース・ガス：ＤＭＺｎ ソース・ガスの二族／三族比：０．０２５ （１００）６度オフ面でのキャリヤ濃度：５×１０
16〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：５×１０17〔cm-3〕
【００７１】ｎ型半導体層８３の成長に関するデータを
例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-6 （１００）６度オフ面でのキャリヤ濃度：１×１０
18〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０17〔cm-3〕
例示すると次の通りである。 材料：（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ ソース・ガスの五族／三族比：１８０ 成長温度：７１０〔℃〕 厚さ：４００〔ｎｍ〕 不純物：Ｓｅ ソース・ガス：Ｈ2 Ｓｅ ソース・ガスの六族／五族比：３×１０-6 （１００）６度オフ面でのキャリヤ濃度：１×１０
18〔cm-3〕 （４１１）Ａ面でのキャリヤ濃度：２×１０17〔cm-3〕
【００７２】第六実施例の場合、ｐ型半導体層８２が２
００〔ｎｍ〕と薄く、そして、ｎ型半導体層８３が４０
０〔ｎｍ〕と厚いところに特徴があって、（１００）６
度オフ面に於いて、ｎ側への空乏層の延びは約１１〔ｎ
ｍ〕であり、そして、ｐ側への空乏層の延びは約２３９
〔ｎｍ〕である。また、（４１１）Ａ面では、ｎ側への
空乏層の延びは約１０４〔ｎｍ〕であり、そして、ｐ側
への空乏層の延びは約４４〔ｎｍ〕である。
００〔ｎｍ〕と薄く、そして、ｎ型半導体層８３が４０
０〔ｎｍ〕と厚いところに特徴があって、（１００）６
度オフ面に於いて、ｎ側への空乏層の延びは約１１〔ｎ
ｍ〕であり、そして、ｐ側への空乏層の延びは約２３９
〔ｎｍ〕である。また、（４１１）Ａ面では、ｎ側への
空乏層の延びは約１０４〔ｎｍ〕であり、そして、ｐ側
への空乏層の延びは約４４〔ｎｍ〕である。
【００７３】前記したように、ｐ型半導体層８２は薄
く、そして、ｎ型半導体層８３は厚くなっていることか
ら、斜面８１Ａに対応する領域に於いては空乏層が延び
きらないのでｐ型半導体層８２及びｎ型半導体層８３は
共に成長当初の状態を維持し、また、（１００）６度オ
フ面に於いては、ｐ型半導体層８２が全て空乏されるの
でｎ反転してｎ型導通領域８４及びｎ型導通領域８５が
生成される。尚、この構造のウエハは、例えば半導体レ
ーザや面発光型ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ
ｄｉｏｄｅ）を製造する場合に適用して有効である。
く、そして、ｎ型半導体層８３は厚くなっていることか
ら、斜面８１Ａに対応する領域に於いては空乏層が延び
きらないのでｐ型半導体層８２及びｎ型半導体層８３は
共に成長当初の状態を維持し、また、（１００）６度オ
フ面に於いては、ｐ型半導体層８２が全て空乏されるの
でｎ反転してｎ型導通領域８４及びｎ型導通領域８５が
生成される。尚、この構造のウエハは、例えば半導体レ
ーザや面発光型ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ
ｄｉｏｄｅ）を製造する場合に適用して有効である。
【００７４】
【発明の効果】本発明に依る化合物半導体結晶成長方法
に於いては、化合物半導体基板に段差領域を形成して段
差形状化合物半導体基板とし、段差形状化合物半導体基
板上に不純物を過剰に含有したｎ型及びｐ型の各化合物
半導体層を交互に且つそれ等の化合物半導体層の厚さｔ
n 及びｔp が Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型化合物半導体層に延びる空乏層幅 Ｗp ：ｐ型化合物半導体層に延びる空乏層幅 Ｎn ：ｎ型化合物半導体層のキャリヤ濃度 Ｎp ：ｐ型化合物半導体層のキャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率 なる式で定められるｎ型化合物半導体層に延びる空乏層
幅Ｗn 及びｐ型化合物半導体層に延びる空乏層幅Ｗp を
用いて ｔn ＞２Ｗn 且つｔp ＜２Ｗp となるか、或いは、 ｔp ＞２Ｗp 且つｔn ＜２Ｗn となるよう選択して積層形成する。
に於いては、化合物半導体基板に段差領域を形成して段
差形状化合物半導体基板とし、段差形状化合物半導体基
板上に不純物を過剰に含有したｎ型及びｐ型の各化合物
半導体層を交互に且つそれ等の化合物半導体層の厚さｔ
n 及びｔp が Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型化合物半導体層に延びる空乏層幅 Ｗp ：ｐ型化合物半導体層に延びる空乏層幅 Ｎn ：ｎ型化合物半導体層のキャリヤ濃度 Ｎp ：ｐ型化合物半導体層のキャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率 なる式で定められるｎ型化合物半導体層に延びる空乏層
幅Ｗn 及びｐ型化合物半導体層に延びる空乏層幅Ｗp を
用いて ｔn ＞２Ｗn 且つｔp ＜２Ｗp となるか、或いは、 ｔp ＞２Ｗp 且つｔn ＜２Ｗn となるよう選択して積層形成する。
【００７５】前記構成を採ることに依り、ＺｎとＳｅの
同時ドーピングは行なう必要がなくなり、従って、Ｚｎ
とＳｅとが反応してＺｎＳｅパーティクルが生成されて
ＭＯＶＰＥ装置の反応管を汚して次回以降の結晶成長に
悪影響を及ぼす虞は皆無となり、また、電流の流路、即
ち、導電領域を生成させるのにＺｎなどの拡散に依存す
るのではなく、空乏化に依るパンチ・スルー、即ち、導
電型の反転を利用しているので、空格子などの点欠陥が
形成されることはなく、従って、深い準位などが生成さ
れて例えば結晶の発光効率を低下させるなどの虞もなく
なり、特性良好な半導体素子を製造するのに充分に寄与
することができる。
同時ドーピングは行なう必要がなくなり、従って、Ｚｎ
とＳｅとが反応してＺｎＳｅパーティクルが生成されて
ＭＯＶＰＥ装置の反応管を汚して次回以降の結晶成長に
悪影響を及ぼす虞は皆無となり、また、電流の流路、即
ち、導電領域を生成させるのにＺｎなどの拡散に依存す
るのではなく、空乏化に依るパンチ・スルー、即ち、導
電型の反転を利用しているので、空格子などの点欠陥が
形成されることはなく、従って、深い準位などが生成さ
れて例えば結晶の発光効率を低下させるなどの虞もなく
なり、特性良好な半導体素子を製造するのに充分に寄与
することができる。
【図１】本発明の原理を解説する為の多層半導体層に関
するエネルギ・バンド・ダイヤグラムである。
するエネルギ・バンド・ダイヤグラムである。
【図２】本発明に於ける第一実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図３】本発明に於ける第二実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図４】本発明に於ける第三実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図５】本発明に於ける第四実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図６】本発明に於ける第五実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図７】本発明に於ける第六実施例を解説する為の半導
体ウエハを表す要部切断側面図である。
体ウエハを表す要部切断側面図である。
【図８】不純物ドーピングの面方位依存性を説明する為
の線図である。
の線図である。
【図９】不純物ドーピングの面方位依存性を説明する為
の線図である。
の線図である。
【図１０】ｐ型不純物及びｎ型不純物を同時ドーピング
した際の面方位依存性を説明する為の線図である。
した際の面方位依存性を説明する為の線図である。
【図１１】ラテラルｐｎ接合形成技術を適用して作成し
た従来の半導体レーザを表す要部切断正面図である。
た従来の半導体レーザを表す要部切断正面図である。
【図１２】Ｚｎの自動的な拡散を利用して作成した半導
体レーザを表す要部切断正面図である。
体レーザを表す要部切断正面図である。
【符号の説明】 ＥC 導電帯の底 ＥV 価電子帯の頂 Ｅg エネルギ・バンド・ギャップ ＤＬ 空乏層領域 （Ａ） ｐｎ接合を生成する半導体層のエネルギ・バン
ド・ダイヤグラム （Ｂ） ｐｎｐ接合を生成する半導体層のエネルギ・バ
ンド・ダイヤグラム （Ｃ） ｎｐｎ接合を生成する半導体層のエネルギ・バ
ンド・ダイヤグラム （Ｄ） ｎ型半導体層がｐ反転した場合のエネルギ・バ
ンド・ダイヤグラム （Ｅ） ｐ型半導体層がｎ反転した場合のエネルギ・バ
ンド・ダイヤグラム ２１ ｎ型半導体層 ２２ ｐ型半導体層 ２３ ｐ型半導体層 ２４ ｎ型半導体層 ２５ ｐ型半導体層 ２６ ｎ型半導体層 ２７ ｐ型半導体層 ２８ ｎ型半導体層 ３１ ｎ−ＧａＡｓ基板 ３１Ａ 溝 ３２ ｎ型半導体層 ３３ ｐ型半導体層 ３４ ｐ型導通領域
ド・ダイヤグラム （Ｂ） ｐｎｐ接合を生成する半導体層のエネルギ・バ
ンド・ダイヤグラム （Ｃ） ｎｐｎ接合を生成する半導体層のエネルギ・バ
ンド・ダイヤグラム （Ｄ） ｎ型半導体層がｐ反転した場合のエネルギ・バ
ンド・ダイヤグラム （Ｅ） ｐ型半導体層がｎ反転した場合のエネルギ・バ
ンド・ダイヤグラム ２１ ｎ型半導体層 ２２ ｐ型半導体層 ２３ ｐ型半導体層 ２４ ｎ型半導体層 ２５ ｐ型半導体層 ２６ ｎ型半導体層 ２７ ｐ型半導体層 ２８ ｎ型半導体層 ３１ ｎ−ＧａＡｓ基板 ３１Ａ 溝 ３２ ｎ型半導体層 ３３ ｐ型半導体層 ３４ ｐ型導通領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 33/00 H01S 3/094
Claims (7)
- 【請求項１】化合物半導体基板に斜面或いは溝からなる
段差領域を形成することに依って段差形状化合物半導体
基板とする工程と、 次いで、前記段差形状化合物半導体基板上に厚さがｔn
であるｎ型化合物半導体層及び厚さがｔp であるｐ型化
合物半導体層を交互に且つそれ等の厚さｔn 及びｔp が Ｗn ＝（２εs Ｅg Ｎp ／（ｑ（Ｎn 2 ＋Ｎn Ｎp ）））1/2 Ｗp ＝（２εs Ｅg Ｎn ／（ｑ（Ｎp 2 ＋Ｎn Ｎp ）））1/2 Ｗ＝Ｗn ＋Ｗp Ｗ：全空乏層幅 Ｗn ：ｎ型化合物半導体層に延びる空乏層幅 Ｗp ：ｐ型化合物半導体層に延びる空乏層幅 Ｎn ：ｎ型化合物半導体層のキャリヤ濃度 Ｎp ：ｐ型化合物半導体層のキャリヤ濃度 Ｅg ：エネルギ・バンド・ギャップ ｑ：電子電荷量 εs ：比誘電率 なる式で定められるｎ型化合物半導体層に延びる空乏層
幅Ｗn 及びｐ型化合物半導体層に延びる空乏層幅Ｗp を
用いて ｔn ＞２Ｗn 且つｔp ＜２Ｗp となるか、或いは、 ｔp ＞２Ｗp 且つｔn ＜２Ｗn となるよう選択して積層形成する工程とが含まれてなる
ことを特徴とする化合物半導体結晶成長方法。 - 【請求項２】主面の面指数が（１００）又はその近傍に
ある化合物半導体基板に（０１１）方向に延びる（Ｘ１
１）Ａ面（Ｘは正数）を斜面とする溝からなる段差領域
を形成して段差形状化合物半導体基板とする工程と、 次いで、ｎ型及びｐ型の各化合物半導体層を交互に積層
成長して（０１１）方向に延びる前記（Ｘ１１）Ａ面
（Ｘは正数）上にｐ型導通領域を生成させる工程とが含
まれてなることを特徴とする請求項１記載の化合物半導
体結晶成長方法。 - 【請求項３】主面の面指数が（１００）又はその近傍に
ある化合物半導体基板に（０１１）方向に延びる（Ｘ１
１）Ｂ面（Ｘは正数）を斜面とする溝からなる段差領域
を形成して段差形状化合物半導体基板とする工程と、 次いで、ｎ型及びｐ型の各化合物半導体層を交互に積層
成長して（０１１）方向に延びる（Ｘ１１）Ｂ面（Ｘは
正数）上にｎ型導通領域を生成させ且つ前記主面上にｐ
型導通領域を生成させるか或いは前記ｎ型及びｐ型の各
化合物半導体層が積層されたままとする工程とが含まれ
てなることを特徴とする請求項１記載の化合物半導体結
晶成長方法。 - 【請求項４】主面の面指数が（１００）面から（３１
１）Ａ方向にオフしたオフ角がｙ１である化合物半導体
基板に面指数が（１００）面から（３１１）Ａ方向に更
にオフしたオフ角がｙ２であってｙ２＞ｙ１なる斜面か
らなる段差領域を形成して段差形状化合物半導体基板と
する工程と、 次いで、ｎ型及びｐ型の各化合物半導体層を交互に積層
成長して斜面上にｐ型導通領域を生成させると共に主面
上にｎ型導通領域を生成させるか或いは前記ｎ型及びｐ
型の各化合物半導体層が積層されたままとする工程とが
含まれてなることを特徴とする請求項１記載の化合物半
導体結晶成長方法。 - 【請求項５】主面の面指数が（１００）面から（１１
１）Ｂ方向にオフしたオフ角がｙ１である化合物半導体
基板に面指数が（１００）面から（１１１）Ｂ方向に更
にオフしたオフ角がｙ２であってｙ２＞ｙ１なる斜面か
らなる段差領域を形成して段差形状化合物半導体基板と
する工程と、 次いで、ｎ型及びｐ型の各化合物半導体層を交互に積層
成長して斜面上にｎ型導通領域を生成させると共に主面
上にｐ型導通領域を生成させるか或いは前記ｎ型及びｐ
型の各化合物半導体層が積層されたままとする工程とが
含まれてなることを特徴とする請求項１記載の化合物半
導体結晶成長方法。 - 【請求項６】成長させるべき化合物半導体層のソース・
ガスに於ける五族／三族比を大きくするか或いは成長温
度を低くして段差領域に於けるｐ型化合物半導体層の成
長速度と主面に於けるｐ型化合物半導体層の成長速度と
の比を大きくすることを特徴とする請求項２或いは請求
項４記載の化合物半導体結晶成長方法。 - 【請求項７】成長させるべき化合物半導体層のソース・
ガスに於ける五族／三族比を大きくするか或いは成長温
度を低くして段差領域に於けるｎ型化合物半導体層の成
長速度と主面に於けるｎ型化合物半導体層の成長速度と
の比を大きくすることを特徴とする請求項３或いは請求
項５記載の化合物半導体結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11806593A JP3230021B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11806593A JP3230021B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333831A JPH06333831A (ja) | 1994-12-02 |
| JP3230021B2 true JP3230021B2 (ja) | 2001-11-19 |
Family
ID=14727146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11806593A Expired - Fee Related JP3230021B2 (ja) | 1993-05-20 | 1993-05-20 | 化合物半導体結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230021B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016092175A (ja) * | 2014-11-04 | 2016-05-23 | 三菱電機株式会社 | 半導体光素子 |
-
1993
- 1993-05-20 JP JP11806593A patent/JP3230021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333831A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554127B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
| US4910743A (en) | Semiconductor laser with mesa stripe waveguide structure | |
| JP2666237B2 (ja) | ３族窒化物半導体発光素子 | |
| JPH1051030A (ja) | ３族窒化物半導体発光素子 | |
| US4716125A (en) | Method of producing semiconductor laser | |
| US5546418A (en) | Semiconductor laser having a flat groove for selected crystal planes | |
| US5270246A (en) | Manufacturing method of semiconductor multi-layer film and semiconductor laser | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP2781097B2 (ja) | 半導体装置およびその製造方法 | |
| JP3171307B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| US20050058169A1 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2586349B2 (ja) | 半導体発光素子 | |
| JP3230021B2 (ja) | 化合物半導体結晶成長方法 | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP2010225657A (ja) | 半導体レーザ構造 | |
| JP3078004B2 (ja) | 半導体レーザの製造方法 | |
| JP2000031596A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JPH10135567A (ja) | 半導体レーザ素子 | |
| JP3146501B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2893990B2 (ja) | 半導体レーザおよびその作製方法 | |
| JPH0572118B2 (ja) | ||
| JP3139886B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2004134786A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH05175607A (ja) | 半導体多層膜の形成方法および半導体レーザの製造方法 | |
| KR19980063305A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |