JP3228487B2

JP3228487B2 - Ａ／ｄ変換方法

Info

Publication number: JP3228487B2
Application number: JP28063393A
Authority: JP
Inventors: 隆雄森下
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1993-10-15
Filing date: 1993-10-15
Publication date: 2001-11-12
Anticipated expiration: 2016-11-12
Also published as: JPH07115368A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号に変換するＡ／Ｄ変換方法に係り、特にリファレ
ンスレベル（比較基準値）間隔を広くしながら分解能を
高くできるようにしたＡ／Ｄ変換方法に関するものであ
る。

【０００２】

【従来の技術】図８を参照して、Ａ／Ｄ変換を実現する
ための従来のｎビット全並列型Ａ／Ｄ変換方法を説明す
る。図８の縦軸の「０」〜「２^n-1ａ」は間隔を「ａ」
としたリファレンスレベル、横軸の「００・・・０００
０」〜「１１・・・１１１１」は各リファレンスレベル
に対応するｎビットのデジタル値である。

【０００３】入力されるアナログ信号レベルが、この２
^n-1個のリファレンスレベルによって比較される。比較
結果は、アナログ信号レベルがリファレンスレベルより
下位にあるものと上位にあるものとで異なる結果とな
る。すなわち、求めるデジタル値は、この比較結果が反
転するまさにその下位の比較器リファレンスレベルであ
り、このリファレンスレベルに対応するデジタル値とな
る。

【０００４】例えば、入力アナログ信号電圧Ｖ_INが、３
ａ≦Ｖ_IN＜４ａのレベルであれば、Ａ／Ｄ変換されたデ
ジタル値は「００・・・００１１」であるが、２ａ≦Ｖ
_IN＜３ａであれば、「００・・・００１０」である。

【０００５】図９にｎビットの全並列型Ａ／Ｄ変換器の
ブロック図を示す。１はアナログ電圧入力端子、２は基
準電圧Ｖ_REFの入力端子、３はリファレンス電圧を得る
ための値がＲ又はＲ／２の電圧分割用抵抗群、４は２
^n-1個のラッチ付き比較器群、５は２^n-1個のアンドゲー
ト群、６はエンコーダ、７はｎビットのデジタル出力端
子群、８はオーバフロー出力端子である。

【０００６】この図９に示すｎビット全並列型Ａ／Ｄ変
換器では、入力端子１に入力されたアナログ電圧が、２
^n-1個の比較器群４において各リファレンス電圧と比較
され、２^n-1個のアンドゲート群５を通り、入力電圧に
対する比較レベルが選択され、最後にエンコーダ６で符
号化される。

【０００７】

【発明が解決しようとする課題】しかしながら、このｎ
ビット全並列型Ａ／Ｄ変換方法は、高分解能になるほど
リファレンスレベルの隣接間隔が狭まり、回路素子の性
能上クリティカルな読取精度が要求されるという問題が
あった。

【０００８】本発明の目的は、従来と同程度の分解能が
要求される場合であっても、レファレンスレベルの隣接
間隔を従来よりも広くすることができ、上記したような
問題を解決したＡ／Ｄ変換方法を提供することである。

【０００９】

【課題を解決するための手段】本発明の目的は、リファ
レンスレベル発生回路により得られた複数のリファレン
スレベルと入力アナログ信号のレベルを比較することに
より、該入力アナログ信号をｎビットのデジタル信号に
変換するｎビット全並列型Ａ／Ｄ変換方法において、上
記入力アナログ信号レベルに上側下側を問わず最も近い
リファレンスレベルがどの箇所かを検出し、検出された
該箇所から、該箇所に対応するリファレンスレベルに割
り当てられたデジタル値よりＬＳＢを除いたデジタル値
を求め、上記最も近いリファレンスレベルと上記入力ア
ナログ信号レベルの差分を検出し、その差分の極性から
上記デジタル値のＬＳＢを求める、ことを特徴とするＡ
／Ｄ変換方法によって達成される。

【００１０】このとき、上記入力アナログ信号レベルが
上記最も近いリファレンスレベル以上のとき上記デジタ
ル値のＬＳＢを「１」とし、未満のとき「０」とするこ
とが好ましい。

【００１１】また本発明の目的は、リファレンスレベル
発生回路により得られた複数のリファレンスレベルと入
力アナログ信号のレベルを比較することにより、該入力
アナログ信号をｎビットのデジタル信号に変換するｎビ
ット全並列型Ａ／Ｄ変換方法において、ＬＳＢレベルが
ａのとき、リファレンスレベルをａ、３ａ、５ａ、・・
・・・・、（２ⁿ−１）ａとして、入力アナログ信号と
該各リファンレスレベルとで第１の減算を行い、該第１
の減算結果を絶対値化し、該絶対値化結果から上記ＬＳ
Ｂレベルを減算し最小レベル値となったリファレンスレ
ベルはどの箇所かを検出し、検出された該箇所に対応す
るリファレンスレベルに割り当てられたデジタル値をＬ
ＳＢを除くｎビットデジタル値とし、上記最小レベル値
の上記第１の減算結果の極性から上記ｎビットデジタル
値のＬＳＢを１又は０に決定する、ことを特徴とするＡ
／Ｄ変換方法によっても達成される。

【００１２】このとき、上記入力アナログ信号を電圧信
号とし、該電圧信号を電流信号に変換し、該変換した電
流信号を上記各リファレンスレベルに応した電流信号と
減算して該減算結果得られる余剰電流信号と不足電流信
号を電圧の高レベル又は低レベルの２値信号に変換し、
上記減算結果の絶対値を上記ＬＳＢに応した電流信号と
減算して該減算結果得られる余剰電流信号と不足電流信
号を電圧の高レベル又は低レベルの２値信号に変換し、
前者の２値信号変換値と後者の２値信号変換値を符号化
することにより、上記入力アナログ信号に応したｎビッ
トのデジタル値を得ることが好ましい。

【００１３】

【実施例】以下、本発明のｎビット全並列Ａ／Ｄ変換方
法について説明する。図１はそのＡ／Ｄ変換方法の説明
図である。図１の縦軸の「ａ」〜「（２ⁿ−１）ａ」は
リファレンスレベル、横軸の「００・・・０００１」〜
「１１・・・１１１１」はその各々のリファレンスレベ
ルに対応するｎビットのデジタル値である。

【００１４】リファレンスレベルは、「ａ」、「３
ａ」、「５ａ」、「７ａ」、・・・・・・・、「（２ⁿ
−１）ａ」のように、「ａ」を越えるレベルについては
図８に示したものと比べてその隣接レベル間隔が２倍と
なっている。つまり、「ａ」の奇数倍をリファレンスレ
ベルとして、そのレベル間隔を２ａとしている。

【００１５】次に処理方法について説明する。例えば、
図２の（ａ）に示すように、「００・・・０１１１」の
ｎビットのデジタル結果を持つことを期待されるレベル
［具体的には、レファレンスレベル「７ａ」と「８ａ」
（ただし、この「８ａ」なるリファレンスレベルは無
い。）との中間のレベル］のアナログ信号Ａが入力され
た場合を考える。

【００１６】まず、アナログ信号Ａを、個々のリファレ
ンスレベル「ａ」〜「（２ⁿ−１）ａ」によって減算す
る。この結果、図２の（ｂ）に示すように、アナログ信
号Ａのレベルより小さいリファレンスレベルの側では正
の減算結果が、またアナログ信号Ａのレベルより大きい
リファレンスレベル側では負の減算桔果が得られ、これ
らの減算結果はリファレンスレベルの数だけ得られる。
なお、この図２の（ａ）〜（ｄ）の縦軸はレベル、横軸
はデジタル値区分を示す。

【００１７】次に、この各々の減算結果を絶対値化（こ
こでは負のレベルを正のレベルに変換）して図２の
（ｃ）に示すような結果を得る。そしてこの後に、個々
の絶対値化結果からＬＳＢのレベル（図２では「ａ」）
を減算した結果を図２の（ｄ）のように得る。

【００１８】なお、上記のように絶対値化を行うので、
その前段階では、アナログ信号Ａを個々のリファレンス
レベルによって減算する外に、これと逆に、個々のリフ
ァレンスレベルをアナログ信号Ａによって減算しても同
様の結果が得られる。

【００１９】以上から最小のレベルの減算結果が決定さ
れ、この最小のレベルの減算結果は（最小のレベルがａ
よりも小さいとき）常に負の値を持つ。ここで、この最
小のレベルが得られたリファレンスレベルに相当するデ
ジタル値は、上記した「００・・・０１１１」である
が、ここではＬＳＢを未知として「００・・・０１１
？」とする。

【００２０】次に、このＬＳＢについては、絶対値化す
る前の減算結果の最小レベルが正のときは「１」、負の
ときは「０」と決定する。正のときは入力アナログ信号
のレベルがその入力アナロク信号のレベルに最も近いリ
ファレンスレベルよりも大きいときであり、負のときは
小さいときである。この例では正であるから「１」であ
り、以上から、結局デジタル値は「００・・・０１１
１」となる。

【００２１】このように入力アナログ信号Ａのレベルに
最も近いリファレンスレベル「７ａ」がまず決定され、
そのリファレンスレベル「７ａ」に対応するデジタル値
が「００・・・０１１？」として決められる。そして、
その入力アナログ信号Ａのレベルがそのリファレンスレ
ベル「７ａ］以上のときは、当該リファレンスレベル
「７ａ」に対応するデジタル値「００・・・０１１１」
となるが、リファレンスレベル「７ａ］未満のときは、
デジタル値「００・・・０１１０」となる。

【００２２】なお、入力アナログ信号のレベルが上下隣
接する２個のリファレンスレベルの中間レベルと一致す
るとき、つまり最も近いリファレンスレベルが２個ある
ときは、上位側のリファレンスレベルに対しては「ａ」
だけ小さく、下位側のリファレンスレベルに対しては
「ａ」だけ大きくなり、このときは上位側、下位側のい
ずれのリファレンスレベルに属するかを決めなければな
らないが、これについては予め決定しておく。

【００２３】そして、上記の場合、例えば上位側のリフ
ァレンスレベルに属すると予め決定したときは、当該上
位側リファレンスレベルに対応するデジタル値のＬＳＢ
を「０」とする。なお、逆に下位側のリファレンスレベ
ルに属すると予め決定したときは、当該下位側リファレ
ンスレベルに対応するデジタル値のＬＳＢを「１」とす
る。

【００２４】以上のように、本発明では、絶対値化処理
の次にＬＳＢに対応するレベルの減算処理を行うことに
よって、入力アナログ信号のレベルがリファレンスレベ
ルの隣接レベル間隔（２ａ）の中間の上領域にあるか下
領域にあるか丁度中間部分にあるかを判別する。この結
果、本発明では、リファレンスレベルの間隔を従来の２
倍としながらも、分解能は従来と同等になる。

【００２５】なお、入力アナログ信号がリファレンスレ
ベルのフルスケール以上であるときは、常に当該フルス
ケールのリファレンスレベルのデジタル値を出力させ、
入力アナログ信号がリファレンスレベルの零レベル以下
であるときは常に当該零のリファレンスレベルのデジタ
ル値を出力させる。

【００２６】図３と図４は上記したＡ／Ｄ変換方法を実
施するための具体的回路を示す図である。ここでは、３
ビットの全並列型Ａ／Ｄ変換器を示す。図３は入力アナ
ログ信号を複数のリファレンスレベルで比較し上記した
減算処理を行うアナログ処理部１１を示し、図４は符号
化を行うデジタル処理部１２を示す。図３の出力信号Ｘ
１〜Ｘ４、Ｙｌ〜Ｙ４が図４の入力信号となる。

【００２７】図３のアナログ処理部１１において、１３
はアナログ信号電圧が入力する入力端子、１４〜１７は
そのアナログ信号電圧を電流信号に変換するＶ／Ｉ変換
器、１８〜２１は減算・絶対値化処理器、２２〜２５は
ＬＳＢレベル「ａ」の奇数倍、つまり「ａ」、「３
ａ」、「５ａ」、「７ａ」に順次レベル設定されるリフ
ァレンス電流源、２６〜２９は減算用信号としてのＬＳ
Ｂレベル「ａ」の電流源、３０は減算制限器である。

【００２８】さて、これを動作させるには、まず入力ア
ナログ信号電圧Ｖ_INが、フルスケール時に「０」、零時
に「２ⁿａ＝８ａ」の値となる電流レベルＩ_INへ、各Ｖ
／Ｉ変換器１４〜１７でリニアに変換する。

【００２９】この結果、Ｖ／Ｉ変換器１４〜１７の出力
電流からリファレンス電流源２２〜２５の電流「ａ」、
「３ａ」、「５ａ」、「７ａ」を減算した結果の電流
が、余剰電流又は不足電流として、減算・絶対値化処理
器１８〜２１から吐き出（push）され又はそこに吸い込
（pull）まれる。

【００３０】このとき、不足電流として吐き出されたと
きは、その減算・絶対値化処理器１８〜２１の入力端子
１８ａ〜２１ａの電圧は低レベルとなり、余剰電流とし
て吸い込まれたときは高レベルとなり、この電圧が図４
のデジタル部１２にデータＸ１〜Ｘ４として入力する。

【００３１】また、この減算・絶対値化処理器１８〜２
１の各出力端子１８ｂ〜２１ｂには上記余剰電流、不足
電流が絶対値化されて吸込電流として出力される。そし
て、この吸込電流とそこに接続されているＬＳＢレベル
「ａ」の電流源２６〜２９との減算結果としての吐き出
し電流、吸込電流が、減算制限器３０に入力しそこにお
いて各々低レベル電圧、高レベル電圧に変換され、信号
Ｙ１〜Ｙ４として図４のデジタル部１２に入力する。

【００３２】この図４のデジタル部１２は、バッファ３
１〜３８、インバータ３９〜４４、オアゲート４５〜４
７、ノアゲート４８〜５９からなる。そして、ノアゲー
ト５７〜５９の出力端子に得られるデジタル値ｄ１〜ｄ
３は、信号Ｘ１〜Ｘ４、Ｙ１〜Ｙ４に応して、図５に示
す真理値となる。

【００３３】図６は上記した図３の減算・絶対値化処理
器１８の具体的な回路を示す図である。なお、他の減算
・絶対値化処理器１９〜２１もこれと全く同様の構成で
ある。この処理器１８は、吸込電流信号によりオンする
ダイオードＤ１、吐き出し電流信号によりオンするダイ
オードＤ２、電流源１８ｃ、１８ｄ、カレントミラー接
続トランジスタＱ１〜Ｑ４、カレントミラー接続トラン
ジスタＱ５〜Ｑ８、カレントミラー接続トランジスタＱ
９〜Ｑ１２からなる。

【００３４】この処理器１８では、電流源１８ｃ、１８
ｄの電流を同一の「Ｉｏ」の値に設定する。入力端子１
８ａに電流の入出力がないときは、すべてのトランジス
タＱ１〜Ｑ１２に電流「Ｉｏ」が流れ、出力端子１８で
の電流の入出力はない。また、入力端子１８ａはハイイ
ンピーダンスとなる。

【００３５】入力端子１８ａから電流「Ｉａ」を吸い込
むときは、ダイオードＤ１がオン、Ｄ２がオフして、ト
ランジスタＱ９〜Ｑ１２のコレクタ電流が「Ｉａ＋Ｉ
ｏ」となり、出力端子１８ｂから電流「Ｉａ」が吸い込
まれる。このとき、入力端子１８ａの電圧Ｖ_18a1は、ダ
イオードＤ１の順方向電圧をＶ_F1、トランジスタＱ１０
のベース・エミッタ間電圧をＶ_BEQ10、Ｑ１１のベース
・エミッタ間電圧をＶ_BEQ11とすると、Ｖ_18a1＝３Ｖ_BE なる（但し、Ｖ_BE＝Ｖ_F1＝Ｖ_BEQ10＝Ｖ_BEQ11）。

【００３６】入力端子１８ａから電流「Ｉｂ」を吐き出
すときは、ダイオードＤ１がオフ、Ｄ２がオンして、ト
ランジスタＱ５〜Ｑ１２のコレクタ電流が「Ｉｂ＋Ｉ
ｏ」となり、出力端子１８ｂから電流Ｉｂが上記と同様
に吸い込まれる。このようにして絶対値化処理が行われ
る。このとき、入力端子１８ａの電圧Ｖ_18a2は、ダイオ
ードＤ２の順方向電圧をＶ_F2、トランジスタＱ５のベー
ス・エミッタ間電圧をＶ_BEQ5、Ｑ８のベース・エミッタ
間電圧をＶ_BEQ8とすると、Ｖ_18a2＝Ｖ_REF−３Ｖ_BE となる（但し、Ｖ_BE＝Ｖ_F2＝Ｖ_BEQ5＝Ｖ_BEQ8）。

【００３７】入力端子１８ａの電圧Ｖ_18a1とＶ_18a2を比
較してみると、Ｖ_REFを適宜設定することより、Ｖ_18a1
＞Ｖ_18a2となるので、入力端子１８ａでの電流吸込時に
高レベル電圧が、吐き出し時に低レベル電圧が得られ
る。

【００３８】図７は図３の減算制限器３０の単位回路の
具体的回路を示す図である。減算制限器３０は、この図
７に示す単位回路を４個並列接続して構成される。この
単位回路は、入力トランジスタＱ１３、Ｑ１４、ダイオ
ード接続トランジスタＱ１５〜Ｑ１８、ダイオードＤ３
からなる。

【００３９】この単位回路では、入力端子３０ａから電
流を吸い込むときは、トランジスタＱ１４、Ｑ１７、Ｑ
１８のベース・エミッタ間電圧をＶ_BEQ14、Ｖ_BEQ17、Ｖ
_BEQ18とすると、その入力端子３０ａの電圧Ｖ_30a1が、Ｖ_30a1＝３Ｖ_BE となる（但し、Ｖ_BE＝Ｖ_BEQ14＝Ｖ_BEQ17＝Ｖ_BEQ18）。

【００４０】また、入力端子３０ａから電流を吐き出す
ときは、トランジスタＱ１３、Ｑ１５、Ｑ１６のベース
・エミッタ間電圧をＶ_BEQ13、Ｖ_BEQ15、Ｖ_BEQ16とする
と、その入力端子３０ａの電圧Ｖ_30a2が、Ｖ_30a2＝Ｖ_REF−３Ｖ_BE となる（但し、Ｖ_BE＝Ｖ_BEQ13＝Ｖ_BEQ15＝Ｖ_BEQ16）。

【００４１】よって、電源電圧Ｖccを適宜設定すること
により、電圧Ｖ_30a1＞Ｖ_30a2を得ることができ、電流吸
込のとき高レベル、吐き出しのとき低レベルの論理レベ
ルを得ることができる。

【００４２】

【発明の効果】以上から本発明によれば、リファレンス
レベル間隔を従来の２倍にすることができるので、比較
器の数が少なくて済む。従来のＬＳＢレベルの等間隔で
リファレンスレベルを設定する場合の比較器の数２ⁿ−
１個に比較して２^(n-1)個と少なくなる。例えば、ｎ＝
４ビットのときは、従来では１５個の比較器が必要であ
るところが本発明では８個の比較器で済む。

【００４３】また、このように従来のリファレンスレベ
ルの２倍の間隔でそのリファレンスレベルを設定して
も、分解能は従来と同等のものを保持できる。

【図面の簡単な説明】

【図１】本発明のｎビット全並列型Ａ／Ｄ変換方法の
変換説明図である。

【図２】本発明のｎビット全並列型Ａ／Ｄ変換方法の
処理の説明図である。

【図３】本発明の一実施例の３ビット全並列型Ａ／Ｄ
変換回路のアナログ処理部の回路図である。

【図４】本発明の一実施例の３ビット全並列型Ａ／Ｄ
変換回路のデジタル処理部の回路図である。

【図５】図４のデジタル処理部の真理値の説明図であ
る。

【図６】図３の回路内の減算・絶対値化処理器１８の
具体的回路図である。

【図７】図３の回路内の減算制限器３０の単位回路の
具体的回路図である。

【図８】従来のｎビット全並列型Ａ／Ｄ変換方法の変
換説明図である。

【図９】従来のｎビット全並列型Ａ／Ｄ変換器のブロ
ック図である。

【符号の説明】

１１：アナログ処理部、１２：デジタル処理部、１３：
入力端子、１４〜１７：Ｖ／Ｉ変換器、１８〜２１：減
算・絶対値化処理器、２２〜２５：リファレンス電流
源、２６〜２９：ＬＳＢ電流源、３０：減算制限器、３
１〜３８：バッファ、３９〜４４：インバータ、４５〜
４７：オアゲート、４８〜５９：ノアゲート。

Claims

(57)【特許請求の範囲】

【請求項１】リファレンスレベル発生回路により得られ
た複数のリファレンスレベルと入力アナログ信号のレベ
ルを比較することにより、該入力アナログ信号をｎビッ
トのデジタル信号に変換するｎビット全並列型Ａ／Ｄ変
換方法において、上記入力アナログ信号レベルに上側下側を問わず最も近
いリファレンスレベルがどの箇所かを検出し、検出された該箇所から、該箇所に対応するリファレンス
レベルに割り当てられたデジタル値よりＬＳＢを除いた
デジタル値を求め、上記最も近いリファレンスレベルと上記入力アナログ信
号レベルの差分を検出し、その差分の極性から上記デジ
タル値のＬＳＢを求める、ことを特徴とするＡ／Ｄ変換方法。
【請求項２】上記入力アナログ信号レベルが上記最も近
いリファレンスレベル以上のとき上記デジタル値のＬＳ
Ｂを「１」とし、未満のとき「０」とすることを特徴と
する請求項１に記載のＡ／Ｄ変換方法。
【請求項３】リファレンスレベル発生回路により得られ
た複数のリファレンスレベルと入力アナログ信号のレベ
ルを比較することにより、該入力アナログ信号をｎビッ
トのデジタル信号に変換するｎビット全並列型Ａ／Ｄ変
換方法において、ＬＳＢレベルがａのとき、リファレンスレベルをａ、３
ａ、５ａ、・・・・・・、（２ⁿ−１）ａとして、入力
アナログ信号と該各リファンレスレベルとで第１の減算
を行い、該第１の減算結果を絶対値化し、該絶対値化結果から上記ＬＳＢレベルを減算し最小レベ
ル値となったリファレンスレベルはどの箇所かを検出
し、検出された該箇所に対応するリファレンスレベルに
割り当てられたデジタル値をＬＳＢを除くｎビットデジ
タル値とし、上記最小レベル値の上記第１の減算結果の極性から上記
ｎビットデジタル値のＬＳＢを１又は０に決定する、ことを特徴とするＡ／Ｄ変換方法。
【請求項４】上記入力アナログ信号を電圧信号とし、該
電圧信号を電流信号に変換し、該変換した電流信号を上
記各リファレンスレベルに応した電流信号と減算して該
減算結果得られる余剰電流信号と不足電流信号を電圧の
高レベル又は低レベルの２値信号に変換し、上記減算結
果の絶対値を上記ＬＳＢに応じた電流信号と減算して該
減算結果得られる余剰電流信号と不足電流信号を電圧の
高レベル又は低レベルの２値信号に変換し、前者の２値
信号変換値と後者の２値信号変換値を符号化することに
より、上記入力アナログ信号に応したｎビットのデジタ
ル値を得ることを特徴とする請求項３に記載のＡ／Ｄ変
換方法。