JP3225943B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP3225943B2 JP3225943B2 JP01474699A JP1474699A JP3225943B2 JP 3225943 B2 JP3225943 B2 JP 3225943B2 JP 01474699 A JP01474699 A JP 01474699A JP 1474699 A JP1474699 A JP 1474699A JP 3225943 B2 JP3225943 B2 JP 3225943B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- active layer
- forming
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
- H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ及び
その製造方法に関し、特に、高温動作、及び高光出力動
作を可能にする半導体レーザ及びその製造方法に関する
ものである。
その製造方法に関し、特に、高温動作、及び高光出力動
作を可能にする半導体レーザ及びその製造方法に関する
ものである。
【０００２】
【従来の技術】光通信用半導体レーザにおいては、高出
力動作時あるいは高温動作時の駆動電流を低減すること
が重要な要素の一つになっており、そのためには、活性
層に効率良く電流を注入できる構造を実現することが重
要である。具体的には、活性層メサストライプの両側に
ｐｎｐｎサイリスタ構造の電流ブロック層を配置した構
造（埋込型と呼ばれる）が一般に用いられている。この
埋込型半導体レーザの製造においては、選択ＭＯＶＰＥ
（Metal Organic Vapor Phase Epitaxy ：有機金属気相
成長）法により活性層メサストライプを直接に形成し、
選択成長により電流ブロック層を形成するという方法が
用いられる。この技術に関しては、例えば、阪田他、
「全選択成長による歪みＭＱＷ−ＤＣ−ＰＢＨレー
ザ」、平成７年秋季応用物理学会全国大会の論文に記載
がある。
力動作時あるいは高温動作時の駆動電流を低減すること
が重要な要素の一つになっており、そのためには、活性
層に効率良く電流を注入できる構造を実現することが重
要である。具体的には、活性層メサストライプの両側に
ｐｎｐｎサイリスタ構造の電流ブロック層を配置した構
造（埋込型と呼ばれる）が一般に用いられている。この
埋込型半導体レーザの製造においては、選択ＭＯＶＰＥ
（Metal Organic Vapor Phase Epitaxy ：有機金属気相
成長）法により活性層メサストライプを直接に形成し、
選択成長により電流ブロック層を形成するという方法が
用いられる。この技術に関しては、例えば、阪田他、
「全選択成長による歪みＭＱＷ−ＤＣ−ＰＢＨレー
ザ」、平成７年秋季応用物理学会全国大会の論文に記載
がある。
【０００３】図１１は従来の半導体レーザの構成を示
す。この半導体レーザは、ｎ−ＩｎＰ基板７０１上に選
択成長により直接形成した活性層メサストライプ７０２
が所定間隔に設けられ、活性層メサストライプ７０２の
相互間には電流ブロック層７０３が設けられている。電
流ブロック層７０３の側端部には、せり上がり部７０２
ａが形成されている。さらに、電流ブロック層７０３上
及び活性層メサストライプ７０２上には、逆台形のクラ
ッド層７０４が形成され、このクラッド層７０４上には
キャップ層７０５が設けられている。
す。この半導体レーザは、ｎ−ＩｎＰ基板７０１上に選
択成長により直接形成した活性層メサストライプ７０２
が所定間隔に設けられ、活性層メサストライプ７０２の
相互間には電流ブロック層７０３が設けられている。電
流ブロック層７０３の側端部には、せり上がり部７０２
ａが形成されている。さらに、電流ブロック層７０３上
及び活性層メサストライプ７０２上には、逆台形のクラ
ッド層７０４が形成され、このクラッド層７０４上には
キャップ層７０５が設けられている。
【０００４】この構成によれば、選択成長により形成さ
れた活性層メサストライプ７０２の断面形状は、常に
（１００）面と（１１１）Ｂ面とに囲まれた一定の台形
になるため、活性層メサストライプ７０２の両側に形成
された電流ブロック層７０３の形状を再現性良く制御す
ることができ、均一性、再現性に優れた素子特性を得る
ことができる。
れた活性層メサストライプ７０２の断面形状は、常に
（１００）面と（１１１）Ｂ面とに囲まれた一定の台形
になるため、活性層メサストライプ７０２の両側に形成
された電流ブロック層７０３の形状を再現性良く制御す
ることができ、均一性、再現性に優れた素子特性を得る
ことができる。
【０００５】
【発明が解決しようとする課題】しかし、従来の半導体
レーザによると、活性層メサストライプ７０２に対し、
電流ブロック層７０３がせり上がる構造になっている。
これは、活性層メサストライプ７０２の高さが０．５μ
ｍとした場合、十分な電流ブロック機能を持たせるため
には電流ブロック層７０３の層の厚みを１．５μｍ以上
にする必要があるためである。ところが、電流ブロック
層７０３を厚くすると、活性層メサストライプ７０２の
直上のクラッド層７０４ａの抵抗が上昇するという問題
を生じる。
レーザによると、活性層メサストライプ７０２に対し、
電流ブロック層７０３がせり上がる構造になっている。
これは、活性層メサストライプ７０２の高さが０．５μ
ｍとした場合、十分な電流ブロック機能を持たせるため
には電流ブロック層７０３の層の厚みを１．５μｍ以上
にする必要があるためである。ところが、電流ブロック
層７０３を厚くすると、活性層メサストライプ７０２の
直上のクラッド層７０４ａの抵抗が上昇するという問題
を生じる。
【０００６】クラッド層７０４ａの抵抗は、活性層メサ
ストライプ７０２の温度上昇に影響するため、高温動作
や高光出力動作に適した半導体レーザを得るためには、
活性層メサストライプ７０２の利得低下を防ぐことが重
要になる。
ストライプ７０２の温度上昇に影響するため、高温動作
や高光出力動作に適した半導体レーザを得るためには、
活性層メサストライプ７０２の利得低下を防ぐことが重
要になる。
【０００７】したがって、本発明の目的は、上記の問題
点を解決し、高温動作、高光出力動作に適した半導体レ
ーザ及びその製造方法を提供することにある。
点を解決し、高温動作、高光出力動作に適した半導体レ
ーザ及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第１の特徴として、活性層メサストライ
プが半導体基板上に形成され、前記活性層メサストライ
プの両側に電流ブロック層が形成された半導体レーザに
おいて、前記活性層メサストライプは、前記半導体基板
上に形成されたバッファ層メサストライプ上に設けら
れ、前記電流ブロック層は、前記半導基板上に直接設け
られていることを特徴とする半導体レーザを提供する。
達成するため、第１の特徴として、活性層メサストライ
プが半導体基板上に形成され、前記活性層メサストライ
プの両側に電流ブロック層が形成された半導体レーザに
おいて、前記活性層メサストライプは、前記半導体基板
上に形成されたバッファ層メサストライプ上に設けら
れ、前記電流ブロック層は、前記半導基板上に直接設け
られていることを特徴とする半導体レーザを提供する。
【０００９】この構成によれば、半導体基板と活性層メ
サストライプの間にバッファ層メサストライプが設けら
れているため、半導体基板の表面より高い位置に活性層
メサストライプが配置される。一方、電流ブロック層
は、半導基板上に直接設けられている。したがって、活
性層メサストライプに対する電流ブロック層のせり上が
りを低くでき、活性層メサストライプの直上のクラッド
層の抵抗を低減することができ、高温動作や高光出力動
作が可能な半導体レーザを得ることができる。
サストライプの間にバッファ層メサストライプが設けら
れているため、半導体基板の表面より高い位置に活性層
メサストライプが配置される。一方、電流ブロック層
は、半導基板上に直接設けられている。したがって、活
性層メサストライプに対する電流ブロック層のせり上が
りを低くでき、活性層メサストライプの直上のクラッド
層の抵抗を低減することができ、高温動作や高光出力動
作が可能な半導体レーザを得ることができる。
【００１０】また、本発明は、上記の目的を達成するた
め、第２の特徴として、半導体基板上に所定の間隔を設
けて２本の第１選択成長用マスクを形成する工程と、Ｍ
ＯＶＰＥ法によりバッファ層メサストライプを形成する
工程と、前記第１選択成長用マスクを除去した後、前記
バッファ層メサストライプ上の一部に開口部を有する第
２選択成長用マスクを形成する工程と、ＭＯＶＰＥ法に
より前記バッファ層メサストライプ上に活性層メサスト
ライプを形成する工程と、前記第２選択成長用マスクを
除去した後、前記活性層メサストライプ上に第３選択成
長用マスクを形成する工程と、ＭＯＶＰＥ法により前記
活性層メサストライプの側部および前記半導体基板の露
出面上に電流ブロック層を形成する工程と、前記第３選
択成長用マスクを除去した後、ＭＯＶＰＥ法により前記
電流ブロック層および前記活性層メサストライプ上にク
ラッド層およびキャップ層を積層する工程とを有するこ
とを特徴とする半導体レーザの製造方法を提供する。
め、第２の特徴として、半導体基板上に所定の間隔を設
けて２本の第１選択成長用マスクを形成する工程と、Ｍ
ＯＶＰＥ法によりバッファ層メサストライプを形成する
工程と、前記第１選択成長用マスクを除去した後、前記
バッファ層メサストライプ上の一部に開口部を有する第
２選択成長用マスクを形成する工程と、ＭＯＶＰＥ法に
より前記バッファ層メサストライプ上に活性層メサスト
ライプを形成する工程と、前記第２選択成長用マスクを
除去した後、前記活性層メサストライプ上に第３選択成
長用マスクを形成する工程と、ＭＯＶＰＥ法により前記
活性層メサストライプの側部および前記半導体基板の露
出面上に電流ブロック層を形成する工程と、前記第３選
択成長用マスクを除去した後、ＭＯＶＰＥ法により前記
電流ブロック層および前記活性層メサストライプ上にク
ラッド層およびキャップ層を積層する工程とを有するこ
とを特徴とする半導体レーザの製造方法を提供する。
【００１１】この方法によれば、半導体基板上にバッフ
ァ層メサストライプが形成され、このバッファ層メサス
トライプ上に活性層メサストライプが形成されるので、
活性層メサストライプは半導体基板の表面より高い位置
に設けられる。一方、電流ブロック層は、半導体基板の
露出面上に形成される。したがって、活性層メサストラ
イプに対する電流ブロック層のせり上がりを低くでき、
活性層メサストライプの直上のクラッド層の抵抗を低減
することができ、高温動作や高光出力動作が可能な半導
体レーザを得ることができる。
ァ層メサストライプが形成され、このバッファ層メサス
トライプ上に活性層メサストライプが形成されるので、
活性層メサストライプは半導体基板の表面より高い位置
に設けられる。一方、電流ブロック層は、半導体基板の
露出面上に形成される。したがって、活性層メサストラ
イプに対する電流ブロック層のせり上がりを低くでき、
活性層メサストライプの直上のクラッド層の抵抗を低減
することができ、高温動作や高光出力動作が可能な半導
体レーザを得ることができる。
【００１２】また、本発明は、上記の目的を達成するた
め、第３の特徴として、半導体基板の表面に所定の間隔
を設けて２本の溝をエッチングにより形成して前記２本
の溝間にメサストライプを形成する工程と 、 前記メサス
トライプ上の一部に開口部を有する第１選択成長用マス
クを形成する工程と、ＭＯＶＰＥ法により前記メサスト
ライプ上に活性層メサストライプを形成する工程と、前
記第１選択成長用マスクを除去した後、前記活性層メサ
ストライプ上に第２選択成長用マスクを形成する工程
と、ＭＯＶＰＥ法により前記活性層メサストライプの側
部および前記半導体基板の露出面上に電流ブロック層を
形成する工程と、前記第２選択成長用マスクを除去した
後、ＭＯＶＰＥ法により前記電流ブロック層および前記
活性層メサストライプ上にクラッド層およびキャップ層
を積層する工程とを有することを特徴とする半導体レー
ザの製造方法を提供する。
め、第３の特徴として、半導体基板の表面に所定の間隔
を設けて２本の溝をエッチングにより形成して前記２本
の溝間にメサストライプを形成する工程と 、 前記メサス
トライプ上の一部に開口部を有する第１選択成長用マス
クを形成する工程と、ＭＯＶＰＥ法により前記メサスト
ライプ上に活性層メサストライプを形成する工程と、前
記第１選択成長用マスクを除去した後、前記活性層メサ
ストライプ上に第２選択成長用マスクを形成する工程
と、ＭＯＶＰＥ法により前記活性層メサストライプの側
部および前記半導体基板の露出面上に電流ブロック層を
形成する工程と、前記第２選択成長用マスクを除去した
後、ＭＯＶＰＥ法により前記電流ブロック層および前記
活性層メサストライプ上にクラッド層およびキャップ層
を積層する工程とを有することを特徴とする半導体レー
ザの製造方法を提供する。
【００１３】この方法によれば、半導体基板に溝を形成
し、溝間に台形状のメサストライプが形成され、このメ
サストライプ上に活性層メサストライプが形成される。
これにより、活性層メサストライプは、半導体基板の表
面より高い位置に設けられる。一方、電流ブロック層
は、半導体基板の露出面上に形成される。したがって、
活性層メサストライプに対する電流ブロック層のせり上
がりを低くでき、活性層メサストライプの直上のクラッ
ド層の抵抗を低減することができ、高温動作や高光出力
動作が可能な半導体レーザを得ることができる。
し、溝間に台形状のメサストライプが形成され、このメ
サストライプ上に活性層メサストライプが形成される。
これにより、活性層メサストライプは、半導体基板の表
面より高い位置に設けられる。一方、電流ブロック層
は、半導体基板の露出面上に形成される。したがって、
活性層メサストライプに対する電流ブロック層のせり上
がりを低くでき、活性層メサストライプの直上のクラッ
ド層の抵抗を低減することができ、高温動作や高光出力
動作が可能な半導体レーザを得ることができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。 （第１の実施の形態）図１は、本発明による半導体レー
ザの第１の実施の形態を示す。ｎ−ＩｎＰ基板１０１上
には、ｎ−ＩｎＰのバッファ層メサストライプ１０２が
選択ＭＯＶＰＥ法より形成されている。このバッファ層
メサストライプ１０２上には、活性層メサストライプ１
０３が設けられている。活性層メサストライプ１０３
は、ｎ−ＩｎＰクラッド層１０３ａ、ｎ−ＩｎＧａＰ光
閉じ込め層１０３ｂ、ＩｎＧａＡｓＰウェルとバリア層
からなるＭＱＷ（Multi Quantum Well）活性層１０３
ｃ、ノンドープＩｎＧａＡｓＰ光閉じ込め層１０３ｄ、
Ｐ−ＩｎＰクラッド層１０３ｅを順次積層した構造を有
している。
て図面を基に説明する。 （第１の実施の形態）図１は、本発明による半導体レー
ザの第１の実施の形態を示す。ｎ−ＩｎＰ基板１０１上
には、ｎ−ＩｎＰのバッファ層メサストライプ１０２が
選択ＭＯＶＰＥ法より形成されている。このバッファ層
メサストライプ１０２上には、活性層メサストライプ１
０３が設けられている。活性層メサストライプ１０３
は、ｎ−ＩｎＰクラッド層１０３ａ、ｎ−ＩｎＧａＰ光
閉じ込め層１０３ｂ、ＩｎＧａＡｓＰウェルとバリア層
からなるＭＱＷ（Multi Quantum Well）活性層１０３
ｃ、ノンドープＩｎＧａＡｓＰ光閉じ込め層１０３ｄ、
Ｐ−ＩｎＰクラッド層１０３ｅを順次積層した構造を有
している。
【００１５】活性層メサストライプ１０３の両側には、
ｐｎｐｎ−ＩｎＰによるサイリスタ構造の電流ブロック
層１０４（下層がｐｎｐｎ、上層がＩｎＰ）が設けられ
ており、この電流ブロック層１０４は、ｐ−ＩｎＰによ
るクラッド層１０５より埋め込まれている。更に、クラ
ッド層１０５上には、ｐ＋−ＩｎＧａＡｓからなるキャ
ップ層１０６が設けられている。
ｐｎｐｎ−ＩｎＰによるサイリスタ構造の電流ブロック
層１０４（下層がｐｎｐｎ、上層がＩｎＰ）が設けられ
ており、この電流ブロック層１０４は、ｐ−ＩｎＰによ
るクラッド層１０５より埋め込まれている。更に、クラ
ッド層１０５上には、ｐ＋−ＩｎＧａＡｓからなるキャ
ップ層１０６が設けられている。
【００１６】キャップ層１０６上及びｎ−ＩｎＰ基板１
０１の下面のそれぞれに不図示の電極が設けられ、駆動
電圧が印加される。ｎ−ＩｎＰ基板１０１側の電極に
負、キャップ層１０６側の電極が正の電圧を印加する
と、活性層メサストライプ１０３のストライプ部分に高
濃度の電子と正孔が注入され、活性層メサストライプ１
０３内で電子と正孔が再結合し、誘導放出光を図１の正
面方向に発生する。
０１の下面のそれぞれに不図示の電極が設けられ、駆動
電圧が印加される。ｎ−ＩｎＰ基板１０１側の電極に
負、キャップ層１０６側の電極が正の電圧を印加する
と、活性層メサストライプ１０３のストライプ部分に高
濃度の電子と正孔が注入され、活性層メサストライプ１
０３内で電子と正孔が再結合し、誘導放出光を図１の正
面方向に発生する。
【００１７】本発明は、ｎ−ＩｎＰ基板１０１と活性層
メサストライプ１０３の間にバッファ層メサストライプ
１０２を設けている。これにより、ｎ−ＩｎＰ基板１０
１に対する活性層ストライプ１０３の形成位置が高くな
り、電流ブロック層１０４のせり上がり部１０４ａを低
くすることができる。したがって、活性層メサストライ
プ１０３の直上のクラッド層１０８の抵抗が低減され
る。この結果、電流ブロック層１０４による電流ブロッ
ク機能を低下させることなく、クラッド層１０５の抵
抗、すなわち、素子抵抗を低減でき、素子自体の発熱に
起因する温度上昇を抑えることができ、高温動作時或い
は高電流注入動作時の光出力特性を改善することができ
る。
メサストライプ１０３の間にバッファ層メサストライプ
１０２を設けている。これにより、ｎ−ＩｎＰ基板１０
１に対する活性層ストライプ１０３の形成位置が高くな
り、電流ブロック層１０４のせり上がり部１０４ａを低
くすることができる。したがって、活性層メサストライ
プ１０３の直上のクラッド層１０８の抵抗が低減され
る。この結果、電流ブロック層１０４による電流ブロッ
ク機能を低下させることなく、クラッド層１０５の抵
抗、すなわち、素子抵抗を低減でき、素子自体の発熱に
起因する温度上昇を抑えることができ、高温動作時或い
は高電流注入動作時の光出力特性を改善することができ
る。
【００１８】次に、本発明の半導体レーザの製造方法を
実施例とともに説明する。図２、図３及び図４は本発明
の半導体レーザの製造方法における製造工程を示し、図
３は図２に続く工程、図４は図３に続く工程を示す。ま
ず、図２の（ａ）に示すように、（１００）面方位をも
つ構造のｎ−ＩｎＰ基板２０１上に熱ＣＶＤ法により酸
化膜を１５０ｎｍの厚みに堆積させる。さらに、フォト
リソグラフィおよびウエットエッチングを用いて、開口
幅が４μｍ、マスク幅が２μｍのストライプ状の第１の
選択成長マスク２０２を＜０１１＞方向に形成する。こ
の第１の選択成長マスク２０２の相互間に選択ＭＯＶＰ
Ｅを用いて、成長圧力７５Ｔｏｒｒ、成長温度６２５°
Ｃにより、層厚が０．５μｍ、キャリア濃度が１×１０
の１８乗立方ｃｍのｎ−ＩｎＰからなるバッファ層メサ
ストライプ２０３を形成する。
実施例とともに説明する。図２、図３及び図４は本発明
の半導体レーザの製造方法における製造工程を示し、図
３は図２に続く工程、図４は図３に続く工程を示す。ま
ず、図２の（ａ）に示すように、（１００）面方位をも
つ構造のｎ−ＩｎＰ基板２０１上に熱ＣＶＤ法により酸
化膜を１５０ｎｍの厚みに堆積させる。さらに、フォト
リソグラフィおよびウエットエッチングを用いて、開口
幅が４μｍ、マスク幅が２μｍのストライプ状の第１の
選択成長マスク２０２を＜０１１＞方向に形成する。こ
の第１の選択成長マスク２０２の相互間に選択ＭＯＶＰ
Ｅを用いて、成長圧力７５Ｔｏｒｒ、成長温度６２５°
Ｃにより、層厚が０．５μｍ、キャリア濃度が１×１０
の１８乗立方ｃｍのｎ−ＩｎＰからなるバッファ層メサ
ストライプ２０３を形成する。
【００１９】次に、第１の選択成長マスク２０２を除去
した後、再度、熱ＣＶＤ法により酸化膜を１５０ｎｍに
堆積させる。ついで、図２の（ｂ）に示すように、フォ
トリソグラフィおよびウエットエッチングを用いて、開
口幅１．５μｍ及びマスク幅５μｍのストライプ状の第
２の選択成長マスク２０４を形成する。このとき、第２
の選択成長マスク２０４の開口部は、バッファ層メサス
トライプ２０３上に配置する。ついで、バッファ層メサ
ストライプ２０３上に活性層メサストライプ２０５を形
成する。この活性層メサストライプ２０５は、図１に示
したように、ｎ−ＩｎＰ層１０３ａ（層厚０．１μｍ、
キャリア濃度５×１０の１７乗立方ｃｍ）、ｎ型ＩｎＧ
ａＡｓＰ光閉じ込め層１０３ｂ（バンドギヤップ波長
１．０５μｍ、１７乗立方ｃｍのキャリア濃度５×１０
で層厚６０ｎｍ）、ＩｎＧａＡｓＰウェル（バンドギャ
ップ波長組成が１．２９μｍとなるような層厚５ｎｍ、
０．７％歪の組成）とバリア層（層厚１０ｎｍ、バンド
ギャップ波長１．０５μｍ）を持つ７周期のノンドープ
ＭＱＷ（Multi Quantum Well：多重量子井戸）活性層１
０３ｃ、ノンドープＩｎＧａＡｓＰ光閉じ込め層１０３
ｄ（層厚６０ｎｍ、バンドギャップ波長１．０５μ
ｍ）、ｐ−ＩｎＰクラッド層１０３ｅ（層厚０．１μ
ｍ、キャリア濃度５×１０の１７乗立方ｃｍ）を設けて
形成される。
した後、再度、熱ＣＶＤ法により酸化膜を１５０ｎｍに
堆積させる。ついで、図２の（ｂ）に示すように、フォ
トリソグラフィおよびウエットエッチングを用いて、開
口幅１．５μｍ及びマスク幅５μｍのストライプ状の第
２の選択成長マスク２０４を形成する。このとき、第２
の選択成長マスク２０４の開口部は、バッファ層メサス
トライプ２０３上に配置する。ついで、バッファ層メサ
ストライプ２０３上に活性層メサストライプ２０５を形
成する。この活性層メサストライプ２０５は、図１に示
したように、ｎ−ＩｎＰ層１０３ａ（層厚０．１μｍ、
キャリア濃度５×１０の１７乗立方ｃｍ）、ｎ型ＩｎＧ
ａＡｓＰ光閉じ込め層１０３ｂ（バンドギヤップ波長
１．０５μｍ、１７乗立方ｃｍのキャリア濃度５×１０
で層厚６０ｎｍ）、ＩｎＧａＡｓＰウェル（バンドギャ
ップ波長組成が１．２９μｍとなるような層厚５ｎｍ、
０．７％歪の組成）とバリア層（層厚１０ｎｍ、バンド
ギャップ波長１．０５μｍ）を持つ７周期のノンドープ
ＭＱＷ（Multi Quantum Well：多重量子井戸）活性層１
０３ｃ、ノンドープＩｎＧａＡｓＰ光閉じ込め層１０３
ｄ（層厚６０ｎｍ、バンドギャップ波長１．０５μ
ｍ）、ｐ−ＩｎＰクラッド層１０３ｅ（層厚０．１μ
ｍ、キャリア濃度５×１０の１７乗立方ｃｍ）を設けて
形成される。
【００２０】次に、第２の選択成長マスク２０４を除去
した後、熱ＣＶＤ法により、半導体ウェハの全面に酸化
膜を３５０ｎｍの厚みに堆積させた後、フォトリソグラ
フィとウエットエッチングにより、図３の（ａ）に示す
ように、活性層メサストライプ２０５上に酸化膜マスク
２０６を形成する。さらに、選択ＭＯＶＰＥ法を用い
て、電流ブロック層２０７を形成する。この電流ブロッ
ク層２０７は、成長圧力７５Ｔｏｒｒ、成長温度６２５
°Ｃの雰囲気中において、層厚０．５μｍ、キャリア濃
度５×１０の１７乗立方ｃｍのＰ−ＩｎＰ層２０７ａ、
層厚１．２μｍ、キャリア濃度１×１０の１８乗立方ｃ
ｍのｎ−ＩｎＰ層２０７ｂ、層厚０．２μｍ、キャリア
濃度５×１０の１７乗立方ｃｍのｐ−ＩｎＰ層２０７ｃ
を順次積層して形成される。
した後、熱ＣＶＤ法により、半導体ウェハの全面に酸化
膜を３５０ｎｍの厚みに堆積させた後、フォトリソグラ
フィとウエットエッチングにより、図３の（ａ）に示す
ように、活性層メサストライプ２０５上に酸化膜マスク
２０６を形成する。さらに、選択ＭＯＶＰＥ法を用い
て、電流ブロック層２０７を形成する。この電流ブロッ
ク層２０７は、成長圧力７５Ｔｏｒｒ、成長温度６２５
°Ｃの雰囲気中において、層厚０．５μｍ、キャリア濃
度５×１０の１７乗立方ｃｍのＰ−ＩｎＰ層２０７ａ、
層厚１．２μｍ、キャリア濃度１×１０の１８乗立方ｃ
ｍのｎ−ＩｎＰ層２０７ｂ、層厚０．２μｍ、キャリア
濃度５×１０の１７乗立方ｃｍのｐ−ＩｎＰ層２０７ｃ
を順次積層して形成される。
【００２１】次に、酸化膜マスク２０６を除去した後、
ＭＯＶＰＥ法により、成長圧力７５Ｔｏｒｒ、成長温度
６２５°Ｃの雰囲気中で層厚１．５μｍ、キャリア濃度
１×１０の１８乗立方ｃｍのＰ−ＩｎＰ層からなるクラ
ッド層２０８、層厚０．２μｍ、キャリア濃度５×１０
の１８乗立方ｃｍのＰ−ＩｎＧａＡｓからなるキャップ
層２０９を順次積層すれば、結晶成長が完了する。この
状態を示したのが図３の（ｂ）である。
ＭＯＶＰＥ法により、成長圧力７５Ｔｏｒｒ、成長温度
６２５°Ｃの雰囲気中で層厚１．５μｍ、キャリア濃度
１×１０の１８乗立方ｃｍのＰ−ＩｎＰ層からなるクラ
ッド層２０８、層厚０．２μｍ、キャリア濃度５×１０
の１８乗立方ｃｍのＰ−ＩｎＧａＡｓからなるキャップ
層２０９を順次積層すれば、結晶成長が完了する。この
状態を示したのが図３の（ｂ）である。
【００２２】次に、フォトリソグラフィおよびウエット
エッチングを用い、幅１０μｍのメサストライプ２１０
を形成する。その後、酸化膜２１１を厚さ３５０ｎｍに
堆積し、フォトリソグラフィおよびウエットエッチング
を用いて、コンタクト用の窓を開け、Ｔｉ／Ａｕをそれ
ぞれ１００／３００ｎｍの厚みにスパッタ法で堆積し、
フォトリソグラフィおよびウェットエッチングを用いて
Ｐ側電極２１２を形成する。この後、半導体ウェハの裏
面を９０μｍに研磨し、この裏面にｎ側電極２１３とな
るＴｉ／Ａｕをそれぞれ１００／３００ｎｍの厚みにス
パッタ法により堆積させ、窒素雰囲気中でシンターを行
う。最後に、３００μｍの素子長になるように劈開し、
光出力側端面に反射率が３０％の保護膜２１４、反対側
の端面に反射率が７０％の高反射膜２１５を形成すれ
ば、図４のように半導体レーザが完成する。
エッチングを用い、幅１０μｍのメサストライプ２１０
を形成する。その後、酸化膜２１１を厚さ３５０ｎｍに
堆積し、フォトリソグラフィおよびウエットエッチング
を用いて、コンタクト用の窓を開け、Ｔｉ／Ａｕをそれ
ぞれ１００／３００ｎｍの厚みにスパッタ法で堆積し、
フォトリソグラフィおよびウェットエッチングを用いて
Ｐ側電極２１２を形成する。この後、半導体ウェハの裏
面を９０μｍに研磨し、この裏面にｎ側電極２１３とな
るＴｉ／Ａｕをそれぞれ１００／３００ｎｍの厚みにス
パッタ法により堆積させ、窒素雰囲気中でシンターを行
う。最後に、３００μｍの素子長になるように劈開し、
光出力側端面に反射率が３０％の保護膜２１４、反対側
の端面に反射率が７０％の高反射膜２１５を形成すれ
ば、図４のように半導体レーザが完成する。
【００２３】以上説明した本発明の製造方法による半導
体レーザによれば、活性層メサストライプ２０５に対す
る電流ブロック層２０７のせり上がりを低く抑えること
ができ、電流ブロック機能を低下させることなく、活性
層直上のクラッド層１０８の抵抗を低減することができ
る。
体レーザによれば、活性層メサストライプ２０５に対す
る電流ブロック層２０７のせり上がりを低く抑えること
ができ、電流ブロック機能を低下させることなく、活性
層直上のクラッド層１０８の抵抗を低減することができ
る。
【００２４】本発明者らは、本発明の半導体レーザの特
性を評価した。その結果、素子抵抗が４Ωであり、十分
に低い値が得られることを確認できた。また、室温での
発振しきい値が８ｍＡ、スロープ効率０．５０Ｗ／Ａ及
び８５°Ｃでの発振しきい値が１６ｍＡ、スロープ効率
０．３９Ｗ／Ａで１０ｍＷの光出力時の駆動電流は５０
ｍＡ以下という良好な結果が得られた。また、同一ウェ
ハ内でのしきい値、及びスロープ効率のばらつきは、そ
れぞれ、±０．５ｍＡ、±０．０５Ｗ／Ａと従来と遜色
のない良好な均一性が得られた。
性を評価した。その結果、素子抵抗が４Ωであり、十分
に低い値が得られることを確認できた。また、室温での
発振しきい値が８ｍＡ、スロープ効率０．５０Ｗ／Ａ及
び８５°Ｃでの発振しきい値が１６ｍＡ、スロープ効率
０．３９Ｗ／Ａで１０ｍＷの光出力時の駆動電流は５０
ｍＡ以下という良好な結果が得られた。また、同一ウェ
ハ内でのしきい値、及びスロープ効率のばらつきは、そ
れぞれ、±０．５ｍＡ、±０．０５Ｗ／Ａと従来と遜色
のない良好な均一性が得られた。
【００２５】（第２の実施の形態）図５は本発明の半導
体レーザの第２の実施の形態を示す。本実施の形態は、
高出力用の半導体レーザに関するものである。ｎ−Ｉｎ
Ｐによる基板３０１上には、ｎ−ＩｎＰによるバッファ
層メサストライプ３０２が選択成長により所定間隔に形
成されている。このバッファ層メサストライプ３０２上
には、活性層メサストライプ３０３が設けられている。
活性層メサストライプ３０３は、ｎ−ＩｎＰクラッド層
３０３ａ、ｎ型ＩｎＧａＡｓＰによる光閉じ込め層３０
３ｂ、ＩｎＧａＡｓＰウェルとバリア層から成るノンド
ープＭＱＷ層３０３ｃ、光閉じ込め層３０３ｄ、及びｐ
−ＩｎＰクラッド層３０３ｅを積層して構成されてい
る。活性層メサストライプ３０３の両側には、ｐｎｐｎ
−ＩｎＰによるサイリスタ構造の電流ブロック層３０４
（ｐｎｐｎ層３０４ａとＩｎＰ層３０４ｂから成る）が
設けられている。この電流ブロック層３０４上には、ｐ
−ＩｎＰによるクラッド層３０５が設けられている。更
に、クラッド層３０５上には、ｐ＋−ＩｎＧａＡｓから
なるキャップ層３０６が設けられている。
体レーザの第２の実施の形態を示す。本実施の形態は、
高出力用の半導体レーザに関するものである。ｎ−Ｉｎ
Ｐによる基板３０１上には、ｎ−ＩｎＰによるバッファ
層メサストライプ３０２が選択成長により所定間隔に形
成されている。このバッファ層メサストライプ３０２上
には、活性層メサストライプ３０３が設けられている。
活性層メサストライプ３０３は、ｎ−ＩｎＰクラッド層
３０３ａ、ｎ型ＩｎＧａＡｓＰによる光閉じ込め層３０
３ｂ、ＩｎＧａＡｓＰウェルとバリア層から成るノンド
ープＭＱＷ層３０３ｃ、光閉じ込め層３０３ｄ、及びｐ
−ＩｎＰクラッド層３０３ｅを積層して構成されてい
る。活性層メサストライプ３０３の両側には、ｐｎｐｎ
−ＩｎＰによるサイリスタ構造の電流ブロック層３０４
（ｐｎｐｎ層３０４ａとＩｎＰ層３０４ｂから成る）が
設けられている。この電流ブロック層３０４上には、ｐ
−ＩｎＰによるクラッド層３０５が設けられている。更
に、クラッド層３０５上には、ｐ＋−ＩｎＧａＡｓから
なるキャップ層３０６が設けられている。
【００２６】
【実施例】ここで、第２の実施の形態の実施例について
説明する。図５の構成において、本実施例は、ＥＤＦＡ
（Erbium Doped Fiber Amplifier：エルビウム添加光フ
ァイバ増幅器）励起用１．４８μｍ帯の高出力半導体レ
ーザに適用している。図５に示すように、キャリア濃度
が１×１０の１８乗立方ｃｍのｎ−ＩｎＰ基板３０１上
には、キャリア濃度が１×１０の１８乗立方ｃｍで、層
厚０．５μｍ及び幅５μｍのｎ−ＩｎＰ層よりなるバッ
ファ層メサストライプ３０２が形成されている。このバ
ッファ層メサストライプ３０２上には、活性層メサスト
ライプ３０３が設けられている。また、活性層メサスト
ライプ３０３の両側には、ｐｎｐｎサイリスタ構造の電
流ブロック層３０４が設けられている。
説明する。図５の構成において、本実施例は、ＥＤＦＡ
（Erbium Doped Fiber Amplifier：エルビウム添加光フ
ァイバ増幅器）励起用１．４８μｍ帯の高出力半導体レ
ーザに適用している。図５に示すように、キャリア濃度
が１×１０の１８乗立方ｃｍのｎ−ＩｎＰ基板３０１上
には、キャリア濃度が１×１０の１８乗立方ｃｍで、層
厚０．５μｍ及び幅５μｍのｎ−ＩｎＰ層よりなるバッ
ファ層メサストライプ３０２が形成されている。このバ
ッファ層メサストライプ３０２上には、活性層メサスト
ライプ３０３が設けられている。また、活性層メサスト
ライプ３０３の両側には、ｐｎｐｎサイリスタ構造の電
流ブロック層３０４が設けられている。
【００２７】図６及び図７は、図５に示した半導体レー
ザの製造工程を示す。図７は図６に続く工程を示す。ま
ず、図６の（ａ）に示すように、（１００）面方位のｎ
−ＩｎＰ基板４０１上に酸化膜を熱ＣＶＤ法により１５
０ｎｍに堆積させ、開口幅が４μｍのストライプ状の第
１の選択成長マスク４０２をフォトリソグラフィおよび
ウエットエッチングにより＜０１１＞方向に形成し、選
択ＭＯＶＰＥ法により成長圧力７５Ｔｏｒｒ及び成長温
度６２５°Ｃで、層厚が０．５μｍ、キャリア濃度が１
×１０の１８乗立方ｃｍのｎ−ＩｎＰからなるバッファ
層メサストライプ４０３を形成する。
ザの製造工程を示す。図７は図６に続く工程を示す。ま
ず、図６の（ａ）に示すように、（１００）面方位のｎ
−ＩｎＰ基板４０１上に酸化膜を熱ＣＶＤ法により１５
０ｎｍに堆積させ、開口幅が４μｍのストライプ状の第
１の選択成長マスク４０２をフォトリソグラフィおよび
ウエットエッチングにより＜０１１＞方向に形成し、選
択ＭＯＶＰＥ法により成長圧力７５Ｔｏｒｒ及び成長温
度６２５°Ｃで、層厚が０．５μｍ、キャリア濃度が１
×１０の１８乗立方ｃｍのｎ−ＩｎＰからなるバッファ
層メサストライプ４０３を形成する。
【００２８】次に、第１の選択成長マスク４０２を除去
した後、再度、熱ＣＶＤ法により酸化膜を１５０ｎｍ堆
積させ、フォトリソグラフィおよびウエットエッチング
を用いて、開口幅１．５μｍ及びマスク幅５μｍのスト
ライプ状の第２の選択成長マスク４０４を形成する。こ
のとき、第２の選択成長マスク４０４の開口部は、バッ
ファ層メサストライプ４０３上に配置する。ついで、図
６の（ｂ）に示すように、活性層メサストライプ４０５
を形成する。この活性層メサストライプ４０５は、図５
に示したように、層厚０．１μｍ、５×１０の１７乗立
方ｃｍのキャリア濃度のｎ−ＩｎＰ層３０４ａ、ｎ型Ｉ
ｎＧａＡｓＰ光閉じ込め層３０４ｂ（バンドギャップ波
長が１．１３μｍ、キャリア濃度５×１０の１７乗立方
ｃｍ、層厚３０ｎｍ）、バンドギャップ波長組成が１．
４５μｍとなるようなＩｎＧａＡｓＰウェル（層厚４ｎ
ｍ、歪１．０％）とバリア層（層厚７ｎｍ、バンドギャ
ップ波長１．２μｍ）とを持つ５周期のノンドープＭＱ
Ｗ活性層３０４ｃ、ノンドープＩｎＧａＡｓＰ光閉じこ
め層３０４ｄ（層厚３０ｎｍ、バンドギャップ波長１．
１３μｍ）３０４ｅ、ｐ−ＩｎＰクラッド層３０４ｅ
（層厚０．１μｍ、キャリア濃度５×１０の１７乗立方
ｃｍ）を順次形成して構成される。
した後、再度、熱ＣＶＤ法により酸化膜を１５０ｎｍ堆
積させ、フォトリソグラフィおよびウエットエッチング
を用いて、開口幅１．５μｍ及びマスク幅５μｍのスト
ライプ状の第２の選択成長マスク４０４を形成する。こ
のとき、第２の選択成長マスク４０４の開口部は、バッ
ファ層メサストライプ４０３上に配置する。ついで、図
６の（ｂ）に示すように、活性層メサストライプ４０５
を形成する。この活性層メサストライプ４０５は、図５
に示したように、層厚０．１μｍ、５×１０の１７乗立
方ｃｍのキャリア濃度のｎ−ＩｎＰ層３０４ａ、ｎ型Ｉ
ｎＧａＡｓＰ光閉じ込め層３０４ｂ（バンドギャップ波
長が１．１３μｍ、キャリア濃度５×１０の１７乗立方
ｃｍ、層厚３０ｎｍ）、バンドギャップ波長組成が１．
４５μｍとなるようなＩｎＧａＡｓＰウェル（層厚４ｎ
ｍ、歪１．０％）とバリア層（層厚７ｎｍ、バンドギャ
ップ波長１．２μｍ）とを持つ５周期のノンドープＭＱ
Ｗ活性層３０４ｃ、ノンドープＩｎＧａＡｓＰ光閉じこ
め層３０４ｄ（層厚３０ｎｍ、バンドギャップ波長１．
１３μｍ）３０４ｅ、ｐ−ＩｎＰクラッド層３０４ｅ
（層厚０．１μｍ、キャリア濃度５×１０の１７乗立方
ｃｍ）を順次形成して構成される。
【００２９】次に、第２の選択成長マスク４０４を除去
した後、熱ＣＶＤ法により半導体ウエハ全面に酸化膜を
３５０ｎｍ堆積させた後、フォトリソグラフィとウェッ
トエッチングにより、活性層メサストライプ４０５上に
酸化膜マスク４０６を形成する。そして、図７の（ａ）
に示すように、選択ＭＯＶＰＥ法により成長圧力７５Ｔ
ｏｒｒ、成長温度６２５°Ｃで層厚５μｍ、キャリア濃
度５×１０の１７乗立方ｃｍのＰ−ＩｎＰ層、層厚１．
２μｍ、キャリア濃度１×１０の１８乗立方ｃｍのｎ−
ＩｎＰ層、層厚０．２μｍ、キャリア濃度５×１０の１
７乗立方ｃｍのＰ−ＩｎＰ層を順次積層し、電流ブロッ
ク層４０７を形成する。
した後、熱ＣＶＤ法により半導体ウエハ全面に酸化膜を
３５０ｎｍ堆積させた後、フォトリソグラフィとウェッ
トエッチングにより、活性層メサストライプ４０５上に
酸化膜マスク４０６を形成する。そして、図７の（ａ）
に示すように、選択ＭＯＶＰＥ法により成長圧力７５Ｔ
ｏｒｒ、成長温度６２５°Ｃで層厚５μｍ、キャリア濃
度５×１０の１７乗立方ｃｍのＰ−ＩｎＰ層、層厚１．
２μｍ、キャリア濃度１×１０の１８乗立方ｃｍのｎ−
ＩｎＰ層、層厚０．２μｍ、キャリア濃度５×１０の１
７乗立方ｃｍのＰ−ＩｎＰ層を順次積層し、電流ブロッ
ク層４０７を形成する。
【００３０】次に、酸化膜マスク４０６を除去した後、
ＭＯＶＰＥ法により、成長圧力７５Ｔｏｒｒ、成長温度
６２５°Ｃで層厚１．５μｍ、キャリア濃度１×１０の
１８乗立方ｃｍのＰ−ＩｎＰ層からなるクラッド層４０
８、層厚０．２μｍ、キャリア濃度５×１０の１８乗立
方ｃｍのＰ−ＩｎＧａＡｓからなるキヤップ層４０９を
順次積層し、図７の（ｂ）に示すように結晶成長を完了
する。次に、酸化膜４１０を３５０ｎｍの厚みに堆積さ
せ、フォトリソグラフィおよびウエットエッチングによ
り、コンタクト用の窓を開け、Ｔｉ／Ａｕをそれぞれ１
００／３００ｎｍ、スパッタ法により堆積させ、フォト
リソグラフィおよびウエットエッチングによりｐ側電極
４１１を形成した後、半導体ウエハを９０μｍに研磨
し、裏面にｎ側電極４１２となるＴｉ／Ａｕをそれぞれ
１００／３００ｎｍスパッタ法により堆積させ、窒素雰
囲気中でシンターを行う。最後に、素子長１２００μｍ
となるように劈開し、光出力側端面に反射率６％の低反
射膜４１３、反対側の端面に反射率９０％の高反射膜４
１４を形成すれば、図８に示すように半導体レーザが完
成する。
ＭＯＶＰＥ法により、成長圧力７５Ｔｏｒｒ、成長温度
６２５°Ｃで層厚１．５μｍ、キャリア濃度１×１０の
１８乗立方ｃｍのＰ−ＩｎＰ層からなるクラッド層４０
８、層厚０．２μｍ、キャリア濃度５×１０の１８乗立
方ｃｍのＰ−ＩｎＧａＡｓからなるキヤップ層４０９を
順次積層し、図７の（ｂ）に示すように結晶成長を完了
する。次に、酸化膜４１０を３５０ｎｍの厚みに堆積さ
せ、フォトリソグラフィおよびウエットエッチングによ
り、コンタクト用の窓を開け、Ｔｉ／Ａｕをそれぞれ１
００／３００ｎｍ、スパッタ法により堆積させ、フォト
リソグラフィおよびウエットエッチングによりｐ側電極
４１１を形成した後、半導体ウエハを９０μｍに研磨
し、裏面にｎ側電極４１２となるＴｉ／Ａｕをそれぞれ
１００／３００ｎｍスパッタ法により堆積させ、窒素雰
囲気中でシンターを行う。最後に、素子長１２００μｍ
となるように劈開し、光出力側端面に反射率６％の低反
射膜４１３、反対側の端面に反射率９０％の高反射膜４
１４を形成すれば、図８に示すように半導体レーザが完
成する。
【００３１】上記第２の実施の形態によれば、活性層メ
サストライプ４０３に対する電流ブロック層４０７のせ
り上がり部４０７ａを低く抑えることができ、電流ブロ
ック機能を低下させることなく、活性層メサストライプ
４０３の直上のクラッド層４０８の抵抗を低減すること
ができ、高電流注入時の素子発熱を低減することができ
る。
サストライプ４０３に対する電流ブロック層４０７のせ
り上がり部４０７ａを低く抑えることができ、電流ブロ
ック機能を低下させることなく、活性層メサストライプ
４０３の直上のクラッド層４０８の抵抗を低減すること
ができ、高電流注入時の素子発熱を低減することができ
る。
【００３２】第２の実施の形態による半導体レーザの特
性を評価したところ、素子抵抗２Ωと十分に低い値が得
られた。また、室温発振しきい値２０ｍＡ、スロープ効
率０．４５Ｗ／Ａ、駆動電流５００ｍＡ時に２００ｍ
Ｗ、飽和出力３００ｍＷと良好な値が得られた。また、
同一ウエハー内におけるしきい値、スロープ効率のばら
つきはそれぞれ、±１ｍＡ、±０．０５Ｗ／Ａと良好な
均一性が得られた。
性を評価したところ、素子抵抗２Ωと十分に低い値が得
られた。また、室温発振しきい値２０ｍＡ、スロープ効
率０．４５Ｗ／Ａ、駆動電流５００ｍＡ時に２００ｍ
Ｗ、飽和出力３００ｍＷと良好な値が得られた。また、
同一ウエハー内におけるしきい値、スロープ効率のばら
つきはそれぞれ、±１ｍＡ、±０．０５Ｗ／Ａと良好な
均一性が得られた。
【００３３】図９は本発明による半導体レーザの第３の
実施の形態を示す。本実施の形態は、バッファ層メサス
トライプをエッチングにより形成するところに特徴があ
る。ここでは、高温動作対応の加入者系用１．３μｍ
帯、耐環境性半導体レーザを例にしている。図９に示す
ように、キャリア濃度１×１０の１８乗立方ｃｍ、（１
００）面方位のｎ−ＩｎＰ基板５０１上には、幅２μ
ｍ、深さ０．５μｍの２本の溝５０１ａが５μｍ間隔で
形成され、この間に高さ０．５μｍ、幅５μｍのメサス
トライプ５０２がフォトリソグラフィおよびウエットエ
ッチングを用いて＜０１１＞方向に形成されている。こ
のメサストライプ５０２上には、活性層メサストライプ
５０３が設けられている。また、活性層メサストライプ
５０３の両側には、ｐｎｐｎサイリスタ構造のＩｎＰか
らなる電流ブロック層５０４が設けられている。なお、
メサストライプは、フォトリソグラフィおよびウエット
エッチングにより、＜０１１＞方向に形成されている。
製造工程は、ｎ−ＩｎＰ基板５０１にメサストライプ５
０２を形成した後、クラッド層５０５およびキャップ層
５０６が設けられるが、その工程は、図２〜図４で説明
した第１の実施の形態の製造工程と同様である。
実施の形態を示す。本実施の形態は、バッファ層メサス
トライプをエッチングにより形成するところに特徴があ
る。ここでは、高温動作対応の加入者系用１．３μｍ
帯、耐環境性半導体レーザを例にしている。図９に示す
ように、キャリア濃度１×１０の１８乗立方ｃｍ、（１
００）面方位のｎ−ＩｎＰ基板５０１上には、幅２μ
ｍ、深さ０．５μｍの２本の溝５０１ａが５μｍ間隔で
形成され、この間に高さ０．５μｍ、幅５μｍのメサス
トライプ５０２がフォトリソグラフィおよびウエットエ
ッチングを用いて＜０１１＞方向に形成されている。こ
のメサストライプ５０２上には、活性層メサストライプ
５０３が設けられている。また、活性層メサストライプ
５０３の両側には、ｐｎｐｎサイリスタ構造のＩｎＰか
らなる電流ブロック層５０４が設けられている。なお、
メサストライプは、フォトリソグラフィおよびウエット
エッチングにより、＜０１１＞方向に形成されている。
製造工程は、ｎ−ＩｎＰ基板５０１にメサストライプ５
０２を形成した後、クラッド層５０５およびキャップ層
５０６が設けられるが、その工程は、図２〜図４で説明
した第１の実施の形態の製造工程と同様である。
【００３４】図１０は本発明による半導体レーザの第４
の実施の形態を示す。本実施の形態は、ＥＤＦＡ励起用
１．４８μｍ帯高出力半導体レーザの例である。図１０
に示すように、キャリア濃度１×１０の１８乗立方ｃ
ｍ、（１００）面方位のｎ−ＩｎＰ基板６０１上には、
高さ０．５μｍ、幅５μｍのメサストライプ６０２が形
成されている。このメサストライプ６０２上には、活性
層メサストライプ６０３が設けられている。また、活性
層メサストライプ６０３の両側には、ｐｎｐｎサイリス
タ構造のＩｎＰからなる電流ブロック層６０４が設けら
れている。メサストライプ６０２は、フォトリソグラフ
ィおよびウエットエッチングにより、＜０１１＞方向に
形成されている。図１０において、ｎ−ＩｎＰ基板６０
１にメサストライプ６０２を形成した後、クラッド層６
０５およびキャップ層６０６が設けられるが、その製造
工程は、図６〜図８で説明した第２の実施の形態と同様
である。
の実施の形態を示す。本実施の形態は、ＥＤＦＡ励起用
１．４８μｍ帯高出力半導体レーザの例である。図１０
に示すように、キャリア濃度１×１０の１８乗立方ｃ
ｍ、（１００）面方位のｎ−ＩｎＰ基板６０１上には、
高さ０．５μｍ、幅５μｍのメサストライプ６０２が形
成されている。このメサストライプ６０２上には、活性
層メサストライプ６０３が設けられている。また、活性
層メサストライプ６０３の両側には、ｐｎｐｎサイリス
タ構造のＩｎＰからなる電流ブロック層６０４が設けら
れている。メサストライプ６０２は、フォトリソグラフ
ィおよびウエットエッチングにより、＜０１１＞方向に
形成されている。図１０において、ｎ−ＩｎＰ基板６０
１にメサストライプ６０２を形成した後、クラッド層６
０５およびキャップ層６０６が設けられるが、その製造
工程は、図６〜図８で説明した第２の実施の形態と同様
である。
【００３５】また、上記各実施の形態においては、電流
ブロック層にｐｎｐｎサイリスタ構造のＩｎＰ層を用い
たが、本発明はｐｎｐｎサイリスタ構造に限定されるも
のではなく、半絶縁性のＩｎＰ層等、電流ブロック機能
のある層構造であればよいことは言うまでもない。
ブロック層にｐｎｐｎサイリスタ構造のＩｎＰ層を用い
たが、本発明はｐｎｐｎサイリスタ構造に限定されるも
のではなく、半絶縁性のＩｎＰ層等、電流ブロック機能
のある層構造であればよいことは言うまでもない。
【００３６】
【発明の効果】以上説明した通り、本発明の半導体レー
ザ及びその製造方法によれば、活性層メサストライプを
半導体基板上に形成されたバッファ層メサストライプ上
に、または半導体基板の表面に形成されたメサストライ
プ上に設けるとともに、電流ブロック層を半導体基板上
に直接設けているので、活性層メサストライプに対する
電流ブロック層のせり上がりを低くでき、活性層メサス
トライプの直上のクラッド層の抵抗を低減することがで
き、高温動作や高光出力動作が可能な半導体レーザを得
ることができる。
ザ及びその製造方法によれば、活性層メサストライプを
半導体基板上に形成されたバッファ層メサストライプ上
に、または半導体基板の表面に形成されたメサストライ
プ上に設けるとともに、電流ブロック層を半導体基板上
に直接設けているので、活性層メサストライプに対する
電流ブロック層のせり上がりを低くでき、活性層メサス
トライプの直上のクラッド層の抵抗を低減することがで
き、高温動作や高光出力動作が可能な半導体レーザを得
ることができる。
【図１】本発明による半導体レーザの第１の実施の形態
を示す断面図である。
を示す断面図である。
【図２】本発明の半導体レーザの製造方法における製造
工程図を示す説明図である。
工程図を示す説明図である。
【図３】図２の工程に続く製造工程図を示す説明図であ
る。
る。
【図４】図３の工程に続く製造工程図を示す説明図であ
る。
る。
【図５】本発明の半導体レーザの第２の実施の形態を示
す断面図である。
す断面図である。
【図６】図５に示した半導体レーザの製造工程を示す説
明図である。
明図である。
【図７】図６の工程に続く製造工程図を示す説明図であ
る。
る。
【図８】図７の工程に続く製造工程図を示す説明図であ
る。
る。
【図９】本発明による半導体レーザの第３の実施の形態
を示す断面図である。
を示す断面図である。
【図１０】本発明による半導体レーザの第４の実施の形
態を示す断面図である。
態を示す断面図である。
【図１１】従来の半導体レーザの構成を示す断面図であ
る。
る。
１０１，２０１，３０１，４０１，５０１，６０１ ｎ
−ＩｎＰ基板 １０２，２０３，３０２，４０３ バッファ層メサスト
ライプ １０３，２０５，３０３，４０５，５０３，６０３ 活
性層メサストライプ １０４，２０７，３０４，４０７，５０４，６０４ 電
流ブロック層 １０５，２０８，４０８，３０５，５０５，６０５ ク
ラッド層 １０６，２０９，３０６，４０９，５０６，６０６ キ
ャップ層 ２０２，４０２ 第１の選択成長マスク ２０４，４０４ 第２の選択成長マスク ２０６ 酸化膜マスク ２１０，５０２ メサストライプ ２１１，４１０ 酸化膜 ２１２ Ｐ側電極 ２１３ ｎ側電極 ２１４ 保護膜 ２１５ 高反射膜 ４１１ ｐ側電極 ４１３ 低反射膜 ４１４ 高反射膜 ５０１ａ 溝 ７０１ ｎ−ＩｎＰ基板 ７０２ 活性層メサストライプ ７０３ 電流ブロック層 ７０４ クラッド層 ７０５ キャップ層
−ＩｎＰ基板 １０２，２０３，３０２，４０３ バッファ層メサスト
ライプ １０３，２０５，３０３，４０５，５０３，６０３ 活
性層メサストライプ １０４，２０７，３０４，４０７，５０４，６０４ 電
流ブロック層 １０５，２０８，４０８，３０５，５０５，６０５ ク
ラッド層 １０６，２０９，３０６，４０９，５０６，６０６ キ
ャップ層 ２０２，４０２ 第１の選択成長マスク ２０４，４０４ 第２の選択成長マスク ２０６ 酸化膜マスク ２１０，５０２ メサストライプ ２１１，４１０ 酸化膜 ２１２ Ｐ側電極 ２１３ ｎ側電極 ２１４ 保護膜 ２１５ 高反射膜 ４１１ ｐ側電極 ４１３ 低反射膜 ４１４ 高反射膜 ５０１ａ 溝 ７０１ ｎ−ＩｎＰ基板 ７０２ 活性層メサストライプ ７０３ 電流ブロック層 ７０４ クラッド層 ７０５ キャップ層
Claims (5)
- 【請求項１】 活性層メサストライプが半導体基板上に
形成され、前記活性層メサストライプの両側に電流ブロ
ック層が形成された半導体レーザにおいて、 前記活性層メサストライプは、前記半導体基板上に形成
されたバッファ層メサストライプ上に設けられ、 前記電流ブロック層は、前記半導基板上に直接 設けられ
ていることを特徴とする半導体レーザ。 - 【請求項２】 前記活性層メサストライプは、ｎ−Ｉｎ
Ｐクラッド層、ｎ−ＩｎＧａＰ光閉じ込め層、ＩｎＧａ
Ａｓウェルとバリア層からなるＭＱＷ活性層、ノンドー
プＩｎＧａＡｓＰ光閉じ込め層、ｐ−ＩｎＰクラッド層
の積層構造からなることを特徴とする請求項１記載の半
導体レーザ。 - 【請求項３】 前記活性層メサストライプは、前記半導
体基板上に形成され、前記活性層メサストライプが形成
された半導体基板の両側に溝が形成され、前記溝に前記
電流ブロック層が直接設けられていることを特徴とする
請求項１又は２記載の半導体レーザ。 - 【請求項４】 半導体基板上に所定の間隔を設けて２本
の第１選択成長用マスクを形成する工程と、 ＭＯＶＰＥ法により バッファ層メサストライプを形成す
る工程と、 前記第１選択成長用マスクを除去した後、前記バッファ
層メサストライプ上の一部に開口部を有する第２選択成
長用マスクを形成する工程と、 ＭＯＶＰＥ法により 前記バッファ層メサストライプ上に
活性層メサストライプを形成する工程と、 前記第２選択成長用マスクを除去した後、 前記活性層メ
サストライプ上に第３選択成長用マスクを形成する工程
と、 ＭＯＶＰＥ法により前記活性層メサストライプの側部お
よび前記半導体基板の露出面上に 電流ブロック層を形成
する工程と、 前記第３選択成長用マスクを除去した後、ＭＯＶＰＥ法
により 前記電流ブロック層および前記活性層メサストラ
イプ上にクラッド層およびキャップ層を積層する工程と
を有することを特徴とする半導体レーザの製造方法。 - 【請求項５】 半導体基板の表面に所定の間隔を設けて
２本の溝をエッチングにより形成して前記２本の溝間に
メサストライプを形成する工程と 、 前記メサストライプ上の一部に開口部を有する第１選択
成長用マスクを形成する工程と、 ＭＯＶＰＥ法により 前記メサストライプ上に活性層メサ
ストライプを形成する工程と、 前記第１選択成長用マスクを除去した後、前記活性層メ
サストライプ上に第２選択成長用マスクを形成する工程
と、 ＭＯＶＰＥ法により 前記活性層メサストライプの側部お
よび前記半導体基板の露出面上に電流ブロック層を形成
する工程と、 前記第２選択成長用マスクを除去した後、ＭＯＶＰＥ法
により 前記電流ブロック層および前記活性層メサストラ
イプ上にクラッド層およびキャップ層を積層する工程と
を有することを特徴とする半導体レーザの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01474699A JP3225943B2 (ja) | 1999-01-22 | 1999-01-22 | 半導体レーザ及びその製造方法 |
| EP00100085A EP1022826A3 (en) | 1999-01-22 | 2000-01-05 | Semiconductor laser and method of manufacturing the same |
| US09/484,460 US20030174752A1 (en) | 1999-01-22 | 2000-01-18 | Semiconductor laser and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01474699A JP3225943B2 (ja) | 1999-01-22 | 1999-01-22 | 半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216493A JP2000216493A (ja) | 2000-08-04 |
| JP3225943B2 true JP3225943B2 (ja) | 2001-11-05 |
Family
ID=11869689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01474699A Expired - Fee Related JP3225943B2 (ja) | 1999-01-22 | 1999-01-22 | 半導体レーザ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030174752A1 (ja) |
| EP (1) | EP1022826A3 (ja) |
| JP (1) | JP3225943B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116350B2 (ja) * | 1998-06-16 | 2000-12-11 | 日本電気株式会社 | 半導体レーザの製造方法 |
| TWI476953B (zh) * | 2012-08-10 | 2015-03-11 | Univ Nat Taiwan | 半導體發光元件及其製作方法 |
| EP2999062B1 (en) * | 2013-05-13 | 2021-11-10 | Mitsubishi Electric Corporation | Semiconductor laser device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117286A (ja) * | 1982-12-24 | 1984-07-06 | Nec Corp | 半導体レ−ザの製造方法 |
| US5360763A (en) * | 1992-09-07 | 1994-11-01 | Nec Corporation | Method for fabricating an optical semiconductor device |
| JP3225699B2 (ja) * | 1992-12-15 | 2001-11-05 | ソニー株式会社 | 半導体レーザ及びこれを用いた光学装置 |
| US5585957A (en) * | 1993-03-25 | 1996-12-17 | Nippon Telegraph And Telephone Corporation | Method for producing various semiconductor optical devices of differing optical characteristics |
-
1999
- 1999-01-22 JP JP01474699A patent/JP3225943B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 EP EP00100085A patent/EP1022826A3/en not_active Withdrawn
- 2000-01-18 US US09/484,460 patent/US20030174752A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030174752A1 (en) | 2003-09-18 |
| EP1022826A2 (en) | 2000-07-26 |
| EP1022826A3 (en) | 2000-11-15 |
| JP2000216493A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243669A (ja) | 半導体レーザ素子 | |
| JP5170869B2 (ja) | 光半導体素子及び光半導体素子の製造方法 | |
| JP2924852B2 (ja) | 光半導体装置及びその製造方法 | |
| US5666455A (en) | Waveguide device | |
| JP3225943B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
| JPH10284800A (ja) | 半導体発光素子およびその製造方法 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JP2616185B2 (ja) | 半導体レーザ | |
| JP7145936B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH03188692A (ja) | 半導体レーザ装置及び光学記録再生装置 | |
| JP2001257431A (ja) | 半導体レーザ | |
| JP2967757B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JPH09199782A (ja) | 半導体レーザ | |
| US20040119080A1 (en) | Semiconductor optical device | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP3752306B2 (ja) | 半導体レ−ザ | |
| JP3200918B2 (ja) | 半導体レーザ装置 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP2001358405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3761130B2 (ja) | 面発光レーザ装置 | |
| JP3239996B2 (ja) | 半導体レーザ素子 | |
| JPH0722692A (ja) | 半導体レーザ | |
| JP3138555B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |