JP3219653B2 - 信号保持回路 - Google Patents
信号保持回路Info
- Publication number
- JP3219653B2 JP3219653B2 JP24333695A JP24333695A JP3219653B2 JP 3219653 B2 JP3219653 B2 JP 3219653B2 JP 24333695 A JP24333695 A JP 24333695A JP 24333695 A JP24333695 A JP 24333695A JP 3219653 B2 JP3219653 B2 JP 3219653B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- bias current
- signal holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は被測定信号の瞬時値
をキャパシタに保持する回路に利用する。本発明はアナ
ログ・ディジタル変換器の前段回路として利用するため
に開発されたものであるが、その他の回路にも利用する
ことができる。本発明は集積回路に利用する。本発明は
バイポーラ系のモノリシックＩＣに利用するに適する。
特に、低インピーダンスの抵抗負荷回路を用いた信号保
持回路の構成技術に関する。
をキャパシタに保持する回路に利用する。本発明はアナ
ログ・ディジタル変換器の前段回路として利用するため
に開発されたものであるが、その他の回路にも利用する
ことができる。本発明は集積回路に利用する。本発明は
バイポーラ系のモノリシックＩＣに利用するに適する。
特に、低インピーダンスの抵抗負荷回路を用いた信号保
持回路の構成技術に関する。
【０００２】
【従来の技術】従来からアナログ・ディジタル（以下、
ＡＤと記す）変換器の前段回路として、ＡＤ変換を精度
良く、広帯域で高速に動作させるために、被測定信号の
瞬時値をキャパシタに保持する信号保持回路が用いられ
ている。この従来例を図６を参照して説明する。図６は
従来例の信号保持回路の構成図である。信号保持回路は
基本的に図６に示すように、入力端子ＩＮに印加された
被測定信号である入力電圧Ｖｉｎをオン／オフさせるた
めのダイオードブリッジＤ１〜Ｄ４からなるスイッチ部
分と、このスイッチをオン／オフさせる負荷としての定
電流回路Ｉｃ１、Ｉｃ２に接続される電流スイッチ回路
Ｑ１、Ｑ２と、この電流スイッチ回路Ｑ１、Ｑ２を制御
する信号入力端子(Hold,Track)と、バイアス電流回路と
しての定電流回路Ｉｃ３と、ホールドモードのときにダ
イオードブリッジ間の電圧をクリップするためのダイオ
ードＤ５、Ｄ６と、入力電圧の瞬時値を保持するメモリ
としてのキャパシタＣｈと、このキャパシタＣｈの端子
間電圧を出力する出力バッファ回路Ｂｕｏｕｔとにより
構成される。
ＡＤと記す）変換器の前段回路として、ＡＤ変換を精度
良く、広帯域で高速に動作させるために、被測定信号の
瞬時値をキャパシタに保持する信号保持回路が用いられ
ている。この従来例を図６を参照して説明する。図６は
従来例の信号保持回路の構成図である。信号保持回路は
基本的に図６に示すように、入力端子ＩＮに印加された
被測定信号である入力電圧Ｖｉｎをオン／オフさせるた
めのダイオードブリッジＤ１〜Ｄ４からなるスイッチ部
分と、このスイッチをオン／オフさせる負荷としての定
電流回路Ｉｃ１、Ｉｃ２に接続される電流スイッチ回路
Ｑ１、Ｑ２と、この電流スイッチ回路Ｑ１、Ｑ２を制御
する信号入力端子(Hold,Track)と、バイアス電流回路と
しての定電流回路Ｉｃ３と、ホールドモードのときにダ
イオードブリッジ間の電圧をクリップするためのダイオ
ードＤ５、Ｄ６と、入力電圧の瞬時値を保持するメモリ
としてのキャパシタＣｈと、このキャパシタＣｈの端子
間電圧を出力する出力バッファ回路Ｂｕｏｕｔとにより
構成される。
【０００３】信号保持回路の動作は、トラックモード動
作時はＮＰＮ型バイポーラトランジスタＱ１がオンし
て、ダイオードブリッジＤ１〜Ｄ４に定電流回路Ｉｃ１
から定電流ｉｂが流れる。これによりダイオードブリッ
ジＤ１〜Ｄ４は順方向にバイアスされ、低インピーダン
スになり、信号電圧（電流）はこれらのダイオードブリ
ッジＤ１〜Ｄ４を通り、コンデンサＣｈに出力（充電）
される。
作時はＮＰＮ型バイポーラトランジスタＱ１がオンし
て、ダイオードブリッジＤ１〜Ｄ４に定電流回路Ｉｃ１
から定電流ｉｂが流れる。これによりダイオードブリッ
ジＤ１〜Ｄ４は順方向にバイアスされ、低インピーダン
スになり、信号電圧（電流）はこれらのダイオードブリ
ッジＤ１〜Ｄ４を通り、コンデンサＣｈに出力（充電）
される。
【０００４】定電流回路Ｉｃ１、Ｉｃ２およびＮＰＮ型
バイポーラトランジスタＱ１のコレクターは、それぞれ
高インピーダンスであるから、ダイオードブリッジＤ１
〜Ｄ４の入力端子ＩＮのダイオードＤ１のカソードおよ
びダイオードＤ３のアノードの電圧は入力電圧Ｖｉｎに
追従する。
バイポーラトランジスタＱ１のコレクターは、それぞれ
高インピーダンスであるから、ダイオードブリッジＤ１
〜Ｄ４の入力端子ＩＮのダイオードＤ１のカソードおよ
びダイオードＤ３のアノードの電圧は入力電圧Ｖｉｎに
追従する。
【０００５】入力電圧Ｖｉｎに追従している状態では、
ダイオードＤ１〜Ｄ３とダイオードＤ２〜Ｄ４とではほ
ぼ同じ電流が流れているので、ダイオードＤ１、Ｄ３、
Ｄ２、Ｄ４の順方向電圧は、それぞれみなほぼ等しく、
ダイオードブリッジＤ１〜Ｄ４の入力端子ＩＮ（ダイオ
ードＤ３のアノード電圧）は出力端子ＯＵＴ（ダイオー
ドＤ４のアノード電圧）に出力される出力電圧Ｖｏｕｔ
に等しくなる。このように、入力端子ＩＮに印加された
入力電圧Ｖｉｎは、出力端子ＯＵＴから出力される出力
電圧ＶｏｕｔとしてコンデンサＣｈに充電される。
ダイオードＤ１〜Ｄ３とダイオードＤ２〜Ｄ４とではほ
ぼ同じ電流が流れているので、ダイオードＤ１、Ｄ３、
Ｄ２、Ｄ４の順方向電圧は、それぞれみなほぼ等しく、
ダイオードブリッジＤ１〜Ｄ４の入力端子ＩＮ（ダイオ
ードＤ３のアノード電圧）は出力端子ＯＵＴ（ダイオー
ドＤ４のアノード電圧）に出力される出力電圧Ｖｏｕｔ
に等しくなる。このように、入力端子ＩＮに印加された
入力電圧Ｖｉｎは、出力端子ＯＵＴから出力される出力
電圧ＶｏｕｔとしてコンデンサＣｈに充電される。
【０００６】ダイオードＤ１、Ｄ２のアノードの電圧を
Ｖａ、ダイオードＤ３、Ｄ４のカソードの電圧をＶｂと
すれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとはそれぞ
れ、 Ｖｉｎ＝Ｖｆ（ｉｂ／２）３＋Ｖｂ …（１） ＝Ｖｆ（ｉｂ／２）１−Ｖａ …（１）′ Ｖｏｕｔ＝Ｖｆ（ｉｂ／２）４＋Ｖｂ …（２） ＝Ｖｆ（ｉｂ／２）２−Ｖａ …（２）′ （ここでダイオードの順方向電圧は、 Ｖｆ（ｉ）ｍ＝Ａ＊Ｖｔ＊ｌｎ（ｉ／ｉｓ） ｍ＝１〜４（ダイオードの番号） ｉ：ダイオードに流れる電流 ｉｓ：飽和電流 Ｖｔ：Ｔｈｅｒｍａｌ Ｖｏｌｔａｇｅ Ａ：スケールファクター と表される。）が成り立ち、（１）、（２）より、 Ｖｏｕｔ＝（Ｖｆ（ｉｂ／２）４−Ｖｆ（ｉｂ／２）３）＋Ｖｉｎ …（３） よって、ダイオードＤ３およびＤ４に流れているバイア
ス電流が等しければ、 Ｖｆ（ｉｂ／２）４＝Ｖｆ（ｉｂ／２）３ となり、ダイオードＤ４およびＤ３は同じものであるの
で、 Ｖｉｎ＝Ｖｏｕｔ になる。電圧Ｖｂは、ＮＰＮ型バイポーラトランジスタ
Ｑ１のコレクタに接続されて高インピーダンスであり、
またもう片側はダイオードＤ１を介して、定電流回路Ｉ
ｃ１に接続され、これも高インピーダンスなので、入力
電圧Ｖｉｎによって定まる。電圧Ｖａも同様に、入力電
圧Ｖｉｎによって定まる。
Ｖａ、ダイオードＤ３、Ｄ４のカソードの電圧をＶｂと
すれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとはそれぞ
れ、 Ｖｉｎ＝Ｖｆ（ｉｂ／２）３＋Ｖｂ …（１） ＝Ｖｆ（ｉｂ／２）１−Ｖａ …（１）′ Ｖｏｕｔ＝Ｖｆ（ｉｂ／２）４＋Ｖｂ …（２） ＝Ｖｆ（ｉｂ／２）２−Ｖａ …（２）′ （ここでダイオードの順方向電圧は、 Ｖｆ（ｉ）ｍ＝Ａ＊Ｖｔ＊ｌｎ（ｉ／ｉｓ） ｍ＝１〜４（ダイオードの番号） ｉ：ダイオードに流れる電流 ｉｓ：飽和電流 Ｖｔ：Ｔｈｅｒｍａｌ Ｖｏｌｔａｇｅ Ａ：スケールファクター と表される。）が成り立ち、（１）、（２）より、 Ｖｏｕｔ＝（Ｖｆ（ｉｂ／２）４−Ｖｆ（ｉｂ／２）３）＋Ｖｉｎ …（３） よって、ダイオードＤ３およびＤ４に流れているバイア
ス電流が等しければ、 Ｖｆ（ｉｂ／２）４＝Ｖｆ（ｉｂ／２）３ となり、ダイオードＤ４およびＤ３は同じものであるの
で、 Ｖｉｎ＝Ｖｏｕｔ になる。電圧Ｖｂは、ＮＰＮ型バイポーラトランジスタ
Ｑ１のコレクタに接続されて高インピーダンスであり、
またもう片側はダイオードＤ１を介して、定電流回路Ｉ
ｃ１に接続され、これも高インピーダンスなので、入力
電圧Ｖｉｎによって定まる。電圧Ｖａも同様に、入力電
圧Ｖｉｎによって定まる。
【０００７】ホールドモード動作では、ＮＰＮ型バイポ
ーラトランジスタＱ１がオフし、ＮＰＮ型バイポーラト
ランジスタＱ２がオンするので、定電流回路Ｉｃ１の電
流ｉｂはＮＰＮ型バイポーラトランジスタＱ２を流れ、
定電流回路Ｉｃ３に流れる。定電流回路Ｉｃ３の電流２
＊ｉｂの残りの電流は、グランドからダイオードＤ６を
通りＮＰＮ型バイポーラトランジスタＱ２に流れ、併せ
て２＊ｉｂの電流が、定電流回路Ｉｃ３に流れ込む。定
電流回路Ｉｃ２からの電流はダイオードＤ５を通り、グ
ランドに流れる。
ーラトランジスタＱ１がオフし、ＮＰＮ型バイポーラト
ランジスタＱ２がオンするので、定電流回路Ｉｃ１の電
流ｉｂはＮＰＮ型バイポーラトランジスタＱ２を流れ、
定電流回路Ｉｃ３に流れる。定電流回路Ｉｃ３の電流２
＊ｉｂの残りの電流は、グランドからダイオードＤ６を
通りＮＰＮ型バイポーラトランジスタＱ２に流れ、併せ
て２＊ｉｂの電流が、定電流回路Ｉｃ３に流れ込む。定
電流回路Ｉｃ２からの電流はダイオードＤ５を通り、グ
ランドに流れる。
【０００８】これにより、ダイオードブリッジＤ１〜Ｄ
４にはダイオードＤ５〜Ｄ６の順方向電圧が印加される
のでダイオードブリッジＤ１〜Ｄ４は逆バイアスにな
る。これによりダイオードブリッジＤ１〜Ｄ４はオフ状
態になりキャパシタＣｈは被測定信号の瞬時値を保持す
ることができる。
４にはダイオードＤ５〜Ｄ６の順方向電圧が印加される
のでダイオードブリッジＤ１〜Ｄ４は逆バイアスにな
る。これによりダイオードブリッジＤ１〜Ｄ４はオフ状
態になりキャパシタＣｈは被測定信号の瞬時値を保持す
ることができる。
【０００９】以上説明したように、（１）、（２）式よ
り、ダイオードブリッジＤ１〜Ｄ４のダイオードＤ３お
よびＤ４に同じバイアス電流が流れれば、入力電圧Ｖｉ
ｎと出力電圧Ｖｏｕｔは一致する。（１）、（２）式が
成り立つには、理想的な高インピーダンスの定電流回路
Ｉｃ１、Ｉｃ２が必要になる。通常、高インピーダンス
の定電流回路Ｉｃ１、Ｉｃ２を実現するためには、ＰＮ
Ｐ型バイポーラトランジスタが用いられる。
り、ダイオードブリッジＤ１〜Ｄ４のダイオードＤ３お
よびＤ４に同じバイアス電流が流れれば、入力電圧Ｖｉ
ｎと出力電圧Ｖｏｕｔは一致する。（１）、（２）式が
成り立つには、理想的な高インピーダンスの定電流回路
Ｉｃ１、Ｉｃ２が必要になる。通常、高インピーダンス
の定電流回路Ｉｃ１、Ｉｃ２を実現するためには、ＰＮ
Ｐ型バイポーラトランジスタが用いられる。
【００１０】
【発明が解決しようとする課題】しかし、ＰＮＰ型バイ
ポーラトランジスタはＮＰＮ型バイポーラトランジスタ
と同じ工程で作ることができず、専用の工程が必要にな
る。このために、ＩＣプロセスの工程が増える。また、
作ってもトランジスタの原理から、ＮＰＮ型と同等の性
能のＰＮＰ型のバイポーラトランジスタはできず、ＩＣ
プロセスとして考えた場合にメリットが少ない。高速の
トランジスタであるＨＢＴ(Hetero Bipolar Transisto
r) のプロセスにおいては、ほとんどＮＰＮ型でＰＮＰ
型混載のＨＢＴは現在のところあまりない。
ポーラトランジスタはＮＰＮ型バイポーラトランジスタ
と同じ工程で作ることができず、専用の工程が必要にな
る。このために、ＩＣプロセスの工程が増える。また、
作ってもトランジスタの原理から、ＮＰＮ型と同等の性
能のＰＮＰ型のバイポーラトランジスタはできず、ＩＣ
プロセスとして考えた場合にメリットが少ない。高速の
トランジスタであるＨＢＴ(Hetero Bipolar Transisto
r) のプロセスにおいては、ほとんどＮＰＮ型でＰＮＰ
型混載のＨＢＴは現在のところあまりない。
【００１１】また、定電流回路を抵抗でつくるときに、
ＩＣプロセスでは、精度が良く、温度依存性の少ない抵
抗としてＮｉＣｒが利用されているが、シート抵抗率が
小さく、（一例としてはほぼ２５オームスクエア）、高
抵抗値の抵抗を作るには、面積が大きくなり、それに伴
ってチップ面積が大きくなり、回路として高価なものに
なる。また、寄生容量、寄生インダクタンスその他の影
響が大きくなり性能を劣化させるという問題がある。
ＩＣプロセスでは、精度が良く、温度依存性の少ない抵
抗としてＮｉＣｒが利用されているが、シート抵抗率が
小さく、（一例としてはほぼ２５オームスクエア）、高
抵抗値の抵抗を作るには、面積が大きくなり、それに伴
ってチップ面積が大きくなり、回路として高価なものに
なる。また、寄生容量、寄生インダクタンスその他の影
響が大きくなり性能を劣化させるという問題がある。
【００１２】すなわち、抵抗を用いて定電流回路と等価
な負荷をつくることは難しい。そのために、電圧Ｖａお
よびＶｂの電位が入力電圧Ｖｉｎで定まるのではなく、
バイアス電流と負荷抵抗の値できまり、（１）、（２）
式がなり立たなくなる。このように、定電流回路の代わ
りに抵抗を用いた低インピーダンスの抵抗負荷回路を用
いた信号保持回路では出力電圧Ｖｏｕｔは入力電圧Ｖｉ
ｎに一致しなくなる欠点がある。
な負荷をつくることは難しい。そのために、電圧Ｖａお
よびＶｂの電位が入力電圧Ｖｉｎで定まるのではなく、
バイアス電流と負荷抵抗の値できまり、（１）、（２）
式がなり立たなくなる。このように、定電流回路の代わ
りに抵抗を用いた低インピーダンスの抵抗負荷回路を用
いた信号保持回路では出力電圧Ｖｏｕｔは入力電圧Ｖｉ
ｎに一致しなくなる欠点がある。
【００１３】ダイオードブリッジをオンオフする電流ス
イッチの負荷としてＰＮＰ型バイポーラトランジスタを
用いた定電流回路の代わりに抵抗を用いた低インピーダ
ンスの抵抗負荷回路を用いた信号保持回路の一例を図７
に示す。図７は、その他の従来例を示す構成図である。
この構成は、図６に示した定電流回路Ｉｃ１およびＩｃ
２の代わりに負荷抵抗Ｒ１、Ｒ２による抵抗負荷回路を
用いている。それぞれ抵抗値は“Ｒ”である。ＮＰＮ型
バイポーラトランジスタＱ１の負荷抵抗Ｒ１にはダイオ
ードブリッジＤＢ１と同等のダイオードブリッジＤＢ２
をシリーズに接続して電圧Ｖｃｃに接続している。
イッチの負荷としてＰＮＰ型バイポーラトランジスタを
用いた定電流回路の代わりに抵抗を用いた低インピーダ
ンスの抵抗負荷回路を用いた信号保持回路の一例を図７
に示す。図７は、その他の従来例を示す構成図である。
この構成は、図６に示した定電流回路Ｉｃ１およびＩｃ
２の代わりに負荷抵抗Ｒ１、Ｒ２による抵抗負荷回路を
用いている。それぞれ抵抗値は“Ｒ”である。ＮＰＮ型
バイポーラトランジスタＱ１の負荷抵抗Ｒ１にはダイオ
ードブリッジＤＢ１と同等のダイオードブリッジＤＢ２
をシリーズに接続して電圧Ｖｃｃに接続している。
【００１４】トラックモード動作時は、ＮＰＮ型バイポ
ーラトランジスタＱ１がオンして、バイアス電流は負荷
抵抗Ｒ２およびダイオードブリッジＤＢ１を流れるもの
と、ダイオードブリッジＤＢ２および負荷抵抗Ｒ１を流
れるものとがある。電流スイッチとしてのＮＰＮ型バイ
ポーラトランジスタＱ１、Ｑ２には、バイアス電流回路
Ｉ１が接続されている。バイアス電流回路Ｉ１のバイア
ス電流は２＊ｉである。
ーラトランジスタＱ１がオンして、バイアス電流は負荷
抵抗Ｒ２およびダイオードブリッジＤＢ１を流れるもの
と、ダイオードブリッジＤＢ２および負荷抵抗Ｒ１を流
れるものとがある。電流スイッチとしてのＮＰＮ型バイ
ポーラトランジスタＱ１、Ｑ２には、バイアス電流回路
Ｉ１が接続されている。バイアス電流回路Ｉ１のバイア
ス電流は２＊ｉである。
【００１５】このときの入力電圧Ｖｉｎと出力電圧Ｖｏ
ｕｔの関係は低周波では下記に示すように表される。前
提として、被測定信号源から電流が流れない（ｉｉｎ＝
０）とすると、ダイオードブリッジＤＢ２＋負荷抵抗Ｒ
１の抵抗値およびダイオードブリッジＤＢ１＋負荷抵抗
Ｒ２の特性は等価であるので、それぞれ等しい電流ｉ＝
ｉ１＝ｉ２が流れ、また、ダイオードＤ１〜Ｄ３および
ダイオードＤ２〜Ｄ４の特性も等価であるので、流れる
電流はｉ／２になる。 （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ／２）１＋Ｖｆ（ｉ／２）３…（４） （Ｄ１〜Ｄ３） （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ／２）２＋Ｖｆ（ｉ／２）４…（５） （Ｄ２〜Ｄ４） Ｖａ＝Ｖｃｃ−ｉ＊Ｒ …（６） Ｖｉｎ＝（Ｖａ−Ｖｂ）／２ …（７） が成り立つ。ここで、（４）、（６）式を（７）式に代
入すれば、 Ｖｉｎ＝（Ｖｆ（ｉ／２）１＋Ｖｆ（ｉ／２）３）／２ となり入力電圧Ｖｉｎはバイアス電流に依存することに
なる。バイアス電流は一定であるので、入力電圧Ｖｉｎ
は固定されてしまう。
ｕｔの関係は低周波では下記に示すように表される。前
提として、被測定信号源から電流が流れない（ｉｉｎ＝
０）とすると、ダイオードブリッジＤＢ２＋負荷抵抗Ｒ
１の抵抗値およびダイオードブリッジＤＢ１＋負荷抵抗
Ｒ２の特性は等価であるので、それぞれ等しい電流ｉ＝
ｉ１＝ｉ２が流れ、また、ダイオードＤ１〜Ｄ３および
ダイオードＤ２〜Ｄ４の特性も等価であるので、流れる
電流はｉ／２になる。 （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ／２）１＋Ｖｆ（ｉ／２）３…（４） （Ｄ１〜Ｄ３） （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ／２）２＋Ｖｆ（ｉ／２）４…（５） （Ｄ２〜Ｄ４） Ｖａ＝Ｖｃｃ−ｉ＊Ｒ …（６） Ｖｉｎ＝（Ｖａ−Ｖｂ）／２ …（７） が成り立つ。ここで、（４）、（６）式を（７）式に代
入すれば、 Ｖｉｎ＝（Ｖｆ（ｉ／２）１＋Ｖｆ（ｉ／２）３）／２ となり入力電圧Ｖｉｎはバイアス電流に依存することに
なる。バイアス電流は一定であるので、入力電圧Ｖｉｎ
は固定されてしまう。
【００１６】しかし実際には、最初の前提が不充分で被
測定信号源からバイアス電流が流れ込む。この場合の入
力と出力との関係は、図７に示す電流ｉ１、ｉ２、ｉｉ
ｎを用いて、 （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ１）１＋Ｖｆ（ｉ１＋ｉｉｎ）３ …（４）′（Ｄ１〜Ｄ３） （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ２）＋Ｖｆ（ｉ２）４ …（５）′（Ｄ２〜Ｄ４） Ｖｉｎ＝Ｖｆ（ｉ１＋ｉｉｎ）ｄ３＋Ｖｂ …（８） Ｖｏｕｔ＝Ｖｆ（ｉ２）ｄ４＋Ｖｂ …（９） のように近似して表すことができる。
測定信号源からバイアス電流が流れ込む。この場合の入
力と出力との関係は、図７に示す電流ｉ１、ｉ２、ｉｉ
ｎを用いて、 （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ１）１＋Ｖｆ（ｉ１＋ｉｉｎ）３ …（４）′（Ｄ１〜Ｄ３） （Ｖｃｃ−ｉ＊Ｒ−Ｖｂ）＝Ｖｆ（ｉ２）＋Ｖｆ（ｉ２）４ …（５）′（Ｄ２〜Ｄ４） Ｖｉｎ＝Ｖｆ（ｉ１＋ｉｉｎ）ｄ３＋Ｖｂ …（８） Ｖｏｕｔ＝Ｖｆ（ｉ２）ｄ４＋Ｖｂ …（９） のように近似して表すことができる。
【００１７】（８）、（９）式から、ダイオードＤ３、
Ｄ４は同じなので Ｖｏｕｔ＝Ｖｆ（ｉ２）−Ｖｆ（ｉ１＋ｉｉｎ）＋Ｖｉｎ …（１０） となるが、ｉ１＋ｉｉｎとｉ２は常に等しくないので
（３）式のように、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎ
と等しくはならなくなる。このように、負荷抵抗Ｒ１、
Ｒ２による抵抗負荷回路構成の信号保持回路では、被測
定信号源電圧によって、ダイオードブリッジＤＢ１を構
成するダイオードＤ１〜Ｄ４に流れる電流がそれぞれ等
しくならず、（４）′、（５）′、（８）、（９）式が
成り立つように、ダイオードＤ１〜Ｄ４に流れる電流が
変化する。それによって、それぞれのダイオードＤ１〜
Ｄ４の順方向電圧が異なり、（１０）式より入力電圧Ｖ
ｉｎが出力電圧Ｖｏｕｔに一致しなくなるという欠点が
ある。また、逆に、被測定信号源側にバイアス電流が流
れ込むことにより、被測定信号源側に影響を与えるとい
う欠点もある。
Ｄ４は同じなので Ｖｏｕｔ＝Ｖｆ（ｉ２）−Ｖｆ（ｉ１＋ｉｉｎ）＋Ｖｉｎ …（１０） となるが、ｉ１＋ｉｉｎとｉ２は常に等しくないので
（３）式のように、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎ
と等しくはならなくなる。このように、負荷抵抗Ｒ１、
Ｒ２による抵抗負荷回路構成の信号保持回路では、被測
定信号源電圧によって、ダイオードブリッジＤＢ１を構
成するダイオードＤ１〜Ｄ４に流れる電流がそれぞれ等
しくならず、（４）′、（５）′、（８）、（９）式が
成り立つように、ダイオードＤ１〜Ｄ４に流れる電流が
変化する。それによって、それぞれのダイオードＤ１〜
Ｄ４の順方向電圧が異なり、（１０）式より入力電圧Ｖ
ｉｎが出力電圧Ｖｏｕｔに一致しなくなるという欠点が
ある。また、逆に、被測定信号源側にバイアス電流が流
れ込むことにより、被測定信号源側に影響を与えるとい
う欠点もある。
【００１８】本発明は、このような背景に行われたもの
であり、ＰＮＰ型バイポーラトランジスタからなる定電
流回路の代わりに負荷抵抗による低インピーダンスの抵
抗負荷回路を用いて構成することができる信号保持回路
を提供することを目的とする。本発明は、入力のダイナ
ミックレンジを広くとることができる信号保持回路を提
供することを目的とする。本発明は、高周波動作を行う
ことができる信号保持回路を提供することを目的とす
る。本発明は、モノリシックＩＣ化に適する信号保持回
路を提供することを目的とする。
であり、ＰＮＰ型バイポーラトランジスタからなる定電
流回路の代わりに負荷抵抗による低インピーダンスの抵
抗負荷回路を用いて構成することができる信号保持回路
を提供することを目的とする。本発明は、入力のダイナ
ミックレンジを広くとることができる信号保持回路を提
供することを目的とする。本発明は、高周波動作を行う
ことができる信号保持回路を提供することを目的とす
る。本発明は、モノリシックＩＣ化に適する信号保持回
路を提供することを目的とする。
【００１９】
【課題を解決するための手段】被測定信号源からの電流
の影響がなければ、ダイオードブリッジのそれぞれのダ
イオードに流れるバイアス電流は等しくなる。よって、
入力電圧を利用して、差動ペアからなる電流スイッチの
バイアス電流回路の電流を調整することにより、被測定
信号源の電圧と、差動ペアからなる電流スイッチのバイ
アス電流値から定まるダイオードブリッジの入力側の電
圧とを常に等しくすることができる。したがって、入力
電圧Ｖｉｎおよび出力電圧Ｖｏｕｔを等しくすることが
できる。
の影響がなければ、ダイオードブリッジのそれぞれのダ
イオードに流れるバイアス電流は等しくなる。よって、
入力電圧を利用して、差動ペアからなる電流スイッチの
バイアス電流回路の電流を調整することにより、被測定
信号源の電圧と、差動ペアからなる電流スイッチのバイ
アス電流値から定まるダイオードブリッジの入力側の電
圧とを常に等しくすることができる。したがって、入力
電圧Ｖｉｎおよび出力電圧Ｖｏｕｔを等しくすることが
できる。
【００２０】すなわち、本発明は、被測定信号源が接続
される入力端子（ＩＮ）と、この入力端子に印加された
電圧値を操作入力にしたがって出力するスイッチ回路
（ＳＷ）と、このスイッチ回路の出力電圧値を保持する
保持回路（Ｃｈ）と、前記スイッチ回路にバイアス電流
を与えるバイアス電流回路（Ｉｂ）とを備えた信号保持
回路である。
される入力端子（ＩＮ）と、この入力端子に印加された
電圧値を操作入力にしたがって出力するスイッチ回路
（ＳＷ）と、このスイッチ回路の出力電圧値を保持する
保持回路（Ｃｈ）と、前記スイッチ回路にバイアス電流
を与えるバイアス電流回路（Ｉｂ）とを備えた信号保持
回路である。
【００２１】ここで、本発明の特徴とするところは、前
記バイアス電流回路（Ｉｂ）と並列に接続され、前記入
力端子（ＩＮ）の電圧により前記スイッチ回路（ＳＷ）
の入力側電圧と出力側電圧とが等しくなるように前記バ
イアス電流を加減制御するバイアス電流調節回路（Ａｄ
ｊ）が設けられたところにある。
記バイアス電流回路（Ｉｂ）と並列に接続され、前記入
力端子（ＩＮ）の電圧により前記スイッチ回路（ＳＷ）
の入力側電圧と出力側電圧とが等しくなるように前記バ
イアス電流を加減制御するバイアス電流調節回路（Ａｄ
ｊ）が設けられたところにある。
【００２２】これにより、被測定信号源の影響により入
力端子に流れる電流が発生したときには、この電流によ
る影響を相殺するようにバイアス電流が調節されるの
で、スイッチ回路の入力側電圧と出力側電圧とを等しく
することができる。
力端子に流れる電流が発生したときには、この電流によ
る影響を相殺するようにバイアス電流が調節されるの
で、スイッチ回路の入力側電圧と出力側電圧とを等しく
することができる。
【００２３】前記スイッチ回路（ＳＷ）はダイオードブ
リッジ回路を含み、入力側電圧はそのダイオードブリッ
ジの一方の腕の中点に接続され、出力側電圧はそのダイ
オードブリッジの他方の腕の中点に接続されることが望
ましい。
リッジ回路を含み、入力側電圧はそのダイオードブリッ
ジの一方の腕の中点に接続され、出力側電圧はそのダイ
オードブリッジの他方の腕の中点に接続されることが望
ましい。
【００２４】この場合には、バイアス電流調節回路は、
入力側電圧が接続される一方のダイオードブリッジの腕
に流れる電流値と、出力側電圧が接続される他方のダイ
オードブリッジの腕に流れる電流値とが等しくなるよう
にバイアス電流を調節することによりスイッチ回路の入
力側電圧と出力側電圧とを等しくする。
入力側電圧が接続される一方のダイオードブリッジの腕
に流れる電流値と、出力側電圧が接続される他方のダイ
オードブリッジの腕に流れる電流値とが等しくなるよう
にバイアス電流を調節することによりスイッチ回路の入
力側電圧と出力側電圧とを等しくする。
【００２５】前記スイッチ回路は、標本化点まで閉成状
態を維持するトラックホールド型であることができる。
態を維持するトラックホールド型であることができる。
【００２６】すなわち、前記スイッチ回路の入力側電圧
は、被測定信号の電圧の変化に追従して変化し、標本化
点でその電圧値を保持するように構成することができ
る。標本化点の設定は、外部からの操作入力によって行
うことができる。
は、被測定信号の電圧の変化に追従して変化し、標本化
点でその電圧値を保持するように構成することができ
る。標本化点の設定は、外部からの操作入力によって行
うことができる。
【００２７】前記スイッチ回路は、標本化点で一時的に
閉成されるサンプルホールド型であることができる。
閉成されるサンプルホールド型であることができる。
【００２８】すなわち、前記スイッチ回路の入力側電圧
は、標本化点以外ではあらかじめ設定された原点電圧に
固定されており、標本化点で被測定信号の電圧値を保持
するように構成することができる。標本化点の設定は、
外部からの操作入力によって行うことができる。
は、標本化点以外ではあらかじめ設定された原点電圧に
固定されており、標本化点で被測定信号の電圧値を保持
するように構成することができる。標本化点の設定は、
外部からの操作入力によって行うことができる。
【００２９】前記バイアス電流調節回路（Ａｄｊ）は、
前記入力端子（ＩＮ）の電圧を入力する反転バッファ回
路（Ｂｕ）と、この反転バッファ回路の出力を入力とす
る電流制御回路とを備えることが望ましい。
前記入力端子（ＩＮ）の電圧を入力する反転バッファ回
路（Ｂｕ）と、この反転バッファ回路の出力を入力とす
る電流制御回路とを備えることが望ましい。
【００３０】入力端子の電圧を反転した電圧を電流制御
回路に与えることにより、バイアス電流調節回路は、ネ
ガティブフィードバックによる制御を行うことができ
る。
回路に与えることにより、バイアス電流調節回路は、ネ
ガティブフィードバックによる制御を行うことができ
る。
【００３１】この信号保持回路を正負入力について一対
備えた差動型信号保持回路として構成することもでき
る。
備えた差動型信号保持回路として構成することもでき
る。
【００３２】
【発明の実施の形態】本発明の実施の形態を図１および
図２を参照して説明する。図１は本発明実施例回路の概
念的な構成図である。図２は本発明実施例回路の具体的
な構成図である。
図２を参照して説明する。図１は本発明実施例回路の概
念的な構成図である。図２は本発明実施例回路の具体的
な構成図である。
【００３３】本発明は、被測定信号源が接続される入力
端子ＩＮと、この入力端子ＩＮに印加された入力電圧Ｖ
ｉｎの値を操作入力にしたがって出力するスイッチ回路
ＳＷと、このスイッチ回路ＳＷの出力電圧値を保持する
保持回路としてのコンデンサＣｈと、スイッチ回路ＳＷ
にバイアス電流を与えるバイアス電流回路Ｉｂとを備え
た信号保持回路である。
端子ＩＮと、この入力端子ＩＮに印加された入力電圧Ｖ
ｉｎの値を操作入力にしたがって出力するスイッチ回路
ＳＷと、このスイッチ回路ＳＷの出力電圧値を保持する
保持回路としてのコンデンサＣｈと、スイッチ回路ＳＷ
にバイアス電流を与えるバイアス電流回路Ｉｂとを備え
た信号保持回路である。
【００３４】ここで、本発明の特徴とするところは、バ
イアス電流回路Ｉｂと並列に接続され、入力端子ＩＮの
電圧によりスイッチ回路ＳＷの入力側電圧と出力側電圧
とが等しくなるように前記バイアス電流を加減制御する
バイアス電流調節回路Ａｄｊが設けられたところにあ
る。
イアス電流回路Ｉｂと並列に接続され、入力端子ＩＮの
電圧によりスイッチ回路ＳＷの入力側電圧と出力側電圧
とが等しくなるように前記バイアス電流を加減制御する
バイアス電流調節回路Ａｄｊが設けられたところにあ
る。
【００３５】スイッチ回路ＳＷはダイオードブリッジＤ
１〜Ｄ４を含み、入力側電圧はそのダイオードブリッジ
Ｄ１〜Ｄ４の一方の腕の中点に、エミッタフォロアのバ
ッファ回路を構成するＮＰＮ型バイポーラトランジスタ
Ｑ１を介して接続され、出力側電圧はそのダイオードブ
リッジＤ１〜Ｄ４の他方の腕の中点に接続されている。
１〜Ｄ４を含み、入力側電圧はそのダイオードブリッジ
Ｄ１〜Ｄ４の一方の腕の中点に、エミッタフォロアのバ
ッファ回路を構成するＮＰＮ型バイポーラトランジスタ
Ｑ１を介して接続され、出力側電圧はそのダイオードブ
リッジＤ１〜Ｄ４の他方の腕の中点に接続されている。
【００３６】スイッチ回路ＳＷは、標本化点まで閉成状
態を維持するトラックホールド型である。あるいは、ス
イッチ回路ＳＷは、標本化点で一時的に閉成されるサン
プルホールド型であるようにしてもよい。
態を維持するトラックホールド型である。あるいは、ス
イッチ回路ＳＷは、標本化点で一時的に閉成されるサン
プルホールド型であるようにしてもよい。
【００３７】バイアス電流調節回路Ａｄｊは、入力端子
ＩＮの電圧を入力する反転バッファ回路Ｂｕと、この反
転バッファ回路Ｂｕの出力を入力とする電流制御回路と
してのＮＰＮ型バイポーラトランジスタＱ７とを備えて
いる。
ＩＮの電圧を入力する反転バッファ回路Ｂｕと、この反
転バッファ回路Ｂｕの出力を入力とする電流制御回路と
してのＮＰＮ型バイポーラトランジスタＱ７とを備えて
いる。
【００３８】本発明実施例では、この信号保持回路を正
負入力について一対備えた差動入力型信号保持回路とし
て実施している。
負入力について一対備えた差動入力型信号保持回路とし
て実施している。
【００３９】
【実施例】本発明実施例を説明する。ここでは、差動構
成の信号保持回路を例にして説明するが、シングルエン
ドでも実現することができる。ただし、シングルエンド
にした場合には、入力電圧を反転する手段が別に必要に
なる。
成の信号保持回路を例にして説明するが、シングルエン
ドでも実現することができる。ただし、シングルエンド
にした場合には、入力電圧を反転する手段が別に必要に
なる。
【００４０】図２に示す信号保持回路は、差動構成であ
り、対称構成なので、反転入力回路部は非反転入力回路
部分の符号に“１００”を足すことにより表すことにす
る。被測定信号である入力電圧ＶｉｎはＮＰＮ型バイポ
ーラトランジスタＱ１とバイアス電流回路Ｉ１からなる
エミッタフォロアバッファを介し、スイッチ回路ＳＷの
ダイオードブリッジＤ１〜Ｄ４のダイオードＤ１のカソ
ードとダイオードＤ３のアノードに供給される。上記の
エミッタフォロアバッファは入力と出力との間にほぼ一
定のＶｂｅのオフセット電圧が生じるが、ここでは、説
明をわかりやすくするために、オフセットのないバッフ
ァとして以降扱う。また、ダイオードブリッジＤ１〜Ｄ
４は、ＮＰＮ型バイポーラトランジスタＱ２およびＱ３
からなる差動形式の電流スイッチに接続されている。
り、対称構成なので、反転入力回路部は非反転入力回路
部分の符号に“１００”を足すことにより表すことにす
る。被測定信号である入力電圧ＶｉｎはＮＰＮ型バイポ
ーラトランジスタＱ１とバイアス電流回路Ｉ１からなる
エミッタフォロアバッファを介し、スイッチ回路ＳＷの
ダイオードブリッジＤ１〜Ｄ４のダイオードＤ１のカソ
ードとダイオードＤ３のアノードに供給される。上記の
エミッタフォロアバッファは入力と出力との間にほぼ一
定のＶｂｅのオフセット電圧が生じるが、ここでは、説
明をわかりやすくするために、オフセットのないバッフ
ァとして以降扱う。また、ダイオードブリッジＤ１〜Ｄ
４は、ＮＰＮ型バイポーラトランジスタＱ２およびＱ３
からなる差動形式の電流スイッチに接続されている。
【００４１】この電流スイッチのＮＰＮ型バイポーラト
ランジスタＱ２およびＱ３のベースにはそれぞれ、トラ
ックモード、ホールドモードの制御信号が加わる。ＮＰ
Ｎ型バイポーラトランジスタＱ２のコレクタはダイオー
ドＤ３およびＤ４のカソード部分と負荷抵抗Ｒ２に接続
されている。負荷抵抗Ｒ２はさらに、ダイオードＤ７お
よびダイオードＤ８のカソードに接続され、それぞれの
ダイオードＤ７のアノードはＤ５のカソードに、ダイオ
ードＤ８のアノードはＤ６のカソードに接続され、ダイ
オードＤ５およびＤ６のアノードはそれぞれ、電圧Ｖｃ
ｃに接続されている。ダイオードＤ３およびＤ４のアノ
ードはそれぞれダイオードＤ１およびＤ２のカソードを
介し負荷抵抗Ｒ３に接続されている。
ランジスタＱ２およびＱ３のベースにはそれぞれ、トラ
ックモード、ホールドモードの制御信号が加わる。ＮＰ
Ｎ型バイポーラトランジスタＱ２のコレクタはダイオー
ドＤ３およびＤ４のカソード部分と負荷抵抗Ｒ２に接続
されている。負荷抵抗Ｒ２はさらに、ダイオードＤ７お
よびダイオードＤ８のカソードに接続され、それぞれの
ダイオードＤ７のアノードはＤ５のカソードに、ダイオ
ードＤ８のアノードはＤ６のカソードに接続され、ダイ
オードＤ５およびＤ６のアノードはそれぞれ、電圧Ｖｃ
ｃに接続されている。ダイオードＤ３およびＤ４のアノ
ードはそれぞれダイオードＤ１およびＤ２のカソードを
介し負荷抵抗Ｒ３に接続されている。
【００４２】ダイオードブリッジＤ５〜Ｄ８はダイオー
ドブリッジＤ１〜Ｄ４に使用されているダイオードＤ１
〜Ｄ４と同じダイオードＤ５〜Ｄ８により構成され、Ｎ
ＰＮ型バイポーラトランジスタＱ３のコレクタはダイオ
ードブリッジＤ１〜Ｄ４のダイオードＤ１およびＤ２の
アノードと負荷抵抗Ｒ３にそれぞれ接続されている。負
荷抵抗Ｒ３は電圧Ｖｃｃに接続されている。
ドブリッジＤ１〜Ｄ４に使用されているダイオードＤ１
〜Ｄ４と同じダイオードＤ５〜Ｄ８により構成され、Ｎ
ＰＮ型バイポーラトランジスタＱ３のコレクタはダイオ
ードブリッジＤ１〜Ｄ４のダイオードＤ１およびＤ２の
アノードと負荷抵抗Ｒ３にそれぞれ接続されている。負
荷抵抗Ｒ３は電圧Ｖｃｃに接続されている。
【００４３】ダイオードブリッジＤ１〜Ｄ４のダイオー
ドＤ２のカソードとダイオードＤ４のアノードはコンデ
ンサＣｈに接続されているとともに、ＮＰＮ型バイポー
ラトランジスタＱ４とバイアス電流回路Ｉ３からなるエ
ミッタフォロアバッファに接続されている。さらに高イ
ンピーダンス化のために、ＮＰＮ型バイポーラトランジ
スタＱ４のエミッタから、ＮＰＮ型バイポーラトランジ
スタＱ５およびバイアス電流回路Ｉ４からなるエミッタ
フォロアバッファに接続されて出力される。
ドＤ２のカソードとダイオードＤ４のアノードはコンデ
ンサＣｈに接続されているとともに、ＮＰＮ型バイポー
ラトランジスタＱ４とバイアス電流回路Ｉ３からなるエ
ミッタフォロアバッファに接続されている。さらに高イ
ンピーダンス化のために、ＮＰＮ型バイポーラトランジ
スタＱ４のエミッタから、ＮＰＮ型バイポーラトランジ
スタＱ５およびバイアス電流回路Ｉ４からなるエミッタ
フォロアバッファに接続されて出力される。
【００４４】電流スイッチＱ２、Ｑ３のコレクタにはそ
れぞれ、ホールド時にダイオードブリッジＤ１〜Ｄ４を
オフするためのダイオードＤ９およびＤ１０が接続され
ている。ダイオードＤ９のアノードはＮＰＮ型バイポー
ラトランジスタＱ２のコレクタに、ダイオードＤ９のカ
ソードはグランドに、ダイオードＤ１０のアノードはグ
ランドに、カソードはＮＰＮ型バイポーラトランジスタ
Ｑ３のコレクタに接続されている。しかし、このダイオ
ードＤ９およびＤ１０は従来例の図７により示した構成
と同様にして省略することもできる。ホールドモード時
にダイオードブリッジＤ１〜Ｄ４の電圧値を一定の原点
電圧に安定させておくために用いるものである。
れぞれ、ホールド時にダイオードブリッジＤ１〜Ｄ４を
オフするためのダイオードＤ９およびＤ１０が接続され
ている。ダイオードＤ９のアノードはＮＰＮ型バイポー
ラトランジスタＱ２のコレクタに、ダイオードＤ９のカ
ソードはグランドに、ダイオードＤ１０のアノードはグ
ランドに、カソードはＮＰＮ型バイポーラトランジスタ
Ｑ３のコレクタに接続されている。しかし、このダイオ
ードＤ９およびＤ１０は従来例の図７により示した構成
と同様にして省略することもできる。ホールドモード時
にダイオードブリッジＤ１〜Ｄ４の電圧値を一定の原点
電圧に安定させておくために用いるものである。
【００４５】ダイオードブリッジＤ１〜Ｄ４をオンオフ
する電流スイッチＱ２、Ｑ３の共通のエミッタにはバイ
アスのバイアス電流回路Ｉ２および本発明に関するバイ
アス電流を調整するバイアス電流調節回路Ａｄｊが接続
されている。
する電流スイッチＱ２、Ｑ３の共通のエミッタにはバイ
アスのバイアス電流回路Ｉ２および本発明に関するバイ
アス電流を調整するバイアス電流調節回路Ａｄｊが接続
されている。
【００４６】バイアス電流調節回路Ａｄｊは、入力電圧
Ｖｉｎを反転させて、反転入力電圧Ｖｉｎｎを出力する
反転バッファ回路Ｂｕと、ＮＰＮ型バイポーラトランジ
スタＱ６およびバイアス電流回路Ｉ５からなるバッファ
回路とこのバッファ回路からの出力を減衰するための負
荷抵抗Ｒａおよび負荷抵抗Ｒｂからなる減衰器に接続さ
れている。減衰器からの出力はＮＰＮ型バイポーラトラ
ンジスタＱ７のベースに入力される。ＮＰＮ型バイポー
ラトランジスタＱ７には負荷抵抗Ｒｃが接続され、負荷
抵抗Ｒｃは電圧Ｖｅｅに接続されている。ＮＰＮ型バイ
ポーラトランジスタＱ６には、入力を反転させた反転入
力電圧Ｖｉｎｎが加えられる。
Ｖｉｎを反転させて、反転入力電圧Ｖｉｎｎを出力する
反転バッファ回路Ｂｕと、ＮＰＮ型バイポーラトランジ
スタＱ６およびバイアス電流回路Ｉ５からなるバッファ
回路とこのバッファ回路からの出力を減衰するための負
荷抵抗Ｒａおよび負荷抵抗Ｒｂからなる減衰器に接続さ
れている。減衰器からの出力はＮＰＮ型バイポーラトラ
ンジスタＱ７のベースに入力される。ＮＰＮ型バイポー
ラトランジスタＱ７には負荷抵抗Ｒｃが接続され、負荷
抵抗Ｒｃは電圧Ｖｅｅに接続されている。ＮＰＮ型バイ
ポーラトランジスタＱ６には、入力を反転させた反転入
力電圧Ｖｉｎｎが加えられる。
【００４７】トラックモードでの動作はＮＰＮ型バイポ
ーラトランジスタＱ２およびＱ３に制御信号が加えら
れ、ＮＰＮ型バイポーラトランジスタＱ２がオンしてＮ
ＰＮ型バイポーラトランジスタＱ３がオフ状態になる。
このときバイアス電流回路Ｉ２の電流はＮＰＮ型バイポ
ーラトランジスタＱ２だけに流れる。
ーラトランジスタＱ２およびＱ３に制御信号が加えら
れ、ＮＰＮ型バイポーラトランジスタＱ２がオンしてＮ
ＰＮ型バイポーラトランジスタＱ３がオフ状態になる。
このときバイアス電流回路Ｉ２の電流はＮＰＮ型バイポ
ーラトランジスタＱ２だけに流れる。
【００４８】ＮＰＮ型バイポーラトランジスタＱ２を流
れるバイアス電流は、被測定信号源から流れ込む電流を
無視すれば、ダイオードブリッジＤ５〜Ｄ８から負荷抵
抗Ｒ２を流れる電流と負荷抵抗Ｒ３からダイオードブリ
ッジＤ１〜Ｄ４を流れる電流の和になる。
れるバイアス電流は、被測定信号源から流れ込む電流を
無視すれば、ダイオードブリッジＤ５〜Ｄ８から負荷抵
抗Ｒ２を流れる電流と負荷抵抗Ｒ３からダイオードブリ
ッジＤ１〜Ｄ４を流れる電流の和になる。
【００４９】入力電圧ＶｉｎとダイオードブリッジＤ１
〜Ｄ４の入力側腕の電圧が一致したとき、信号電流は流
れないので、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４をそれ
ぞれ同じバイアス電流が流れるので、ダイオードブリッ
ジＤ１〜Ｄ４の入力側腕の電圧とバイアス電流との関係
は、 Ｖｃｃ−Ｒ＊ｉ−Ｖｆ（ｉｂ／２）ｄ１＝Ｖｉｎ（バイアス電流はｉｂ） …（１１） になる。入力がＶｉｎ−ΔＶに変化したときは（１１）
式から、電流を Δｉ＝ΔＶ／（Ｒ／２） …（１２） だけバイアス電流を増やせば、入力端子ＩＮの入力電圧
ＶｉｎとダイオードブリッジＤ１〜Ｄ４の入力側腕の電
圧がほぼ一致する。ここで、一般にダイオードの飽和領
域での内部抵抗の値は負荷抵抗Ｒに比べて充分に小さい
ので、 Ｖｆ（（ｉ＋Δｉ）／２）ｄ１ は Ｖｆ（ｉ／２）ｄ１ と近似している。このように、（１１）式で表されたよ
うに、入力電圧Ｖｉｎに比例する量を変えることができ
れば、入力電圧Ｖｉｎとバイアス電流から定まるダイオ
ードブリッジＤ１〜Ｄ４の入力側腕の電圧が一致するの
で、入力端子ＩＮに電流が流れないので、ダイオードブ
リッジＤ１〜Ｄ４の入力側腕のダイオードＤ１およびＤ
３と、出力側腕のダイオードＤ２およびＤ４とに流れる
バイアス電流を常にほぼ一定にすることができる。
〜Ｄ４の入力側腕の電圧が一致したとき、信号電流は流
れないので、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４をそれ
ぞれ同じバイアス電流が流れるので、ダイオードブリッ
ジＤ１〜Ｄ４の入力側腕の電圧とバイアス電流との関係
は、 Ｖｃｃ−Ｒ＊ｉ−Ｖｆ（ｉｂ／２）ｄ１＝Ｖｉｎ（バイアス電流はｉｂ） …（１１） になる。入力がＶｉｎ−ΔＶに変化したときは（１１）
式から、電流を Δｉ＝ΔＶ／（Ｒ／２） …（１２） だけバイアス電流を増やせば、入力端子ＩＮの入力電圧
ＶｉｎとダイオードブリッジＤ１〜Ｄ４の入力側腕の電
圧がほぼ一致する。ここで、一般にダイオードの飽和領
域での内部抵抗の値は負荷抵抗Ｒに比べて充分に小さい
ので、 Ｖｆ（（ｉ＋Δｉ）／２）ｄ１ は Ｖｆ（ｉ／２）ｄ１ と近似している。このように、（１１）式で表されたよ
うに、入力電圧Ｖｉｎに比例する量を変えることができ
れば、入力電圧Ｖｉｎとバイアス電流から定まるダイオ
ードブリッジＤ１〜Ｄ４の入力側腕の電圧が一致するの
で、入力端子ＩＮに電流が流れないので、ダイオードブ
リッジＤ１〜Ｄ４の入力側腕のダイオードＤ１およびＤ
３と、出力側腕のダイオードＤ２およびＤ４とに流れる
バイアス電流を常にほぼ一定にすることができる。
【００５０】本発明の特徴であるバイアス電流調節回路
Ａｄｊにかかわる回路の動作は、ＮＰＮ型バイポーラト
ランジスタＱ６とバイアス電流回路Ｉ５からなるバッフ
ァに入力電圧Ｖｉｎの反転入力電圧Ｖｉｎｎを供給する
と、入力に対して電圧Ｖｂｅだけオフセットされた電圧
が出力される。この出力は負荷抵抗Ｒａと負荷抵抗Ｒｂ
からなる抵抗減衰器により、Ｒｂ／（Ｒａ＋Ｒｂ）だけ
減衰され、ＮＰＮ型バイポーラトランジスタＱ７に加え
られる。この電圧によりＮＰＮ型バイポーラトランジス
タＱ７に流れる電流ｉｃｏｍは、 ｉｃｏｍ＝ （１／Ｒｃ）＊［〔Ｒｂ／（Ｒａ＋Ｒｂ）〕＊ （Ｖｉｎｎ−Ｖｂｅ１＋Ｖｅｅ）＋Ｖｅｅ−Ｖｂｅ２］＝ ［Ｒｂ／〔Ｒｃ＊（Ｒａ＋Ｒｂ）〕］＊Ｖｉｎｎ −［〔Ｒｂ／（Ｒｃ＊（Ｒａ＋Ｒｂ））〕＊（Ｖｂｅ１−Ｖｅｅ） ＋Ｖｂｅ２−Ｖｅｅ］ ＝α＊Ｖｉｎｎ＋β …（１３） となる。電圧Ｖｂｅ１およびＶｂｅ２はそれぞれＮＰＮ
型バイポーラトランジスタＱ６およびＱ７のベース・エ
ミッタ間電圧である。ここで、反転入力電圧Ｖｉｎｎが
０Ｖのときにバイアス電流を β＋２＊ｉｂ とし、（１１）式を成り立たせる電圧Ｖｃｃを選び、
（１２）式の関係を満たせば、バイアス電流により定ま
るダイオードブリッジＤ１〜Ｄ４の入力側腕の電圧は入
力電圧Ｖｉｎにほぼ等しくなるので、バイアス電流を Δｉ＝ΔＶ／（Ｒ／２） …（１２） α＝２／Ｒ …（１４） （ここで負荷抵抗Ｒ２、Ｒ３の抵抗値をＲとした）の関
係を満足する負荷抵抗Ｒａ、Ｒｂ、Ｒｃを組み合わせる
ことにより設定すればよい。（１３）式より、好適な値
の組み合わせとしては、 Ｒ＝２００Ω Ｒａ、Ｒｂ＝１００Ω Ｒｃ＝５０Ω である。このように電流スイッチＱ２、Ｑ３のバイアス
電流にこの電流ｉｃｏｍを加えることにより、バイアス
電流により定まるダイオードブリッジＤ１〜Ｄ４の入力
側腕の電圧は入力電圧Ｖｉｎにほぼ等しくなり、入力端
子ＩＮに被測定信号源の影響による電流は流れないの
で、ダイオードブリッジＤ１〜Ｄ４の入力側腕のダイオ
ードＤ１およびＤ３と、出力側腕のダイオードＤ２およ
びＤ４とにはほぼ等しいバイアス電流が流れる。また、
ホールドモード動作では、ＮＰＮ型バイポーラトランジ
スタＱ２がオフし、ＮＰＮ型バイポーラトランジスタＱ
３がオンするので、バイアス電流はダイオードブリッジ
Ｄ１〜Ｄ４ではなく、ダイオードＤ９〜Ｄ１０を流れ
る。
Ａｄｊにかかわる回路の動作は、ＮＰＮ型バイポーラト
ランジスタＱ６とバイアス電流回路Ｉ５からなるバッフ
ァに入力電圧Ｖｉｎの反転入力電圧Ｖｉｎｎを供給する
と、入力に対して電圧Ｖｂｅだけオフセットされた電圧
が出力される。この出力は負荷抵抗Ｒａと負荷抵抗Ｒｂ
からなる抵抗減衰器により、Ｒｂ／（Ｒａ＋Ｒｂ）だけ
減衰され、ＮＰＮ型バイポーラトランジスタＱ７に加え
られる。この電圧によりＮＰＮ型バイポーラトランジス
タＱ７に流れる電流ｉｃｏｍは、 ｉｃｏｍ＝ （１／Ｒｃ）＊［〔Ｒｂ／（Ｒａ＋Ｒｂ）〕＊ （Ｖｉｎｎ−Ｖｂｅ１＋Ｖｅｅ）＋Ｖｅｅ−Ｖｂｅ２］＝ ［Ｒｂ／〔Ｒｃ＊（Ｒａ＋Ｒｂ）〕］＊Ｖｉｎｎ −［〔Ｒｂ／（Ｒｃ＊（Ｒａ＋Ｒｂ））〕＊（Ｖｂｅ１−Ｖｅｅ） ＋Ｖｂｅ２−Ｖｅｅ］ ＝α＊Ｖｉｎｎ＋β …（１３） となる。電圧Ｖｂｅ１およびＶｂｅ２はそれぞれＮＰＮ
型バイポーラトランジスタＱ６およびＱ７のベース・エ
ミッタ間電圧である。ここで、反転入力電圧Ｖｉｎｎが
０Ｖのときにバイアス電流を β＋２＊ｉｂ とし、（１１）式を成り立たせる電圧Ｖｃｃを選び、
（１２）式の関係を満たせば、バイアス電流により定ま
るダイオードブリッジＤ１〜Ｄ４の入力側腕の電圧は入
力電圧Ｖｉｎにほぼ等しくなるので、バイアス電流を Δｉ＝ΔＶ／（Ｒ／２） …（１２） α＝２／Ｒ …（１４） （ここで負荷抵抗Ｒ２、Ｒ３の抵抗値をＲとした）の関
係を満足する負荷抵抗Ｒａ、Ｒｂ、Ｒｃを組み合わせる
ことにより設定すればよい。（１３）式より、好適な値
の組み合わせとしては、 Ｒ＝２００Ω Ｒａ、Ｒｂ＝１００Ω Ｒｃ＝５０Ω である。このように電流スイッチＱ２、Ｑ３のバイアス
電流にこの電流ｉｃｏｍを加えることにより、バイアス
電流により定まるダイオードブリッジＤ１〜Ｄ４の入力
側腕の電圧は入力電圧Ｖｉｎにほぼ等しくなり、入力端
子ＩＮに被測定信号源の影響による電流は流れないの
で、ダイオードブリッジＤ１〜Ｄ４の入力側腕のダイオ
ードＤ１およびＤ３と、出力側腕のダイオードＤ２およ
びＤ４とにはほぼ等しいバイアス電流が流れる。また、
ホールドモード動作では、ＮＰＮ型バイポーラトランジ
スタＱ２がオフし、ＮＰＮ型バイポーラトランジスタＱ
３がオンするので、バイアス電流はダイオードブリッジ
Ｄ１〜Ｄ４ではなく、ダイオードＤ９〜Ｄ１０を流れ
る。
【００５１】これにより、ダイオードブリッジＤ１〜Ｄ
４にはダイオードＤ９〜Ｄ１０の逆電圧が印加されるの
でダイオードブリッジＤ１〜Ｄ４はオフ状態になりキャ
パシタＣｈは被測定信号の瞬時値を保持する。反転入力
部の信号保持回路は上記に説明した非反転の信号保持回
路と同等であり同様に動作する。異なる点は信号保持回
路の入力と本発明に関わるバイアスを調整する回路の入
力がそれぞれ反転入力、非反転入力になる点である。
４にはダイオードＤ９〜Ｄ１０の逆電圧が印加されるの
でダイオードブリッジＤ１〜Ｄ４はオフ状態になりキャ
パシタＣｈは被測定信号の瞬時値を保持する。反転入力
部の信号保持回路は上記に説明した非反転の信号保持回
路と同等であり同様に動作する。異なる点は信号保持回
路の入力と本発明に関わるバイアスを調整する回路の入
力がそれぞれ反転入力、非反転入力になる点である。
【００５２】本発明によれば、入力電圧Ｖｉｎにより、
電流スイッチＱ２、Ｑ３のバイアス電流を調整すること
で、入力端子ＩＮに被測定信号源の影響による電流が流
れないので、ダイオードブリッジＤ１〜Ｄ４の各ダイオ
ードＤ１、Ｄ２、Ｄ３、Ｄ４のバイアス電流が等しくな
る。図３はダイオードブリッジＤ１〜Ｄ４を構成する各
ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４のバイアス電流と入
力電圧Ｖｉｎとの関係を示す図である。横軸に入力電圧
Ｖｉｎをとり、縦軸にバイアス電流をとる。図３に示す
ように、従来回路に比較してダイオードブリッジＤ１〜
Ｄ４を構成する各ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の
バイアス電流は等しくなる。そのためダイオードブリッ
ジＤ１〜Ｄ４の各ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の
順方向電圧が等しくなり、出力電圧Ｖｏｕｔを入力電圧
Ｖｉｎに一致させることができる。図４は入力電圧Ｖｉ
ｎと出力電圧Ｖｏｕｔとの関係を示す図である。横軸に
入力電圧Ｖｉｎをとり、縦軸に出力電圧Ｖｏｕｔをと
る。図４に示すように、出力電圧Ｖｏｕｔを入力電圧Ｖ
ｉｎに一致させることができる。
電流スイッチＱ２、Ｑ３のバイアス電流を調整すること
で、入力端子ＩＮに被測定信号源の影響による電流が流
れないので、ダイオードブリッジＤ１〜Ｄ４の各ダイオ
ードＤ１、Ｄ２、Ｄ３、Ｄ４のバイアス電流が等しくな
る。図３はダイオードブリッジＤ１〜Ｄ４を構成する各
ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４のバイアス電流と入
力電圧Ｖｉｎとの関係を示す図である。横軸に入力電圧
Ｖｉｎをとり、縦軸にバイアス電流をとる。図３に示す
ように、従来回路に比較してダイオードブリッジＤ１〜
Ｄ４を構成する各ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の
バイアス電流は等しくなる。そのためダイオードブリッ
ジＤ１〜Ｄ４の各ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４の
順方向電圧が等しくなり、出力電圧Ｖｏｕｔを入力電圧
Ｖｉｎに一致させることができる。図４は入力電圧Ｖｉ
ｎと出力電圧Ｖｏｕｔとの関係を示す図である。横軸に
入力電圧Ｖｉｎをとり、縦軸に出力電圧Ｖｏｕｔをと
る。図４に示すように、出力電圧Ｖｏｕｔを入力電圧Ｖ
ｉｎに一致させることができる。
【００５３】また、逆に、被測定信号源にバイアス電流
が流れ込み、ダイオードＤ３のバイアス電流が少なくな
り飽和することもなくなり、入力のダイナミックレンジ
も広くなる。さらに、個々のダイオードＤ１、Ｄ２、Ｄ
３、Ｄ４に同じようにバイアス電流が分配されるので、
良好な高周波動作が期待できる。
が流れ込み、ダイオードＤ３のバイアス電流が少なくな
り飽和することもなくなり、入力のダイナミックレンジ
も広くなる。さらに、個々のダイオードＤ１、Ｄ２、Ｄ
３、Ｄ４に同じようにバイアス電流が分配されるので、
良好な高周波動作が期待できる。
【００５４】図５は高周波動作のシミュレーション結果
を示す図であり、横軸に時間をとり、縦軸に出力電圧Ｖ
ｏｕｔをとる。図５（ａ）は、５０ＭＨｚの正弦波を約
３００ＭＨｚでサンプリングしたときの出力電圧Ｖｏｕ
ｔの波形を示し、図５（ｂ）は、５００ＭＨｚの正弦波
を約３ＧＨｚでサンプリングしたときの出力電圧Ｖｏｕ
ｔの波形を示す。図５（ａ）に示すように、５０ＭＨｚ
の正弦波を約３００ＭＨｚでサンプリングしたときの従
来回路と本発明回路とのホールド特性の差異と、図５
（ｂ）に示すように、５００ＭＨｚの正弦波を約３ＧＨ
ｚでサンプリングする高サンプリングを行ったときの従
来回路と本発明回路とのホールド特性の差異とを比較す
ると、５０ＭＨｚの正弦波を約３００ＭＨｚでサンプリ
ングしたときに比べて、５００ＭＨｚの正弦波を約３Ｇ
Ｈｚでサンプリングしたときは、従来回路のホールド特
性は著しく劣化するが、本発明回路は入力信号に追従し
て、良好な高周波動作を行うことがわかる。
を示す図であり、横軸に時間をとり、縦軸に出力電圧Ｖ
ｏｕｔをとる。図５（ａ）は、５０ＭＨｚの正弦波を約
３００ＭＨｚでサンプリングしたときの出力電圧Ｖｏｕ
ｔの波形を示し、図５（ｂ）は、５００ＭＨｚの正弦波
を約３ＧＨｚでサンプリングしたときの出力電圧Ｖｏｕ
ｔの波形を示す。図５（ａ）に示すように、５０ＭＨｚ
の正弦波を約３００ＭＨｚでサンプリングしたときの従
来回路と本発明回路とのホールド特性の差異と、図５
（ｂ）に示すように、５００ＭＨｚの正弦波を約３ＧＨ
ｚでサンプリングする高サンプリングを行ったときの従
来回路と本発明回路とのホールド特性の差異とを比較す
ると、５０ＭＨｚの正弦波を約３００ＭＨｚでサンプリ
ングしたときに比べて、５００ＭＨｚの正弦波を約３Ｇ
Ｈｚでサンプリングしたときは、従来回路のホールド特
性は著しく劣化するが、本発明回路は入力信号に追従し
て、良好な高周波動作を行うことがわかる。
【００５５】このように、定電流回路の代わりに負荷抵
抗による低インピーダンスの抵抗負荷回路が利用出来る
のでＰＮＰ型バイポーラトランジスタが必要なくなり、
特に、バイポーラ系のＮＰＮプロセスのみによるモノリ
シックＩＣにおいて、理想的な高インピーダンスの定電
流回路を用いた信号保持回路と同等の回路を簡単に実現
することができる。
抗による低インピーダンスの抵抗負荷回路が利用出来る
のでＰＮＰ型バイポーラトランジスタが必要なくなり、
特に、バイポーラ系のＮＰＮプロセスのみによるモノリ
シックＩＣにおいて、理想的な高インピーダンスの定電
流回路を用いた信号保持回路と同等の回路を簡単に実現
することができる。
【００５６】ここでは、トラック・ホールド回路として
の信号保持回路として本発明を説明したが、サンプル・
ホールド回路として本発明を適用することもできる。
の信号保持回路として本発明を説明したが、サンプル・
ホールド回路として本発明を適用することもできる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
信号保持回路を定電流回路の代わりに負荷抵抗による低
インピーダンスの抵抗負荷回路を用いて構成することが
できる。このとき本発明によれば、入力のダイナミック
レンジを広くとることができるとともに、高周波動作を
行うことができる。したがって、本発明の信号保持回路
は、モノリシックＩＣ化に適している。
信号保持回路を定電流回路の代わりに負荷抵抗による低
インピーダンスの抵抗負荷回路を用いて構成することが
できる。このとき本発明によれば、入力のダイナミック
レンジを広くとることができるとともに、高周波動作を
行うことができる。したがって、本発明の信号保持回路
は、モノリシックＩＣ化に適している。
【図１】本発明の実施の形態を示すブロック構成図。
【図２】本発明実施例の信号保持回路の構成図。
【図３】ダイオードブリッジを構成する各ダイオードの
バイアス電流と入力電圧との関係を示す図。
バイアス電流と入力電圧との関係を示す図。
【図４】入力電圧と出力電圧との関係を示す図。
【図５】高周波動作のシミュレーション結果を示す図。
【図６】従来例の信号保持回路の構成図。
【図７】その他の従来例を示す構成図。
Ａｄｊ バイアス電流調節回路 Ｂｕ 反転バッファ回路 Ｂｕｏｕｔ 出力バッファ回路 Ｃｈ コンデンサ Ｄ１〜Ｄ１０、Ｄ１０１〜Ｄ１１０ ダイオード ＤＢ１、ＤＢ２、Ｄ１〜Ｄ４、Ｄ５〜Ｄ８、Ｄ１０１〜
Ｄ１０４、Ｄ１０５〜Ｄ １０８ ダイオードブリッジ Ｈｏｌｄ ホールド信号入力端子 Ｉ１〜Ｉ５、Ｉ１０１〜Ｉ１０５、Ｉｂ バイアス電流
回路 Ｉｃ１〜Ｉｃ３ 定電流回路 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｑ１〜Ｑ９、Ｑ１０１〜Ｑ１０９ ＮＰＮ型バイポーラ
トランジスタ Ｒ１〜Ｒ３、Ｒａ、Ｒｂ、Ｒｃ 負荷抵抗 ＳＷ スイッチ回路 Ｔｒａｃｋ トラック信号入力端子 Ｖａ、Ｖｂ、Ｖｃｃ、Ｖｅｅ 電圧 Ｖｉｎ 入力電圧 Ｖｉｎｎ 反転入力電圧 Ｖｏｕｔ 出力電圧
Ｄ１０４、Ｄ１０５〜Ｄ １０８ ダイオードブリッジ Ｈｏｌｄ ホールド信号入力端子 Ｉ１〜Ｉ５、Ｉ１０１〜Ｉ１０５、Ｉｂ バイアス電流
回路 Ｉｃ１〜Ｉｃ３ 定電流回路 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｑ１〜Ｑ９、Ｑ１０１〜Ｑ１０９ ＮＰＮ型バイポーラ
トランジスタ Ｒ１〜Ｒ３、Ｒａ、Ｒｂ、Ｒｃ 負荷抵抗 ＳＷ スイッチ回路 Ｔｒａｃｋ トラック信号入力端子 Ｖａ、Ｖｂ、Ｖｃｃ、Ｖｅｅ 電圧 Ｖｉｎ 入力電圧 Ｖｉｎｎ 反転入力電圧 Ｖｏｕｔ 出力電圧
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 27/02 G06F 3/05 H03M 1/12
Claims (6)
- 【請求項１】 被測定信号源が接続される入力端子（Ｉ
Ｎ）と、この入力端子に印加された電圧値を操作入力に
したがって出力するスイッチ回路（ＳＷ）と、このスイ
ッチ回路の出力電圧値を保持する保持回路（Ｃｈ）と、
前記スイッチ回路にバイアス電流を与えるバイアス電流
回路（Ｉｂ）とを備え、 前記スイッチ回路は、前記入力側電圧がダイオードブリ
ッジ回路を介してコレクタに入力され前記操作入力がベ
ースに入力される差動バイポーラトランジスタ対（Ｑ
１，Ｑ２）を含む 信号保持回路において、 前記バイアス電流回路（Ｉｂ）と並列に接続され、前記
入力端子（ＩＮ）の電圧により前記スイッチ回路（Ｓ
Ｗ）の入力側電圧と出力側電圧とが等しくなるように前
記バイアス電流を加減制御するバイアス電流調節回路
（Ａｄｊ）が設けられ、 前記バイアス電流調節回路は、前記差動バイポーラトラ
ンジスタ対の共通エミッタに接続された ことを特徴とす
る信号保持回路。 - 【請求項２】 入力側電圧は前記ダイオードブリッジの
一方の腕の中点に接続され、出力側電圧はそのダイオー
ドブリッジの他方の腕の中点に接続された請求項１記載
の信号保持回路。 - 【請求項３】 前記スイッチ回路は、標本化点まで閉成
状態を維持するトラックホールド型である請求項１また
は２記載の信号保持回路。 - 【請求項４】 前記スイッチ回路は、標本化点で一時的
に閉成されるサンプルホールド型である請求項１または
２記載の信号保持回路。 - 【請求項５】 前記バイアス電流調節回路（Ａｄｊ）
は、前記入力端子（ＩＮ）の電圧を入力する反転バッフ
ァ回路（Ｂｕ）と、この反転バッファ回路の出力を入力
とする電流制御回路とを備えた請求項１ないし４のいず
れかに記載の信号保持回路。 - 【請求項６】 請求項１ないし５のいずれかに記載の信
号保持回路を正負入力について一対備えた差動入力型信
号保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24333695A JP3219653B2 (ja) | 1995-09-21 | 1995-09-21 | 信号保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24333695A JP3219653B2 (ja) | 1995-09-21 | 1995-09-21 | 信号保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0991986A JPH0991986A (ja) | 1997-04-04 |
| JP3219653B2 true JP3219653B2 (ja) | 2001-10-15 |
Family
ID=17102313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24333695A Expired - Fee Related JP3219653B2 (ja) | 1995-09-21 | 1995-09-21 | 信号保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60323070D1 (de) * | 2003-06-27 | 2008-10-02 | Verigy Pte Ltd Singapore | Abtastungsschaltung mit aktiver Last |
-
1995
- 1995-09-21 JP JP24333695A patent/JP3219653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0991986A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801823A (en) | Sample hold circuit | |
| US4999585A (en) | Circuit technique for cancelling non-linear capacitor-induced harmonic distortion | |
| US6172549B1 (en) | Low supply current RMS-to-DC converter | |
| JP2759128B2 (ja) | 広帯域増幅器 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| EP0025977A2 (en) | Gain controlled amplifier | |
| EP0302605A1 (en) | Cascode amplifier with non-linearity correction and improve transient response | |
| JP3219653B2 (ja) | 信号保持回路 | |
| EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
| US4682059A (en) | Comparator input stage for interface with signal current | |
| US5144169A (en) | Operational amplifier circuit | |
| US5047729A (en) | Transconductance amplifier | |
| JPH0350447B2 (ja) | ||
| JPS6144409B2 (ja) | ||
| JPH0226815B2 (ja) | ||
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JPH0474010A (ja) | 差動増幅器 | |
| JPH0342741Y2 (ja) | ||
| JP3633889B2 (ja) | レベルシフト回路付き増幅回路 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH0433162B2 (ja) | ||
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |