JP3217806B2 - Light detection circuit - Google Patents

Light detection circuit

Info

Publication number
JP3217806B2
JP3217806B2 JP14303091A JP14303091A JP3217806B2 JP 3217806 B2 JP3217806 B2 JP 3217806B2 JP 14303091 A JP14303091 A JP 14303091A JP 14303091 A JP14303091 A JP 14303091A JP 3217806 B2 JP3217806 B2 JP 3217806B2
Authority
JP
Japan
Prior art keywords
circuit
emitter
transistor
base
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14303091A
Other languages
Japanese (ja)
Other versions
JPH04367107A (en
Inventor
義宣 中山
淳 高浦
俊介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP14303091A priority Critical patent/JP3217806B2/en
Publication of JPH04367107A publication Critical patent/JPH04367107A/en
Application granted granted Critical
Publication of JP3217806B2 publication Critical patent/JP3217806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光メモリ、レーザビー
ムプリンタ等に用いられる光検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodetection circuit used for an optical memory, a laser beam printer, and the like.

【0002】[0002]

【従来の技術】従来、光検出回路における高速化は、光
応用機器にとって重要なポイントとなる。また、この一
方でフィードバックを用いた光検出回路において、オー
プンループゲインを大きく取ることにより回路の安定な
動作も必要とされている。しかし、上述したような2つ
の条件を同時に満たすためには、エミッタ接地における
コレクタ抵抗が前者の場合に対しては小さく、後者の場
合に対しては大きくなければならないことから、互いに
相反する関係にあり問題となっている。
2. Description of the Related Art Conventionally, increasing the speed of a photodetector circuit is an important point for optical application equipment. On the other hand, in a photodetection circuit using feedback, a stable operation of the circuit is also required by increasing the open loop gain. However, in order to satisfy the above two conditions at the same time, the collector resistance at the common emitter must be small in the former case and large in the latter case. There is a problem.

【0003】その第一の従来例として、図7は、上述し
たような問題を有する代表的な回路である。これは、ト
ランジスタQ1 のエミッタ接地のコレクタの出力を直接
容量Q2 によってエミッタフォロワとしてインピーダン
ス変換し、そのフィードバックを抵抗Rfにより行って
いる。この場合、Q1 のベースとコレクタとの間の容量
Cbcが存在するために、高速化するためにはコレクタ抵
抗Rc1を大きな値とすることができない。もし、Rc1
大きくすなわちRc1/Re1を大きくとると、Cbcによる
1 内での帰還が大きくなるため、結局前述したような
互いに相反する関係となる。
As a first conventional example, FIG. 7 shows a typical circuit having the above-mentioned problem. This impedance conversion as an emitter follower by direct volume Q 2 output of the collector of the common emitter of the transistor Q 1, is carried out that feedback by resistor Rf. In this case, due to the presence of capacitance Cbc between the base and collector of Q 1, it can not be a large value of collector resistance Rc 1 is to speed. If Rc 1 is made large, that is, if Rc 1 / Re 1 is made large, the feedback in C 1 by Cbc becomes large.

【0004】また、図8はその第二の従来例を示すもの
である。この場合、Rb1は、Rfと共に、Q1 のベース
をバイアスしているが、通常、このような回路構成で
は、Vout のオフセットは温度に対して負の係数をもつ
ようになっている(ただし、Rb1とRfの温度係数が等
しい場合である)。
FIG. 8 shows a second conventional example. In this case, Rb 1 together with Rf biases the base of Q 1 , but in such a circuit configuration, the offset of Vout usually has a negative coefficient with respect to temperature (but , the temperature coefficient of Rb 1 and Rf is a are equal).

【0005】なお、この他に、上述したような問題に関
連した従来例としては、特開平1−264313号公報
や特開平2−84803号公報等に開示されたものがあ
るが、ここでの説明は省略する。
[0005] In addition, other conventional examples related to the above-mentioned problems include those disclosed in JP-A-1-264313 and JP-A-2-84803. Description is omitted.

【0006】[0006]

【発明が解決しようとする課題】第一の従来例は、カス
コード接続を用いない場合の回路例である。この場合、
1 はエミッタ接地されそのコレクタ側の出力を直接R
c1で受けているため、大きなRc1を用いた場合、Cbcに
よる応答性の劣化が問題となり、Rfを大きくとらなけ
ればならないような回路には適していない。
The first conventional example is a circuit example in which cascode connection is not used. in this case,
Q 1 is directly the output of the emitter grounded the collector side R
Since undergoing in c 1, large if the Rc 1 was used, it is the response of the deterioration due Cbc problem, not suitable for circuits that must take a large Rf.

【0007】第二の従来例の場合、Vout のオフセット
は温度に対して負の係数をもつような回路構成となって
いるため、DC電源から増幅するような場合には適して
いない。
In the case of the second conventional example, the offset of Vout has a circuit configuration having a negative coefficient with respect to the temperature, and is not suitable for the case of amplifying from a DC power supply.

【0008】また、これら2つの回路(図7、図8参
照)は、いずれもオフセットに大きな温度係数があり、
しかも、フィードバック抵抗の端子間の容量の影響を大
きく受け易いため、十分な帯域をとることができないと
いう問題がある。
Further, these two circuits (see FIGS. 7 and 8) both have a large temperature coefficient in the offset,
In addition, there is a problem that a sufficient band cannot be obtained because the feedback resistor is easily affected by the capacitance between the terminals.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明で
は、フォトダイオードの出力をエミッタ接地されたトラ
ンジスタで増幅しそのコレクタの出力をベース接地で受
けるカスコード回路を設け、このカスコード回路の出力
側にエミッタフォロワ回路を接続し、このエミッタフォ
ロワ回路のコレクタ側からコンデンサを介して正帰還を
かける接続及び当該エミッタフォロワ回路のエミッタ側
から抵抗を介して負帰還をかける接続を、それぞれ前記
カスコード回路の一段目のトランジスタのベースに対し
て行い、前記カスコード回路のエミッタ接地されたトラ
ンジスタのベースとアースとの間にバイアス抵抗と順方
向のバイアス用ダイオードとを直列状態で接続した。
According to the present invention, a cascode circuit is provided which amplifies the output of a photodiode with a transistor whose emitter is grounded and receives the output of its collector at a grounded base. To the emitter follower circuit, and provide positive feedback from the collector side of this emitter follower circuit via a capacitor.
The connection to be applied and the emitter side of the emitter follower circuit
A connection for applying a negative feedback via a resistor from, for each base first-stage transistor of the cascode circuit
A bias resistor and a forward bias diode were connected in series between the base of the transistor whose emitter was grounded in the cascode circuit and the ground.

【0010】請求項2記載の発明では、フォトダイオー
ドの一方の端子を接地し他方の端子をダーリントン接続
したトランジスタの初段のベースに接続し、前記初段の
トランジスタをエミッタフォロアで受けダーリントン接
続した2段目の前記トランジスタのエミッタとアースと
の間には抵抗とダイオードを直列にして接続し、前記ト
ランジスタのコレクタ側にベース接地で受けるカスコー
ド回路を設け、このカスコード回路の出力側に出力用エ
ミッタフォロア回路を接続し、このエミッタフォロア回
路のコレクタ側からコンデンサを介して正帰還をかける
接続、及び、当該エミッタフォロア回路のエミッタ側か
ら帰還抵抗を介して負帰還をかける接続、を前記ダーリ
ントン接続の初段のトランジスタに対して行い、前記フ
ォトダイオードのバイアスと初段のトランジスタのベー
スのバイアスとを前記帰還抵抗を介して行うように
た。
According to the second aspect of the present invention, a photo diode
Ground one terminal and connect the other terminal to Darlington
Connected to the base of the first stage of the transistor
Receive transistor with emitter follower and connect to Darlington
The emitter and ground of the second transistor
A resistor and a diode are connected in series between
Casco received at the collector side of the transistor with the base grounded
The cascode circuit is connected to the output side of the cascode circuit.
Connect the emitter follower circuit and
Apply positive feedback from the collector side of the road via a capacitor
Connection and whether the emitter side of the emitter follower circuit
Connection to apply negative feedback through a feedback resistor from the
To the first transistor in the
Photodiode bias and initial transistor base
Biasing is performed via the feedback resistor .

【0011】[0011]

【作用】請求項1,2記載の発明においては、カスケー
ド回路により広帯域化を実現し 、エミッタフォロワ回路
のエミッタ、コレクタを利用して正帰還、負帰還を適切
にかけ、フォトダイオードゆえかけられなかったカスコ
ード回路の一段目のトランジスタのベースへのDCバイ
アスを負帰還抵抗によりかけ、さらに、このDCバイア
スにバイアス抵抗及びバイアス用ダイオードの組み合わ
せによる温度補償を行うことができる
According to the first and second aspects of the present invention, the cascade
To achieve broadband by de circuit, the emitter follower circuit
Positive and negative feedback using emitter and collector
Casco which was not able to be applied because of the photodiode
DC circuit to the base of the first stage transistor
Ground through a negative feedback resistor.
Combination of bias resistor and bias diode
Temperature compensation can be performed .

【0012】[0012]

【実施例】本発明の第一の実施例を図1及び図2に基づ
いて説明する。図1は、フォトダイオードの出力のI/
V変換用初段アンプの回路構成を示すものである。すな
わち、フォトダイオードPDの出力側にはトランジスタ
1,Q2を備えたカスコード回路1が接続されている。
このカスコード回路1のエミッタ接地されたトランジス
タQ1 のベースとアースとの間にはバイアス抵抗rb1
順方向のバイアス用ダイオードDb1とが直列状態で接続
されている。前記カスコード回路1の出力側にはエミッ
タフォロワ回路2が接続されている。このエミッタフォ
ロワ回路2の出力の一部は前記カスコード回路1の一段
目のトランジスタQ1 のベースへフィードバックするフ
ィードバック回路3が接続されている。この場合、フィ
ードバック回路3は、トランジスタQ3 のエミッタ側に
接続された抵抗rfnを介して取り出した信号と、トラン
ジスタQ3 のコレクタ側に接続されたコンデンサCfpを
介して取り出した信号とが前記カスコード回路1の一段
目のトランジスタQ1 のベースへフィードバックされる
ようになっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows the I / O of the output of the photodiode.
2 shows a circuit configuration of a V-conversion first-stage amplifier. That is, the cascode circuit 1 including the transistors Q 1 and Q 2 is connected to the output side of the photodiode PD.
A biasing diode Db 1 of the bias resistor rb 1 and the forward direction are connected in series with between the base and the ground of the cascode circuit transistor Q 1 whose emitter is grounded one. An emitter follower circuit 2 is connected to the output side of the cascode circuit 1. A part of the output of the emitter follower circuit 2 is connected to a feedback circuit 3 for feeding back to the base of the transistor Q1 in the first stage of the cascode circuit 1. In this case, the feedback circuit 3, a signal extracted via a resistor rfn connected to the emitter of the transistor Q 3, signal and said cascode taken out through a capacitor Cfp connected to the collector of the transistor Q 3 The feedback is made to the base of the transistor Q1 in the first stage of the circuit 1.

【0013】このような構成において、PDはVcc側へ
逆バイアスされており、そのアノード側はNPNトラン
ジスタQ1,Q2の2個で構成されたカスコード回路1の
1段目のQ1 のベースに接続されている。そのカスコー
ド接続の2段目のQ2 において、ベースは抵抗rb2,r
bb2 でバイアスされており、また、AC的には十分低い
インピーダンスCb2 でアースされている。そのQ2
コレクタ側から3段目のQ3 をエミッタフォロワしてお
り、また、エミッタ側からrfnを介して負帰還し、コレ
クタ側からCfpを介して正帰還し、1段目のQ1 のベー
スに接続されている。この場合、そのQ1 のベースバイ
アスは、負帰還の抵抗rfnと、バイアス抵抗rb1と、バ
イアス用ダイオードDb1とによって行われている。
[0013] In such a configuration, PD is reverse biased to Vcc side, the anode side NPN transistors Q 1, Q 1 of the first stage cascode circuit 1 is composed of two Q 2 'base It is connected to the. In Q 2 of the second stage of the cascade connection, the base resistance rb 2, r
It is biased at bb 2 and is grounded at an impedance Cb 2 that is sufficiently low in terms of AC. The third stage Q 3 from the collector side of Q 2 is emitter-follower, the emitter side provides negative feedback via rfn, the collector side provides positive feedback via Cfp, and the first stage Q 1 Connected to the base. In this case, the base bias of Q 1 is are carried out by the resistance rfn negative feedback, a bias resistor rb 1, a bias diode Db 1.

【0014】PDからの電流出力は、Q1 のエミッタ接
地による電流増幅が行われ、Q2 のベース接地による低
入力インピーダンスで入力し、高インピーダンスに変換
されて出力される。エミッタ接地において、応答速度に
影響を及ぼすのは、コレクタ側の負荷インピーダンスが
大きい場合であるが、ここでは、カスコード接続により
1,Q2間は低インピーダンスにて動作しているため、
1 の応答性は良いものとすることができる。また、Q
2 のベース接地の出力を抵抗rc2により電圧降下させて
電圧信号として取り出し、Q3 のエミッタフォロワによ
ってインピーダンス変換して出力する。従って、ベース
接地によりrc2に大きな抵抗を挿入してもQ2 は高速応
答するため、Q2 がない、すなわち、Q1 によるエミッ
タ接地のみの場合に比べて高ゲインでしかも高速性に優
れている。
[0014] current output from the PD, the current amplification is performed with the emitter grounded Q 1, enter at low input impedance due to the grounded base of Q 2, is output after being converted into a high impedance. When the emitter is grounded, the response speed is affected when the load impedance on the collector side is large. However, since the cascode connection operates between Q 1 and Q 2 with low impedance,
The response of the Q 1 may be a good thing. Also, Q
The output of the common base 2 is dropped by a resistor rc 2 to be taken out as a voltage signal, and impedance-converted by an emitter follower of Q 3 for output. Therefore, since Q 2 be inserted large resistance rc 2 by the base ground is fast response, Q 2 is no, i.e., excellent in high gain, yet high speed as compared with the case of by Q 1 emitter grounded only I have.

【0015】また、フィードバックにおいて、図1のr
fnは小さな端子間容量Cfnを有し、高域におけるクロー
ズドループゲインを低くし、帯域が狭くなってしまって
いた。そこで、Q3 のコレクタ側に小さな抵抗rc3を接
続し、容量Cfpを介して正帰還をかけることにより、高
域のゲインの落ち込みを補償することが可能となる。
In the feedback, r in FIG.
fn has a small inter-terminal capacitance Cfn, lowers the closed-loop gain in the high frequency range, and narrows the band. Therefore, by connecting a small resistor rc 3 to the collector of Q 3 and applying a positive feedback via the capacitor Cfp, it is possible to compensate for a drop in high-frequency gain.

【0016】さらに、各抵抗及びトランジスタは温度係
数をもち、実際の応用において特にオフセットに悪い影
響を及ぼしていたが、Q1 のベースにrb1とDb1とをバ
イアスすることによって、rb1の大きさを選ぶだけで、
本回路の出力信号のオフセットの温度係数を調整するこ
とができる。また、Q1 の前段に図2に示すように、ト
ランジスタQ4 のエミッタフォロワを取り付けた場合に
は、バイアス用ダイオードDb を1個又は2個以上挿入
し、抵抗rと共に補償するようにすればよい。
Furthermore, the resistors and the transistor has a temperature coefficient, had had a particularly negative effect on the offset in practical applications, by biasing the rb 1 and Db 1 to the base of Q 1, the rb 1 Just select the size,
The temperature coefficient of the offset of the output signal of the circuit can be adjusted. Further, as shown in FIG. 2 in front of Q 1, when fitted with a emitter-follower of the transistor Q 4 are, the biasing diode Db insert one or more, if in order to compensate the resistance r Good.

【0017】その具体例として、数値を挙げて従来例と
比較してみると、前述した第二の従来例(図8参照)で
は、rf(=rfn)=100kΩ、そのrf の端子間容量
Cf(=Cfp)=0.1pFとすると、帯域fcの値は
良くてもfc=30MHzである。これに対して、本実
施例の図1においては、Q3 のコレクタ側から正帰還を
かけることにより、fc =100MHz以上の補償を行
うことができる。
As a specific example, comparing with the conventional example by giving numerical values, in the above-mentioned second conventional example (see FIG. 8), rf (= rfn) = 100 kΩ, and the terminal-to-terminal capacitance Cf of rf If (= Cfp) = 0.1 pF, the value of the band fc is fc = 30 MHz at best. In contrast, in FIG. 1 of the present embodiment, by applying a positive feedback from the collector of Q 3, can be compensated for more than fc = 100 MHz.

【0018】ここで、さらに、図1に基づく具体例を数
値を挙げて説明する。抵抗の端子間容量はすべて0.1
pF、Vcc=12v、rb1=10.5kΩ、rc2=5
6kΩ、rc3=100Ω、re3=10kΩ、rfn=10
0kΩ、Cfp=9pF、Cb2=10μF、Cpd=3p
F(27°C、抵抗の温度係数2200ppm/°C)
の時、帯域fcは、 fc≒70MHz、トランスインピーダンス93kΩ これに対して、rc3=0Ω、Cfp=0pFとして補償し
ない時は、 fc≒20MHz となる。
Here, a specific example based on FIG. 1 will be described with reference to numerical values. All terminal capacitances are 0.1
pF, Vcc = 12v, rb1 = 10.5kΩ, rc2 = 5
6 kΩ, rc 3 = 100 Ω, re 3 = 10 kΩ, rfn = 10
0 kΩ, Cfp = 9 pF, Cb2 = 10 μF, Cpd = 3 p
F (27 ° C, temperature coefficient of resistance 2200ppm / ° C)
In this case, the band fc is fc ≒ 70 MHz and the transimpedance is 93 kΩ. On the other hand, when no compensation is performed with rc 3 = 0Ω and Cfp = 0 pF, fc ≒ 20 MHz.

【0019】また、rb1=10kΩ、10.5kΩ、1
1kΩとすると、Vout のオフセット電圧の値は、各温
度T°Cに対して、下記の表1のような値となる。
Rb 1 = 10 kΩ, 10.5 kΩ, 1
Assuming 1 kΩ, the value of the offset voltage of Vout is as shown in Table 1 below for each temperature T ° C.

【0020】[0020]

【表1】 [Table 1]

【0021】これにより、rb1=10.5kΩの時、V
out のオフセットの温度変化は非常に小さくなることが
わかる。
Thus, when rb 1 = 10.5 kΩ, V
It can be seen that the temperature change of the offset of out becomes very small.

【0022】次に、本発明の第二の実施例を図3に基づ
いて説明する。ここでは、エミッタフォロワで使用して
いるQ3 が反対極性のトランジスタ、すなわち、Q1
2のNPNトランジスタに対して、Q3 がPNPトラ
ンジスタからなっている場合の回路構成を示すものであ
る。この場合にも、図1と同様に、正帰還に対してはコ
レクタ側からCfnを入れることによりさらに広帯域化す
ることができる。
Next, a second embodiment of the present invention will be described with reference to FIG. Here, Q 3 is the opposite polarity transistors that are used in emitter follower, that is, Q 1,
Against NPN transistor Q 2, Q 3 are those showing a circuit configuration in which consist PNP transistor. Also in this case, as in FIG. 1, a wider band can be obtained for positive feedback by inserting Cfn from the collector side.

【0023】次に、本発明の第三の実施例を図4に基づ
いて説明する。ここでは、トランジスタQ1,Q2,Q3
をすべてPNPで構成した場合で図8に対応するもので
ある。この場合、図1と同様に、正帰還をかけて広帯域
化したり、ダイオードと抵抗とによる温度補償を行うこ
ともできる。
Next, a third embodiment of the present invention will be described with reference to FIG. Here, transistors Q 1 , Q 2 , Q 3
Are all configured by PNP, corresponding to FIG. In this case, similarly to FIG. 1, it is also possible to widen the band by applying positive feedback or to perform temperature compensation using a diode and a resistor.

【0024】次に、本発明の第四の実施例を図5に基づ
いて説明する。ここでは、フォトディテクタPDをアー
ス側と接続した場合の回路構成を示すものである。この
場合、PDに逆バイアスを大きくかけるためには、図6
に示すようにエミッタフォロワのトランジスタQ4 (こ
の図6では1段だけ)を何段か接続するか、De1のよう
なダイオードを何個かQ1 のエミッタ側に接続するよう
にする。このような素子の接続は図1の正帰還回路には
挿入することができるが、ベースとアースとの間にPD
を接続しているため、その代わりにQ1 のエミッタ側に
抵抗re1とダイオードDe1とを接続するようにする。た
だし、その場合には、抵抗re1を大きくすると、Q2
おける電圧ゲインは小さくなるため、十分な補償を行う
のは難しくなるため注意を要する必要がある。
Next, a fourth embodiment of the present invention will be described with reference to FIG. Here, a circuit configuration when the photodetector PD is connected to the ground side is shown. In this case, in order to apply a large reverse bias to the PD, FIG.
As shown in FIG. 6, the transistor Q 4 (only one stage in FIG. 6) of the emitter follower is connected in several stages, or a diode such as De 1 is connected to the emitter side of Q 1 . Such a connection of elements can be inserted into the positive feedback circuit of FIG.
, The resistor re 1 and the diode De 1 are connected to the emitter of Q 1 instead. However, that case, if the resistance re 1 is increased, the voltage gain becomes small in Q 2, it is necessary to take care because it becomes difficult to conduct adequate compensation.

【0025】[0025]

【発明の効果】請求項1,2記載の発明は、フォトダイ
オードのI/V変換回路として高い逆バイアスをかける
ために、通常のエミッタ接地回路のように簡単にはかけ
られなかったベースバイアスをかけることができ、フォ
トダイオードのI/V変換回路としてDCアンプである
ことを要求されるために必要な温度補償を行うことがで
き、また、フォトダイオードの出力が電流源的であるこ
とで出力インピーダンスが高くなるために発生する初段
のトランジスタのコレクタ容量による帯域制限を防止す
るための広帯域化のための補償がなされる。しかも、こ
れらの各機能は個別の回路要素で実現されるのではな
く、単一の回路要素が複数の機能の実現に兼 用されてい
るので、回路構成を簡易にすることができる
According to the first and second aspects of the present invention, a photo die is provided.
High reverse bias as an I / V conversion circuit of Aether
Because it is easy to apply like a common emitter circuit
Base bias that could not be
A DC amplifier as an I / V conversion circuit for the photodiode
Temperature compensation that is required to
The output of the photodiode is a current source
First stage generated due to high output impedance
Band limitation due to the collector capacitance of the transistor
Compensation for widening the bandwidth is performed. And this
Each of these functions is not implemented by a separate circuit element.
Ku, single circuit elements are for cum to the realization of a plurality of functions
Therefore, the circuit configuration can be simplified .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】図1のカスコード回路の初段のトランジスタの
前段にエミッタフォロワ回路を設けた場合の様子を示す
回路図である。
FIG. 2 is a circuit diagram showing a state in which an emitter follower circuit is provided in a stage preceding a first transistor of the cascode circuit of FIG. 1;

【図3】本発明の第二の実施例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】本発明の第三の実施例を示す回路図である。FIG. 4 is a circuit diagram showing a third embodiment of the present invention.

【図5】本発明の第四の実施例を示す回路図である。FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention.

【図6】第四の実施例の変形例を示す回路図である。FIG. 6 is a circuit diagram showing a modification of the fourth embodiment.

【図7】第一の従来例を示す回路図である。FIG. 7 is a circuit diagram showing a first conventional example.

【図8】第二の従来例を示す回路図である。FIG. 8 is a circuit diagram showing a second conventional example.

【符号の説明】[Explanation of symbols]

1 フォトダイオード 2 エミッタフォロワ回路 3 フィードバック回路 PD フォトダイオード Q1 トランジスタ Q3 トランジスタ rb1 バイアス抵抗 Db1 順方向のバイアス用ダイオード rc3 抵抗 rfn 抵抗 Cfp コンデンサReference Signs List 1 photodiode 2 emitter follower circuit 3 feedback circuit PD photodiode Q 1 transistor Q 3 transistor rb 1 bias resistor Db 1 forward bias diode rc 3 resistor rfn resistor Cfp capacitor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−182906(JP,A) 特開 昭63−184408(JP,A) 特開 平2−84803(JP,A) 実開 昭63−178910(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03F 3/08 H03K 17/78 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-58-182906 (JP, A) JP-A-63-184408 (JP, A) JP-A-2-84803 (JP, A) 178910 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 3/08 H03K 17/78

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 フォトダイオードの出力をエミッタ接地
されたトランジスタで増幅しそのコレクタの出力をベー
ス接地で受けるカスコード回路を設け、このカスコード
回路の出力側にエミッタフォロワ回路を接続し、このエ
ミッタフォロワ回路のコレクタ側からコンデンサを介し
て正帰還をかける接続及び当該エミッタフォロワ回路の
エミッタ側から抵抗を介して負帰還をかける接続を、そ
れぞれ前記カスコード回路の一段目のトランジスタのベ
ースに対して行い、前記カスコード回路のエミッタ接地
されたトランジスタのベースとアースとの間にバイアス
抵抗と順方向のバイアス用ダイオードとを直列状態で接
続したことを特徴とする光検出回路。
1. A cascode circuit which amplifies the output of a photodiode with a transistor whose emitter is grounded and receives the output of its collector at a base ground. An emitter follower circuit is connected to the output side of the cascode circuit. From the collector side of the
Connection and the emitter follower circuit
Connect the negative feedback from the emitter side via a resistor.
This is performed on the base of the first-stage transistor of the cascode circuit, and a bias resistor and a forward bias diode are connected in series between the base of the transistor whose emitter is grounded and the ground of the cascode circuit. A photodetector circuit characterized in that:
【請求項2】 フォトダイオードの一方の端子を接地し
他方の端子をダーリントン接続したトランジスタの初段
のベースに接続し、前記初段のトランジスタをエミッタ
フォロアで受けダーリントン接続した2段目の前記トラ
ンジスタのエミッタとアースとの間には抵抗とダイオー
ドを直列にして接続し、前記トランジスタのコレクタ側
にベース接地で受けるカスコード回路を設け、このカス
コード回路の出力側に出力用エミッタフォロア回路を接
続し、このエミッタフォロア回路のコレクタ側からコン
デンサを介して正帰還をかける接続、及び、当該エミッ
タフォロア回路のエミッタ側から帰還抵抗を介して負帰
還をかける接続、を前記ダーリントン接続の初段のトラ
ンジスタに対して行い、前記フォトダイオードのバイア
スと初段のトランジスタのベースのバイアスとを前記帰
還抵抗を介して行うようにしたことを特徴とする光検出
回路。
2. One of the terminals of the photodiode is grounded.
The first stage of a transistor with the other terminal in Darlington connection
Connected to the base of the
The tiger in the second stage connected to the receiver Darlington with a follower
A resistor and a diode are connected between the emitter of the transistor and ground.
Connected in series, and the collector side of the transistor
A cascode circuit is provided at the base ground.
Connect the output emitter follower circuit to the output side of the code circuit.
Connected from the collector side of this emitter follower circuit.
Connection to apply positive feedback via a capacitor,
Negative return from the emitter side of the tap follower circuit via the feedback resistor
Connection, the first tier of the Darlington connection
For the photodiode and the via of the photodiode.
And the bias of the base of the first transistor
A photodetection circuit characterized in that the detection is performed via a feedback resistor .
JP14303091A 1991-06-14 1991-06-14 Light detection circuit Expired - Fee Related JP3217806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14303091A JP3217806B2 (en) 1991-06-14 1991-06-14 Light detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14303091A JP3217806B2 (en) 1991-06-14 1991-06-14 Light detection circuit

Publications (2)

Publication Number Publication Date
JPH04367107A JPH04367107A (en) 1992-12-18
JP3217806B2 true JP3217806B2 (en) 2001-10-15

Family

ID=15329278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14303091A Expired - Fee Related JP3217806B2 (en) 1991-06-14 1991-06-14 Light detection circuit

Country Status (1)

Country Link
JP (1) JP3217806B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19523431C2 (en) * 1995-06-28 1998-07-30 Telefunken Microelectron Circuit arrangement for converting an optical signal into an electrical signal
JPH0964654A (en) * 1995-08-29 1997-03-07 Olympus Optical Co Ltd Photoelectric conversion circuit
JP3762510B2 (en) * 1997-02-26 2006-04-05 シャープ株式会社 Adjustment method of current-voltage conversion circuit
JP6235395B2 (en) * 2014-03-28 2017-11-22 日本電信電話株式会社 Emitter follower circuit

Also Published As

Publication number Publication date
JPH04367107A (en) 1992-12-18

Similar Documents

Publication Publication Date Title
US5532471A (en) Optical transimpedance amplifier with high dynamic range
US6175274B1 (en) Switched gain low noise amplifier
US6778016B2 (en) Simple self-biased cascode amplifier circuit
US4491802A (en) Wide-band amplifier system
US4888562A (en) Low noise, high speed current or voltage amplifier
US6177837B1 (en) Active low-pass filter
JP3217806B2 (en) Light detection circuit
EP0185199B1 (en) Optical receiver with negative feedback
US5371476A (en) Amplifying circuit
US4167708A (en) Transistor amplifier
US7049891B2 (en) Amplifier bias enhancement technique
US7612609B1 (en) Self-stabilizing differential load circuit with well controlled complex impedance
GB2079078A (en) Gain controlled tv if amplifier
EP1676362B1 (en) Electronic circuit for amplification of a bipolar signal
JPH10335957A (en) Amplifier for optical reception
JP2903856B2 (en) Preamplifier for optical reception
JPH10126215A (en) Variable attenuator
EP1367712A2 (en) Amplifier and radio frequency tuner
JP3538040B2 (en) Light receiving circuit
JP3591162B2 (en) Active filter
US6885247B2 (en) Current amplifier
JPS62100010A (en) Logarithmic amplifier
KR890007395Y1 (en) Mid-band frequency amplifier circuit
JP2998107B2 (en) Intermediate frequency amplifier
JPH07226631A (en) Optical signal detection circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees