KR890007395Y1 - Mid-band frequency amplifier circuit - Google Patents
Mid-band frequency amplifier circuit Download PDFInfo
- Publication number
- KR890007395Y1 KR890007395Y1 KR2019840001436U KR840001436U KR890007395Y1 KR 890007395 Y1 KR890007395 Y1 KR 890007395Y1 KR 2019840001436 U KR2019840001436 U KR 2019840001436U KR 840001436 U KR840001436 U KR 840001436U KR 890007395 Y1 KR890007395 Y1 KR 890007395Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- transistor
- current
- voltage
- output
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 108010062804 fibroblast migration inhibitory factor Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
내용 없음.No content.
Description
제1도 및 제2도는 종래의 IF증폭회로를 표시한 회로도1 and 2 are circuit diagrams showing a conventional IF amplifier circuit.
제3도는 본 고안의 일실시예를 표시한 회로도.3 is a circuit diagram showing an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
18 : 제1트랜지스터 19 : 제2트랜지스터18: first transistor 19: second transistor
22, 25, 28 : 전류반전회로 31 : 부하저항22, 25, 28: current inversion circuit 31: load resistance
33 : 직류부귀환로33: DC negative feedback path
본 고안은, AM라디오수신기의 IF(중간주파)증폭회로의 개량에 관한 것으로서, 특히 AM 검파회로와 직렬하는데 적합한 IF증폭회로에 관한 것이다.The present invention relates to the improvement of the IF (intermediate frequency) amplifier circuit of an AM radio receiver, and more particularly to an IF amplifier circuit suitable for serializing with an AM detector circuit.
AM 라디오 수신기의 IF증폭회로와 AM 검파회로를 직결한 회로로서는 제1도와 같은것이 있다. 제1도에 있어서, (1)은 에미터가 저항(2) 및 (3)를 개재해서 공통 접속된 제1 및 제2트랜지스터(4)(5)를 포함한 IF 증폭회로, (6)은 검파트랜지스터(7)와 검파용 콘덴서(8)를 포함하고, 상기 제2트랜지스터(5)의 콜렉터에 얻어지는 IF 출력신호로 AM 검파하기 위한 AM 검파회로, (9)는 검출출력신화가 얻어지는 출력단자, (10)은 저항(11)과 콘덴서(12)로 구성된 적분회로 및 (13)은 이 적분회로(10)의 출력신화가 인가되는 AGC(자동이득제어)회로이다.As a circuit directly connecting the IF amplifier circuit and AM detection circuit of an AM radio receiver, there are the same as those in FIG. In Fig. 1, reference numeral 1 denotes an IF amplifier circuit including first and second transistors 4 and 5 in which emitters are commonly connected via resistors 2 and 3. An AM detection circuit including a transistor 7 and a detection capacitor 8, for AM detection with an IF output signal obtained by the collector of the second transistor 5, an output terminal for obtaining detection output myth, Denoted at 10 is an integrated circuit composed of a resistor 11 and a condenser 12, and 13 is an AGC (automatic gain control) circuit to which an output myth of the integrated circuit 10 is applied.
입력단자(14)에 인가된 IF 신호는, IF증폭회로(1)에서 차등증폭되고, 증폭된IF신호가 제2트랜지스터(5)의 콜렉터에 발생한다. 그래서 상기 증폭된 IF신호는 AM 검파회로(6)에서 검파되어, 출력단자(9)로 부터 후단회로(도시하지 않음)로 전송되나, 검파출력신호는 한쪽에서, 적분회로(10)를 개재해서 AGC 회로(13)에 인가되어 RF(라디오 주파증폭회로나 IF 증폭회로의 이득제어가 행해진다. 상기 제1도의 회로는, IF 증폭회로(1)의 부하가 저항(15)에 의해서 구성되어 있으며, 외부 부착회부품도 적기 때문에, IC(집적회로)화가 용이하다는 이점을 가지고 있다. 그러나, 제1도는 회로는,IF 증폭회로(1)의 이득을 크게하기 위해서 정전류원(16)에 흐르는 전류를 크게 하면, 부가 되는 저항(15)의 전압강하도 커져서, 저전위전압으로 동작시킬수 없다고 하는 결점을 가지고 있다.The IF signal applied to the input terminal 14 is differentially amplified by the IF amplifier circuit 1 and an amplified IF signal is generated in the collector of the second transistor 5. Thus, the amplified IF signal is detected by the AM detection circuit 6 and transmitted from the output terminal 9 to a rear end circuit (not shown), but the detection output signal is provided on one side via the integrating circuit 10. Gain control of the RF (radio frequency amplifier circuit or IF amplifier circuit) is applied to the AGC circuit 13. In the circuit of FIG. 1, the load of the IF amplifier circuit 1 is constituted by the resistor 15. In addition, since there are few external attachment parts, the IC has an advantage of easy integration (IC), but the circuit of FIG. 1 shows that the current flowing through the constant current source 16 in order to increase the gain of the IF amplifier circuit 1. If it is increased, the voltage drop of the resistor 15 to be added is also large, which has the drawback that it cannot be operated at a low potential voltage.
예를 들면, 제1 및 제2트랜지스터(4)(5)에 에미터 저항을 무시하고, 정전류원(16)에 흐르면 전류를 (Io),부하가 되는 저항(15)의 값을 R로 하고 하면, 상기 IF 증폭회로(1)의 이득 A 는 A=가 된다.For example, disregarding the emitter resistance in the first and second transistors 4 and 5, when flowing through the constant current source 16, the current is (Io) and the value of the resistor 15 to be a load is set to R. In other words, the gain A of the IF amplifier circuit 1 is A = Becomes
단,g는 전자의 전하, K는 볼쯔만정수, T는 절대온도이고가 된다.Where g is the charge of the electron, K is the Boltzmann constant, and T is the absolute temperature Becomes
따라서 찌그러짐개선을 위해서 이득을 크게하고, 예를 들면 A=20(26dB)으로 하면, 상기 저항(15)에 있어서의 전압 강하는 약1V, A=30으로 하면, 상기 전압 강하는 약1.6V다 된다. 또 제1도는 회로에 있어서, 출력단자(9)에 얻어지는 직류전압은(단VBE는 트랜지스터의 베이스, 에미턴간 전압, Vcc는 전원전원)가 되며 이것을AGC전압으로 사용하면,의 항이 차동접속된 제1 및 제2트랜지스터(4)(5)의 오프셋등으로 산란과, AGC특성이 악화된다고 하는 결점을 가지고 있었다.Therefore, if the gain is increased to improve distortion, for example, A = 20 (26 dB), the voltage drop in the resistor 15 is reduced. Is approximately 1V and A = 30, the voltage drop is approximately 1.6V. 1, in the circuit, the DC voltage obtained at the output terminal 9 is (V BE is the base of transistor, voltage between emitters and Vcc is the power supply.) Has the disadvantage that scattering and AGC characteristics deteriorate due to offsets of the first and second transistors 4 and 5 which are differentially connected.
한편, 특성면에서 개선된AM라디오수신기 IF증폭회로로서는 제2도와 같은 것이 제안되고 있다. 이제2도의 회로는 IF증폭회로(1)를 구성하는 제1 및 제2트랜지스터(4)(5)의 부하로서 LC병렬공진회로(17)를 사용한 점을 특징으로하는 것으로서, 상기LC병렬공진회로(17)는, 직류임피이던스가 0이기 때문에 부하에 있어서의 전압강하가 생기지 않고, 저전원전압으로 동작시킬 수 있다. 또 출력단자(9)에 얻어지는 직류전압은Vcc-VBEQ가 되며 이것을 AGC전압으로 사용할 경우, 산란요인이 적으므로, AGC특성의 악화가 방지된다는 이점을 가지고 있다.On the other hand, the AM radio receiver IF amplifier circuit improved in terms of characteristics has been proposed as shown in FIG. The circuit of FIG. 2 is characterized in that the LC parallel resonant circuit 17 is used as a load of the first and second transistors 4 and 5 constituting the IF amplifier circuit 1, wherein the LC parallel resonant circuit is used. In the case of 17, since the DC impedance is 0, the voltage drop in the load does not occur, and it can be operated at a low power supply voltage. In addition, the DC voltage obtained at the output terminal 9 becomes Vcc-V BEQ , and when this is used as the AGC voltage, there are few scattering factors, which has the advantage of preventing deterioration of AGC characteristics.
그러나 제2도의 회로에 있어서는, LC병렬공진회로(17)를 IC화 할 수 없기 때문에, IC화에 부적합한 회로이며, 또한 다른 부분을 IC화 하였을 경우, 고가인 LC병렬공진회로를 외부에 부착하지 않으면 안되어, 회로전체의 코스트가 상승해서0 IC화의 가치가 반감된다고 하는 결점을 가지고 있었다.However, in the circuit of FIG. 2, since the LC parallel resonant circuit 17 cannot be integrated into an IC, it is an unsuitable circuit for IC, and when other parts are integrated into an IC, expensive LC parallel resonance circuits are not attached to the outside. This has the drawback that the cost of the entire circuit rises and the value of 0 IC is halved.
본 고안은, 상기한 점을 감안하여 이루어진 것으로서, 특성이 좋고, IC와가 용이하며 또한 AM 검파회로와 직결하는 것이 가능한 IF 증폭회로를 제공하려는 것이다.The present invention has been made in view of the above, and an object of the present invention is to provide an IF amplifier circuit having good characteristics, easy to be used with an IC, and which can be directly connected to an AM detection circuit.
본 고안에 관한 IF 증폭회로는, 한쌍의 트랜지스터로 구성되는 차동증폭부와, 상기한쌍의 트랜지스터의 한쪽 트랜지스터의 콜렉터전류를 반전하는 제1전류반전화로와 상기 한쌍의 트랜지스터의 다른 쪽 트랜지스터의 콜렉터 전류를 반전하는 제2전류반전 회로와 , 이 제2전류반전회로의 출력전류를 반전하는 제3전류 반전회러와, 상기 제1및 제3전류반전회로의 공통 출력단에는 일단이 접속되는 부하 저항과, 이 부하저항의 타단에 접속되는 기준전원과 상기 부하저항와 일단과 상기 다른쪽 트랜지스터의 베이스와의 사이에 접속되는 직류부귀환로와 상기부저항의 일단에 접속되는 출력단자등에 의해서 구성된다.The IF amplifying circuit according to the present invention includes a differential amplifier comprising a pair of transistors, a first current inverter for inverting the collector current of one transistor of the pair of transistors, and a collector current of the other transistor of the pair of transistors. A second current inversion circuit for inverting a third current, a third current inversion circuit for inverting an output current of the second current inversion circuit, a load resistor having one end connected to a common output terminal of the first and third current inversion circuits, And a reference power supply connected to the other end of the load resistor, a DC negative feedback path connected between the load resistor and one end and the base of the other transistor, and an output terminal connected to one end of the negative resistance.
제3도는 본 고안의 일실시예를 표시한 회로도로서, (18) 및 (19)는 에미터가 각각 에미터저항(20) 및 (21)을 개재해서 공통 접속되어 차동증폭동작을 행하는 제1도 및 제2트랜지스터(22)는 다이오우드 접속된 제3트랜지스터(23)와 제4트랜지스터(24)로 이루어지고 상기 제1트랜지스터(18)의 콜렉터전류를 반전해서 꺼내는 제1전류회로는(25)는 다이오우드 접속된 제5트랜지스터(26)와 제6트랜지스터(27)로 이루어지고, 상기 제2트랜지스터(19)의 콜렉터전류를 반전해서 꺼내는 제2전류반전회로, (28)은다이오우드 접속된 제7트랜지스터(29)와 제8트랜지스터(30)로 이루어지고, 상기 제2전류반전회로(25)의 출력전류를 반전해서 꺼내는 제3전류반전회로, (31)은 일단의 상기 제1 및 제3전류반전회로(22) 및 (28)의 공통출력단에 타단이 전압(VA)의 기준전원(32)에 접속된 부하저항(33)은 저항(34)와 콘덴서(35)가 포함하고 상기 부하저항(31)의 일단과 상기 제2트랜지스터(19)의 베이스를 접속하는 직류부귀환로(36)은 저항(37)과 콘덴서(38)를 포함하고 기준전원(32)의 직류전압을 바이어스 전압으로 해서 제1트랜지스터(18)의 베이스에 인가하기 위한 바이어스로(39)는 IF증폭회로의 출력단자(40)은 검파트랜지스터(4)와 검파용의 콘덴서(42)를 포함하고 상기 출력단자(39)에 얻어지는 IF신호를 AM검파하기 위한 AM검파회로(43)은 검파출력신화가 저항(44)과 콘덴서(45)로 구성된 적분회로를 개재해서 인가되는AGC회로 및 (46)은 검파출력신호가 얻어지는 출력단자이다.3 is a circuit diagram showing an embodiment of the present invention, and 18 and 19 are first views in which emitters are commonly connected via emitter resistors 20 and 21 to perform differential amplification operations. The second transistor 22 is composed of a diode connected third transistor 23 and a fourth transistor 24, and the first current circuit 25 inverting the collector current of the first transistor 18 is taken out. A second current inversion circuit including a fifth transistor 26 and a sixth transistor 27 connected to a diode, and inverting and collecting the collector current of the second transistor 19, and 28 a seventh diode connected to the diode. A third current inversion circuit, comprising a transistor 29 and an eighth transistor 30, for inverting and drawing out the output current of the second current inversion circuit 25, wherein 31 is a group of the first and third currents. connected to the inverting circuit 22 and 28, the voltage (V a), a reference voltage source (32) at the other end to a common output terminal of the low-load 33 includes a resistor 34 and a condenser 35, and the DC negative feedback path 36 connecting one end of the load resistor 31 to the base of the second transistor 19 includes a resistor 37 and A bias path 39 for applying the DC voltage of the reference power supply 32 as a bias voltage to the base of the first transistor 18 including the capacitor 38, and the output terminal 40 of the IF amplifier circuit is a detector transistor. (4) and an AM detecting circuit 43 for detecting AM signals of the IF signal obtained at the output terminal 39, including the detection capacitor 42 and the detection output myths to the resistor 44 and the capacitor 45. The AGC circuit and 46 applied through the configured integral circuit are output terminals from which a detection output signal is obtained.
무신호상태에 잇어서 제1 및 제2트랜지스터(18)(19)의 에미터 전류원(47)에 흐르는 전류를 Io로 하고 상기 제1 및 제2 트랜지스터(18)(19)의 베이스바이어스전압을 똑같이 하여 회로가 균형을 이루고 있다고 가정하면 상기 제1 및 제2트랜지스터(18)(19)의 콜렉터전류는 똑같이가 된다.In the no signal state, the current flowing through the emitter current sources 47 of the first and second transistors 18 and 19 is set to Io, and the base bias voltages of the first and second transistors 18 and 19 are equally set. Assuming that the circuit is balanced, the collector currents of the first and second transistors 18, 19 are the same. Becomes
상기 제1트랜지스터(18)의 콜렉터전류()는제1전류 반전회로(22)에서 반전되어 제4트랜지스터(24)의 콜렉터로부터의 전류가 출력점(P)에 공급된다.Collector current of the first transistor 18 ) Is inverted in the first current inversion circuit (22) and from the collector of the fourth transistor (24) The current of is supplied to the output point P.
한편 제2트랜지스터(19)의 콜렉터 전류()는 제1및 제2전류반전회로(25) 및 (28)에서 두번 반전되어 제8트랜지스터(30)의 콜렉터에 의해서의 전류가 출력점(P)으로부터 흡입된다.On the other hand, the collector current of the second transistor 19 ( ) Is inverted twice in the first and second current inversion circuits 25 and 28 by the collector of the eighth transistor 30. The current of is sucked from the output point P.
이때문에 출력점(P)에 있어서는 전류와 흡입되는 전류가 똑같게 되며 상기 출력점(P)의 전압은 기준전압(32)의 전압(VA)으로 유지된다.For this reason, at the output point P, the current and the suctioned current become the same, and the voltage at the output point P is maintained at the voltage V A of the reference voltage 32.
기준전압(32)의 전압(VA)은 제1트랜지스터(18)의 베이스에 바이어스로(36)를 통해서 바이어스 전압으로서 인가되어 같은 값의 전압(VA)의 출력점(P)으로부터 제2트랜지스터(19)의 베이스에 바이어스전압으로서 인가되므로, 바이어스관계는 일정하게 유지된다.The voltage V A of the reference voltage 32 is applied as a bias voltage to the base of the first transistor 18 through the bias path 36 so that a second voltage from the output point P of the same voltage V A is obtained. Since the bias voltage is applied to the base of the transistor 19, the bias relationship is kept constant.
그러나 차동접속된 제1 및 제2트랜지스터(18)(19)사이의 제조공정상의 불균형이나 제1내지 제3전류반전회로(22)내지 (28)의 반전비의 산란등에 의해서 제4트랜지스터(24)로부터 출력점(P)에 공급되는 전류와 제8트랜지스터(28)에 의해서 출력점(P)으로부터 흡입되는 전류가 일치하지 않으면 부하저항(31)에 전류가 흘러서 이 부하저항(31)에 전압강하가 생긴다.However, due to the manufacturing process imbalance between the differentially connected first and second transistors 18 and 19 and the scattering of the inversion ratio of the first to third current inversion circuits 22 to 28, the fourth transistor 24 If the current supplied from the output point P to the output point P does not coincide with the current drawn from the output point P by the eighth transistor 28, a current flows in the load resistor 31 and the voltage is applied to the load resistor 31. Descent occurs.
그래서 상기 부하저항(31)에 생긴 전압강하는 직류부귀환로(33)를 개재해서 제2트랜지스터(19)의 베이스에 인가되므로 상기 제4 및 제8트랜지스터(24)(30)의 콜렉터 전류가 일치하도록 한 부귀환제어가 행해진다.Thus, the voltage drop generated in the load resistor 31 is applied to the base of the second transistor 19 via the DC negative feedback path 33 so that the collector currents of the fourth and eighth transistors 24 and 30 are applied. A negative feedback control is made to match.
예를들면 제4트랜지스터(24)이 콜렉터전류가 제8트랜지스터(30)의 콜렉터전류보다 커지면 출력점(P)으로부터 부하저항(31)에 전류가 유입하여 제2트랜지스터(19)의 베이스전압이 상승한다.For example, when the collector current of the fourth transistor 24 is greater than the collector current of the eighth transistor 30, current flows into the load resistor 31 from the output point P and the base voltage of the second transistor 19 is increased. To rise.
이때문에 제2트랜지스터(19)의 콜렉터전류가 커지고 제2 및 제3전류가 커지고 반전회로(25)(28)에 흐르는 전류가 커짐과 동시에 제1트랜지스터(18)의 콜렉터전류가 작아져서제1전류반전회로(18)에 흐르는 전가 작아지므로 제4 및 제8트랜지스터(24)()의 콜렉터전류가 똑같게 되어 출력점(P)의 전압은 기준전압(32)의 전압(VA)과 같게 된다.As a result, the collector current of the second transistor 19 increases, the second and third currents increase, the current flowing through the inverting circuits 25 and 28 increases, and the collector current of the first transistor 18 decreases. Since the electric current flowing through the one current inversion circuit 18 becomes smaller, the collector currents of the fourth and eighth transistors 24 () become equal, so that the voltage at the output point P is equal to the voltage V A of the reference voltage 32. do.
반대로 제4트랜지스터(24)의 콜렉터 전류가 제8트랜지스터(30)의 콜렉터전류보다 작아지면 기준전원32으로부터 부하저항(31)에 전류가 유입하여 제2트랜지스터(19)의 베이스 전압이 하강해서 부귀환이 걸려 결국 출력점(P)의 전압은 기준전원(32)의 전압(VA)과 같게 된다.On the contrary, when the collector current of the fourth transistor 24 is smaller than the collector current of the eighth transistor 30, current flows into the load resistor 31 from the reference power supply 32 so that the base voltage of the second transistor 19 falls and is negative. As a result of the feedback, the voltage at the output point P becomes equal to the voltage V A of the reference power supply 32.
따라서 제3도의 실시예에 있어서 출력점(P)의 직류전압은 항상 기준전압(VA)과 같게 되어 안정된 바이어스상태를 유지할수 있다.Therefore, in the embodiment of FIG. 3, the DC voltage at the output point P is always equal to the reference voltage V A , thereby maintaining a stable bias state.
입력단자(48)에 IF신호에 인가되면 제1 및 제2 트랜지스터(18)(19)의 베이스전압에 차가 생기며 이 베이스전압의 차에 부응한 콜렉터전류가 흐른다.When the input terminal 48 is applied to the IF signal, a difference occurs in the base voltages of the first and second transistors 18 and 19, and a collector current corresponding to the difference of the base voltage flows.
이때의 상기 제1트랜지스터(18)의 콜렉터전류를상기 제2트랜지스터(19)의 콜렉터 전류를로 하면 제4트랜지스터(24)의 콜렉터전류는 I1, 제8트랜지스터(30)의 콜렉터 전류는 I2가 된다.At this time, the collector current of the first transistor 18 Collector current of the second transistor 19 In other words, the collector current of the fourth transistor 24 becomes I 1 , and the collector current of the eighth transistor 30 becomes I 2 .
따라서 부하저항(31)에 흐르는 전류는가 되고 출력점(P)에 있어서는 출력전압은 부하저항(31)의 저항치를 R로 하면가 된다.Therefore, the current flowing through the load resistor 31 If the output voltage at the output point P is equal to the resistance value of the load resistor 31, Becomes
고로, 부하저항(31)의 값을 크게 하면, 높은 이득의 IF증폭회로를 얻을 수 있으며, 외율이 개선된 IF증폭회로를 제공할 수 있다.Therefore, if the value of the load resistor 31 is increased, an IF amplifier circuit with a high gain can be obtained, and an IF amplifier circuit with improved external rate can be provided.
출력점(P)에 얻어지는 출력신호는, AM검파회로(40)의 검파 트랜지스터(41)의 베이스에 인가되어, 츨력단자(46)에 검파 출력신호가 발행한다. 또, 검파출력신호는 저항(44)과 콘덴서(45)로 구성된 적분회로를 개재해서 AGC 회로(43)에 인가되어, AGC를 위해서 사용된다. AM검파회로(40) 및 AGC회로(43)에 대해서는, 종래부터 사용되고 있는 것과 동일하므로 상세한 설명은 생략한다.The output signal obtained at the output point P is applied to the base of the detection transistor 41 of the AM detection circuit 40, and a detection output signal is issued to the output terminal 46. The detection output signal is applied to the AGC circuit 43 via an integration circuit composed of the resistor 44 and the condenser 45, and used for AGC. Since the AM detection circuit 40 and the AGC circuit 43 are the same as those conventionally used, detailed description thereof will be omitted.
이상 설명한 바와 같이, 본 고안에 의하면, 높은 이득 및 저왜율이고 AM검파회로와 직결할 수 있는 IF증폭회로를 제공할 수 있다는 이점을 가진다.또, 높은 이득으로 하기 위해서, 부하저항(31)의 값을 크게 해도, 이 부하저항(31)에 있어서의 직류전압 강하가 없으므로, 저전원전압으로 작동시킬 수 있다는 이점을 가지고 있다. 또, AGC기준전압은, 출력점(P)의 전압(Vp)으로부터 검파 트랜지스터(41)의 베이스에미터간 전압(VBE)을 뺀 값이되고, 또한 상기 전압(VP)은 기준전압(VA)에 고정되므로, 상기 AGC 기준전압의 산란을적게 할 수 있다는 이점을 가지고 있다. 또한, 직류부귀환로 및 바이어스로에 삽입되는 로우패스필터용의 콘덴서(35) 및(38)은 FMIF증폭회로에 사용되는 콘덴서와 공용할 수 있으므로, 실질적인 외부부착핀의 증가나 외부부착부품의 증가를 초래하지 않고, IC화에 적합한 IF 증폭회로를 제공할 수 있다.As described above, the present invention has the advantage that it is possible to provide an IF amplifier circuit having a high gain and a low distortion, and which can be directly connected to an AM detection circuit. Even if the value is increased, there is no DC voltage drop in the load resistor 31, which has the advantage of being able to operate at a low power supply voltage. The AGC reference voltage is a value obtained by subtracting the base emitter voltage V BE of the detection transistor 41 from the voltage Vp of the output point P, and the voltage V P is the reference voltage ( Since it is fixed to V A ), the scattering of the AGC reference voltage can be reduced. In addition, since the capacitor 35 and 38 for the low pass filter inserted into the DC negative feedback path and the bias path can be shared with the capacitor used in the FMIF amplifier circuit, substantial increase in external attachment pins or external attachment components may occur. Without causing an increase, an IF amplifier circuit suitable for IC can be provided.
또한, 바이어스로(36)에 삽입되는 저항(37) 및 콘덴서(38)는 회로설계에 따라서 생략하는 것도 가능하다.In addition, the resistor 37 and the capacitor 38 inserted into the bias path 36 may be omitted depending on the circuit design.
Claims (1)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58-31370 | 1983-03-03 | ||
| JP1983031370U JPS59137616U (en) | 1983-03-03 | 1983-03-03 | intermediate frequency amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840006477U KR840006477U (en) | 1984-12-03 |
| KR890007395Y1 true KR890007395Y1 (en) | 1989-10-25 |
Family
ID=30162219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019840001436U KR890007395Y1 (en) | 1983-03-03 | 1984-02-22 | Mid-band frequency amplifier circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59137616U (en) |
| KR (1) | KR890007395Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8400218B2 (en) * | 2010-11-15 | 2013-03-19 | Qualcomm, Incorporated | Current mode power amplifier providing harmonic distortion suppression |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222853A (en) * | 1975-08-14 | 1977-02-21 | Sony Corp | Amplifier |
| JPS5346253A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Signal amplifier circuit |
-
1983
- 1983-03-03 JP JP1983031370U patent/JPS59137616U/en active Granted
-
1984
- 1984-02-22 KR KR2019840001436U patent/KR890007395Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR840006477U (en) | 1984-12-03 |
| JPS59137616U (en) | 1984-09-13 |
| JPH0113453Y2 (en) | 1989-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105942A (en) | Differential amplifier circuit having common mode compensation | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| US4492926A (en) | Amplitude modulation detector | |
| US4551642A (en) | Level shifting circuit | |
| EP1569329B1 (en) | Activation signal output circuit and determining circuit | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| US4963835A (en) | Differential amplifier with an improved gain characteristic in a high frequency region | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| KR890007395Y1 (en) | Mid-band frequency amplifier circuit | |
| US5371476A (en) | Amplifying circuit | |
| US3541465A (en) | Transistor differential amplifier circuit | |
| US3962650A (en) | Integrated circuit amplifier having controlled gain and stable quiescent output voltage level | |
| US3764931A (en) | Gain control circuit | |
| EP0308079A2 (en) | Operational amplifier stages | |
| US4167708A (en) | Transistor amplifier | |
| JPH0282804A (en) | Preamplifier for optical reception | |
| KR0157118B1 (en) | Differential amplifier using emitter follower as an inductive load | |
| JPH0362042B2 (en) | ||
| US10243516B2 (en) | Audio amplifier and audio power amplifier | |
| JPS626361B2 (en) | ||
| KR890007654Y1 (en) | Resonance differential amplification circuit | |
| JPS6153907B2 (en) | ||
| JPS646583Y2 (en) | ||
| KR830001979B1 (en) | Power amplification circuit | |
| KR840000376Y1 (en) | Agc circuit in television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19951025 Year of fee payment: 7 |
|
| EXPY | Expiration of term |