KR0157118B1 - Differential amplifier using emitter follower as an inductive load - Google Patents
Differential amplifier using emitter follower as an inductive load Download PDFInfo
- Publication number
- KR0157118B1 KR0157118B1 KR1019950036890A KR19950036890A KR0157118B1 KR 0157118 B1 KR0157118 B1 KR 0157118B1 KR 1019950036890 A KR1019950036890 A KR 1019950036890A KR 19950036890 A KR19950036890 A KR 19950036890A KR 0157118 B1 KR0157118 B1 KR 0157118B1
- Authority
- KR
- South Korea
- Prior art keywords
- differential amplifier
- emitter
- transistor
- load
- transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45178—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more extra resistors in the active load circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
주파수 대역폭을 확장하고, 확장한 주파수 대역에서의 증폭 이득을 증가시킬수 있는 차동 증폭기를 제공한다.It provides a differential amplifier that can extend the frequency bandwidth and increase the amplification gain in the extended frequency band.
차동 증폭기의 제 1 및 제 2 트랜지스터의 베이스와 에미터의 사이에 존재하는 커패시턴스 성분을 상쇄시키는 유동성 부하를 구비하는 것으로서 차동 증폭기의 제 1 및 제 2 트랜지스터의 부하 저항에 제 1 및 제 2 유동성 부하를 각기 직렬로 구비하고, 차동 증폭기가 동작할 경우에 에미터 팔로워의 인덕턴스 성분이 차동 증폭기의 제 1 및 제 2 트랜지스터의 베이스와 에미터의 사이에 존재하는 커패시턴스 성분을 상쇄시키도록 하여 주파수 대역폭이 증가하고, 증폭 이득이 증가하게 된다.Having a flow load that cancels the capacitance component present between the base and emitter of the first and second transistors of the differential amplifier, the first and second flow loads being applied to the load resistance of the first and second transistors of the differential amplifier. Each in series, and when the differential amplifier is operated, the inductance component of the emitter follower cancels the capacitance component existing between the base and the emitter of the first and second transistors of the differential amplifier so that the frequency bandwidth Increase, and amplification gain increases.
Description
본 발명은 두 입력단자로 입력되는 소정의 신호를 증폭하는 차동 증폭기에 있어서, 에미터 팔로워(emitter follower)를 유도성 부하(inductive load)로 사용하여 주파수 대역폭을 확장하고, 특정 주파수 대역에서 증폭 이득을 증가시킬 수 있도록 하는 차동 증폭기에 관한 것이다.The present invention provides a differential amplifier for amplifying a predetermined signal input to two input terminals, using an emitter follower as an inductive load to extend the frequency bandwidth, and to increase the amplification gain in a specific frequency band. The present invention relates to a differential amplifier that allows to increase.
일반적으로 소정의 신호를 증폭할 경우에 차동 증폭기를 많이 사용하고 있다.In general, a differential amplifier is often used to amplify a predetermined signal.
상기 차동 증폭기는 동일한 동작 특성을 가지는 두 개의 트랜지스터를 에미터 결합형으로 연결하고, 상기 두 개의 트랜지스터의 베이스 측에는 두 입력단자를 각기 연결하여 두 입력단자로 입력되는 소정의 신호를 증폭하는 데 사용되는 것으로서 두 입력단자에 인가되는 신호의 차에 비례하는 레벨의 신호로 증폭하여 두 개의 트랜지스터의 콜렉터 측으로 출력한다.The differential amplifier is used to amplify a predetermined signal input to two input terminals by connecting two transistors having the same operating characteristics in an emitter coupling type, and connecting two input terminals to the base side of the two transistors, respectively. As a result, the signal is amplified by a signal having a level proportional to the difference between the signals applied to the two input terminals and output to the collector side of the two transistors.
이러한 차동 증폭기를 사용할 경우에 사용 가능한 최대 주파수를 높일 필요가 있고, 또한 사용 가능한 최대 주파수 대역에서의 증폭 이득을 높이며, 주파수 대역폭을 확장할 필요가 있다.When using such a differential amplifier, it is necessary to increase the maximum usable frequency, increase the amplification gain in the maximum usable frequency band, and expand the frequency bandwidth.
제1도는 종래의 차동 증폭기의 구성을 보인 회로도이다.1 is a circuit diagram showing the configuration of a conventional differential amplifier.
이에 도시된 바와 같이 플러스 입력단자(100) 및 마이너스 입력단자(110)가 입력 저항(R1)(R2)을 통해 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 베이스에 각기 접속되고, 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 에미터와 마이너스 전원이 공급되는 제 2 전압원(-VEE)의 사이에 전류원(IEE)이 구비된다.As shown therein, the positive input terminal 100 and the negative input terminal 110 are respectively provided at the bases of the first transistor Q 1 and the second transistor Q 2 through the input resistors R 1 and R 2 . The current source I EE is connected between the emitter of the first transistor Q 1 and the second transistor Q 2 and the second voltage source -V EE to which the negative power is supplied.
그리고 상기 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 콜렉터와 플러스 전원이 공급되는 제 1 전압원(VCC)의 사이에는 부하 저항(R3)(R4)이 각기 연결되고, 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 콜렉터와 부하 저항(R3)(R4)의 접속점이 출력단자(120)(130)에 접속된다.Load resistors R 3 and R 4 are respectively connected between the collectors of the first transistor Q 1 and the second transistor Q 2 and the first voltage source V CC to which positive power is supplied. The connection point of the collector of the first transistor Q 1 and the second transistor Q 2 and the load resistor R 3 (R 4 ) is connected to the output terminals 120 and 130.
이와 같이 구성된 차동 증폭기는 입력단자(100)(110)로 소정의 신호(Vi)가 입력될 경우에 입력된 소정의 신호(Vi)는 트랜지스터(Q1)(Q2)에 의해 증폭되어 출력단자(120)(130)로 출력된다.In the differential amplifier configured as described above, when a predetermined signal Vi is input to the input terminals 100 and 110, the predetermined signal Vi is amplified by the transistors Q1 and Q2, and the output terminal 120 is input. 130 is output.
여기서, 출력단자(120)(130)로 출력되는 신호(Vo)의 레벨은 입력단자(100)(110)로 입력되는 신호의 차에 비례한다.Here, the level of the signal Vo output to the output terminals 120 and 130 is proportional to the difference between the signals input to the input terminals 100 and 110.
이러한 차동 증폭기의 소신호 해석을 위하여 반회로(half circuit)로 도시하면 제2도에 도시한 바와 같다.A half circuit for the small signal analysis of such a differential amplifier is shown in FIG. 2.
그리고 상기 제2도에 도시된 차동 증폭기의 반회로를 등가회로로 도시하면, 제3도에 도시된 바와 같다.If the half circuit of the differential amplifier shown in FIG. 2 is shown as an equivalent circuit, it is as shown in FIG.
상기 제3도의 등가회로에 따르면, 입력단자(100)(110)가 입력 저항(RS) 및 트랜지스터(Q1)(Q2)의 베이스 영역의 저항(rb)을 순차적으로 통해 노드(N1)에 연결되고, 그 노드(N1)에 트랜지스터(Q1)(Q2)의 베이스와 에미터 사이의 저항(rπ)과, 베이스와 에미터 사이의 커패시턴스(rπ)가 병렬로 연결된다.According to the equivalent circuit of FIG. 3, the input terminal 100, 110 sequentially receives the node N through the input resistor R S and the resistor r b of the base region of the transistor Q 1 and Q 2 . 1 ), and at node N 1 , the resistance r π between the base and the emitter of transistors Q 1 (Q 2 ) and the capacitance r π between the base and the emitter are in parallel Connected.
그리고 노드(N1)가 트랜지스터(Q1)(Q2)의 베이스와 콜렉터 사이의 커패시턴스(Cμ)를 통해 노드(N2)에 연결되고, 노드(N2)에는 전류원(gmV1)과 부하 저항(RL)이 병렬로 연결된다.The node (N 1) is via a capacitance (C μ) between the base and the collector of the transistor (Q 1) (Q 2) connected to a node (N 2), a node (N 2), the current source (gmV 1) and The load resistors R L are connected in parallel.
상기 제3도의 등가회로에서 트랜지스터(Q1)(Q2)의 베이스와 에미터 사이에 존재하는 커패시턴스(Cπ) 성분은 입력되는 신호(Vi)의 주파수가 높을수록 증가하게 된다.In the equivalent circuit of FIG. 3, the capacitance C π component existing between the base and the emitter of the transistors Q 1 and Q 2 increases as the frequency of the input signal Vi increases.
그러므로 종래의 차동 증폭기에 따르면, 제4도에 도시된 바와 같이 주파수 대역폭이 좁고, 증폭 이득이 낮았다.Therefore, according to the conventional differential amplifier, as shown in FIG. 4, the frequency bandwidth is narrow and the amplification gain is low.
따라서 본 발명의 목적은 주파수 대역폭을 확장하고, 확장한 주파수 대역에서의 증폭 이동을 증가시킬 수 있는 에미터 팔로워를 유동성 부하로 사용하는 차동 증폭기를 제공하는데 있다.It is therefore an object of the present invention to provide a differential amplifier using an emitter follower as a fluid load that can extend the frequency bandwidth and increase the amplification shift in the extended frequency band.
이러한 목적을 달성하기 위한 본 발명의 에미터 팔로워를 유도성 부하로 사용하는 차동 증폭기에 따르면, 차동 증폭기의 제 1 및 제 2 트랜지스터의 베이스와 에미터의 사이에 존재하는 커패시턴스 성분을 상쇄시키는 유도성 부하를 구비한다.According to the differential amplifier using the emitter follower of the present invention as an inductive load for achieving this object, an inductive that cancels the capacitance component existing between the base and the emitter of the first and second transistors of the differential amplifier With load.
상기 유도성 부하는 에미터 팔로워를 사용하는 것으로서 상기 차동 증폭기의 제 1 및 제 2 트랜지스터의 부하 저항에 제 1 및 제 2 유도성 부하를 각기 직렬로 구비한다.The inductive load, using an emitter follower, comprises first and second inductive loads in series with the load resistors of the first and second transistors of the differential amplifier, respectively.
그러므로 본 발명에 따르면, 차동 증폭기가 동작할 경우에 에미터 팔로워의 인덕턴스 성분이 차동 증폭기의 제 1 및 제 2 트랜지스터의 베이스와 에미터의 사이에 존재하는 커패시턴스 성분을 상쇄시켜 주파수 대역폭이 증가하고, 증폭 이득이 증가하게 된다.Therefore, according to the present invention, when the differential amplifier is operated, the inductance component of the emitter follower cancels the capacitance component existing between the base and the emitter of the first and second transistors of the differential amplifier, thereby increasing the frequency bandwidth, The amplification gain is increased.
제1도는 종래의 차동 증폭기의 구성을 보인 회로도.1 is a circuit diagram showing the configuration of a conventional differential amplifier.
제2도는 제1도의 차동 증폭기의 회로에 대하여 소신호 해석을 위한 반회로의 구성을 보인 회로도.2 is a circuit diagram showing the configuration of a half circuit for small signal analysis of the circuit of the differential amplifier of FIG.
제3도는 제2도에 도시된 차동 증폭기의 반회로의 등가 회로도.3 is an equivalent circuit diagram of a half circuit of the differential amplifier shown in FIG.
제4도는 종래의 차동 증폭기의 주파수 특성을 로그 스케일로 보인 그래프.4 is a graph showing the frequency characteristics of a conventional differential amplifier on a logarithmic scale.
제5도는 본 발명의 차동 증폭기에 사용되는 에미터 팔로워의 구성을 보인 회로도.5 is a circuit diagram showing the configuration of an emitter follower used in the differential amplifier of the present invention.
제6도는 제5도의 에미터 팔로워의 등가 회로도.6 is an equivalent circuit diagram of the emitter follower of FIG.
제7도는 제5도 및 제6도의 에미터 팔로워를 출력 측에서 본 출력 임피던스에 대한 등가 회로도.7 is an equivalent circuit diagram of the output impedance seen from the output side of the emitter followers of FIGS. 5 and 6;
제8도는 에미터 팔로워를 유동성 부하로 사용하는 본 발명의 차동 증폭기의 구성을 보인 회로도.8 is a circuit diagram showing a configuration of a differential amplifier of the present invention using an emitter follower as a fluid load.
제9도는 본 발명의 차동 증폭기의 주파수 특성과 종래의 차동 증폭기의 주파수 특성을 선형 스케일로 보인 그래프이다.9 is a graph showing the frequency characteristics of the differential amplifier of the present invention and the frequency characteristics of the conventional differential amplifier on a linear scale.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 차동 증폭부 20, 21 : 에미터 팔로워(제 1 및 제 2 유동성 부하)10: differential amplifier 20, 21: emitter followers (first and second fluid load)
Q1, Q2, Q11: 트랜지스터 R1, R2: 입력 저항Q 1 , Q 2 , Q 11 : Transistors R 1 , R 2 : Input resistance
R3, R4: 부하 저항 R11, R12: 저항R 3 , R 4 : load resistance R 11 , R 12 : resistance
이하 본 발명의 에미터 팔로워를 유도성 부하로 사용하는 차동 증폭기의 바람직한 실시 예를 보인 제5도 내지 제10도의 도면을 참조하여 상세히 설명하겠으며, 종래와 동일한 부위에는 동일 부호를 부여한다.Hereinafter, the present invention will be described in detail with reference to the drawings of FIGS. 5 to 10 showing a preferred embodiment of a differential amplifier using the emitter follower as an inductive load, and the same reference numerals are given to the same parts as in the prior art.
제5도는 본 발명의 차동 증폭기에 사용되는 에미터 팔로워의 구성을 보인 회로도이다.5 is a circuit diagram showing the configuration of an emitter follower used in the differential amplifier of the present invention.
이에 도시된 바와 같이 입력신호(Vi)가 저항(R11)을 통해 트랜지스터(Q11)의 베이스에 접속되고, 트랜지스터(Q11)의 콜렉터가 접지된다.As shown therein, the input signal Vi is connected to the base of the transistor Q 11 through the resistor R 11 , and the collector of the transistor Q 11 is grounded.
그리고 상기 트랜지스터(Q11)의 에미터에는 부하 저항(R12)이 연결되어 트랜지스터(Q11)의 에미터와 부하 저항(R12)의 접속점에서 출력신호(Vo)가 출력되게 구성된다.And is the transistor (Q 11), the emitter load resistor (R 12) is connected to the transistor (Q 11) of the emitter and a load resistor (R 12) configured to be output, the output signal (Vo) at the connection point of the.
이러한 구성을 가지는 에미터 팔로워를 등가회로로 나타내면, 제6도에 도시된 바와 같다.An emitter follower having such a configuration is represented by an equivalent circuit, as shown in FIG.
즉, 입력신호(Vi)가 저항(R11)과, 트랜지스터(Q11)의 베이스 영역의 저항(rb)의 합성 저항(Rb)을 통해 트랜지스터(Q11)의 베이스와 에미터 사이의 저항(rπ)의 일측단자와, 트랜지스터(Q11)의 베이스와 에미터 사이의 커패시턴스(Cπ)의 일측 단자에 공통으로 연결된다.That is, the input signal (Vi) between a resistor (R 11) and the resistance of the base region of the transistor (Q 11) (r b) a combined resistance (R b) the base and the emitter of the transistor (Q 11) through the One terminal of the resistor r π is commonly connected to one terminal of the capacitance C π between the base and the emitter of the transistor Q 11 .
그리고 상기 트랜지스터(Q11)의 베이스와 에미터 사이의 저항(rπ)의 타측단자 및 트랜지스터(Q11)의 베이스와 에미터 사이의 커패시턴스(Cπ)의 타측 단자에는 전류원(gmV1) 및 부하 저항(R12)이 연결된다.The other terminal of the resistor r π between the base and the emitter of the transistor Q 11 and the other terminal of the capacitance C π between the base and the emitter of the transistor Q 11 are provided with a current source gmV 1 and The load resistor R 12 is connected.
이러한 에미터 팔로워는 출력 임피던스가 다음의 수학식 1과 같이 된다.The emitter follower has an output impedance as shown in Equation 1 below.
상기 수학식 1에서 Zπ는 다음의 수학식 2와 같다.In Equation 1, Z π is equal to the following Equation 2.
여기서, s는 jω=2πf(f는 입력신호의 주파수임)이다.Where s is jω = 2πf (f is the frequency of the input signal).
상기의 수학식 1 및 수학식 2에서 입력신호(Vi)가 저주파일 경우에 Zπ=rπ이고,이다.In the above Equations 1 and 2, Z π = r π when the input signal Vi is a curse file, to be.
그리고 입력신호(Vi)가 고주파일 경우에 이다.And when the input signal Vi is high frequency to be.
이러한 에미터 팔로워는 트랜지스터(Q11)의 콜렉터 전류가 수백 ㎂일 경우에이고, 출력 임피던스 |Zo|는 주파수에 따라 증가하는 것으로서 에미터 팔로워는 인덕턴스 성분을 가지게 됨을 알 수 있다.This emitter follower can be used when the collector current of transistor Q 11 is hundreds The output impedance | Zo | increases with frequency, indicating that the emitter follower has an inductance component.
상기한 에미터 팔로워를 출력측에서 본 출력 임피던스 Zo에 대한 등가 회로를 도시하면, 제7도와 같이 하나의 저항(RA)이 접지되고, 직렬 연결된 저항(RB) 및 코일(L)이 상기 저I항(RA)에 병렬로 연결된 것으로 가정할 수 있다.Referring to the equivalent circuit for the output impedance Zo as seen from the output side of the emitter follower, as shown in FIG. 7, one resistor R A is grounded, and the series connected resistor R B and coil L are connected to the low. It can be assumed to be connected in parallel to term I (R A ).
여기서, 코일(L)은 저주파일 경우에 단락 상태로 동작하고, 고주파일 경우에 개방 상태로 동작하는 것으로서 RA≪RB이라고 가정할 경우에 제7도에 도시된 에미터 팔로워의 등가 회로의 출력 임피던스 Zo는 다음의 수학식 3과 같이 된다.Here, the coil L operates in a short state in the case of a curse file, and operates in an open state in the case of a high frequency, and assumes that R A " R B. The output impedance Zo is as shown in Equation 3 below.
그리고 상기한 수학식 2 를 수학식 1에 대입하면, 수학식 4와 같이 된다.Substituting Equation 2 into Equation 1 results in Equation 4.
여기서,이다.here, to be.
상기의 수학식 3 및 수학식 4를 비교하면, 임을 알 수 있다.Comparing Equations 3 and 4 above, It can be seen that.
그러므로 에미터 팔로워의 출력 임피던스는 트랜지스터(Q11)의 콜렉터 전류(Ic)를 조절함에 따라 인덕턴스 성분을 가지게 되고, 또한 인덕턴스 성분의 값을 조절할 수 있다.Therefore, the output impedance of the emitter follower has an inductance component by adjusting the collector current Ic of the transistor Q 11 , and can also adjust the value of the inductance component.
제8도는 상기한 에미터 팔로워를 유도성 부하로 사용하는 본 발명의 차동 증폭기의 구성을 보인 회로도이다.8 is a circuit diagram showing the configuration of a differential amplifier of the present invention using the emitter follower as an inductive load.
여기서, 부호 10은 차동 증폭기로서 플러스 입력단자(100) 및 마이너스 입력단자(110)가 입력 저항(R1)(R2)을 통해 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 베이스에 각기 접속되고, 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 에미터와 마이너스 전원이 공급되는 제 2 전압원(-VEE)의 사이에 전류원(IEE)이 구비되며, 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 콜렉터에 부하 저항(R3)(R4)이 각기 연결되어 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)의 콜렉터와 부하 저항(R3)(R4)의 접속점이 출력단자(120)(130)에 접속된다.Here, reference numeral 10 denotes a differential amplifier in which the positive input terminal 100 and the negative input terminal 110 are connected to the first transistor Q 1 and the second transistor Q 2 through the input resistors R 1 and R 2 . The current source I EE is provided between the second voltage source (-V EE ) to which the emitters of the first transistor Q 1 and the second transistor Q 2 are respectively connected and connected to the base, and to which negative power is supplied. The load resistors R 3 and R 4 are connected to the collectors of the first transistor Q 1 and the second transistor Q 2, respectively, so that the collectors of the first transistor Q 1 and the second transistor Q 2 are connected. Connection points of the load resistors R 3 and R 4 are connected to the output terminals 120 and 130.
부호 20 및 부호 21은 제 1 전압원(Vcc)과 상기 부하 저항(R3)(R4)의 사이에 각기 구비되는 에미터 팔로워로 이루어진 제 1 및 제 2 유도성 부하이다.Reference numerals 20 and 21 are first and second inductive loads each composed of emitter followers provided between a first voltage source Vcc and the load resistors R 3 and R 4 .
상기 제 1 및 제 2 유도성 부하(20)(21)는, 제 1 전압원(Vcc)이 트랜지스터(Q11)의 콜렉터에 접속됨과 아울러 저항(R11)을 통해 트랜지스터(Q11)의 베이스에 접속되고, 트랜지스터(Q11)의 에미터는 상기 부하 저항(R3)(R4)에 각기 접속된다.The first and second inductive loads 20 and 21 are connected to the base of the transistor Q 11 via a resistor R 11 while the first voltage source Vcc is connected to the collector of the transistor Q11. The emitters of transistors Q 11 are connected to the load resistors R 3 and R 4 , respectively.
이와 같이 구성된 본 발명의 차동 증폭기는 제 1 전압원(Vcc) 및 제 2 전압원(-VEE)이 인가된 상태에서 입력단자(100)(110)로 입력되는 소정의 신호(Vi)를 차동 증폭기(10)의 제 1 및 제 2 트랜지스터(Q1)(Q2)가 증폭하여 출력단자(Vo)로 출력하게 된다.The differential amplifier of the present invention configured as described above receives a predetermined signal Vi input to the input terminals 100 and 110 in a state in which the first voltage source Vcc and the second voltage source -V EE are applied. The first and second transistors Q 1 and Q 2 of 10 are amplified and output to the output terminal Vo.
즉, 차동 증폭부(10)는 입력단자(100)(110)로 입력되는 소정의 신호(Vi)를 그 레벨 차에 비례하여 증폭한 후 출력단자(Vo)로 출력한다.That is, the differential amplifier 10 amplifies a predetermined signal Vi input to the input terminals 100 and 110 in proportion to the level difference and outputs the amplified signal Vi to the output terminal Vo.
이와 같이 동작함에 있어서, 상기 제 1 전압원(Vcc)에서 제 1 및 제 2 유도성 부하(20)(21) 및 부하 저항(R3)(R4)을 통해 제 1 및 제 2 트랜지스터(Q1)(Q2)의 콜렉터로 전류가 흐르게 된다.In this manner, the first and second transistors Q 1 are formed through the first and second inductive loads 20 and 21 and the load resistors R 3 and R 4 in the first voltage source Vcc. ), the current flows to the collector of the (Q 2).
상기 제 1 및 제 2 트랜지스터(Q1)(Q2)의 콜렉터로 흐르는 전류의 값에 따라 상기 제 1 및 제 2 유도성 부하(20)(21)는 상술한 바와 같이 인덕턴스 성분을 가지게 되는 것으로서 제 1 및 제 2 유도성 부하(20)(21)의 인덕턴스 성분과 차동 증폭기(10)의 커패시턴스 성분이 상쇄된다.As described above, the first and second inductive loads 20 and 21 have inductance components according to the values of current flowing through the collectors of the first and second transistors Q 1 and Q 2 . The inductance component of the first and second inductive loads 20 and 21 and the capacitance component of the differential amplifier 10 are canceled out.
그러므로 제9도에 도시된 바와 같이 종래의 차동 증폭기에 비하여 본 발명의 차동 증폭기는 사용하는 주파수 대역폭이 확장되고, 또한 확장된 주파수 대역에서 증폭 이동을 증가시킬 수 있다.Therefore, as shown in FIG. 9, compared with the conventional differential amplifier, the differential amplifier of the present invention can increase the frequency bandwidth used, and also increase the amplification shift in the extended frequency band.
이상에서와 같이 본 발명에 따르면, 차동 증폭부에 유도성 부하를 구비하여 유도성 부하의 인덕턴스 성분으로 차동 증폭부의 커패시턴스 성분을 상쇄시키므로 사용하는 주파수 대역폭이 확장되고, 또한 확장된 주파수 대역에서 증폭 이득을 증가시킬 수 있는 효과가 있다.As described above, according to the present invention, the inductive load of the differential amplification unit includes an inductance component of the inductive load to offset the capacitance component of the differential amplification unit, thereby increasing the frequency bandwidth to be used and amplifying gain in the extended frequency band. There is an effect that can increase.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036890A KR0157118B1 (en) | 1995-10-24 | 1995-10-24 | Differential amplifier using emitter follower as an inductive load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036890A KR0157118B1 (en) | 1995-10-24 | 1995-10-24 | Differential amplifier using emitter follower as an inductive load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024521A KR970024521A (en) | 1997-05-30 |
| KR0157118B1 true KR0157118B1 (en) | 1999-02-18 |
Family
ID=19431136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036890A KR0157118B1 (en) | 1995-10-24 | 1995-10-24 | Differential amplifier using emitter follower as an inductive load |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157118B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471017B1 (en) * | 2002-06-26 | 2005-03-10 | 주식회사 아모텍 | Circuit for Generating Complementary Ripple Having Asymmetrical Shape with Unicorn Type |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100246603B1 (en) * | 1997-10-27 | 2000-03-15 | 이계철 | Differential inverting amplifier and differential voltage-controlled oscillator using it |
-
1995
- 1995-10-24 KR KR1019950036890A patent/KR0157118B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471017B1 (en) * | 2002-06-26 | 2005-03-10 | 주식회사 아모텍 | Circuit for Generating Complementary Ripple Having Asymmetrical Shape with Unicorn Type |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024521A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| US5300896A (en) | Bootstrapped, AC-coupled differential amplifier | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| US6313704B1 (en) | Multi-stage signal amplifying circuit | |
| JPH03172005A (en) | Circuit technique for cancelling non-lenear capacitor inductive harmonic distortion | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US4713628A (en) | Compensation and biasing of wideband amplifiers | |
| EP1116324B1 (en) | Differential amplifier with gain linearization through transconductance compensation | |
| US4551642A (en) | Level shifting circuit | |
| JP2559392B2 (en) | Bridge amplifier | |
| EP0114731A1 (en) | Differential amplifier with high common-mode rejection | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| KR0149650B1 (en) | Current amplifier | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| KR0157118B1 (en) | Differential amplifier using emitter follower as an inductive load | |
| EP0502056A1 (en) | Difference amplifier apparatus employing an input attenuator network. | |
| US4879522A (en) | Integrated complementary push-pull B final stage | |
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| KR900002089B1 (en) | Amplifier circuit | |
| US4365207A (en) | Integrated high frequency amplifier | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| JP4839572B2 (en) | Input circuit | |
| US7019590B1 (en) | Self-stabilizing differential load circuit with well controlled impedance | |
| US4426626A (en) | Signal switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |