JP3214460B2 - Pattern structure and manufacturing method thereof - Google Patents

Pattern structure and manufacturing method thereof

Info

Publication number
JP3214460B2
JP3214460B2 JP29704098A JP29704098A JP3214460B2 JP 3214460 B2 JP3214460 B2 JP 3214460B2 JP 29704098 A JP29704098 A JP 29704098A JP 29704098 A JP29704098 A JP 29704098A JP 3214460 B2 JP3214460 B2 JP 3214460B2
Authority
JP
Japan
Prior art keywords
metal thin
thin film
pattern
resist
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29704098A
Other languages
Japanese (ja)
Other versions
JP2000124606A (en
Inventor
克 菊池
直典 下戸
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29704098A priority Critical patent/JP3214460B2/en
Priority to US09/420,561 priority patent/US6278153B1/en
Publication of JP2000124606A publication Critical patent/JP2000124606A/en
Priority to US09/838,337 priority patent/US20020020836A1/en
Application granted granted Critical
Publication of JP3214460B2 publication Critical patent/JP3214460B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は配線等のパターン構
造及びその製造方法に関し、特に半導体装置を高密度実
装するのに適した高信頼性の配線基板のパターン構造及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern structure of a wiring and the like and a method of manufacturing the same, and more particularly to a pattern structure of a highly reliable wiring board suitable for mounting a semiconductor device at high density and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来より導体配線の形成方法としては、
例えば特開平10−51105号公報に示されているよ
うな、基板もしくは樹脂上に形成されている銅箔をエッ
チングすることで形成するサブトラクティブ法と、無電
解や電解めっきを用いてレジストパターン内に導体形成
するアディティブ法とが知られている。また、アディテ
ィブ法においては、特開平9−064493号公報に示
されているような、給電層を形成した後にレジスト内に
電解めっきで導体形成し、レジストを除去後に給電層を
エッチングして配線パターンとするセミアディティブ法
と、特開平6−334334号公報に示されている、基
板もしくは樹脂表面を活性化した後にレジストでパター
ンを形成し、このレジストを絶縁層として無電解めっき
により導体形成するフルアディティブ法とがある。
2. Description of the Related Art Conventionally, as a method of forming a conductor wiring,
For example, as shown in Japanese Patent Application Laid-Open No. 10-51105, a subtractive method formed by etching a copper foil formed on a substrate or a resin, and a resist pattern formed by electroless or electrolytic plating. An additive method of forming a conductor on a substrate is known. In addition, in the additive method, a conductor is formed by electrolytic plating in a resist after forming a power supply layer as described in JP-A-9-064493, and after removing the resist, the power supply layer is etched to form a wiring pattern. And a method in which a pattern is formed with a resist after activating a substrate or a resin surface and a conductor is formed by electroless plating using the resist as an insulating layer as disclosed in JP-A-6-334334. There is an additive method.

【0003】[0003]

【発明が解決しようとする課題】上述した配線形成方法
のうち、銅箔をエッチングすることにより導体を形成す
るサブトラクティブ法と電解めっきにより導体を形成し
た後にレジストを除去して形成するセミアディティブ法
との何れにおいても、層間を接続しているビア(積層す
る上下の配線層間の導通をとるための垂直方向の通路)
がすり鉢型になっているために接続信頼性や、ビアの直
上にさらにビアを形成することができず設計の自由度が
少ないという欠点が存在している。また、導体パターン
が基板や絶縁樹脂の上部に突出していることから、その
上に絶縁層を形成し、さらに導体パターンを形成して多
層配線とする際、絶縁層を薄くすることや配線段差をな
くした平滑な状態を実現することが困難である。また、
無電解めっきにより導体部を形成するフルアディティブ
法においては、レジストパターンの厚さと導体部の厚さ
を揃えることが容易であるため、配線段差のない平滑な
状態とすることができるという利点がある。しかしなが
ら、基板や絶縁樹脂上に触媒を吸着させたあとにレジス
トパターンを形成するために、レジストの現像工程によ
り触媒が除去されてしまいめっきの不析出による断線、
あるいは下地との密着低下を引き起こす問題点がある。
また、導体パターンを形成しないところにも触媒が残る
ために、金属イオンのマイグレーションが起こりやすく
絶縁信頼性が低下する問題もある。これらの傾向は微細
配線形成において特に顕著になる。本発明はこのような
問題を解決するためになされたもので、その目的は、導
体配線の信頼性が高く、かつ、設計の自由度を向上させ
ることが可能なパターン構造及びその製造方法を提供す
ることにある。また、本発明の目的は、電解めっきを用
いて、ビアを埋め込んだ形を持つパターンを形成するこ
とができるパターン構造及びその製造方法を提供するこ
とにある。また、本発明の目的は、絶縁樹脂により形成
された凹状パターン内をめっき金属で埋め込んだ平滑な
導体配線を形成することができるパターン構造の製造方
法を提供することにある。また、本発明の目的は、めっ
きの不析出による断線、あるいは下地との密着低下、絶
縁信頼性の低下といった従来のフルアディティブ法の問
題を解消して微細配線形成を可能としたパターン構造の
製造方法を提供することにある。
Among the above-described wiring forming methods, a subtractive method in which a conductor is formed by etching a copper foil and a semi-additive method in which a resist is removed after forming a conductor by electrolytic plating and then removed. In both cases, vias connecting the layers (vertical paths for establishing conduction between the upper and lower wiring layers to be stacked)
Due to the mortar shape, there are disadvantages in that the connection reliability and the degree of freedom in design are small because a via cannot be formed directly above the via. Also, since the conductor pattern protrudes above the substrate or insulating resin, when forming an insulating layer on top of it and forming a conductor pattern to form multilayer wiring, it is necessary to reduce the thickness of the insulating layer and reduce the wiring step. It is difficult to realize a lost smooth state. Also,
The full additive method of forming the conductor by electroless plating has an advantage in that the thickness of the resist pattern and the thickness of the conductor can be easily made uniform, so that a smooth state without wiring steps can be obtained. . However, in order to form a resist pattern after the catalyst is adsorbed on the substrate or the insulating resin, the catalyst is removed by the resist development process, and disconnection due to non-precipitation of plating,
Alternatively, there is a problem that the adhesion to the base is reduced.
In addition, since the catalyst remains even where no conductor pattern is formed, migration of metal ions is likely to occur and insulation reliability is reduced. These tendencies become particularly noticeable in the formation of fine wiring. The present invention has been made to solve such a problem, and an object of the present invention is to provide a pattern structure capable of improving the reliability of conductor wiring and improving the degree of freedom in design, and a method of manufacturing the same. Is to do. It is another object of the present invention to provide a pattern structure capable of forming a pattern having a shape in which a via is buried by using electrolytic plating, and a method of manufacturing the same. It is another object of the present invention to provide a method of manufacturing a pattern structure that can form a smooth conductor wiring in which a recessed pattern formed of an insulating resin is embedded with a plating metal. Another object of the present invention is to manufacture a pattern structure capable of forming a fine wiring by solving the problems of the conventional full additive method such as disconnection due to non-precipitation of plating, reduced adhesion to the base, and reduced insulation reliability. It is to provide a method.

【0004】[0004]

【課題を解決するための手段】本発明は、絶縁層を介し
て積層される配線等の導体パターン間をビアにより電気
的に導通するように構成されるパターン構造であって、
前記ビアは、少なくとも、前記絶縁層に前記導体パター
ンに対応して形成されたビア用凹部の内面及びビア用凹
部の開口周辺領域に積層して形成された第1及び第2金
属薄膜と、前記第1及び第2金属薄膜で囲まれたビア用
凹部に対応する箇所の内面に積層して形成された第3及
び第4金属薄膜と、前記第3及び第4金属薄膜で囲まれ
た凹所内に埋め込まれ、前記ビア用凹部の開口周辺領域
に臨む第2金属薄膜の表面とほぼ同一の平面を形成する
内部導体を備え、前記第2金属薄膜の表面及び前記内部
導体の表面上に導体パターンが形成されることを特徴と
している。また、本発明は、前記第1金属薄膜はIVa
族,Va族,VIa族の遷移金属のいずれか1つもしく
は2つ以上からなり、前記第2金属薄膜はVIIIa
族,Ib族の遷移金属およびアルミニウムのいずれか1
つもしくは2つ以上からなり、前記第3金属薄膜はIV
a族,Va族,VIa族の遷移金属のいずれか1つもし
くは2つ以上からなり、前記第4金属薄膜はVIIIa
族,Ib族の遷移金属およびアルミニウムのいずれか1
つもしくは2つ以上からなることを特徴としている。本
発明は、絶縁層を介して積層される配線等の導体パター
ン間をビアにより電気的に導通するように構成されるパ
ターン構造の製造方法であって、ビア用凹部を有する基
板もしくはビア用凹部を形成した基板上に、IVa族,
Va族,VIa族の遷移金属のいずれか1つもしくは2
つ以上からなる第1金属薄膜と、VIIIa族,Ib族
の遷移金属およびアルミニウムのいずれか1つもしくは
2つ以上からなる第2金属薄膜と、IVa族,Va族,
VIa族の遷移金属のいずれか1つもしくは2つ以上か
らなる第3金属薄膜と、VIIIa族,Ib族の遷移金
属およびアルミニウムのいずれか1つもしくは2つ以上
からなる第4金属薄膜とをこれらの順に積層形成する第
1工程と、前記第4金属薄膜の上にレジストを塗布した
後、前記ビア用凹部に対応する箇所を除く箇所のレジス
トを除去する第2工程と、前記ビア用凹部に対応する箇
所以外の前記第4金属薄膜をエッチングにより除去する
第3工程と、前記ビア用凹部に対応する箇所に残るレジ
ストを除去した後、このレジスト除去により生じる第4
金属薄膜で囲まれた凹所内に電解めっきによりめっき金
属を析出させて凹所内を平坦化する第4工程と、表面に
出ている前記第3金属薄膜をエッチングして前記第2金
属薄膜を表面に出す第5工程と、表面に出た前記第2金
属薄膜上の前記ビア用凹部に対応する箇所に導体パター
ンを形成するためのレジストを塗布する第6工程と、前
記第6工程により形成された導体パターン形成領域に電
解めっきによりめっき金属を析出して導体パターンを形
成する第7工程と、前記導体パターン形成用のレジスト
を除去した後、このレジスト除去領域に対応する前記導
体パターン以外の箇所の前記第1、第2金属薄膜をエッ
チングにより除去する第8工程とを含むことを特徴とし
ている。本発明は、絶縁層を介して積層される配線等の
導体パターン間をビアにより電気的に導通するように構
成されるパターン構造の製造方法であって、ビア用凹部
を有する基板もしくはビア用凹部を形成した基板上に、
IVa族,Va族,VIa族の遷移金属のいずれか1つ
もしくは2つ以上からなる第1金属薄膜と、VIIIa
族,Ib族の遷移金属およびアルミニウムのいずれか1
つもしくは2つ以上からなる第2金属薄膜と、IVa
族,Va族,VIa族の遷移金属のいずれか1つもしく
は2つ以上からなる第3金属薄膜と、VIIIa族,I
b族の遷移金属およびアルミニウムのいずれか1つもし
くは2つ以上からなる第4金属薄膜とをこれらの順に積
層形成する第1工程と、前記第4金属薄膜の上にレジス
トを塗布した後、前記ビア用凹部に対応する箇所以外の
箇所のレジストを除去する第2工程と、前記ビア用凹部
に対応する箇所以外の前記第4金属薄膜をエッチングに
より除去する第3工程と、前記ビア用凹部に対応する箇
所に残るレジストを除去した後、このレジスト除去によ
り生じる第4金属薄膜で囲まれた凹所内に電解めっきに
よりめっき金属を析出させて凹所を平坦化する第4工程
と、表面に出ている前記第3金属薄膜をエッチングして
前記第2金属薄膜を表面に出す第5工程と、表面に出て
いる前記第2金属薄膜上の前記ビア用凹部に対応する領
域に導体パターンを形成するためのレジストパターンを
形成する第6工程と、前記レジストでカバーされていな
い領域の前記第2金属薄膜をエッチングにより除去する
第7工程と、前記ビア用凹部に対応する領域のレジスト
を除去した後、該領域に電解めっきによりめっき金属を
析出して導体パターンを形成する第8工程と、前記導体
パターンが形成された領域以外の表面に出ている前記第
1金属薄膜をエッチングにより除去する第9工程とを含
むことを特徴としている。本発明のパターン構造の製造
方法は、基板上に、IVa族,Va族,VIa族の遷移
金属のいずれか1つもしくは2つ以上からなる第1金属
薄膜と、VIIIa族,Ib族の遷移金属およびアルミ
ニウムのいずれか1つもしくは2つ以上からなる第2金
属薄膜とをこの順に積層形成する第1工程と、前記第2
金属薄膜の表面にレジストにより配線等のパターンを形
成する第2工程と、前記パターンの形成領域を除く前記
第2金属薄膜をエッチングにより除去する第3工程と、
前記レジストを除去した後、該レジスト除去領域に対応
する前記第2金属薄膜上のみに電解めっきによりめっき
金属を析出させる第4工程と、前記パターンに対応する
箇所以外の表面に出ている前記第1金属薄膜をエッチン
グにより除去することで導体パターンを形成する第5工
程とを含むことを特徴としている。本発明のパターン構
造の製造方法は、基板上に、IVa族,Va族,VIa
族の遷移金属のいずれか1つもしくは2つ以上からなる
第1金属薄膜と、VIIIa族,Ib族の遷移金属およ
びアルミニウムのいずれか1つもしくは2つ以上からな
る第2金属薄膜と、IVa族,Va族,VIa族の遷移
金属のいずれか1つもしくは2つ以上からなる第3金属
薄膜と、VIIIa族,Ib族の遷移金属およびアルミ
ニウムのいずれか1つもしくは2つ以上からなる第4金
属薄膜とをこの順に積層形成する第1工程と、前記第4
金属薄膜の表面にレジストにより配線等のパターンを形
成する第2工程と、前記パターンの形成領域を除く前記
第4金属薄膜をエッチングにより除去する第3工程と、
前記レジストを除去した後、該レジスト除去領域に対応
する前記第4金属薄膜上のみに電解めっきによりめっき
金属を析出させる第4工程と、前記パターンに対応する
箇所以外の表面に出ている前記第3、第2、第1金属薄
膜をエッチングにより除去することで導体パターンを形
成する第5工程とを含むことを特徴としている。本発明
のパターン構造の製造方法は、所定の形状に配線を形成
するために、基板上に配線、ビア、パッド等となるべき
部分が凹状となるパターン部を絶縁樹脂により形成する
第1工程と、前記パターン部が形成された前記基板の表
面に、IVa族,Va族,VIa族の遷移金属のいずれ
か1つもしくは2つ以上からなる第1金属薄膜と、VI
IIa族,Ib族の遷移金属およびアルミニウムのいず
れか1つもしくは2つ以上からなる第2金属薄膜とをこ
の順に積層形成する第2工程と、前記第2金属薄膜の表
面にレジストを塗布した後、前記パターン部に対応する
箇所以外のレジストを除去する第3工程と、前記レジス
トで覆われた前記パターン部に対応する箇所以外の表面
に出ている前記第2金属薄膜をエッチングにより除去す
る第4工程と、前記パターン部に対応する箇所を覆うレ
ジストを除去した後、このパターン部に対応する凹状箇
所に電解めっきにより導体を厚付け形成する第5工程
と、表面に出ている前記第1金属薄膜及び前記めっき導
体の表面部を研磨やエッチングにより除去して平坦化す
る第6工程とを含むことを特徴としている。本発明のパ
ターン構造の製造方法は、所定の形状に配線を形成する
ために、基板上に配線、ビア、パッド等となるべき部分
が凹状となるパターン部を絶縁樹脂により形成する第1
工程と、前記パターン部が形成された前記基板の表面
に、IVa族,Va族,VIa族の遷移金属のいずれか
1つもしくは2つ以上からなる第1金属薄膜と、VII
Ia族,Ib族の遷移金属およびアルミニウムのいずれ
か1つもしくは2つ以上からなる第2金属薄膜と、IV
a族,Va族,VIa族の遷移金属のいずれか1つもし
くは2つ以上からなる第3金属薄膜と、VIIIa族,
Ib族の遷移金属およびアルミニウムのいずれか1つも
しくは2つ以上からなる第4金属薄膜とをこの順に積層
形成する第2工程と、前記第4金属薄膜の表面にレジス
トを塗布した後、前記パターン部に対応する箇所以外の
箇所のレジストを除去する第3工程と、前記パターン部
に対応する箇所以外の表面に出ている前記第4金属薄膜
をエッチングにより除去する第4工程と、前記パターン
部に対応する箇所を覆うレジストを除去した後、このパ
ターン部に対応する凹状箇所に電解めっきにより導体を
厚付け形成する第5工程と、表面に出ている前記第3、
第2、第1金属薄膜及び前記めっき導体の表面部を研磨
やエッチングにより除去して平坦化する第6工程とを含
むことを特徴としている。本発明のパターン構造の製造
方法は、基板上に配線、ビア、パッド等となるべき部分
が凹状となるパターン部を絶縁樹脂により形成する第1
工程と、前記パターン部が形成された前記基板の表面
に、IVa族,Va族,VIa族の遷移金属のいずれか
1つもしくは2つ以上からなる金属薄膜と、無電解めっ
き用の触媒金属薄膜とをこの順で積層形成する第2工程
と、前記触媒金属薄膜の表面にレジストを塗布した後、
前記パターン部に対応する箇所以外の箇所のレジストを
除去する第3工程と、前記レジストで覆われた前記パタ
ーン部に対応する箇所以外の表面に出ている前記金属薄
膜と前記触媒金属薄膜をエッチングや研磨などにより除
去する第4工程と、前記パターン部に対応する箇所のレ
ジストを除去した後、前記触媒金属薄膜の凹状箇所に無
電解めっきによりめっき金属を厚付けして凹状箇所を平
坦化する第5工程とを含むことを特徴としている。
According to the present invention, there is provided a pattern structure which is configured so as to be electrically connected by a via between conductive patterns such as wirings laminated via an insulating layer.
The via is at least a first and a second metal thin film formed by laminating on an inner surface of a via recess formed in the insulating layer corresponding to the conductor pattern and an opening peripheral region of the via recess; Third and fourth metal thin films formed by lamination on the inner surface of the portion corresponding to the via recess surrounded by the first and second metal thin films, and the inside of the recess surrounded by the third and fourth metal thin films And an inner conductor which is formed in the second metal thin film and is substantially flush with the surface of the second metal thin film facing the opening peripheral region of the via recess. A conductor pattern is formed on the surface of the second metal thin film and the surface of the internal conductor. Is formed. Further, in the present invention, the first metal thin film is preferably made of IVa
The second metal thin film is made of one or more of transition metals of Group III, Group Va, Group VIa.
Any one of transition metals of Group Ib and Group Ib and aluminum
And the third metal thin film is made of IV
the fourth metal thin film is made of one or more of transition metals of group a, group Va, group VIa;
Any one of transition metals of Group Ib and Group Ib and aluminum
Or two or more. The present invention relates to a method of manufacturing a pattern structure configured to electrically conduct via a via between conductive patterns such as wirings laminated via an insulating layer, comprising: a substrate having a via recess or a via recess. IVa group,
Any one or two of transition metals of Group Va and Group VIa
A first metal thin film of at least one of the following: a second metal thin film of at least one of two or more of transition metals of Group VIIIa and Ib and aluminum;
A third metal thin film made of any one or two or more of Group VIa transition metals and a fourth metal thin film made of any one or two or more of Group VIIIa or Ib transition metals and aluminum A first step of laminating and forming in this order, a second step of applying a resist on the fourth metal thin film, and then removing the resist at locations other than the locations corresponding to the via recesses; A third step of removing the fourth metal thin film other than the corresponding portion by etching, and removing a resist remaining at a portion corresponding to the via recess, and then removing a fourth resist formed by removing the resist.
A fourth step of depositing a plating metal by electrolytic plating in the recess surrounded by the metal thin film to flatten the inside of the recess, and etching the third metal thin film on the surface to expose the second metal thin film on the surface. A sixth step of applying a resist for forming a conductive pattern on a portion corresponding to the via recess on the second metal thin film exposed on the surface; A seventh step of forming a conductor pattern by depositing a plating metal by electrolytic plating in the conductor pattern formation area, and removing the resist for forming the conductor pattern, and then removing a portion other than the conductor pattern corresponding to the resist removal area. An eighth step of removing the first and second metal thin films by etching. The present invention relates to a method of manufacturing a pattern structure configured to electrically conduct via a via between conductive patterns such as wirings laminated via an insulating layer, comprising: a substrate having a via recess or a via recess. On the substrate with
A first metal thin film made of one or more of transition metals of group IVa, group Va, group VIa;
Any one of transition metals of Group Ib and Group Ib and aluminum
One or two or more second metal thin films, IVa
A third metal thin film made of one or more of transition metals of group III, group Va, group VIa;
a first step of laminating a fourth metal thin film made of any one or two or more of a transition metal of group b and aluminum in these order, and after applying a resist on the fourth metal thin film, A second step of removing the resist at locations other than the locations corresponding to the via recesses, a third step of removing the fourth metal thin film other than the locations corresponding to the via recesses by etching, After removing the resist remaining at the corresponding location, a fourth step of flattening the recess by depositing plating metal by electrolytic plating in the recess surrounded by the fourth metal thin film generated by the removal of the resist, and A fifth step of etching the third metal thin film to expose the second metal thin film to the surface, and forming a conductor pattern on a region of the second metal thin film exposed to the surface corresponding to the via recess. A sixth step of forming a resist pattern to be formed, a seventh step of etching away the second metal thin film in a region not covered by the resist, and removing a resist in a region corresponding to the via recess After that, an eighth step of forming a conductive pattern by depositing a plating metal on the area by electrolytic plating, and removing the first metal thin film exposed on a surface other than the area where the conductive pattern is formed by etching. And a ninth step. The method of manufacturing a pattern structure according to the present invention includes the steps of: forming a first metal thin film made of any one or more of IVa, Va, and VIa transition metals on a substrate, and a VIIIa, Ib transition metal; A first step of laminating a second metal thin film made of any one or two or more of aluminum and aluminum in this order;
A second step of forming a pattern of wiring or the like on the surface of the metal thin film by using a resist, and a third step of removing the second metal thin film excluding the pattern formation region by etching;
After the resist is removed, a fourth step of depositing a plating metal by electrolytic plating only on the second metal thin film corresponding to the resist-removed region, and the fourth step emerging on a surface other than a portion corresponding to the pattern A fifth step of forming a conductor pattern by removing the one metal thin film by etching. The method for manufacturing a pattern structure according to the present invention includes the steps of: forming a group IVa, group Va, or VIa on a substrate;
A first metal thin film made of any one or two or more of Group IV transition metals, a second metal thin film made of one or two or more of Group VIIIa or Ib transition metals and aluminum, and a Group IVa , Va and VIa transition metals, and a third metal thin film, and VIIIa and Ib transition metals and a fourth metal comprising one or more of aluminum A first step of laminating and forming a thin film in this order;
A second step of forming a pattern of wiring or the like on the surface of the metal thin film with a resist, and a third step of removing the fourth metal thin film excluding the pattern formation region by etching;
After removing the resist, a fourth step of depositing a plating metal by electrolytic plating only on the fourth metal thin film corresponding to the resist-removed region, and the fourth step emerging on a surface other than a portion corresponding to the pattern And a fifth step of forming a conductor pattern by removing the second, first, and second metal thin films by etching. The method for manufacturing a pattern structure according to the present invention includes a first step of forming a pattern portion having a concave portion on a substrate to become a wiring, a via, a pad, or the like by using an insulating resin in order to form a wiring in a predetermined shape. A first metal thin film made of one or more of transition metals of group IVa, group Va, group VIa on the surface of the substrate on which the pattern unit is formed;
A second step of laminating a second metal thin film made of one or two or more of transition metals of group IIa and Ib and aluminum in this order, and applying a resist on the surface of the second metal thin film; A third step of removing a resist other than a portion corresponding to the pattern portion; and a third step of removing the second metal thin film exposed on the surface other than the portion corresponding to the pattern portion covered with the resist by etching. Fourth step, a fifth step of removing a resist covering a portion corresponding to the pattern portion, and then forming a conductor thick by electrolytic plating in a concave portion corresponding to the pattern portion, and the first step exposed on the surface. A sixth step of removing and flattening the surface of the metal thin film and the plated conductor by polishing or etching. According to the method of manufacturing a pattern structure of the present invention, in order to form a wiring in a predetermined shape, a first pattern portion in which a portion to be a wiring, a via, a pad, or the like becomes concave on a substrate is formed of an insulating resin.
A first metal thin film made of one or more of transition metals of group IVa, group Va, group VIa on the surface of the substrate on which the pattern portion is formed, and VII.
A second metal thin film comprising at least one of a transition metal of Group Ia or Group Ib and aluminum, and IV
a third metal thin film comprising one or more of transition metals of group a, group Va, group VIa;
A second step of laminating and forming a fourth metal thin film made of one or two or more of a group Ib transition metal and aluminum in this order, and applying a resist on the surface of the fourth metal thin film; A third step of removing the resist at a portion other than the portion corresponding to the pattern portion, a fourth step of removing the fourth metal thin film exposed on the surface other than the portion corresponding to the pattern portion by etching, and the pattern portion After removing the resist covering the portion corresponding to the above, a fifth step of thickly forming a conductor by electrolytic plating on the concave portion corresponding to the pattern portion, and the third step on the surface.
A sixth step of removing and planarizing the surface portions of the second and first metal thin films and the plated conductor by polishing or etching. According to the method for manufacturing a pattern structure of the present invention, a first pattern portion in which portions to become wirings, vias, pads, and the like become concave on a substrate is formed of an insulating resin.
A metal thin film made of one or more of IVa, Va, and VIa transition metals on a surface of the substrate on which the pattern portion is formed, and a catalytic metal thin film for electroless plating A second step of forming a stack in this order, and after applying a resist on the surface of the catalyst metal thin film,
A third step of removing the resist at a portion other than the portion corresponding to the pattern portion, and etching the metal thin film and the catalyst metal thin film on the surface other than the portion corresponding to the pattern portion covered with the resist; A fourth step of removing the resist by polishing or polishing, and after removing the resist at a portion corresponding to the pattern portion, flattening the concave portion by thickening a plating metal by electroless plating on the concave portion of the catalytic metal thin film. And a fifth step.

【0005】本発明のパターン構造によれば、ビアはそ
の上面が平坦で、かつ絶縁層上に露出する第2金属薄膜
の上面と一致する埋め込み状態に形成されるため、ビア
と上部導体パターンとの一体化が可能になり、信頼性の
高い層間接続が可能になる。また、本発明のパターン構
造の製造方法によれば、基板のビアに対応する第1乃至
第4金属薄膜で囲まれた凹所内に電解めっきで金属が析
出され、該析出された金属の上に上部の導体パターンに
対応した金属が電解めっきで析出されることで、第1乃
至第4金属薄膜と内部導体(析出された金属)を含むビ
アが上部の導体パターンを形成する金属に対して埋め込
み状態で形成される。このため、埋め込まれたビアと上
部の導体パターンとが一体化が可能になり、信頼性の高
い層間接続が可能となる。本発明のパターン構造の製造
方法によれば、基板のビアに対応する第1乃至第4金属
薄膜で囲まれた凹所内に電解めっきで金属が析出され、
該析出された金属の上に上部の導体パターンに対応した
金属が電解めっきで析出されることで、第1乃至第4金
属薄膜と内部導体(析出された金属)を含むビアが上部
の導体パターンを形成する金属に対して埋め込み状態で
形成される。このため、埋め込まれたビアと上部の導体
パターンとが一体化が可能になり、信頼性の高い層間接
続が可能となる。本発明のパターン構造の製造方法によ
れば、基板上に第1金属薄膜と第2金属薄膜の2層を積
層して形成した後、レジストパターンを形成してエッチ
ングすることで必要なパターンの配線用途金属としての
第2金属薄膜を残し、それ以外の表面を密着用途金属と
しての第1金属薄膜とすることで、配線用途金属として
の第2金属薄膜以外の箇所に内部導体を構成する金属の
析出、すなわち電解めっきによるめっき金属の析出をお
さえることができ、めっき金属をパターンに対応して選
択的に析出させることができる。本発明のパターン構造
の製造方法によれば、基板上に第1、第2、第3、第4
金属薄膜の4層を積層して形成した後、レジストパター
ンを形成してエッチングすることで必要なパターンの配
線用途金属としての第4金属薄膜を残し、それ以外の表
面を密着用途金属としての第3金属薄膜とすることで、
配線用途金属としての第4金属薄膜以外の箇所に内部導
体を構成する金属の析出、すなわち電解めっきによるめ
っき金属の析出を抑えることができ、めっき金属をパタ
ーンに対応して選択的に析出させることができる。本発
明のパターン構造の製造方法によれば、所定の形状に配
線を形成するために、絶縁樹脂により配線、ビア、パッ
ド等となるべき部分が凹状となるパターン部が形成され
た基板上に第1金属薄膜と第2金属薄膜を積層して形成
した後、レジストパターンを形成してエッチングするこ
とで必要なパターンの配線用途金属としての第2金属薄
膜を残し、パターン部に対応する凹状箇所に電解めっき
により導体を厚付けすることで、絶縁樹脂により凹状に
パターンを形成したところにめっき金属を析出させ、パ
ターン形状を維持した状態で配線等を形成することがで
きる。そして、表面に出ている前記第1金属薄膜を研磨
やエッチングにより除去析出させた後は、表面を研磨す
ることで平滑な微細配線を形成することができる。本発
明のパターン構造の製造方法によれば、所定の形状に配
線を形成するために、絶縁樹脂により配線、ビア、パッ
ド等となるべき部分が凹状となるパターン部が形成され
た基板上に第1、第2、第3、第4金属薄膜を積層して
形成した後、レジストパターンを形成してエッチングす
ることで必要なパターンの配線用途金属としての第4金
属薄膜を残し、パターン部に対応する凹状箇所に電解め
っきにより導体を厚付けすることで、絶縁樹脂により凹
状にパターンを形成したところにめっき金属を析出さ
せ、パターン形状を維持した状態で配線等を形成するこ
とができる。そして、表面に出ている前記第1、第2、
第3金属薄膜及び前記めっき導体の表面部を研磨やエッ
チングにより除去析出させた後は、表面を研磨すること
で平滑な微細配線を形成することができる。本発明のパ
ターン構造の製造方法によれば、絶縁樹脂によりビア等
の凹状パターン部を形成した基板上に金属薄膜と無電解
めっき用の触媒金属薄膜を積層形成し、かつレジストを
塗布した後、パターン部以外のレジストを除去し、レジ
ストが残存するパターン部以外の表面に出ている金属薄
膜と触媒金属薄膜を除去し、さらにパターン部のレジス
トを除去した後に無電解めっきにより触媒金属薄膜の凹
状箇所に金属を厚付けするため、無電解めっき用の触媒
金属薄膜と金属薄膜はパターン部の凹状箇所に残るから
不析出による断線、あるいは下地との密着低下を引き起
こすことがなく、かつパターン部以外の箇所からは除触
媒金属薄膜と金属薄膜が除去されているため、金属イオ
ンのマイグレーションが起こらず絶縁の信頼性が保持さ
れる。
According to the pattern structure of the present invention, the via is formed so as to have a flat upper surface and to be buried so as to coincide with the upper surface of the second metal thin film exposed on the insulating layer. Can be integrated, and highly reliable interlayer connection can be realized. According to the pattern structure manufacturing method of the present invention, a metal is deposited by electrolytic plating in a recess surrounded by the first to fourth metal thin films corresponding to the vias of the substrate, and the metal is deposited on the deposited metal. By depositing the metal corresponding to the upper conductor pattern by electrolytic plating, vias including the first to fourth metal thin films and the internal conductor (deposited metal) are embedded in the metal forming the upper conductor pattern. Formed in a state. For this reason, the embedded via and the upper conductor pattern can be integrated, and highly reliable interlayer connection can be achieved. According to the pattern structure manufacturing method of the present invention, a metal is deposited by electrolytic plating in a recess surrounded by the first to fourth metal thin films corresponding to the vias of the substrate,
By depositing a metal corresponding to the upper conductor pattern on the deposited metal by electrolytic plating, a via including the first to fourth metal thin films and the internal conductor (deposited metal) is formed on the upper conductor pattern. Is formed in a buried state with respect to the metal that forms For this reason, the embedded via and the upper conductor pattern can be integrated, and highly reliable interlayer connection can be achieved. According to the method of manufacturing a pattern structure of the present invention, after forming two layers of a first metal thin film and a second metal thin film on a substrate, a resist pattern is formed and etched to form a wiring of a required pattern. By leaving the second metal thin film as the application metal and leaving the other surface as the first metal thin film as the adhesion application metal, the metal forming the internal conductor at a location other than the second metal thin film as the wiring application metal Precipitation, that is, deposition of plating metal by electrolytic plating can be suppressed, and plating metal can be selectively deposited in accordance with a pattern. According to the method of manufacturing a pattern structure of the present invention, the first, second, third, and fourth patterns are formed on the substrate.
After laminating and forming the four layers of the metal thin film, a resist pattern is formed and etched to leave a fourth metal thin film as a wiring use metal of a required pattern, and the other surface as a metal for adhesion use as a fourth metal thin film. By using a three-metal thin film,
It is possible to suppress the deposition of the metal constituting the inner conductor at a place other than the fourth metal thin film as a metal for wiring, that is, the deposition of the plating metal by electrolytic plating, and selectively deposit the plating metal corresponding to the pattern. Can be. According to the method of manufacturing a pattern structure of the present invention, in order to form a wiring in a predetermined shape, a wiring, a via, a portion to be a pad, etc., is formed on a substrate on which a pattern portion having a concave shape is formed by an insulating resin. After laminating the first metal thin film and the second metal thin film, a resist pattern is formed and etched to leave a second metal thin film as a metal used for wiring of a necessary pattern, and to be formed in a concave portion corresponding to the pattern portion. By thickening the conductor by electrolytic plating, a plating metal is deposited where a concave pattern is formed by the insulating resin, and a wiring or the like can be formed while maintaining the pattern shape. After removing and depositing the first metal thin film on the surface by polishing or etching, a smooth fine wiring can be formed by polishing the surface. According to the method of manufacturing a pattern structure of the present invention, in order to form a wiring in a predetermined shape, a wiring, a via, a portion to be a pad, etc., is formed on a substrate on which a pattern portion having a concave shape is formed by an insulating resin. After laminating the first, second, third, and fourth metal thin films, a resist pattern is formed and etched to leave a fourth metal thin film as a metal for wiring of a required pattern, corresponding to a pattern portion. By thickening the conductor by electroplating in the recessed portion to be formed, a plating metal is deposited where the pattern is formed in a concave shape by the insulating resin, and a wiring or the like can be formed while maintaining the pattern shape. And the first, second,
After removing and depositing the third metal thin film and the surface portion of the plated conductor by polishing or etching, a smooth fine wiring can be formed by polishing the surface. According to the method of manufacturing a pattern structure of the present invention, a metal thin film and a catalytic metal thin film for electroless plating are laminated on a substrate on which a concave pattern portion such as a via is formed by an insulating resin, and after applying a resist, The resist other than the pattern part is removed, the metal thin film and the catalyst metal thin film that are exposed on the surface other than the pattern part where the resist remains are removed, and the resist of the pattern part is further removed. Since the metal is thickened at the place, the catalytic metal thin film and the metal thin film for electroless plating remain in the concave part of the pattern part, so that it does not cause disconnection due to non-precipitation or decrease in adhesion to the base and other than the pattern part Since the catalyst-removing metal thin film and the metal thin film have been removed from the portion, the migration of metal ions does not occur and the reliability of insulation is maintained.

【0006】[0006]

【発明の実施の形態】(第1の実施の形態) 以下、本発明のパターン構造の製造方法の実施の形態に
ついて説明し、同時にパターン構造について説明する。
図1は、第1の実施の形態のパターン構造の製造方法に
よって製造されるパターン構造を示す断面構成図であ
る。図1に示すパターン構造は、基板11、基板11の
上に形成された下部パターン19、基板11の上に形成
された絶縁樹脂12、第1乃至第4金属薄膜13、1
4、15、16の4層からなる導体薄膜等を有してい
る。すなわち、このパターン構造は、基板11上に絶縁
樹脂12を介して積層される配線等の下部パターン19
と上部導体18間をビア9により電気的に導通するよう
に構成されるもので、絶縁樹脂12に下部パターン19
に対応して形成されたビア用凹部10の内面及びビア用
凹部10の開口周辺領域に積層して形成された第1及び
第2金属薄膜13、14と、第1及び第2金属薄膜1
3、14で囲まれたビア用凹部10に対応する箇所の内
面に積層して形成された第3及び第4金属薄膜15、1
6と、この積層の第3及び第4金属薄膜15、16で囲
まれた凹所内に埋め込まれ、ビア用凹部10の開口周辺
領域に臨む第2金属薄膜14の表面とほぼ同一の平面を
形成する内部導体(めっき金属)17を備え、第2金属
薄膜14の表面及び内部導体17の表面上に上部導体1
8(めっき金属)が形成される。また、図1の4層の導
体薄膜を構成する第1金属薄膜13は、IVa族,Va
族,VIa族の遷移金属のいずれか1つもしくは2つ以
上からなり、第2金属薄膜14は、VIIIa族,Ib
族の遷移金属およびアルミニウムのいずれか1つもしく
は2つ以上からなり、第3金属薄膜15は、IVa族,
Va族,VIa族の遷移金属のいずれか1つもしくは2
つ以上からなり、第4金属薄膜15は、VIIIa族,
Ib族の遷移金属およびアルミニウムのいずれか1つも
しくは2つ以上からなる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment Hereinafter, an embodiment of a method for manufacturing a pattern structure according to the present invention will be described, and at the same time, a pattern structure will be described.
FIG. 1 is a cross-sectional configuration diagram illustrating a pattern structure manufactured by the method for manufacturing a pattern structure according to the first embodiment. The pattern structure shown in FIG. 1 includes a substrate 11, a lower pattern 19 formed on the substrate 11, an insulating resin 12 formed on the substrate 11, first to fourth metal thin films 13,
It has a conductor thin film composed of four layers of 4, 15, and 16 and the like. That is, this pattern structure is formed by a lower pattern
And the upper conductor 18 is electrically connected by the via 9.
The first and second metal thin films 13 and 14 formed by laminating the inner surface of the via recess 10 and the opening peripheral region of the via recess 10 corresponding to the first and second metal thin films 1
Third and fourth metal thin films 15, 1 formed by lamination on the inner surfaces of the portions corresponding to the via recesses 10 surrounded by 3, 14.
6 and a substantially same plane as the surface of the second metal thin film 14 buried in the recess surrounded by the third and fourth metal thin films 15 and 16 of this stack and facing the opening peripheral region of the via recess 10. An inner conductor (plated metal) 17 which is formed on the surface of the second metal thin film 14 and the surface of the inner conductor 17.
8 (plated metal) is formed. In addition, the first metal thin film 13 constituting the four-layer conductor thin film of FIG.
The second metal thin film 14 is made of one or more of transition metals of Group VIIIa and Group VIa.
The third metal thin film 15 is made of one or more of a transition metal of the group IV and aluminum.
Any one or two of transition metals of Group Va and Group VIa
And the fourth metal thin film 15 is made of Group VIIIa,
It is composed of any one or more of Group Ib transition metals and aluminum.

【0007】図2(a)乃至(e)と図3(a)乃至
(k)は本発明の第1の実施の形態を説明するためのパ
ターン構造の断面構成図である。ビアが存在することか
ら、通常はビアの下にはパターンが存在するが、図2、
図3においてはこの下部パターンを省略して示す。ま
ず、図2(a)に示すように、有機基板、セラミック、
アルミナ、シリコンなどの基板20が用意され、その上
に絶縁樹脂21を、例えば液状ならばスピンコート法、
ダイコート法、カーテンコート法、印刷法などで、ま
た、ドライフィルムならばラミネートなどで積層して、
乾燥等の処理を施して絶縁樹脂をかためた後、感光性樹
脂ならばフォトリソプロセスなどで、非感光性樹脂なら
ばレーザ加工法などによりビアを形成する。このとき、
基板20自身にビアやさらに下層の回路がすでに形成さ
れていてもかまわない。
FIGS. 2 (a) to 2 (e) and 3 (a) to 3 (k) are cross-sectional views of a pattern structure for explaining the first embodiment of the present invention. Since there is a via, there is usually a pattern under the via, but FIG.
In FIG. 3, this lower pattern is omitted. First, as shown in FIG.
A substrate 20 of alumina, silicon, or the like is prepared, and an insulating resin 21 is formed thereon, for example, by a spin coating method in a liquid state,
Die coating, curtain coating, printing, etc.
After a treatment such as drying is performed to harden the insulating resin, a via is formed by a photolithography process or the like for a photosensitive resin or a laser processing method for a non-photosensitive resin. At this time,
Vias and circuits in lower layers may already be formed in the substrate 20 itself.

【0008】次に図2(b)に示すように、ビアが形成
された絶縁樹脂21上に、第1金属薄膜22、第2金属
薄膜23、第3金属薄膜24および第4金属薄膜25を
スパッタ法、蒸着法、CVD法などを用いて順に形成す
る(特許請求の範囲の第1工程に相当)。第1金属薄膜
22の例としては、絶縁樹脂21との密着を主に考慮す
るため、クロム、チタン、モリブデン、ニオブ、タンタ
ルなどのIVa族,Va族,VIa族の遷移金属および
それらの合金が適している。第2金属薄膜23は、めっ
き時の電位を均一化することを主に考慮しているため、
電気抵抗が小さい銅や銀が最適であるが、アルミニウム
およびVIIIa族,Ib族の遷移金属のパラジウム、
金、白金などでも差し支えない。さらに、第3金属薄膜
24においては、工程上耐酸性を有する金属を考慮する
ため、チタン、ニオブ、タンタル、タングステン、クロ
ムなどのIVa族,Va族,VIa族の遷移金属及びそ
れらの合金が適している。また、第4金属薄膜25とし
ては電気抵抗が小さい銅や銀が最適であるが、アルミニ
ウムおよびVIIIa族,Ib族の遷移金属のパラジウ
ム、金、白金などでも差し支えない。
Next, as shown in FIG. 2B, a first metal thin film 22, a second metal thin film 23, a third metal thin film 24, and a fourth metal thin film 25 are formed on the insulating resin 21 in which the via is formed. The layers are sequentially formed using a sputtering method, an evaporation method, a CVD method, or the like (corresponding to the first step in the claims). As an example of the first metal thin film 22, transition metals of the IVa group, Va group, VIa group such as chromium, titanium, molybdenum, niobium, and tantalum, and alloys thereof are used in order to mainly consider adhesion to the insulating resin 21. Are suitable. Since the second metal thin film 23 mainly considers making the potential at the time of plating uniform,
Copper and silver having low electric resistance are most suitable, but aluminum and palladium, a transition metal of Group VIIIa and Group Ib,
Gold, platinum, etc. can be used. Further, in the third metal thin film 24, transition metals of the IVa group, the Va group, the VIa group such as titanium, niobium, tantalum, tungsten, and chromium and alloys thereof are suitable in consideration of a metal having acid resistance in the process. ing. As the fourth metal thin film 25, copper or silver having a small electric resistance is optimal, but aluminum and palladium, gold, platinum and the like, which are transition metals of VIIIa group and Ib group, may be used.

【0009】次いで、図2(c)に示すように、第4金
属薄膜25の上にレジスト26を、絶縁樹脂21と同様
に液状ならばスピンコート法、ダイコート法、カーテン
コート法、印刷法などで、また、ドライフィルムならば
ラミネートなどで積層する。次に、図2(d)に示すよ
うに、エッチング工程、もしくはポジ型の感光樹脂であ
るならばフォトリソプロセスの露光と現像工程を行うこ
とによってレジスト26を除去し、導体部としての第4
金属薄膜25のパターン内のみにレジスト26を残す。
図2(c)、(d)の工程が特許請求の範囲の第2工程
に相当している。フォトリソプロセスを用いる際、露光
時の工程として、パターンの開口面積が小さいものに関
しては特にクロムマスクなどのフォトマスクの必要性は
ないが、開口面積が大きくなっているところにはレジス
ト26を残すためにフォトマスクが必要になる。
Next, as shown in FIG. 2 (c), a resist 26 is formed on the fourth metal thin film 25. If the resist 26 is liquid like the insulating resin 21, a spin coating method, a die coating method, a curtain coating method, a printing method, etc. In the case of a dry film, lamination is performed by lamination or the like. Next, as shown in FIG. 2D, the resist 26 is removed by performing an etching step or an exposure and development step of a photolithographic process if the photosensitive resin is a positive type photosensitive resin, and the fourth resist as a conductor portion is removed.
The resist 26 is left only in the pattern of the metal thin film 25.
The steps in FIGS. 2C and 2D correspond to the second step in the claims. When using a photolithography process, there is no need for a photomask such as a chromium mask as to a step having a small opening area of the pattern as a step at the time of exposure, but the resist 26 is left where the opening area is large. Requires a photomask.

【0010】次に、図2(e)に示すように、表層の第
4金属薄膜25を酸処理等によりエッチングする(特許
請求の範囲の第3工程に相当)。その後、図3(a)に
示すように導体パターン部(第4金属薄膜25)内に残
っているレジスト26を有機溶媒などにより除去する。
これらの工程により、導体パターン内部と表面の金属薄
膜表面の抵抗値が変わり、次に述べるようにめっき金属
27の析出を制御することができる。
Next, as shown in FIG. 2E, the fourth metal thin film 25 of the surface layer is etched by an acid treatment or the like (corresponding to a third step in the claims). Thereafter, as shown in FIG. 3A, the resist 26 remaining in the conductor pattern portion (the fourth metal thin film 25) is removed with an organic solvent or the like.
Through these steps, the resistance value of the metal thin film inside and on the surface of the conductor pattern changes, and the deposition of the plating metal 27 can be controlled as described below.

【0011】次いで、図3(b)に示すように電解めっ
きを行い、導体部にめっき金属27を析出させる。この
めっき金属27には、配線用途としてコスト的に考える
と銅が最適であるが、抵抗値の小さい銀や、電解めっき
を行える金、鉄、ニッケル、スズ、白金、パラジウム、
亜鉛などの金属や合金でも可能である。図3(a)、
(b)の工程が特許請求の範囲の第4工程に相当してい
る。この際、表面にでている第3金属薄膜24は第4金
属薄膜25が残っているところよりも抵抗が高くなって
おりかつ平滑になっているために、めっきの金属27が
析出しにくい状態となっている。したがって、この状態
により、第4金属薄膜25がついているところへ優先的
にめっきが析出することとなる。ここで、図3(c)に
示すように、表面に出ている第3金属薄膜24をエッチ
ングにより除去し、第2金属薄膜23を表面に出す(特
許請求の範囲の第5工程に相当)。
Next, as shown in FIG. 3B, electrolytic plating is performed to deposit a plating metal 27 on the conductor. Copper is the most suitable for the plating metal 27 from the viewpoint of cost as a wiring application, but silver having a small resistance value, gold, iron, nickel, tin, platinum, palladium, which can be subjected to electrolytic plating,
Metals such as zinc and alloys are also possible. FIG. 3 (a),
Step (b) corresponds to the fourth step in the claims. At this time, the third metal thin film 24 exposed on the surface has a higher resistance and is smoother than the portion where the fourth metal thin film 25 remains, so that the plating metal 27 is hardly deposited. It has become. Therefore, in this state, plating is preferentially deposited on the portion where the fourth metal thin film 25 is attached. Here, as shown in FIG. 3C, the third metal thin film 24 exposed on the surface is removed by etching, and the second metal thin film 23 is exposed on the surface (corresponding to a fifth step in the claims). .

【0012】次いで、図3(d)に示すように、第2金
属薄膜23の上に、レジスト28を液状ならばスピンコ
ート法、ダイコート法、カーテンコート法、印刷法など
で、また、ドライフィルムならばラミネートなどで積層
し、フォトリソプロセスを用いて配線パターンを形成す
る(特許請求の範囲の第6工程に相当)。そして、図3
(e)に示すように、配線パターン形成後、電解めっき
によりパターン部をめっき金属29で埋め込む(特許請
求の範囲の第7工程に相当)。その後、図3(f)に示
すように、レジスト28を有機溶媒等により除去し、上
部パターン部以外の不要である第2金属薄膜23と第1
金属薄膜22をエッチングにより除去する(特許請求の
範囲の第8工程に相当)。
Next, as shown in FIG. 3D, if the resist 28 is in a liquid state on the second metal thin film 23, the resist 28 is formed by a spin coating method, a die coating method, a curtain coating method, a printing method, or the like. Then, they are laminated by lamination or the like, and a wiring pattern is formed using a photolithography process (corresponding to the sixth step in the claims). And FIG.
As shown in (e), after forming the wiring pattern, the pattern portion is buried with a plating metal 29 by electrolytic plating (corresponding to a seventh step in the claims). Thereafter, as shown in FIG. 3F, the resist 28 is removed with an organic solvent or the like, and the unnecessary second metal thin film 23 other than the upper pattern portion and the first metal thin film 23 are removed.
The metal thin film 22 is removed by etching (corresponding to an eighth step in the claims).

【0013】これにより、ビアを埋め込んだ形のパター
ン形成ができ、この工程を繰り返すことで、多層配線基
板を製造することができる。ビアが埋め込まれていて、
かつ上部形成のパターンと一体化しているため、接続信
頼性も良くなり、ビアの直上にビアを形成することも可
能となる。また、薄膜形成が二層分一度に行えるため、
埋め込まれているビアを有する多層配線を形成するとき
の工程を減らすことができる。
Thus, a pattern in which vias are buried can be formed. By repeating this process, a multilayer wiring board can be manufactured. Vias are embedded,
In addition, since it is integrated with the pattern formed on the upper portion, connection reliability is improved, and a via can be formed immediately above the via. Also, since thin film formation can be performed for two layers at a time,
The number of steps for forming a multi-layer wiring having a buried via can be reduced.

【0014】(第1の実施例)次に、第1の実施例を図
面を参照して説明する。第1の実施例は第1の実施の形
態に対応するものである。図2(a)乃至(e)、図3
(a)乃至(e)を参照して、第1の実施例である埋め
込んだビアをもつパターン構造の製造方法を説明する。
基板20にガラス繊維強化有機基板を用い、絶縁樹脂2
1にネガ型のフルオレン骨格を有するエポキシアクリレ
ート樹脂を主原料としている新日鐵化学株式会社のV−
259PAを用いた。このフルオレン骨格を有するエポ
キシアクリレート樹脂は、特開平7−48424号公報
にて光学用としての用途が開示されている。このネガ型
のエポキシアクリレート樹脂をスピンコータにより10
μmの厚さに塗布し、75℃で40分の乾燥を行い、2
00mJ/cm2の露光、1%炭酸ソーダ水溶液で4分
のディップ現像を行うことによりビアを形成した後、パ
ターン内に抜け残っているエポキシアクリレート樹脂を
45℃、2分の酸素プラズマアッシャーにより除去し
て、最後に窒素雰囲気中で200℃、30分の加熱を行
うことでエポキシアクリレート樹脂を硬化させた(図2
(a))。次に、第1金属薄膜22、第2金属薄膜2
3、第3金属薄膜24および第4金属薄膜25は、スパ
ッタ法により第1金属薄膜22および第3金属薄膜24
としてチタンを、また第2金属薄膜23および第4金属
薄膜25として銅を図2(b)に示した順に堆積させ
た。スパッタの条件例として、はじめに1×10−7T
orrまで真空引きした後に、アルゴンにより4×10
−3Torrとした中で、第1金属薄膜22および第3
金属薄膜24のどちらも、チタンの堆積条件を印可電流
値5A、トレースピード300mm/minで行った。
チタンの膜厚は200nmである。また、第2金属薄膜
23は、銅の堆積条件を印可電流値4A、トレースピー
ド300mm/minで二度堆積させ、第4金属薄膜2
5は、銅の堆積条件を印可電流値4A、トレースピード
300mm/minとしておこなった。銅の膜厚はそれ
ぞれ440nm,220nmである。ここで、第2金属
薄膜23を厚くしたのは、この後の工程で第3金属薄膜
24チタンエッチングを行う際に、最下層の第1金属薄
膜22のチタンがエッチングされないようにするためで
ある。レジスト26にポジ型のフォトレジストとして東
京応化工業株式会社のP−LA900PMを用い、スピ
ンコータにより10μmの厚さで塗布し、90℃、30
分の乾燥の後に、フォトマスクを用いずに240mJ/
cm2の露光、アルカリ現像液で6分のディップ現像を
行うことにより、ビア内部のみレジスト26が残る状態
を得た(図2(c)、(d))。
(First Embodiment) Next, a first embodiment will be described with reference to the drawings. The first example corresponds to the first embodiment. 2 (a) to 2 (e), FIG.
With reference to (a) to (e), a method of manufacturing a pattern structure having embedded vias according to the first embodiment will be described.
A glass fiber reinforced organic substrate is used as the substrate 20, and an insulating resin 2
No. 1 is a product of Nippon Steel Chemical Co., Ltd., whose main raw material is an epoxy acrylate resin having a negative type fluorene skeleton.
259PA was used. An epoxy acrylate resin having a fluorene skeleton is disclosed in Japanese Patent Application Laid-Open No. 7-48424 as an optical use. This negative type epoxy acrylate resin is coated with a spin coater for 10 minutes.
and dried at 75 ° C for 40 minutes.
After forming a via by performing exposure of 00 mJ / cm2 for 4 minutes with a 1% aqueous solution of sodium carbonate, epoxy acrylate resin remaining in the pattern is removed by an oxygen plasma asher at 45 ° C. for 2 minutes. Finally, the epoxy acrylate resin was cured by heating at 200 ° C. for 30 minutes in a nitrogen atmosphere (FIG. 2).
(A)). Next, the first metal thin film 22 and the second metal thin film 2
Third, the third metal thin film 24 and the fourth metal thin film 25 are formed by the sputtering method.
And titanium as the second metal thin film 23 and the fourth metal thin film 25 were deposited in the order shown in FIG. First, as an example of sputtering conditions, 1 × 10-7T
orr and then 4 × 10
-3 Torr, the first metal thin film 22 and the third
For both of the metal thin films 24, the deposition conditions of titanium were set at an applied current value of 5 A and a tray speed of 300 mm / min.
The thickness of titanium is 200 nm. The second metal thin film 23 is deposited twice at a copper deposition condition of an applied current value of 4 A and a tray speed of 300 mm / min.
In No. 5, the copper deposition conditions were an applied current value of 4 A and a tray speed of 300 mm / min. The thicknesses of copper are 440 nm and 220 nm, respectively. Here, the reason why the second metal thin film 23 is made thicker is to prevent the titanium of the lowermost first metal thin film 22 from being etched when performing the titanium etching of the third metal thin film 24 in a subsequent step. . P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd. was applied as a positive photoresist to the resist 26 by a spin coater to a thickness of 10 μm.
Minutes after drying, without using a photomask, 240 mJ /
By performing exposure for 2 cm2 and dip development for 6 minutes with an alkali developing solution, a state was obtained in which the resist 26 remained only inside the via (FIGS. 2C and 2D).

【0015】第4金属薄膜25の銅スパッタ膜をエッチ
ングにより除去した後に、ビア内部のレジスト26を有
機溶剤洗浄により除去する(図2(e))。この後に、
ビア内部に残存しているレジスト26を45℃、4分の
酸素プラズマアッシャーにより完全に取り去った(図3
(a))。また、この工程は表面にでている第3金属薄
膜24のチタンを酸化することも目的としている。この
工程によりチタンを酸化させることで、より高抵抗化で
き酸に対する不溶性が増す効果も期待できる。パターン
部の銅で被われているところのチタンは酸化されること
はなく、第2金属薄膜23の銅薄膜も高抵抗化すること
はなかった。この状態となった基板に硫酸浴の電解銅め
っきを0.2A、20分の条件で行い、ビアを銅めっき
で埋めた(図3(b))。銅めっき後に表面に出ている
第3金属薄膜24のチタンスパッタ膜をエッチングによ
り除去し、第2金属薄膜23の銅スパッタ膜を表面に出
す(図3(c))。この銅スパッタ膜上にレジスト28
を用いて、上部パターンを形成する。このときのレジス
ト28は、前述のレジスト26と同じ東京応化工業株式
会社のP−LA900PMを用い、スピンコータにより
10μmの厚さで塗布し、90℃、30分の乾燥の後
に、上部パターンを描いてあるフォトマスクを用いて6
00mJ/cm2の露光、アルカリ現像液で6分のディ
ップ現像を行うことにより、上部パターンを得た(図3
(d))。上部パターン形成後、硫酸浴の電解銅めっき
を1.2A、12分の条件で行い、上部導体パターンを
形成した(図3(e))。その後、レジスト28を有機
溶媒などで除去し、酸素プラズマアッシャーを45℃、
3分の条件で行うことによりレジストを完全除去した。
最後に、導体以外の第2金属薄膜23の銅と第1金属薄
膜22のチタンのスパッタ膜をエッチングにより除去す
る(図3(f))。これにより、埋め込んだビアを持つ
パターンが形成できる。この工程を繰り返すことによ
り、多層配線基板を製造することができる。
After the copper sputtered film of the fourth metal thin film 25 is removed by etching, the resist 26 inside the via is removed by washing with an organic solvent (FIG. 2E). After this,
The resist 26 remaining inside the via was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes (FIG. 3).
(A)). This step also aims at oxidizing the titanium of the third metal thin film 24 exposed on the surface. By oxidizing titanium in this step, the effect of increasing the resistance and increasing the insolubility in acid can be expected. The titanium covered with copper in the pattern portion was not oxidized, and the copper thin film of the second metal thin film 23 did not increase in resistance. The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath at 0.2 A for 20 minutes, and the via was filled with copper plating (FIG. 3B). After the copper plating, the titanium sputtered film of the third metal thin film 24 exposed on the surface is removed by etching, and the copper sputtered film of the second metal thin film 23 is exposed on the surface (FIG. 3C). A resist 28 is formed on the copper sputtered film.
Is used to form an upper pattern. The resist 28 at this time is the same as the above-described resist 26, using P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd., applied with a spin coater to a thickness of 10 μm, dried at 90 ° C. for 30 minutes, and then drawn an upper pattern. 6 using a certain photomask
An upper pattern was obtained by performing exposure of 00 mJ / cm 2 and dip development for 6 minutes with an alkali developing solution (FIG. 3).
(D)). After forming the upper pattern, electrolytic copper plating in a sulfuric acid bath was performed at 1.2 A for 12 minutes to form an upper conductor pattern (FIG. 3E). Thereafter, the resist 28 is removed with an organic solvent or the like, and an oxygen plasma asher is set at 45 ° C.
The resist was completely removed under the condition of 3 minutes.
Finally, the sputtered films of copper of the second metal thin film 23 and titanium of the first metal thin film 22 other than the conductor are removed by etching (FIG. 3F). As a result, a pattern having embedded vias can be formed. By repeating this process, a multilayer wiring board can be manufactured.

【0016】なお、一般的にめっきを埋め込むためにフ
ォトリソプロセスを用いる際、パターン内にレジストを
残す工程として、樹脂パターンに合わせて必要なパター
ン部のみレジストを抜きめっきで埋め込む作業が必要と
なる。しかしながら、上述した第1の実施例によれば、
フォトマスクを用いずにビア内部のみレジスト26が残
る状態を得ている。このようにパターンサイズにもよる
が条件によってマスクを必要とせず必要なパターン部の
みレジストを抜きめっきで埋め込むことが可能である。
したがって、基板のそりなどによるマスクパターンとの
ずれを考慮することなく、必要な部分にレジストを残す
ことができ、不要部分へのめっきを防ぐことができる。
In general, when a photolithography process is used to embed plating, as a step of leaving a resist in a pattern, it is necessary to perform an operation of removing a resist only in a necessary pattern portion in accordance with a resin pattern and embedding by plating. However, according to the first embodiment described above,
A state is obtained in which the resist 26 remains only inside the via without using a photomask. As described above, depending on the pattern size, a mask is not required depending on the conditions, and it is possible to bury the resist only in the necessary pattern portion by plating.
Therefore, the resist can be left in a necessary portion without considering a deviation from the mask pattern due to warpage of the substrate or the like, and plating on an unnecessary portion can be prevented.

【0017】(第2の実施の形態)第2の実施の形態と
第1の実施の形態との違いは、ビアを埋め込んだ後の上
部パターンの製造方法の違いである。図4(a)乃至
(c)、図5(a)乃至(c)は本発明の第2の実施の
形態である、埋め込んだビアを持つパターン構造の製造
工程の上部パターン形成の一例を示した断面構成図であ
る。以下この発明の第2の実施の形態に基づいて説明す
る。上部パターンの製造方法を図4(a)乃至(c)、
図5(a)乃至(c)を用いて説明する。ビアを前述し
た第1の実施の形態の方法にて、すなわち図2(a)乃
至(e)と図3(a)乃至(c)までの工程と同様にし
て製造する。そして、第3金属薄膜をエッチングにより
除去した状態の基板(図4(a))の上に、レジスト3
3を液状ならばスピンコート法、ダイコート法、カーテ
ンコート法、印刷法などで、また、ドライフィルムなら
ばラミネートなどで積層し、フォトリソプロセスを用い
て上部パターンを形成する(図4(b))(特許請求の
範囲の第6工程に相当)。
(Second Embodiment) The difference between the second embodiment and the first embodiment is in the method of manufacturing the upper pattern after the via is buried. FIGS. 4A to 4C and 5A to 5C show an example of upper pattern formation in a manufacturing process of a pattern structure having embedded vias according to the second embodiment of the present invention. FIG. Hereinafter, a description will be given based on a second embodiment of the present invention. FIGS. 4A to 4C show a method of manufacturing the upper pattern.
This will be described with reference to FIGS. Vias are manufactured by the method of the first embodiment described above, that is, in the same manner as the steps of FIGS. 2A to 3E and FIGS. 3A to 3C. Then, a resist 3 is formed on the substrate (FIG. 4A) from which the third metal thin film has been removed by etching.
3 is a liquid, a spin coating method, a die coating method, a curtain coating method, a printing method, etc., or a dry film is laminated by a laminating method, and an upper pattern is formed using a photolithographic process (FIG. 4B). (Corresponding to the sixth step in the claims).

【0018】パターン形成後、レジスト33でカバーさ
れていないところの第2金属薄膜32を酸処理等により
エッチングし除去した後に、レジスト33を有機溶剤等
により除去する((図4(c)、図5(a))(特許請
求の範囲の第7工程に相当)。これらの工程により、導
体パターン内部と表面の金属薄膜表面の抵抗値が変わ
り、めっき金属34の析出を制御することができる。次
いで、電解めっきによりパターン部をめっき金属34で
埋め込む(図5(b))(特許請求の範囲の第8工程に
相当)。このめっき金属には、配線用途としてコスト的
に考えると銅が最適であるが、抵抗値の小さい銀や、電
解めっきを行える金、鉄、ニッケル、スズ、白金、パラ
ジウム、亜鉛などの金属や合金でも可能である。この
際、表面にでている第1金属薄膜31は第2金属薄膜3
2が残っているところよりも抵抗が高くなっておりかつ
平滑になっているために、めっきの金属34が析出しに
くい状態となっている。この状態により、第2金属薄膜
32がついているところへ優先的にめっきが析出するこ
ととなる。
After the pattern is formed, the second metal thin film 32 not covered with the resist 33 is removed by etching with an acid treatment or the like, and then the resist 33 is removed with an organic solvent or the like (see FIG. 4C, FIG. 5 (a)) (corresponding to the seventh step in the claims) By these steps, the resistance value of the metal thin film inside and on the surface of the conductor pattern changes, and the deposition of the plating metal 34 can be controlled. Next, the pattern portion is buried by electroplating with a plating metal 34 (FIG. 5B) (corresponding to the eighth step in the claims). However, it is also possible to use silver or a metal such as gold, iron, nickel, tin, platinum, palladium, zinc or the like, which can be electroplated, which has a small resistance value. The thin metal film 31 and the second metal thin film 3
Since the resistance is higher and smoother than in the area where No. 2 remains, the plating metal 34 is hardly deposited. In this state, plating is preferentially deposited where the second metal thin film 32 is attached.

【0019】その後、不要部分にある第1金属薄膜31
をエッチングにより除去する(図5(c))(特許請求
の範囲の第9工程に相当)。電解めっきの際、第1金属
薄膜の抵抗が高く、めっきの析出に偏りがある場合は、
第1金属薄膜の下に電荷を均一化できる低抵抗な金属薄
膜を形成することによりめっきの偏りをなくすことがで
きる。この場合は、はじめに形成する給電層の構造を少
なくとも5層、もしくはそれ以上とする必要がある。第
1の実施の形態同様に、この工程を繰り返すことにより
多層配線基板を製造することができる。
After that, the first metal thin film 31 in the unnecessary portion
Is removed by etching (FIG. 5C) (corresponding to the ninth step of the claims). In the case of electrolytic plating, if the resistance of the first metal thin film is high and the deposition of plating is biased,
By forming a low-resistance metal thin film under the first metal thin film capable of equalizing electric charges, it is possible to eliminate bias in plating. In this case, the structure of the power supply layer formed first must be at least five layers or more. As in the first embodiment, a multilayer wiring board can be manufactured by repeating this process.

【0020】(第2の実施例)第2の実施例を図面を参
照して説明する。第2の実施例は第2の実施の形態に対
応するものである。図4(a)乃至(c)、図5(a)
乃至(c)を参照して、第2の実施例である埋め込んだ
ビアをもつパターン構造の製造方法を説明する。第1の
実施例に記載してある条件と同じに、ビアを埋め込み、
表面に出ている第3金属薄膜を除去した状態の基板から
説明を行う。ビアが埋め込まれて、第3金属薄膜を除去
した基板が用意され(図4(a))、その上にレジスト
33をスピンコータにより10μmの厚さで塗布し、9
0℃、30分の乾燥の後に、上部パターンのフォトマス
クを用い600mJ/cm2の露光、アルカリ現像液で
6分のディップ現像を行うことにより、上部レジストパ
ターンを形成する(図4(b))。ここで用いたレジス
ト33は、ポジ型のフォトレジストである東京応化工業
株式会社のP−LA900PMである。
(Second Embodiment) A second embodiment will be described with reference to the drawings. The second example corresponds to the second embodiment. 4 (a) to 4 (c), FIG. 5 (a)
A method of manufacturing a pattern structure having embedded vias according to a second embodiment will be described with reference to FIGS. The via is buried under the same conditions as those described in the first embodiment,
The description will start from the substrate from which the third metal thin film on the surface has been removed. A substrate in which vias are buried and the third metal thin film is removed is prepared (FIG. 4A), and a resist 33 is applied thereon by a spin coater to a thickness of 10 μm.
After drying at 0 ° C. for 30 minutes, exposure is performed at 600 mJ / cm 2 using a photomask of the upper pattern, and dip development is performed for 6 minutes with an alkaline developer to form an upper resist pattern (FIG. 4B). . The resist 33 used here is P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd., which is a positive photoresist.

【0021】レジスト33でカバーされていないところ
の第2金属薄膜32の銅スパッタ膜をエッチングにより
除去し第1金属薄膜31のチタンを表面にだした後に、
レジスト33を有機溶剤洗浄により除去する((図4
(c)、図5(a))。この後に、残存しているレジス
ト33を45℃、4分の酸素プラズマアッシャーにより
完全に取り去った。また、この工程は表面にでているチ
タンを酸化することも目的としている。パターン部の銅
で被われているところのチタンは、酸化されることはな
い。この工程により、チタンを酸化させることで、より
高抵抗化でき酸に対する不溶性が増す効果も期待でき
る。この状態となった基板に硫酸浴の電解銅めっきを
1.2A、24分の条件で行い、パターン部に銅めっき
を析出させた(図5(b))。この後、チタンをエッチ
ングすることでパターンを形成できる(図5(c))。
After removing the copper sputtered film of the second metal thin film 32 which is not covered with the resist 33 by etching and exposing the titanium of the first metal thin film 31 to the surface,
The resist 33 is removed by washing with an organic solvent (see FIG.
(C), FIG. 5 (a)). Thereafter, the remaining resist 33 was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes. This step is also intended to oxidize the titanium on the surface. Titanium covered with copper in the pattern portion is not oxidized. In this step, by oxidizing titanium, an effect of increasing the resistance and increasing the insolubility in acid can be expected. The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath at 1.2 A for 24 minutes to deposit copper plating on the pattern portion (FIG. 5B). Thereafter, a pattern can be formed by etching the titanium (FIG. 5C).

【0022】(第3の実施の形態)図6(a)乃至
(d)、図7(a)乃至(c)は本発明の第3の実施の
形態を説明するためのパターン構造の断面構成図であ
る。以下この発明の第3の実施の形態に基づいて説明す
る。有機基板、セラミック、アルミナ、シリコンなどの
基板41が用意され(図6(a))、その上に、第1金
属薄膜42をスパッタ法、蒸着法、CVD法などを用い
て形成する。この金属の例としては、樹脂との密着を主
に考慮するため、チタン、クロムが最適であるが、ニオ
ブ、タンタル、タングステンなどのIVa族,Va族,
VIa族の遷移金属およびそれらの合金でも可能であ
る。さらに、この薄膜の上に第2金属薄膜43を同様に
スパッタ法、蒸着法、CVD法などを用いて形成する
(図6(b))(特許請求の範囲の第1工程に相当)。
この金属としては、電解めっきを行うことから、電気抵
抗が小さい銅や銀が最適であるが、アルミニウムおよび
VIIIa族,Ib族の遷移金属のパラジウム、金、白
金などでも差し支えない。また、この金属薄膜を形成す
る際に、基板上に平滑に絶縁樹脂の層が形成されていて
も差し支えない。
(Third Embodiment) FIGS. 6 (a) to 6 (d) and FIGS. 7 (a) to 7 (c) are cross-sectional structures of a pattern structure for explaining a third embodiment of the present invention. FIG. Hereinafter, a description will be given based on a third embodiment of the present invention. An organic substrate, a substrate 41 of ceramic, alumina, silicon, or the like is prepared (FIG. 6A), and a first metal thin film 42 is formed thereon by using a sputtering method, an evaporation method, a CVD method, or the like. As an example of the metal, titanium and chromium are most suitable because adhesion to a resin is mainly considered. However, an IVa group, a Va group, a niobium, a tantalum, a tungsten or the like.
Group VIa transition metals and their alloys are also possible. Further, a second metal thin film 43 is similarly formed on this thin film by using a sputtering method, a vapor deposition method, a CVD method or the like (FIG. 6B) (corresponding to the first step in the claims).
As the metal, copper or silver having a small electric resistance is optimal because of electroplating. However, aluminum and palladium, gold, platinum and the like, which are transition metals of the VIIIa group and the Ib group, may be used. In forming the metal thin film, an insulating resin layer may be smoothly formed on the substrate.

【0023】この薄膜上にレジスト44によりパターン
等を形成し(図6(c))(特許請求の範囲の第2工程
に相当)、ついでエッチングを行うことで不要部分の第
2金属薄膜43を除去する(図6(d))(特許請求の
範囲の第3工程に相当)。レジスト44を有機溶媒など
により除去した後(図7(a))に、電解めっきを行い
第2金属薄膜43で形成されている配線パターンにめっ
き金属45を析出させる(図7(b))(特許請求の範
囲の第4工程に相当)。これは、第2金属薄膜43が残
っているところと、第1金属薄膜42が出ているところ
において、抵抗値が異なっていることと平滑になってい
るために、めっき金属の析出を制御できるためである。
このめっき金属には、配線用途としてコスト的に考える
と銅が最適であるが、抵抗の小さい銀や電解めっきを行
える金、鉄、ニッケル、スズ、白金、パラジウム、亜鉛
などの金属や合金でも可能である。最後に、第1金属薄
膜42をエッチングにより除去することにより、パター
ンを製造する(図7(c))(特許請求の範囲の第5工
程に相当)。上述した第3の実施の形態によれば、基板
上に第1金属薄膜と第2金属薄膜の2層を積層して形成
して、レジストパターンを形成してエッチングすること
で必要なパターンの配線用途金属としての第2金属薄膜
を残し、それ以外の表面を密着用途金属としての第1金
属薄膜とすることで、配線用途金属としての第2金属薄
膜以外の箇所に内部導体を構成する金属の析出、すなわ
ち電解めっきによるめっき金属の析出をおさえることが
でき、めっき金属をパターンに対応して選択的に析出さ
せることができる。
A pattern or the like is formed on this thin film by a resist 44 (FIG. 6C) (corresponding to a second step in the claims), and then etching is performed to remove unnecessary portions of the second metal thin film 43. It is removed (FIG. 6D) (corresponding to the third step in the claims). After removing the resist 44 with an organic solvent or the like (FIG. 7A), electrolytic plating is performed to deposit a plating metal 45 on the wiring pattern formed by the second metal thin film 43 (FIG. 7B). It corresponds to the fourth step in the claims). This is because the resistance is different and the surface is smooth at the portion where the second metal thin film 43 remains and where the first metal thin film 42 is exposed, so that the deposition of the plating metal can be controlled. That's why.
Copper is the most suitable for this plating metal in terms of cost for wiring applications, but silver or metal such as gold, iron, nickel, tin, platinum, palladium, zinc, etc., which can be electroplated with low resistance, can also be used. It is. Finally, a pattern is manufactured by removing the first metal thin film 42 by etching (FIG. 7C) (corresponding to the fifth step in the claims). According to the third embodiment described above, two layers of a first metal thin film and a second metal thin film are formed on a substrate by lamination, and a resist pattern is formed and etched to form a wiring of a necessary pattern. By leaving the second metal thin film as the application metal and leaving the other surface as the first metal thin film as the adhesion application metal, the metal constituting the internal conductor at a location other than the second metal thin film as the wiring application metal Precipitation, that is, deposition of the plating metal by electrolytic plating can be suppressed, and the plating metal can be selectively deposited corresponding to the pattern.

【0024】(第3の実施例)本発明の第3の実施例を
図面を参照して説明する。第3の実施例は第3の実施の
形態に対応するものである。図6(a)乃至(d)、図
7(a)乃至(c)を参照して、第3の実施例であるパ
ターン構造の製造方法を説明する。基板41にガラス繊
維強化有機基板を用い、第1金属薄膜42と第2金属薄
膜43は、スパッタ法により第1金属薄膜42としてチ
タンを、また第2金属薄膜43として銅を順に堆積させ
た(図6(a)、(b))。スパッタの条件例として、
はじめに1×10−7Torrまで真空引きした後に、
アルゴンにより4×10−3Torrとした中で、チタ
ンの堆積条件を印可電流値5A、トレースピード300
mm/minで、銅の堆積条件を印可電流値4A、トレ
ースピード300mm/minとして行い、それぞれ2
00nm、220nmの厚みで堆積させた。
(Third Embodiment) A third embodiment of the present invention will be described with reference to the drawings. The third example corresponds to the third embodiment. A method of manufacturing a pattern structure according to the third embodiment will be described with reference to FIGS. Using a glass fiber reinforced organic substrate as the substrate 41, the first metal thin film 42 and the second metal thin film 43 were sequentially deposited with titanium as the first metal thin film 42 and copper as the second metal thin film 43 by the sputtering method ( FIGS. 6A and 6B). As an example of sputtering conditions,
First, after evacuating to 1 × 10 −7 Torr,
Under the condition of 4 × 10 −3 Torr with argon, the deposition conditions of titanium were set to an applied current value of 5 A and a tray speed of 300.
mm / min, the deposition conditions of copper were set at an applied current value of 4 A and a tray speed of 300 mm / min.
Deposited in thicknesses of 00 nm and 220 nm.

【0025】レジスト44にポジ型のフォトレジストと
して東京応化工業株式会社のP−LA900PMを用
い、スピンコータにより10μmの厚さで塗布し、90
℃、30分の乾燥の後に、配線パターンのフォトマスク
を用い600mJ/cm2の露光、アルカリ現像液で6
分のディップ現像を行うことにより、導体レジストパタ
ーンを形成する(図6(c))。レジスト44でカバー
されていないところの第2金属薄膜43の銅スパッタ膜
をエッチングにより除去し第1金属薄膜42のチタンを
表面にだした後に、レジスト44を有機溶剤洗浄により
除去する(図6(d)、図7(a))。この後に、残存
しているレジスト44を45℃、4分の酸素プラズマア
ッシャーにより完全に取り去った。また、この工程は表
面にでているチタンを酸化することも目的としている。
パターン部の銅で被われているところのチタンは、酸化
されることはない。この工程により、チタンを酸化させ
ることで、より高抵抗化でき酸に対する不溶性が増す効
果も期待できる。この状態となった基板に硫酸浴の電解
銅めっきを1.2A、24分の条件で行い、導体部にめ
っき金属45としての銅めっきを析出させた(図7
(b))。この後、チタンをエッチングすることでパタ
ーンを形成できる(図7(c))。
The resist 44 is coated with P-LA900PM of Tokyo Ohka Kogyo Co., Ltd. as a positive type photoresist by a spin coater to a thickness of 10 μm.
After drying at 30 ° C. for 30 minutes, exposure was performed at 600 mJ / cm 2 using a photomask of a wiring pattern, and 6 hours with an alkali developing solution.
By performing dip development for a minute, a conductor resist pattern is formed (FIG. 6C). After removing the copper sputtered film of the second metal thin film 43 which is not covered with the resist 44 by etching and exposing the titanium of the first metal thin film 42 to the surface, the resist 44 is removed by washing with an organic solvent (FIG. 6 ( d), FIG. 7 (a)). Thereafter, the remaining resist 44 was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes. This step is also intended to oxidize the titanium on the surface.
Titanium covered with copper in the pattern portion is not oxidized. In this step, by oxidizing titanium, an effect of increasing the resistance and increasing the insolubility in acid can be expected. The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath at 1.2 A for 24 minutes to deposit copper plating as the plating metal 45 on the conductor (FIG. 7).
(B)). Thereafter, a pattern can be formed by etching the titanium (FIG. 7C).

【0026】(第4の実施の形態)第3の実施の形態に
おいては、導体に厚みを持たせる際、配線等のパターン
形状が変わってしまう問題がある。次に説明する第4の
実施の形態はこの問題を解消することが可能である。第
4の実施の形態と第3の実施の形態の違いは、金属薄膜
を形成する前に絶縁樹脂で凹状にパターンを形成するこ
とにより、所定の形状で配線等を形成できるところであ
る。
(Fourth Embodiment) In the third embodiment, there is a problem that the pattern shape of the wiring or the like changes when the conductor is given a thickness. The fourth embodiment described below can solve this problem. The difference between the fourth embodiment and the third embodiment is that a wiring or the like can be formed in a predetermined shape by forming a concave pattern with an insulating resin before forming a metal thin film.

【0027】図8(a)乃至(e)、図9(a)乃至
(d)は本発明の第4の実施の形態を説明するためのパ
ターン構造の断面構成図である。以下この発明の第4の
実施の形態に基づいて説明する。有機基板、セラミッ
ク、アルミナ、シリコンなどの基板51が用意され、そ
の上に絶縁樹脂52を、例えば液状ならばスピンコート
法、ダイコート法、カーテンコート法、印刷法などで、
また、ドライフィルムならばラミネートなどで積層する
(図8(a))。次に、乾燥等の処理を施して絶縁樹脂
をかためた後、感光性樹脂ならばフォトリソプロセスな
どで、非感光性樹脂ならばレーザ加工法などにより導体
部のパターンを形成する(図8(b))(特許請求の範
囲の第1工程に相当)。フォトリソプロセスならば、こ
こで使用する絶縁樹脂52の解像度、レーザ加工法なら
ばレーザの種類等により、形成できる配線ピッチやビア
径が決定される。
FIGS. 8A to 8E and FIGS. 9A to 9D are cross-sectional views of a pattern structure for explaining a fourth embodiment of the present invention. Hereinafter, description will be made based on a fourth embodiment of the present invention. A substrate 51 such as an organic substrate, ceramic, alumina, or silicon is prepared, and an insulating resin 52 is formed thereon, for example, by a spin coating method, a die coating method, a curtain coating method, a printing method, etc.
If it is a dry film, it is laminated by lamination or the like (FIG. 8A). Next, after performing processing such as drying to harden the insulating resin, a pattern of a conductor portion is formed by a photolithography process or the like for a photosensitive resin or a laser processing method for a non-photosensitive resin (FIG. 8 ( b)) (corresponding to the first step in the claims). In the case of the photolithography process, the wiring pitch and via diameter that can be formed are determined by the resolution of the insulating resin 52 used here, and in the case of the laser processing method, the type of laser or the like.

【0028】パターニングされた絶縁樹脂52上に、第
1金属薄膜53をスパッタ法、蒸着法、CVD法などを
用いて形成する。この金属の例として樹脂との密着を考
慮するため、チタン、クロムが最適であるが、ニオブ、
タンタル、タングステンなどのIVa族,Va族,VI
a族の遷移金属およびそれらの合金でも可能である。さ
らに、この薄膜の上に第2金属薄膜54を同様にスパッ
タ法、蒸着法、CVD法などを用いて形成する(図8
(c))(特許請求の範囲の第2工程に相当)。この金
属薄膜としては電気抵抗が小さい銅や銀が最適である
が、アルミニウムおよびVIIIa族,Ib族の遷移金
属のパラジウム、金、白金などでも差し支えない。つい
で、この上にレジスト55を、絶縁樹脂と同様に液状な
らばスピンコート法、ダイコート法、カーテンコート
法、印刷法などで、また、ドライフィルムならばラミネ
ートなどで積層する(図8(d))。このレジスト55
をエッチング工程、もしくはポジ型の感光樹脂であるな
らばフォトリソプロセスの露光と現像工程を行うことに
より、導体部のパターン内のみに残す(図8(e))。
フォトリソプロセスを用いる際、露光時の工程として、
パターンの開口面積が小さいものに関しては特にクロム
マスクなどのフォトマスクの必要性はないが、開口面積
が大きくなっているところにはレジスト55を残すため
にフォトマスクが必要になる。図8(d)、(e)の工
程が特許請求の範囲の第3工程に相当している。次に、
表層の第2金属薄膜54を酸処理等によりエッチングす
る(図9(a))(特許請求の範囲の第4工程に相
当)。その後、導体パターン部内に残っているレジスト
55を有機溶媒などにより除去する(図9(b))。こ
れらの工程により、導体パターン内部と表面の金属薄膜
表面の抵抗値が変わり、めっき金属56の析出を制御す
ることができる。次いで電解めっきを行い、導体パター
ン部にめっき金属56を析出させる(図9(c))。こ
のめっき金属には、配線用途としてコスト的に考えると
銅が最適であるが、抵抗値の小さい銀や、電解めっきを
行える金、鉄、ニッケル、スズ、白金、パラジウム、亜
鉛などの金属や合金でも可能である。図9(b)、
(c)の工程が特許請求の範囲の第5工程に相当してい
る。この際、表面にでている第1金属薄膜53は第2金
属薄膜54が残っているところよりも抵抗が高くなって
おりかつ平滑になっているために、めっきの金属56が
析出しにくい状態となっている。この状態により、第2
金属薄膜54がついているところへ優先的にめっきが析
出することとなる。
A first metal thin film 53 is formed on the patterned insulating resin 52 by using a sputtering method, an evaporation method, a CVD method, or the like. As an example of this metal, titanium and chromium are optimal for considering adhesion with resin, but niobium,
IVa group, Va group, VI such as tantalum and tungsten
Group a transition metals and their alloys are also possible. Further, a second metal thin film 54 is similarly formed on this thin film by a sputtering method, a vapor deposition method, a CVD method or the like (FIG. 8).
(C)) (corresponding to the second step in the claims). As the metal thin film, copper or silver having a small electric resistance is optimal, but aluminum and palladium, gold, platinum and the like, which are transition metals of the VIIIa group and the Ib group, may be used. Next, a resist 55 is laminated thereon by a spin coating method, a die coating method, a curtain coating method, a printing method or the like if it is liquid like the insulating resin, or by a lamination or the like if it is a dry film (FIG. 8D). ). This resist 55
Is exposed only in the conductor portion pattern by performing an etching step or a photolithographic process of exposure and development if it is a positive photosensitive resin (FIG. 8E).
When using the photolithography process, as a step at the time of exposure,
A photomask such as a chrome mask is not particularly necessary for a pattern having a small opening area, but a photomask is required where the opening area is large in order to leave the resist 55. The steps in FIGS. 8D and 8E correspond to the third step in the claims. next,
The second metal thin film 54 in the surface layer is etched by an acid treatment or the like (FIG. 9A) (corresponding to the fourth step in the claims). After that, the resist 55 remaining in the conductor pattern portion is removed with an organic solvent or the like (FIG. 9B). By these steps, the resistance value of the metal thin film inside and on the surface of the conductor pattern changes, and the deposition of the plating metal 56 can be controlled. Next, electrolytic plating is performed to deposit a plating metal 56 on the conductor pattern portion (FIG. 9C). Copper is the most suitable for this plating metal in terms of cost for wiring applications. But it is possible. FIG. 9 (b),
Step (c) corresponds to the fifth step in the claims. At this time, the first metal thin film 53 on the surface has a higher resistance and is smoother than the portion where the second metal thin film 54 remains, so that the plating metal 56 is hardly deposited. It has become. Due to this state, the second
Plating is preferentially deposited on the portion where the metal thin film 54 is provided.

【0029】最後に、表面にある第1金属薄膜53と導
体のめっき金属56をバフ研磨などの研磨法等を用いて
削り、平滑とする(図9(d))(特許請求の範囲の第
6工程に相当)。また、第1金属薄膜53がエッチング
可能である金属の場合は、エッチングによっても除去し
ても良い。この工程により、平滑な表面をもつパターン
が形成できる。以上説明したように、第4の実施の形態
においては、金属薄膜を形成する前に絶縁樹脂で凹状に
パターンを形成するので、所定の形状で配線等を形成で
き、導体に厚みを持たせる際、配線等のパターン形状が
変わってしまうという第3の実施の形態の問題を解消す
ることが可能である。
Finally, the first metal thin film 53 and the plating metal 56 of the conductor on the surface are ground using a polishing method such as buff polishing or the like to make them smooth (FIG. 9D). 6 steps). If the first metal thin film 53 is a metal that can be etched, it may be removed by etching. By this step, a pattern having a smooth surface can be formed. As described above, in the fourth embodiment, since a concave pattern is formed with an insulating resin before forming a metal thin film, wirings and the like can be formed in a predetermined shape, and when a conductor is given a thickness. It is possible to solve the problem of the third embodiment in which the pattern shape of the wiring or the like changes.

【0030】図10は上述した第4の実施の形態を用い
て多層配線を形成する工程の一例を示した断面構成図で
ある。前述の第4の実施の形態の工程により第1層目の
配線を形成(図10(a))した後、層間をつなぐビア
を絶縁樹脂66により形成する(図10(b))。さら
に、二層目の導体パターンを絶縁樹脂67で形成(図1
0(c))した後に一層目と同様の工程を繰り返して、
めっき金属65で埋め込んだ導体を形成する(図10
(d))。必要があれば、ビアのみの形成も可能であ
る。
FIG. 10 is a sectional view showing an example of a process for forming a multilayer wiring using the above-described fourth embodiment. After the first layer wiring is formed by the process of the fourth embodiment (FIG. 10A), vias connecting the layers are formed by the insulating resin 66 (FIG. 10B). Further, a second-layer conductor pattern is formed of the insulating resin 67 (FIG. 1).
0 (c)), the same steps as those of the first layer are repeated,
A conductor embedded with the plating metal 65 is formed (FIG. 10).
(D)). If necessary, only vias can be formed.

【0031】このような手段を用いることで各配線層の
平滑化がはかられ、多層に配線層を形成する際に、下地
の凹凸による配線パターン等のずれやよれを防ぐことが
できる。また、表面が平坦であることから、従来、平滑
な表面を得るために厚めに塗布しなければならなかった
絶縁層を必要最小の膜厚で形成可能となり、ビアの径を
小さくすることができる。さらに、工程上ビアはめっき
で埋められてしまうため、接続信頼性も良くなり、ビア
の直上にビアを形成することも可能となる。このように
多層に配線を形成していく場合、従来法のセミアディテ
ィブ法より工数が少なくなる利点がある。
By using such a means, each wiring layer can be smoothed, and when forming a multilayer wiring layer, it is possible to prevent the wiring pattern or the like from being displaced or distorted due to unevenness of the base. In addition, since the surface is flat, the insulating layer, which had to be applied thicker to obtain a smooth surface in the past, can be formed with a minimum necessary film thickness, and the diameter of the via can be reduced. . Further, since the via is filled with plating in the process, connection reliability is improved, and the via can be formed immediately above the via. When the wiring is formed in multiple layers as described above, there is an advantage that the number of steps is reduced as compared with the conventional semi-additive method.

【0032】(第4の実施例)本発明の第4の実施例を
図面を参照して説明する。第4の実施例は第4の実施の
形態に対応するものである。図8(a)乃至(e)、図
9(a)乃至(d)を参照して、第4の実施例であるパ
ターン製造方法を説明する。基板51にガラス繊維強化
有機基板を用い、絶縁樹脂52にネガ型のフルオレン骨
格を有するエポキシアクリレート樹脂を主原料としてい
る新日鐵化学株式会社のV−259PAを用いた。この
樹脂をスピンコータにより10μmの厚さに塗布し、7
5℃で40分の乾燥を行い、200mJ/cm2の露
光、1%炭酸ソーダ水溶液で4分のディップ現像を行う
ことにより配線パターンを得た後、パターン内に抜け残
っているエポキシアクリレート樹脂を45℃、2分の酸
素プラズマアッシャーにより除去して、最後に窒素雰囲
気中で200℃、30分の加熱を行うことでエポキシア
クリレート樹脂を硬化させた(図8(a)、(b))。
(Fourth Embodiment) A fourth embodiment of the present invention will be described with reference to the drawings. The fourth example corresponds to the fourth embodiment. The pattern manufacturing method according to the fourth embodiment will be described with reference to FIGS. 8A to 8E and 9A to 9D. A glass fiber reinforced organic substrate was used as the substrate 51, and V-259PA manufactured by Nippon Steel Chemical Co., Ltd., whose main material was an epoxy acrylate resin having a negative fluorene skeleton, was used as the insulating resin 52. This resin was applied to a thickness of 10 μm using a spin coater,
After drying at 5 ° C. for 40 minutes, exposure to 200 mJ / cm 2 and dip development with 1% aqueous sodium carbonate solution for 4 minutes to obtain a wiring pattern, the epoxy acrylate resin remaining in the pattern is removed by 45%. The mixture was removed by an oxygen plasma asher at 2 ° C. for 2 minutes, and finally, the epoxy acrylate resin was cured by heating at 200 ° C. for 30 minutes in a nitrogen atmosphere (FIGS. 8A and 8B).

【0033】次に、スパッタ法により第1金属薄膜53
としてチタンを、また第2金属薄膜54として銅を順に
堆積させた。スパッタの条件例として、はじめに1×1
0−7Torrまで真空引きした後に、アルゴンにより
4×10−3Torrとした中で、チタンの堆積条件を
印可電流値5A、トレースピード300mm/min
で、銅の堆積条件を印可電流値4A、トレースピード3
00mm/minとして行い、それぞれ200nm、2
20nmの厚みで堆積させた(図8(c))。レジスト
55にポジ型のフォトレジストとして東京応化工業株式
会社のP−LA900PMを用い、スピンコータにより
10μmの厚さで塗布し、90℃、30分の乾燥の後
に、フォトマスクを用いずに240mJ/cm2の露
光、アルカリ現像液で6分のディップ現像を行うことに
より、パターン部のみレジスト55が残る状態を得た
(図8(d)、(e))。
Next, the first metal thin film 53 is formed by sputtering.
, And copper as the second metal thin film 54 were sequentially deposited. As an example of sputtering conditions, 1 × 1
After evacuating to 0-7 Torr, the deposition conditions of titanium were set to an applied current value of 5 A and a tray speed of 300 mm / min in a pressure of 4 × 10 −3 Torr with argon.
Then, set the copper deposition conditions to 4 A for the current value and 3 for the tray speed.
200 mm, 2 mm
It was deposited to a thickness of 20 nm (FIG. 8 (c)). P-LA900PM of Tokyo Ohka Kogyo Co., Ltd. was used as a positive photoresist on the resist 55, applied with a spin coater to a thickness of 10 μm, dried at 90 ° C. for 30 minutes, and then 240 mJ / cm 2 without using a photomask. Exposure and dip development with an alkali developing solution for 6 minutes resulted in a state in which the resist 55 remained only in the pattern portion (FIGS. 8D and 8E).

【0034】第2金属薄膜54の銅スパッタ膜をエッチ
ングにより除去した後に、パターン内部のレジスト55
を有機溶剤洗浄により除去する(図9(a)、
(b))。この後に、パターン内部に残存しているレジ
スト55を45℃、4分の酸素プラズマアッシャーによ
り完全に取り去った。また、この工程は表面にでている
チタンを酸化することも目的としている。パターン部の
銅で被われているところのチタンは、酸化されることは
ない。この工程によりチタンを酸化させることで、より
高抵抗化でき酸に対する不溶性が増す効果も期待でき
る。この状態となった基板に硫酸浴の電解銅めっきを
1.2A、24分の条件で行い、導体部を銅めっきで埋
めた(図9(c))。この後、1000番でバフ研磨を
行うことにより、平滑表面の配線が形成できた(図9
(d))。めっきの際、酸化しているチタン表面にも粒
上に銅めっきが析出するが、バフ研磨やチタンをエッチ
ングする工程、もしくは2つの工程を組み合わせること
により、完全に除去できることを確認している。
After the copper sputter film of the second metal thin film 54 is removed by etching, the resist 55 inside the pattern is removed.
Is removed by washing with an organic solvent (FIG. 9 (a),
(B)). Thereafter, the resist 55 remaining inside the pattern was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes. This step is also intended to oxidize the titanium on the surface. Titanium covered with copper in the pattern portion is not oxidized. By oxidizing titanium in this step, the effect of increasing the resistance and increasing the insolubility in acid can be expected. The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath at 1.2 A for 24 minutes, and the conductor was filled with copper plating (FIG. 9C). Thereafter, by performing buffing at the number 1000, wiring with a smooth surface was formed (FIG. 9).
(D)). During plating, copper plating also precipitates on the oxidized titanium surface on the grains, but it has been confirmed that it can be completely removed by buffing or etching titanium, or by combining the two processes.

【0035】なお、第1の実施例の場合と同様に、一般
的にめっきを埋め込むためにフォトリソプロセスを用い
る際、パターン内にレジストを残す工程として、樹脂パ
ターンに合わせて必要なパターン部のみレジストを抜き
めっきで埋め込む作業が必要となる。しかしながら、上
述した第4の実施例によれば、第1の実施例の場合と同
様に、フォトマスクを用いずにビア内部のみレジスト5
5が残る状態を得ている。このようにパターンサイズに
もよるが条件によってマスクを必要とせず必要なパター
ン部のみレジストを抜きめっきで埋め込むことが可能で
ある。したがって、基板のそりなどによるマスクパター
ンとのずれを考慮することなく、必要な部分にレジスト
を残すことができ、不要部分へのめっきを防ぐことがで
きる。
As in the case of the first embodiment, when a photolithography process is generally used for embedding plating, a step of leaving a resist in a pattern is performed only in a necessary pattern portion in accordance with a resin pattern. It is necessary to perform the work of extracting and embedding by plating. However, according to the above-described fourth embodiment, similarly to the first embodiment, the resist 5 is formed only inside the via without using a photomask.
5 remains. As described above, depending on the pattern size, a mask is not required depending on the conditions, and it is possible to bury the resist only in the necessary pattern portion by plating. Therefore, the resist can be left in a necessary portion without considering a deviation from the mask pattern due to warpage of the substrate or the like, and plating on an unnecessary portion can be prevented.

【0036】(第5の実施の形態)第3、第4の実施の
形態では、金属薄膜として用いた金属の抵抗が高くなる
と、めっき時の電位が不均一になることが起こり、導体
のめっきにばらつきが発生するという問題が生じるおそ
れがある。次に説明する第5の実施の形態はこの問題を
解消することが可能である。第5の実施の形態と、第
3、第4の実施の形態との違いは、絶縁樹脂上に形成す
る金属薄膜の組成を変更しているところであり、他の工
程は同じである。また、第4の実施の形態と同様に工程
を繰り返すことにより多層配線板を形成することができ
る。
(Fifth Embodiment) In the third and fourth embodiments, when the resistance of the metal used as the metal thin film is increased, the potential at the time of plating becomes nonuniform, and the plating of the conductor is performed. There is a possibility that a problem that variation occurs in the data may occur. The fifth embodiment described below can solve this problem. The difference between the fifth embodiment and the third and fourth embodiments is that the composition of the metal thin film formed on the insulating resin is changed, and the other steps are the same. Further, by repeating the steps as in the fourth embodiment, a multilayer wiring board can be formed.

【0037】図11(a)乃至(d)、図12(a)乃
至(e)は本発明の第5の実施の形態を説明するための
パターン構造の断面構成図である。以下この発明の第5
の実施の形態に基づいて説明する。次に述べる図11
(c)の工程以外の工程については前述した第4の実施
の形態を示す図8(a)乃至(e)、図9(a)乃至
(d)の工程と同様であるため、説明を割愛する。金属
薄膜を形成するところの説明を図11(c)を参照して
説明する。パターニングされた絶縁樹脂上に、第1金属
薄膜73、第2金属薄膜74、第3金属薄膜75および
第4金属薄膜76をスパッタ法、蒸着法、CVD法など
を用いて順に形成する(特許請求の範囲の第1工程に相
当)。第1金属薄膜73の例としては、樹脂との密着を
主に考慮するため、クロム、チタン、モリブデン、ニオ
ブ、タンタルなどのIVa族,Va族,VIa族の遷移
金属およびそれらの合金が適している。第2金属薄膜7
4は、めっき時の電位を均一化することを主に考慮して
いるため、電気抵抗が小さい銅や銀が最適であるが、ア
ルミニウムおよびVIIIa族,Ib族の遷移金属のパ
ラジウム、金、白金などでも差し支えない。さらに、第
3金属薄膜75においては、工程上耐酸性を有する金属
を考慮するため、チタン、ニオブ、タンタル、タングス
テン、クロムなどのIVa族,Va族,VIa族の遷移
金属およびそれらの合金が適している。また、第4金属
薄膜76としては電気抵抗が小さい銅や銀が最適である
が、アルミニウムおよびVIIIa族,Ib族の遷移金
属のパラジウム、金、白金などでも差し支えない。上述
したように、第5の実施の形態では、金属薄膜として第
1乃至第4金属薄膜を順に積層するため、金属薄膜とし
て用いた金属の抵抗を低くすることができ、めっき時の
電位が不均一になることを防止し、導体のめっきにばら
つきが発生するという問題を解消することができる。
FIGS. 11 (a) to 11 (d) and FIGS. 12 (a) to 12 (e) are cross-sectional views of a pattern structure for explaining a fifth embodiment of the present invention. The fifth of the present invention
A description will be given based on the embodiment. FIG. 11 to be described next
Steps other than the step (c) are the same as the steps in FIGS. 8A to 8E and FIGS. 9A to 9D showing the above-described fourth embodiment, and a description thereof will be omitted. I do. The description of forming the metal thin film will be described with reference to FIG. A first metal thin film 73, a second metal thin film 74, a third metal thin film 75, and a fourth metal thin film 76 are sequentially formed on the patterned insulating resin by using a sputtering method, an evaporation method, a CVD method, or the like. ). As an example of the first metal thin film 73, transition metals of IVa group, Va group, VIa group such as chromium, titanium, molybdenum, niobium, and tantalum and alloys thereof are suitable in order to mainly consider adhesion to a resin. I have. Second metal thin film 7
For No. 4, copper and silver having a small electric resistance are optimal because mainly taking account of making the potential at the time of plating uniform, but palladium, gold and platinum of aluminum and transition metals of VIIIa group and Ib group are preferred. It doesn't matter. Further, in the third metal thin film 75, transition metals of the IVa group, the Va group, the VIa group such as titanium, niobium, tantalum, tungsten, and chromium, and alloys thereof are suitable in consideration of a metal having acid resistance in the process. ing. As the fourth metal thin film 76, copper or silver having a small electric resistance is optimal, but aluminum or a transition metal of group VIIIa or Ib, such as palladium, gold, or platinum, may be used. As described above, in the fifth embodiment, the first to fourth metal thin films are sequentially laminated as metal thin films, so that the resistance of the metal used as the metal thin film can be reduced, and the potential during plating is not sufficient. Uniformity can be prevented, and the problem that the plating of the conductor varies can be solved.

【0038】(第5の実施例)本発明の第5の実施例を
図面を参照して説明する。第5の実施例は第5の実施の
形態に対応するものである。図11(a)乃至(d)、
図12(a)乃至(e)を参照して、第5の実施例であ
るパターン製造方法を説明する。基板71にガラス繊維
強化有機基板を用い、絶縁樹脂72にネガ型のフルオレ
ン骨格を有するエポキシアクリレート樹脂を主原料とし
ている新日鐵化学株式会社のV−259PAを用いた。
このネガ型のエポキシアクリレート樹脂をスピンコータ
により10μmの厚さに塗布し、75℃で40分の乾燥
を行い、200mJ/cm2の露光、1%炭酸ソーダ水
溶液で4分のディップ現像を行うことにより配線パター
ンを得た後、パターン内に抜け残っているエポキシアク
リレート樹脂を45℃、2分の酸素プラズマアッシャー
により除去して、最後に窒素雰囲気中で200℃、30
分の加熱を行うことでエポキシアクリレート樹脂を硬化
させた(図11(a)、(b))。次に、第1金属薄膜
73、第2金属薄膜74、第3金属薄膜75および第4
金属薄膜76は、スパッタ法により第1金属薄膜73お
よび第3金属薄膜75としてチタンを、また第2金属薄
膜74および第4金属薄膜76として銅をこの順に堆積
させた(図11(c))。スパッタの条件例として、は
じめに1×10−7Torrまで真空引きした後に、ア
ルゴンにより4×10−3Torrとした中で、第1金
属薄膜73および第3金属薄膜75のどちらも、チタン
の堆積条件を印可電流値5A、トレースピード300m
m/minで行い、第2金属薄膜74および第4金属薄
膜76のどちらも、銅の堆積条件を印可電流値4A、ト
レースピード300mm/minとしておこなった。チ
タン、銅それぞれの薄膜の厚さは200nm、220n
mである。
(Fifth Embodiment) A fifth embodiment of the present invention will be described with reference to the drawings. The fifth example corresponds to the fifth embodiment. 11 (a) to 11 (d),
A pattern manufacturing method according to a fifth embodiment will be described with reference to FIGS. A glass fiber reinforced organic substrate was used as the substrate 71, and V-259PA of Nippon Steel Chemical Co., Ltd., whose main material was an epoxy acrylate resin having a negative fluorene skeleton, was used as the insulating resin 72.
This negative type epoxy acrylate resin is applied to a thickness of 10 μm by a spin coater, dried at 75 ° C. for 40 minutes, exposed to 200 mJ / cm 2, and subjected to dip development for 4 minutes with a 1% aqueous sodium carbonate solution to form a wiring. After the pattern was obtained, the epoxy acrylate resin remaining in the pattern was removed by an oxygen plasma asher at 45 ° C. for 2 minutes.
The epoxy acrylate resin was cured by heating for minutes (FIGS. 11A and 11B). Next, the first metal thin film 73, the second metal thin film 74, the third metal thin film 75, and the fourth
As the metal thin film 76, titanium was deposited as the first metal thin film 73 and the third metal thin film 75 by sputtering, and copper was deposited as the second metal thin film 74 and the fourth metal thin film 76 in this order (FIG. 11C). . As an example of sputtering conditions, after first evacuation to 1 × 10 −7 Torr and then setting it to 4 × 10 −3 Torr with argon, both the first metal thin film 73 and the third metal thin film 75 have the same titanium deposition conditions. 5A applied current, 300m tray speed
The second metal thin film 74 and the fourth metal thin film 76 were both subjected to copper deposition conditions of an applied current value of 4 A and a tray speed of 300 mm / min. The thickness of each thin film of titanium and copper is 200 nm, 220 n
m.

【0039】レジスト77にポジ型のフォトレジストと
して東京応化工業株式会社のP−LA900PMを用
い、スピンコータにより10μmの厚さで塗布し、90
℃、30分の乾燥の後に、フォトマスクを用いずに24
0mJ/cm2の露光、アルカリ現像液で6分のディッ
プ現像を行うことにより、パターン部のみレジスト77
が残る状態を得た(図11(d)、図12(a))。第
4金属薄膜76の銅スパッタ膜をエッチングにより除去
した後に、パターン内部のレジスト77を有機溶剤洗浄
により除去する(図12(b)、(c))。この後に、
パターン内部に残存しているレジストを45℃、4分の
酸素プラズマアッシャーにより完全に取り去った。ま
た、この工程は表面にでている第3金属薄膜75のチタ
ンを酸化することも目的としている。この工程によりチ
タンを酸化させることで、より高抵抗化でき酸に対する
不溶性が増す効果も期待できる。パターン部の銅で被わ
れているところのチタンは酸化されることはなく、第2
金属薄膜74の銅薄膜も高抵抗化することはなかった。
この状態となった基板に硫酸浴の電解銅めっきを0.6
A、24分の条件で行い、導体部を銅めっきで埋めた
(図12(d)。この後、1000番でバフ研磨を行う
ことにより、第1金属薄膜73、第2金属薄膜74、第
3金属薄膜75およびめっき金属77を削ることで平滑
表面のパターンが形成できた(図12(e))。めっき
の際、酸化しているチタン表面にも粒上に銅めっきが析
出するが、バフ研磨の工程で完全に除去できることが実
験により確認している。また、このめっき時の電位の均
一化を行うことにより、大面積な基板での形成が、容易
になる。この工程を、第4の実施の形態と同様に繰り返
すことによって、平滑な表面の多層配線を形成すること
ができる。
The resist 77 is coated with P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd. as a positive type photoresist with a thickness of 10 μm using a spin coater.
After drying at 30 ° C. for 30 minutes, 24 hours without using a photomask.
Exposure of 0 mJ / cm 2 and dip development for 6 minutes with an alkali developing solution make it possible to resist only the pattern portion.
Was obtained (FIG. 11D, FIG. 12A). After the copper sputtered film of the fourth metal thin film 76 is removed by etching, the resist 77 inside the pattern is removed by washing with an organic solvent (FIGS. 12B and 12C). After this,
The resist remaining inside the pattern was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes. This step also aims to oxidize the titanium of the third metal thin film 75 exposed on the surface. By oxidizing titanium in this step, the effect of increasing the resistance and increasing the insolubility in acid can be expected. The titanium covered by the copper in the pattern is not oxidized,
The resistance of the copper thin film of the metal thin film 74 did not increase.
The substrate in this state is plated with electrolytic copper in a sulfuric acid bath for 0.6.
A, performed for 24 minutes, the conductor portion was filled with copper plating (FIG. 12 (d). Thereafter, the first metal thin film 73, the second metal thin film 74, A smooth surface pattern was formed by shaving the three-metal thin film 75 and the plating metal 77. (FIG. 12 (e).) During plating, copper plating also precipitates on the oxidized titanium surface, Experiments have confirmed that it can be completely removed by the buff polishing process, and that the formation of a large-area substrate is facilitated by making the potential uniform during plating. By repeating in the same manner as in the fourth embodiment, a multilayer wiring having a smooth surface can be formed.

【0040】なお、第1、第4の実施例の場合と同様
に、一般的にめっきを埋め込むためにフォトリソプロセ
スを用いる際、パターン内にレジストを残す工程とし
て、樹脂パターンに合わせて必要なパターン部のみレジ
ストを抜きめっきで埋め込む作業が必要となる。しかし
ながら、上述した第5の実施例によれば、第1、第4の
実施例の場合と同様に、フォトマスクを用いずにビア内
部のみレジスト77が残る状態を得ている。このように
パターンサイズにもよるが条件によってマスクを必要と
せず必要なパターン部のみレジストを抜きめっきで埋め
込むことが可能である。したがって、基板のそりなどに
よるマスクパターンとのずれを考慮することなく、必要
な部分にレジストを残すことができ、不要部分へのめっ
きを防ぐことができる。
As in the first and fourth embodiments, when a photolithography process is generally used for embedding the plating, a step of leaving a resist in the pattern is performed in accordance with a pattern necessary for the resin pattern. It is necessary to remove the resist only at the part and bury it by plating. However, according to the above-described fifth embodiment, as in the first and fourth embodiments, a state is obtained in which the resist 77 remains only inside the via without using a photomask. As described above, depending on the pattern size, a mask is not required depending on the conditions, and it is possible to bury the resist only in the necessary pattern portion by plating. Therefore, the resist can be left in a necessary portion without considering a deviation from the mask pattern due to warpage of the substrate or the like, and plating on an unnecessary portion can be prevented.

【0041】(第6の実施の形態)第6の実施の形態
は、途中までの工程は第2、第3の実施の形態と同じで
あるが、絶縁樹脂上に形成する金属薄膜の組成と金属薄
膜を形成した後の工程が相違している。図13(a)乃
至(d)、図14(a)乃至(d)は本発明の第6の実
施の形態を説明するためのパターン構造を示す断面構成
図である。以下この発明の第6の実施の形態に基づいて
説明する。有機基板、セラミック、アルミナ、シリコン
などの基板81が用意され、その上に絶縁樹脂82を、
例えば液状ならばスピンコート法、ダイコート法、カー
テンコート法、印刷法などで、また、ドライフィルムな
らばラミネートなどで積層する(図13(a))。次
に、乾燥等の処理を施して絶縁樹脂をかためた後、感光
性樹脂ならばフォトリソプロセスなどで、非感光性樹脂
ならばレーザ加工法などにより導体部のパターンを形成
する(図13(b))(特許請求の範囲の第1工程に相
当)。フォトリソプロセスならば、ここで使用する絶縁
樹脂82の解像度、レーザ加工法ならレーザの種類等に
より、形成できる配線ピッチやビア径が決定される。パ
ターニングされた絶縁樹脂上に、金属薄膜83をスパッ
タ法、蒸着法、CVD法などを用いて形成する。この金
属の例として、樹脂上の密着を主に考慮するため、クロ
ム、チタン、モリブデン、タンタル、ニオブなどのIV
a族,Va族,VIa族の遷移金属が適している。さら
に、この薄膜の上に触媒金属84を同様にスパッタ法、
蒸着法、CVD法などを用いて形成する(図13
(c))(特許請求の範囲の第2工程に相当)。この金
属の例としては、パラジウム、亜鉛など無電解めっきす
る金属に対し触媒反応を起こす金属である。ついで、こ
の上にレジスト85を、絶縁樹脂と同様に液状ならばス
ピンコート法、ダイコート法、カーテンコート法、印刷
法などで、また、ドライフィルムならばラミネートなど
で積層する(図13(d))。このレジスト85をエッ
チング工程、もしくはポジ型の感光樹脂であるならばフ
ォトリソプロセスの露光と現像工程を行うことにより、
導体部のパターン内のみに残す(図14(a))。フォ
トリソプロセスを用いる際、露光時の工程として、導体
パターンの開口面積が小さいものに関しては特にクロム
マスクなどのフォトマスクの必要性はないが、開口面積
が大きくなっているところにはレジスト85を残すため
にフォトマスクが必要になる。図13(d)、図14
(a)の工程が特許請求の範囲の第3工程に相当してい
る。次に、表層の触媒金属84および金属薄膜83をと
もに、バフ研磨などの研磨法等を用いて削り、平滑とす
る(図14(b))(特許請求の範囲の第4工程に相
当)。ここで、パターン部をレジストでカバーしている
ことにより、研磨等の際に出る削りかすや水あかなどに
よる触媒金属84の汚染が防げ、清浄な状態で無電解め
っきに用いることができる。また、触媒金属84および
金属薄膜83がともにエッチングにより除去可能な金属
である場合は、エッチングにより表層部の金属薄膜を除
去してもよい。ついで、パターン部に残っているレジス
ト85を、有機溶媒などにより除去する(図14
(c))。これにより得られた状態の基板を、無電解め
っき液にいれ、導体部をめっき金属86で埋め込む(図
14(d))。図14(c)、(d)の工程が特許請求
の範囲の第5工程に相当している。これにより、無電解
めっきを用いた微細化に対応可能な配線が形成できる。
さらに、この工程を繰り返すことにより、多層配線基板
を製造することができる。上述した第6の実施の形態に
よれば、無電解めっき用の触媒金属薄膜と金属薄膜はパ
ターン部の箇所には残るから不析出による断線、あるい
は下地との密着低下を引き起こすことがない。パターン
部以外の箇所からは除触媒金属薄膜と金属薄膜が除去さ
れるため、金属イオンのマイグレーションが起こらず絶
縁信頼性が確保される。したがって、フルアディティブ
法による微細配線形成を可能とすることができる。
(Sixth Embodiment) The sixth embodiment is the same as the second and third embodiments except for the steps up to the middle, but the composition of the metal thin film formed on the insulating resin is the same as that of the second embodiment. The steps after forming the metal thin film are different. FIGS. 13 (a) to 13 (d) and FIGS. 14 (a) to 14 (d) are cross-sectional views showing a pattern structure for explaining the sixth embodiment of the present invention. Hereinafter, a description will be given based on a sixth embodiment of the present invention. A substrate 81 such as an organic substrate, ceramic, alumina, or silicon is prepared, and an insulating resin 82 is provided thereon.
For example, a liquid film is laminated by a spin coating method, a die coating method, a curtain coating method, a printing method and the like, and a dry film is laminated by a laminating method (FIG. 13A). Next, after performing a treatment such as drying to cure the insulating resin, a pattern of a conductor portion is formed by a photolithography process or the like for a photosensitive resin or a laser processing method for a non-photosensitive resin (FIG. 13 ( b)) (corresponding to the first step in the claims). In the case of the photolithography process, the wiring pitch and via diameter that can be formed are determined by the resolution of the insulating resin 82 used here, and in the case of the laser processing method, the type of laser or the like. A metal thin film 83 is formed on the patterned insulating resin by using a sputtering method, an evaporation method, a CVD method, or the like. As an example of this metal, an IV of chromium, titanium, molybdenum, tantalum, niobium, etc.
Group a, Group Va, Group VIa transition metals are suitable. Further, a catalyst metal 84 is similarly sputtered on the thin film,
It is formed using an evaporation method, a CVD method, or the like (FIG. 13
(C)) (corresponding to the second step in the claims). Examples of the metal include a metal that causes a catalytic reaction with a metal to be electrolessly plated, such as palladium and zinc. Next, a resist 85 is laminated thereon by a spin coating method, a die coating method, a curtain coating method, a printing method or the like as in the case of the insulating resin, or by a lamination or the like in the case of a dry film (FIG. 13D). ). The resist 85 is subjected to an etching step or, if it is a positive photosensitive resin, an exposure and development step of a photolithographic process,
It is left only in the conductor pattern (FIG. 14A). When a photolithography process is used, there is no need for a photomask such as a chromium mask as a step at the time of exposure, especially when the opening area of the conductor pattern is small, but the resist 85 is left where the opening area is large. Therefore, a photomask is required. FIG. 13 (d), FIG.
Step (a) corresponds to the third step in the claims. Next, both the surface catalyst metal 84 and the metal thin film 83 are polished using a polishing method such as buff polishing or the like to make them smooth (FIG. 14B) (corresponding to the fourth step in the claims). Here, since the pattern portion is covered with the resist, contamination of the catalyst metal 84 due to shavings or scale generated during polishing or the like can be prevented, and the catalyst metal 84 can be used in a clean state for electroless plating. When the catalyst metal 84 and the metal thin film 83 are both metals that can be removed by etching, the metal thin film in the surface portion may be removed by etching. Next, the resist 85 remaining in the pattern portion is removed with an organic solvent or the like (FIG. 14).
(C)). The substrate thus obtained is placed in an electroless plating solution, and the conductor is buried with a plating metal 86 (FIG. 14D). The steps in FIGS. 14C and 14D correspond to the fifth step in the claims. As a result, a wiring capable of coping with miniaturization using electroless plating can be formed.
Further, by repeating this step, a multilayer wiring board can be manufactured. According to the above-described sixth embodiment, the catalytic metal thin film and the metal thin film for electroless plating remain at the pattern portion, and therefore do not cause disconnection due to non-precipitation or decrease in adhesion to the base. Since the catalyst removing metal thin film and the metal thin film are removed from portions other than the pattern portion, migration of metal ions does not occur and insulation reliability is secured. Therefore, fine wiring can be formed by the full additive method.

【0042】(第6の実施例)本発明の第6の実施例を
図面を参照して説明する。第6の実施例は第6の実施の
形態に対応するものである。図13(a)乃至(d)、
図14(a)乃至(d)を参照して、第6の実施例のパ
ターン構造の製造方法を説明する。基板81にガラス繊
維強化有機基板を用い、絶縁樹脂82にネガ型のフルオ
レン骨格を有するエポキシアクリレート樹脂を主原料と
している新日鐵化学株式会社のV−259PAを用い
た。このネガ型のエポキシアクリレート樹脂をスピンコ
ータにより10μmの厚さに塗布し、75℃で40分の
乾燥を行い、200mJ/cm2の露光、1%炭酸ソー
ダ水溶液で4分のディップ現像を行うことにより配線パ
ターンを得た後、パターン内に抜け残っているエポキシ
アクリレート樹脂を45℃、2分の酸素プラズマアッシ
ャーにより除去して、最後に窒素雰囲気中で200℃、
30分の加熱を行うことでエポキシアクリレート樹脂を
硬化させた(図13(a)、(b))。次に、スパッタ
法により金属薄膜83としてクロムを、また触媒金属8
4としてパラジウムを順に堆積させた。スパッタの条件
例として、はじめに1×10−7Torrまで真空引き
した後に、アルゴンにより4×10−3Torrとした
中で、クロムの堆積条件を印可電流値5A、トレースピ
ード300mm/minで、パラジウムの堆積条件を印
可電流値4A、トレースピード300mm/minとし
て行い、それぞれ150nm、220nmの厚みで堆積
させた(図13(c))。レジスト85にポジ型のフォ
トレジストとして東京応化工業株式会社のP−LA90
0PMを用い、スピンコータにより10μmの厚さで塗
布し、90℃、30分の乾燥の後に、240mJ/cm
2の露光、アルカリ現像液で6分のディップ現像を行う
ことにより、パターン部のみレジスト85が残る状態を
得た(図13(d)、図14(a))。次に、触媒金属
84のパラジウムおよび金属薄膜83のクロムをバフ研
磨により除去して、ph12.5である浴中で無電解銅
めっきを行い、銅配線を形成した(図14(b)、
(c)、(d))。
(Sixth Embodiment) A sixth embodiment of the present invention will be described with reference to the drawings. The sixth example corresponds to the sixth embodiment. 13 (a) to 13 (d),
With reference to FIGS. 14A to 14D, a method of manufacturing the pattern structure of the sixth embodiment will be described. A glass fiber reinforced organic substrate was used as the substrate 81, and V-259PA manufactured by Nippon Steel Chemical Co., Ltd., whose main material was an epoxy acrylate resin having a negative fluorene skeleton, was used as the insulating resin. This negative-type epoxy acrylate resin is applied to a thickness of 10 μm by a spin coater, dried at 75 ° C. for 40 minutes, exposed to 200 mJ / cm 2, and subjected to dip development with a 1% aqueous sodium carbonate solution for 4 minutes to perform wiring. After the pattern is obtained, the epoxy acrylate resin remaining in the pattern is removed by an oxygen plasma asher at 45 ° C for 2 minutes, and finally at 200 ° C in a nitrogen atmosphere.
The epoxy acrylate resin was cured by heating for 30 minutes (FIGS. 13A and 13B). Next, chromium as the metal thin film 83 and the catalyst metal 8 were formed by sputtering.
As No. 4, palladium was sequentially deposited. As an example of sputtering conditions, palladium is deposited at an applied current value of 5 A and a tray speed of 300 mm / min in a vacuum of 4 × 10 −3 Torr with argon after evacuation to 1 × 10 −7 Torr. The conditions were set at an applied current value of 4 A and a tray speed of 300 mm / min, and deposition was performed at a thickness of 150 nm and 220 nm, respectively (FIG. 13C). P-LA90 of Tokyo Ohka Kogyo Co., Ltd. as a positive photoresist on the resist 85
Using 0PM, apply by a spin coater to a thickness of 10 μm, and after drying at 90 ° C. for 30 minutes, 240 mJ / cm
Exposure No. 2 and dip development for 6 minutes with an alkali developing solution resulted in a state where the resist 85 remained only in the pattern portion (FIGS. 13D and 14A). Next, palladium of the catalyst metal 84 and chromium of the metal thin film 83 were removed by buffing, and electroless copper plating was performed in a bath having a pH of 12.5 to form a copper wiring (FIG. 14B).
(C), (d)).

【0043】[0043]

【発明の効果】本発明のパターン構造によれば、ビアは
その上面が平坦で、かつ絶縁層上に露出する第2金属薄
膜の上面と一致する埋め込み状態に形成されるため、ビ
アと上部導体パターンとの一体化が可能になり、信頼性
の高い層間接続が可能になるほか、ビアの上面が絶縁層
上の露出する第2金属薄膜の上面と一致する状態に埋め
込まれることにより、多層化する際、絶縁層を薄くし、
配線段差のない平滑な状態を実現でき、その結果、ビア
の直上に他のビアを形成することができ、多層配線を設
計するときの自由度が増すという効果を有する。本発明
のパターン構造の製造方法によれば、基板のビアに対応
する第1乃至第4金属薄膜で囲まれた凹所内に電解めっ
きで金属が析出され、該析出された金属の上に上部の導
体パターンに対応した金属が電解めっきで析出されるこ
とで、第1乃至第4金属薄膜と内部導体(析出された金
属)を含むビアが上部の導体パターンを形成する金属に
対して埋め込み状態で形成される。このため、埋め込ま
れたビアと上部の導体パターンとが一体化が可能にな
り、信頼性の高い層間接続が可能となる。さらに、ビア
は上面が平坦な埋め込み状態に形成されるため、ビアの
直上に他のビアを形成することができ、多層配線を設計
するときの自由度が増す。本発明のパターン構造の製造
方法によれば、基板のビアに対応する第1乃至第4金属
薄膜で囲まれた凹所内に電解めっきで金属が析出され、
該析出された金属の上に上部の導体パターンに対応した
金属が電解めっきで析出されることで、第1乃至第4金
属薄膜と内部導体(析出された金属)を含むビアが上部
の導体パターンを形成する金属に対して埋め込み状態で
形成される。このため、埋め込まれたビアと上部の導体
パターンとが一体化が可能になり、信頼性の高い層間接
続が可能となる。さらに、ビアは上面が平坦な埋め込み
状態に形成されるため、ビアの直上に他のビアを形成す
ることができ、多層配線を設計するときの自由度が増
す。本発明のパターン構造の製造方法によれば、基板上
に第1金属薄膜と第2金属薄膜の2層を積層して形成し
た後、レジストパターンを形成してエッチングすること
で必要なパターンの配線用途金属としての第2金属薄膜
を残し、それ以外の表面を密着用途金属としての第1金
属薄膜とすることで、配線用途金属としての第2金属薄
膜以外の箇所に内部導体を構成する金属の析出、すなわ
ち電解めっきによるめっき金属の析出をおさえることが
でき、めっき金属をパターンに対応して選択的に析出さ
せることができる。本発明のパターン構造の製造方法に
よれば、基板上に第1、第2、第3、第4金属薄膜の4
層を積層して形成した後、レジストパターンを形成して
エッチングすることで必要なパターンの配線用途金属と
しての第4金属薄膜を残し、それ以外の表面を密着用途
金属としての第3金属薄膜とすることで、配線用途金属
としての第4金属薄膜以外の箇所に内部導体を構成する
金属の析出、すなわち電解めっきによるめっき金属の析
出を抑えることができ、めっき金属をパターンに対応し
て選択的に析出させることができる。本発明のパターン
構造の製造方法によれば、所定の形状に配線を形成する
ために、絶縁樹脂により配線、ビア、パッド等となるべ
き部分が凹状となるパターン部が形成された基板上に第
1金属薄膜と第2金属薄膜を積層して形成した後、レジ
ストパターンを形成してエッチングすることで必要なパ
ターンの配線用途金属としての第2金属薄膜を残し、パ
ターン部に対応する凹状箇所に電解めっきにより導体を
厚付けすることで、絶縁樹脂により凹状にパターンを形
成したところにめっき金属を析出させ、パターン形状を
維持した状態で配線等を形成することができる。そし
て、表面に出ている前記第1金属薄膜を研磨やエッチン
グにより除去析出させた後は、表面を研磨することで平
滑な微細配線を形成することができるほか、パターン及
び配線板表面の平滑を維持しながら多層の配線を製造す
ることができる。本発明のパターン構造の製造方法によ
れば、所定の形状に配線を形成するために、絶縁樹脂に
より配線、ビア、パッド等となるべき部分が凹状となる
パターン部が形成された基板上に第1、第2、第3、第
4金属薄膜を積層して形成した後、レジストパターンを
形成してエッチングすることで必要なパターンの配線用
途金属としての第4金属薄膜を残し、パターン部に対応
する凹状箇所に電解めっきにより導体を厚付けすること
で、絶縁樹脂により凹状にパターンを形成したところに
めっき金属を析出させ、パターン形状を維持した状態で
配線等を形成することができる。そして、表面に出てい
る前記第1、第2、第3金属薄膜及び前記めっき導体の
表面部を研磨やエッチングにより除去析出させた後は、
表面を研磨することで平滑な微細配線を形成することが
できるほか、パターン及び配線板表面の平滑を維持しな
がら多層の配線を製造することができる。本発明のパタ
ーン構造の製造方法によれば、絶縁樹脂によりビア等の
凹状パターン部を形成した基板上に金属薄膜と無電解め
っき用の触媒金属薄膜を積層形成し、かつレジストを塗
布した後、パターン部以外のレジストを除去し、レジス
トが残存するパターン部以外の表面に出ている金属薄膜
と触媒金属薄膜を除去し、さらにパターン部のレジスト
を除去した後に無電解めっきにより触媒金属薄膜の凹状
箇所に金属を厚付けするため、無電解めっき用の触媒金
属薄膜と金属薄膜はパターン部の凹状箇所に残るから不
析出による断線、あるいは下地との密着低下を引き起こ
すことがなく、かつパターン部以外の箇所からは触媒金
属薄膜と金属薄膜が除去されているため、金属イオンの
マイグレーションが起こらず絶縁の信頼性が確保され
る。すなわち、接触金属の清浄面を保つことができ、マ
イグレーション耐性がよい多層配線基板を製造すること
ができ、かつ微細配線形成を可能にする。
According to the pattern structure of the present invention, the via is formed in a buried state in which the upper surface is flat and coincides with the upper surface of the second metal thin film exposed on the insulating layer. In addition to the integration with the pattern, highly reliable interlayer connection is possible, and the upper surface of the via is buried so as to coincide with the upper surface of the exposed second metal thin film on the insulating layer, thereby increasing the number of layers. When thinning the insulating layer,
A smooth state without wiring steps can be realized, and as a result, another via can be formed immediately above the via, which has the effect of increasing the degree of freedom when designing a multilayer wiring. According to the method of manufacturing a pattern structure of the present invention, a metal is deposited by electrolytic plating in a recess surrounded by the first to fourth metal thin films corresponding to the vias of the substrate, and an upper portion of the metal is deposited on the deposited metal. The metal corresponding to the conductor pattern is deposited by electrolytic plating, so that the vias including the first to fourth metal thin films and the internal conductor (deposited metal) are embedded in the metal forming the upper conductor pattern. It is formed. For this reason, the embedded via and the upper conductor pattern can be integrated, and highly reliable interlayer connection can be achieved. Further, since the via is formed in a buried state in which the upper surface is flat, another via can be formed immediately above the via, and the degree of freedom in designing a multilayer wiring is increased. According to the pattern structure manufacturing method of the present invention, a metal is deposited by electrolytic plating in a recess surrounded by the first to fourth metal thin films corresponding to the vias of the substrate,
By depositing a metal corresponding to the upper conductor pattern on the deposited metal by electrolytic plating, a via including the first to fourth metal thin films and the internal conductor (deposited metal) is formed on the upper conductor pattern. Is formed in a buried state with respect to the metal that forms For this reason, the embedded via and the upper conductor pattern can be integrated, and highly reliable interlayer connection can be achieved. Further, since the via is formed in a buried state in which the upper surface is flat, another via can be formed immediately above the via, and the degree of freedom in designing a multilayer wiring is increased. According to the method of manufacturing a pattern structure of the present invention, after forming two layers of a first metal thin film and a second metal thin film on a substrate, a resist pattern is formed and etched to form a wiring of a required pattern. By leaving the second metal thin film as the application metal and leaving the other surface as the first metal thin film as the adhesion application metal, the metal forming the internal conductor at a location other than the second metal thin film as the wiring application metal Precipitation, that is, deposition of plating metal by electrolytic plating can be suppressed, and plating metal can be selectively deposited in accordance with a pattern. According to the method of manufacturing a pattern structure of the present invention, the first, second, third, and fourth metal thin films are formed on the substrate.
After the layers are formed by lamination, a resist pattern is formed and etched to leave a fourth metal thin film as a wiring use metal of a required pattern, and the other surface is formed with a third metal thin film as a contact use metal. By doing so, it is possible to suppress the deposition of the metal constituting the internal conductor at locations other than the fourth metal thin film as the metal for wiring, that is, the deposition of the plating metal by electrolytic plating, and to selectively deposit the plating metal in accordance with the pattern. Can be precipitated. According to the method of manufacturing a pattern structure of the present invention, in order to form a wiring in a predetermined shape, a wiring, a via, a portion to be a pad, etc., is formed on a substrate on which a pattern portion having a concave shape is formed by an insulating resin. After laminating the first metal thin film and the second metal thin film, a resist pattern is formed and etched to leave a second metal thin film as a metal used for wiring of a necessary pattern, and to be formed in a concave portion corresponding to the pattern portion. By thickening the conductor by electrolytic plating, a plating metal is deposited where a concave pattern is formed by the insulating resin, and a wiring or the like can be formed while maintaining the pattern shape. After removing and depositing the first metal thin film on the surface by polishing or etching, a smooth fine wiring can be formed by polishing the surface, and the pattern and the surface of the wiring board can be smoothed. A multilayer wiring can be manufactured while maintaining the same. According to the method of manufacturing a pattern structure of the present invention, in order to form a wiring in a predetermined shape, a wiring, a via, a portion to be a pad, etc., is formed on a substrate on which a pattern portion having a concave shape is formed by an insulating resin. After laminating the first, second, third, and fourth metal thin films, a resist pattern is formed and etched to leave a fourth metal thin film as a metal for wiring of a required pattern, corresponding to a pattern portion. By thickening the conductor by electroplating in the recessed portion to be formed, a plating metal is deposited where the pattern is formed in a concave shape by the insulating resin, and a wiring or the like can be formed while maintaining the pattern shape. Then, after removing and depositing the first, second, and third metal thin films and the surface portions of the plated conductors exposed on the surface by polishing or etching,
By polishing the surface, smooth fine wiring can be formed, and a multilayer wiring can be manufactured while maintaining the pattern and the surface of the wiring board smooth. According to the method of manufacturing a pattern structure of the present invention, a metal thin film and a catalytic metal thin film for electroless plating are laminated on a substrate on which a concave pattern portion such as a via is formed by an insulating resin, and after applying a resist, The resist other than the pattern part is removed, the metal thin film and the catalyst metal thin film that are exposed on the surface other than the pattern part where the resist remains are removed, and the resist of the pattern part is further removed. Since the metal is thickened in the place, the catalytic metal thin film and the metal thin film for electroless plating remain in the concave part of the pattern part, so that there is no disconnection due to non-precipitation or decrease in adhesion to the base, and other than the pattern part Since the catalytic metal thin film and the metal thin film have been removed from the point (2), migration of metal ions does not occur, and the reliability of insulation is secured. In other words, a clean surface of the contact metal can be maintained, a multilayer wiring board having good migration resistance can be manufactured, and fine wiring can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態のパターン構造の製
造方法によって製造されるパターン構造を示す断面構成
図である。
FIG. 1 is a cross-sectional configuration diagram illustrating a pattern structure manufactured by a method for manufacturing a pattern structure according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 2 is a sectional configuration diagram of a pattern structure for explaining the first embodiment of the present invention.

【図3】本発明の第1の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 3 is a cross-sectional configuration diagram of a pattern structure for explaining a first embodiment of the present invention.

【図4】本発明の第2の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 4 is a sectional configuration diagram of a pattern structure for explaining a second embodiment of the present invention.

【図5】本発明の第2の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 5 is a cross-sectional configuration diagram of a pattern structure for explaining a second embodiment of the present invention.

【図6】本発明の第3の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 6 is a cross-sectional configuration diagram of a pattern structure for explaining a third embodiment of the present invention.

【図7】本発明の第3の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 7 is a cross-sectional configuration diagram of a pattern structure for explaining a third embodiment of the present invention.

【図8】本発明の第4の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 8 is a sectional configuration diagram of a pattern structure for explaining a fourth embodiment of the present invention.

【図9】本発明の第4の実施の形態を説明するためのパ
ターン構造の断面構成図である。
FIG. 9 is a cross-sectional configuration diagram of a pattern structure for explaining a fourth embodiment of the present invention.

【図10】本発明の第4の実施の形態を説明するための
パターン構造の断面構成図である。
FIG. 10 is a cross-sectional configuration diagram of a pattern structure for explaining a fourth embodiment of the present invention.

【図11】本発明の第5の実施の形態を説明するための
パターン構造の断面構成図である。
FIG. 11 is a cross-sectional configuration diagram of a pattern structure for explaining a fifth embodiment of the present invention.

【図12】本発明の第5の実施の形態を説明するための
パターン構造の断面構成図である。
FIG. 12 is a cross-sectional configuration diagram of a pattern structure for explaining a fifth embodiment of the present invention.

【図13】本発明の第6の実施の形態を説明するための
パターン構造の断面構成図である。
FIG. 13 is a cross-sectional configuration diagram of a pattern structure for explaining a sixth embodiment of the present invention.

【図14】本発明の第6の実施の形態を説明するための
パターン構造の断面構成図である。
FIG. 14 is a cross-sectional configuration diagram of a pattern structure for explaining a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11……基板、12……絶縁樹脂、13……第1金属薄
膜、14……第2金属薄膜、15……第3金属薄膜、1
6……第4金属薄膜、17……めっき金属、18……め
っき金属、19……下部パターン、20……基板、21
……絶縁樹脂、22……第1金属薄膜、23……第2金
属薄膜、24……第3金属薄膜、25……第4金属薄
膜、26……レジスト、27……めっき金属、28……
レジスト、29……めっき金属、31……第1金属薄
膜、32……第2金属薄膜、33……レジスト、34…
…めっき金属、41……基板、42……第1金属薄膜、
43……第2金属薄膜、44……レジスト、45……め
っき金属、51……基板、52……絶縁樹脂、53……
第1金属薄膜、54……第2金属薄膜、55……レジス
ト、56……めっき金属、61……基板、62……絶縁
樹脂、63……第1金属膜、64……第2金属薄膜、6
5……めっき金属、66……絶縁樹脂、67……絶縁樹
脂、71……基板、72……絶縁樹脂、73……第1金
属薄膜、74……第2金属薄膜、75……第3金属薄
膜、76……第4金属薄膜、77……レジスト、78…
…めっき金属、81……基板、82……絶縁樹脂、83
……金属薄膜、84……触媒金属、85……レジスト、
86……めっき金属。
11 ... substrate, 12 ... insulating resin, 13 ... first metal thin film, 14 ... second metal thin film, 15 ... third metal thin film, 1
6: Fourth metal thin film, 17: plated metal, 18: plated metal, 19: lower pattern, 20: substrate, 21
... insulating resin, 22 ... first metal thin film, 23 ... second metal thin film, 24 ... third metal thin film, 25 ... fourth metal thin film, 26 ... resist, 27 ... plating metal, 28 ... …
Resist, 29 plating metal, 31 first metal thin film, 32 second metal thin film, 33 resist, 34
... plating metal, 41 ... substrate, 42 ... first metal thin film,
43 ... second metal thin film, 44 ... resist, 45 ... plating metal, 51 ... substrate, 52 ... insulating resin, 53 ...
1st metal thin film, 54 ... 2nd metal thin film, 55 ... resist, 56 ... plating metal, 61 ... substrate, 62 ... insulating resin, 63 ... 1st metal film, 64 ... 2nd metal thin film , 6
5 plating metal, 66 insulating resin, 67 insulating resin, 71 substrate, 72 insulating resin, 73 first metal thin film, 74 second metal thin film, 75 third Metal thin film, 76 Fourth metal thin film, 77 Resist, 78
... plating metal, 81 ... substrate, 82 ... insulating resin, 83
…… metal thin film, 84 …… catalyst metal, 85 …… resist,
86 ... Plating metal.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−132661(JP,A) 特開 平6−140733(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-132661 (JP, A) JP-A-6-140733 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁層を介して積層される配線等の導体
パターン間をビアにより電気的に導通するように構成さ
れるパターン構造であって、 前記ビアは、少なくとも、 前記絶縁層に前記導体パターンに対応して形成されたビ
ア用凹部の内面及びビア用凹部の開口周辺領域に積層し
て形成された第1及び第2金属薄膜と、 前記第1及び第2金属薄膜で囲まれたビア用凹部に対応
する箇所の内面に積層して形成された第3及び第4金属
薄膜と、 前記第3及び第4金属薄膜で囲まれた凹所内に埋め込ま
れ、前記ビア用凹部の開口周辺領域に臨む第2金属薄膜
の表面とほぼ同一の平面を形成する内部導体を備え、 前記第2金属薄膜の表面及び前記内部導体の表面上に導
体パターンが形成される、 ことを特徴とするパターン構造。
1. A pattern structure configured to electrically connect conductive patterns such as wirings laminated via an insulating layer by a via, wherein the via is formed at least in the insulating layer by the conductive layer. First and second metal thin films laminated on the inner surface of the via recess formed in accordance with the pattern and the periphery of the opening of the via recess, and a via surrounded by the first and second metal thin films Third and fourth metal thin films laminated on the inner surface of a portion corresponding to the concave portion for use, and an opening peripheral region embedded in the concave portion surrounded by the third and fourth metal thin films, the opening for the via concave portion A pattern formed on the surface of the second metal thin film and a surface of the internal conductor, the conductor pattern being formed on the surface of the second metal thin film. .
【請求項2】 前記第1金属薄膜はIVa族,Va族,
VIa族の遷移金属のいずれか1つもしくは2つ以上か
らなり、前記第2金属薄膜はVIIIa族,Ib族の遷
移金属およびアルミニウムのいずれか1つもしくは2つ
以上からなり、前記第3金属薄膜はIVa族,Va族,
VIa族の遷移金属のいずれか1つもしくは2つ以上か
らなり、前記第4金属薄膜はVIIIa族,Ib族の遷
移金属およびアルミニウムのいずれか1つもしくは2つ
以上からなることを特徴とする請求項1記載のパターン
構造。
2. The method according to claim 1, wherein the first metal thin film is made of a group IVa, a group Va,
The second metal thin film is made of any one or two or more of Group VIa transition metals, and the third metal thin film is made of any one or two or more of Group VIIIa or Ib transition metals and aluminum Are IVa, Va,
The fourth metal thin film is made of one or more of transition metals of Group VIa, and the fourth metal thin film is made of one or more of transition metals of Group VIIIa and Group Ib and aluminum. Item 1. The pattern structure according to Item 1.
【請求項3】 絶縁層を介して積層される配線等の導体
パターン間をビアにより電気的に導通するように構成さ
れるパターン構造の製造方法であって、 ビア用凹部を有する基板もしくはビア用凹部を形成した
基板上に、IVa族,Va族,VIa族の遷移金属のい
ずれか1つもしくは2つ以上からなる第1金属薄膜と、
VIIIa族,Ib族の遷移金属およびアルミニウムの
いずれか1つもしくは2つ以上からなる第2金属薄膜
と、IVa族,Va族,VIa族の遷移金属のいずれか
1つもしくは2つ以上からなる第3金属薄膜と、VII
Ia族,Ib族の遷移金属およびアルミニウムのいずれ
か1つもしくは2つ以上からなる第4金属薄膜とをこれ
らの順に積層形成する第1工程と、 前記第4金属薄膜の上にレジストを塗布した後、前記ビ
ア用凹部に対応する箇所を除く箇所のレジストを除去す
る第2工程と、 前記ビア用凹部に対応する箇所以外の前記第4金属薄膜
をエッチングにより除去する第3工程と、 前記ビア用凹部に対応する箇所に残るレジストを除去し
た後、このレジスト除去により生じる第4金属薄膜で囲
まれた凹所内に電解めっきによりめっき金属を析出させ
て凹所内を平坦化する第4工程と、 表面に出ている前記第3金属薄膜をエッチングして前記
第2金属薄膜を表面に出す第5工程と、 表面に出た前記第2金属薄膜上の前記ビア用凹部に対応
する箇所に導体パターンを形成するためのレジストを塗
布する第6工程と、 前記第6工程により形成された導体パターン形成領域に
電解めっきによりめっき金属を析出して導体パターンを
形成する第7工程と、 前記導体パターン形成用のレジストを除去した後、この
レジスト除去領域に対応する前記導体パターン以外の箇
所の前記第1、第2金属薄膜をエッチングにより除去す
る第8工程と、 を含むことを特徴とするパターン構造の製造方法。
3. A method for manufacturing a pattern structure configured to electrically connect conductive patterns such as wirings laminated via an insulating layer by a via, comprising: a substrate having a recess for a via; A first metal thin film made of one or more of transition metals of group IVa, group Va, group VIa on the substrate having the recess formed thereon;
A second metal thin film made of one or more of transition metals of Group VIIIa, Ib and aluminum; and a second metal thin film made of one or more of transition metals of Group IVa, Va, or VIa. 3 metal thin film and VII
A first step of laminating a fourth metal thin film made of one or two or more of transition metals of group Ia and group Ib and aluminum, in that order, and applying a resist on the fourth metal thin film A second step of removing the resist at locations other than the locations corresponding to the via recesses; a third step of removing the fourth metal thin film at locations other than the locations corresponding to the via recesses by etching; A fourth step of removing a resist remaining at a portion corresponding to the use concave portion, depositing a plating metal by electrolytic plating in a concave portion surrounded by a fourth metal thin film generated by removing the resist, and flattening the concave portion; A fifth step of etching the third metal thin film exposed on the surface to expose the second metal thin film on the surface, and a step corresponding to the via recess on the second metal thin film exposed on the surface. A sixth step of applying a resist for forming a body pattern, a seventh step of forming a conductor pattern by depositing a plating metal by electrolytic plating in a conductor pattern formation region formed in the sixth step, and the conductor And after removing the resist for pattern formation, an eighth step of removing the first and second metal thin films at locations other than the conductor pattern corresponding to the resist removal region by etching. The method of manufacturing the structure.
【請求項4】 絶縁層を介して積層される配線等の導体
パターン間をビアにより電気的に導通するように構成さ
れるパターン構造の製造方法であって、 ビア用凹部を有する基板もしくはビア用凹部を形成した
基板上に、IVa族,Va族,VIa族の遷移金属のい
ずれか1つもしくは2つ以上からなる第1金属薄膜と、
VIIIa族,Ib族の遷移金属およびアルミニウムの
いずれか1つもしくは2つ以上からなる第2金属薄膜
と、IVa族,Va族,VIa族の遷移金属のいずれか
1つもしくは2つ以上からなる第3金属薄膜と、VII
Ia族,Ib族の遷移金属およびアルミニウムのいずれ
か1つもしくは2つ以上からなる第4金属薄膜とをこれ
らの順に積層形成する第1工程と、 前記第4金属薄膜の上にレジストを塗布した後、前記ビ
ア用凹部に対応する箇所以外の箇所のレジストを除去す
る第2工程と、 前記ビア用凹部に対応する箇所以外の前記第4金属薄膜
をエッチングにより除去する第3工程と、 前記ビア用凹部に対応する箇所に残るレジストを除去し
た後、このレジスト除去により生じる第4金属薄膜で囲
まれた凹所内に電解めっきによりめっき金属を析出させ
て凹所を平坦化する第4工程と、 表面に出ている前記第3金属薄膜をエッチングして前記
第2金属薄膜を表面に出す第5工程と、 表面に出ている前記第2金属薄膜上の前記ビア用凹部に
対応する領域に導体パターンを形成するためのレジスト
パターンを形成する第6工程と、 前記レジストでカバーされていない領域の前記第2金属
薄膜をエッチングにより除去する第7工程と、 前記ビア用凹部に対応する領域のレジストを除去した
後、該領域に電解めっきによりめっき金属を析出して導
体パターンを形成する第8工程と、 前記導体パターンが形成された領域以外の表面に出てい
る前記第1金属薄膜をエッチングにより除去する第9工
程と、 を含むことを特徴とするパターン構造の製造方法。
4. A method of manufacturing a pattern structure configured to electrically connect conductive patterns such as wirings laminated via an insulating layer by a via, the method comprising the steps of: A first metal thin film made of one or more of transition metals of group IVa, group Va, group VIa on the substrate having the recess formed thereon;
A second metal thin film made of one or more of transition metals of Group VIIIa, Ib and aluminum; and a second metal thin film made of one or more of transition metals of Group IVa, Va, or VIa. 3 metal thin film and VII
A first step of laminating a fourth metal thin film made of one or two or more of transition metals of group Ia and group Ib and aluminum, in that order, and applying a resist on the fourth metal thin film A second step of removing the resist at a location other than the location corresponding to the via recess; a third step of removing the fourth metal thin film at a location other than the location corresponding to the via recess by etching; A fourth step of removing a resist remaining at a portion corresponding to the use recess, flattening the recess by depositing a plating metal by electrolytic plating in a recess surrounded by a fourth metal thin film generated by the removal of the resist, A fifth step of etching the third metal thin film exposed on the surface to expose the second metal thin film on the surface, and an area corresponding to the via recess on the second metal thin film exposed on the surface A sixth step of forming a resist pattern for forming a conductor pattern, a seventh step of etching away the second metal thin film in a region not covered by the resist, and a step of forming a region corresponding to the via recess. After removing the resist, an eighth step of forming a conductor pattern by depositing a plating metal on the area by electrolytic plating, and etching the first metal thin film on the surface other than the area where the conductor pattern is formed 9. A method for manufacturing a pattern structure, comprising:
【請求項5】 基板上に、IVa族,Va族,VIa族
の遷移金属のいずれか1つもしくは2つ以上からなる第
1金属薄膜と、VIIIa族,Ib族の遷移金属および
アルミニウムのいずれか1つもしくは2つ以上からなる
第2金属薄膜とをこの順に積層形成する第1工程と、 前記第2金属薄膜の表面にレジストにより配線等のパタ
ーンを形成する第2工程と、 前記パターンの形成領域を除く前記第2金属薄膜をエッ
チングにより除去する第3工程と、 前記レジストを除去した後、密着用金属である前記第1
金属薄膜を、給電層ととして使用する電解めっきによ
り、前記レジスト除去領域に対応する前記第2金属薄膜
上のみにめっき金属を析出させる第4工程と、 前記パターンに対応する箇所以外の表面に出ている前記
第1金属薄膜をエッチングにより除去することで導体パ
ターンを形成する第5工程と、 を含むことを特徴とするパターン構造の製造方法。
5. A first metal thin film made of one or more of transition metals of groups IVa, Va, and VIa on a substrate, and a first metal thin film of transition metals of group VIIIa, Ib, and aluminum. A first step of laminating one or two or more second metal thin films in this order, a second step of forming a pattern such as a wiring on the surface of the second metal thin film with a resist, and forming the pattern A third step of removing the second metal thin film excluding a region by etching, and after removing the resist, the first metal,
Electroplating using a metal thin film as a power supply layer
A fourth step of depositing a plating metal only on the second metal thin film corresponding to the resist-removed region; and removing the first metal thin film exposed on a surface other than a portion corresponding to the pattern by etching. And a fifth step of forming a conductor pattern by performing the method.
【請求項6】 基板上に、IVa族,Va族,VIa族
の遷移金属のいずれか1つもしくは2つ以上からなる第
1金属薄膜と、VIIIa族,Ib族の遷移金属および
アルミニウムのいずれか1つもしくは2つ以上からなる
第2金属薄膜と、IVa族,Va族,VIa族の遷移金
属のいずれか1つもしくは2つ以上からなる第3金属薄
膜と、VIIIa族,Ib族の遷移金属およびアルミニ
ウムのいずれか1つもしくは2つ以上からなる第4金属
薄膜とをこの順に積層形成する第1工程と、 前記第4金属薄膜の表面にレジストにより配線等のパタ
ーンを形成する第2工程と、 前記パターンの形成領域を除く前記第4金属薄膜をエッ
チングにより除去する第3工程と、 前記レジストを除去した後、該レジスト除去領域に対応
する前記第4金属薄膜上のみに電解めっきによりめっき
金属を析出させる第4工程と、 前記パターンに対応する箇所以外の表面に出ている前記
第3、第2、第1金属薄膜をエッチングにより除去する
ことで導体パターンを形成する第5工程と、 を含むことを特徴とするパターン構造の製造方法。
6. A first metal thin film made of one or more of transition metals of group IVa, Va, and VIa on a substrate, and a first metal thin film of transition metal of group VIIIa, Ib, and aluminum. A second metal thin film composed of one or two or more, a third metal thin film composed of one or more of transition metals of group IVa, Va, or VIa; and a transition metal of group VIIIa, Ib A first step of laminating a fourth metal thin film made of any one or two or more of aluminum and aluminum in this order; and a second step of forming a pattern such as a wiring on the surface of the fourth metal thin film using a resist. A third step of removing the fourth metal thin film by etching except for the region where the pattern is to be formed; and after removing the resist, the fourth metal thin film corresponding to the resist removed area. A fourth step of depositing a plating metal only on the film by electrolytic plating, and removing the third, second, and first metal thin films on the surface other than the portion corresponding to the pattern by etching to remove the conductive pattern. A method of manufacturing a pattern structure, comprising: a fifth step of forming:
【請求項7】 所定の形状に配線を形成するために、基
板上に配線、ビア、パッド等となるべき部分が凹状とな
るパターン部を絶縁樹脂により形成する第1工程と、 前記パターン部が形成された前記基板の表面に、IVa
族,Va族,VIa族の遷移金属のいずれか1つもしく
は2つ以上からなる第1金属薄膜と、VIIIa族,I
b族の遷移金属およびアルミニウムのいずれか1つもし
くは2つ以上からなる第2金属薄膜とをこの順に積層形
成する第2工程と、 前記第2金属薄膜の表面にレジストを塗布した後、前記
パターン部に対応する箇所以外のレジストを除去する第
3工程と、 前記レジストで覆われた前記パターン部に対応する箇所
以外の表面に出ている前記第2金属薄膜をエッチングに
より除去する第4工程と、 前記パターン部に対応する箇所を覆うレジストを除去し
た後、このパターン部に対応する凹状箇所に電解めっき
により導体を厚付け形成する第5工程と、 表面に出ている前記第1金属薄膜及び前記めっき導体の
表面部を研磨やエッチングにより除去して平坦化する第
6工程と、 を含むことを特徴とするパターン構造の製造方法。
7. A first step of forming, with an insulating resin, a pattern portion on a substrate where a portion to be a wiring, a via, a pad, or the like is concave, in order to form a wiring in a predetermined shape; IVa is formed on the surface of the formed substrate.
A first metal thin film made of one or more of transition metals of Group III, Group Va, Group VIa;
a second step of laminating a second metal thin film made of one or more of a group b transition metal and aluminum in this order; and applying a resist on the surface of the second metal thin film; A third step of removing the resist other than the portion corresponding to the portion; and a fourth step of removing the second metal thin film exposed on the surface other than the portion corresponding to the pattern portion covered with the resist by etching. A fifth step of removing the resist covering the portion corresponding to the pattern portion, and then forming a thick conductor by electrolytic plating on the concave portion corresponding to the pattern portion; and the first metal thin film exposed on the surface. A sixth step of removing and flattening the surface of the plated conductor by polishing or etching, and a flattening process.
【請求項8】 所定の形状に配線を形成するために、基
板上に配線、ビア、パッド等となるべき部分が凹状とな
るパターン部を絶縁樹脂により形成する第1工程と、 前記パターン部が形成された前記基板の表面に、IVa
族,Va族,VIa族の遷移金属のいずれか1つもしく
は2つ以上からなる第1金属薄膜と、VIIIa族,I
b族の遷移金属およびアルミニウムのいずれか1つもし
くは2つ以上からなる第2金属薄膜と、IVa族,Va
族,VIa族の遷移金属のいずれか1つもしくは2つ以
上からなる第3金属薄膜と、VIIIa族,Ib族の遷
移金属およびアルミニウムのいずれか1つもしくは2つ
以上からなる第4金属薄膜とをこの順に積層形成する第
2工程と、 前記第4金属薄膜の表面にレジストを塗布した後、前記
パターン部に対応する箇所以外の箇所のレジストを除去
する第3工程と、 前記パターン部に対応する箇所以外の表面に出ている前
記第4金属薄膜をエッチングにより除去する第4工程
と、 前記パターン部に対応する箇所を覆うレジストを除去し
た後、このパターン部に対応する凹状箇所に電解めっき
により導体を厚付け形成する第5工程と、 表面に出ている前記第3、第2、第1金属薄膜及び前記
めっき導体の表面部を研磨やエッチングにより除去して
平坦化する第6工程と、 を含むことを特徴とするパターン構造の製造方法。
8. A first step of forming, with an insulating resin, a pattern portion in which portions to become wires, vias, pads, and the like are concave on a substrate in order to form a wire in a predetermined shape; IVa is formed on the surface of the formed substrate.
A first metal thin film made of one or more of transition metals of Group III, Group Va, Group VIa;
a second metal thin film made of one or more of a group b transition metal and aluminum; and a group IVa, Va
A third metal thin film made of one or more of transition metals of Group VIa or Group VIa, and a fourth metal thin film made of one or more of transition metals of Group VIIIa or Ib and aluminum. A second step of forming a layer in this order, a third step of applying a resist on the surface of the fourth metal thin film, and then removing the resist at a location other than the location corresponding to the pattern section; A fourth step of removing the fourth metal thin film exposed on the surface other than the portion to be etched by etching; and removing a resist covering a portion corresponding to the pattern portion, and then electrolytic plating the concave portion corresponding to the pattern portion. A fifth step of thickening and forming a conductor by polishing, and removing the surface portions of the third, second and first metal thin films and the plated conductor exposed on the surface by polishing or etching. And a sixth step of flattening the pattern structure.
【請求項9】 基板上に配線、ビア、パッド等となるべ
き部分が凹状となるパターン部を絶縁樹脂により形成す
る第1工程と、 前記パターン部が形成された前記基板の表面に、IVa
族,Va族,VIa族の遷移金属のいずれか1つもしく
は2つ以上からなる金属薄膜と、無電解めっき用の触媒
金属薄膜とをこの順で積層形成する第2工程と、 前記触媒金属薄膜の表面にレジストを塗布した後、前記
パターン部に対応する箇所以外の箇所のレジストを除去
する第3工程と、 前記レジストで覆われた前記パターン部に対応する箇所
以外の表面に出ている前記金属薄膜と前記触媒金属薄膜
をエッチングや研磨などにより除去する第4工程と、 前記パターン部に対応する箇所のレジストを除去した
後、前記触媒金属薄膜の凹状箇所に無電解めっきにより
めっき金属を厚付けして凹状箇所を平坦化する第5工程
と、 を含むことを特徴とするパターン構造の製造方法。
9. A first step of forming a pattern portion having a concave portion on a substrate to become a wiring, a via, a pad, or the like using an insulating resin; and IVa on the surface of the substrate on which the pattern portion is formed.
A second step of laminating, in this order, a metal thin film made of one or more of transition metals of group III, group Va, group VIa, and a catalyst metal thin film for electroless plating; A third step of removing the resist at a location other than the location corresponding to the pattern portion after applying a resist to the surface of the substrate; and A fourth step of removing the metal thin film and the catalyst metal thin film by etching, polishing, or the like; and, after removing a resist at a portion corresponding to the pattern portion, increasing the thickness of the plating metal by electroless plating on the concave portion of the catalyst metal thin film. And a fifth step of flattening the concave portions by attaching.
JP29704098A 1998-10-19 1998-10-19 Pattern structure and manufacturing method thereof Expired - Fee Related JP3214460B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP29704098A JP3214460B2 (en) 1998-10-19 1998-10-19 Pattern structure and manufacturing method thereof
US09/420,561 US6278153B1 (en) 1998-10-19 1999-10-19 Thin film capacitor formed in via
US09/838,337 US20020020836A1 (en) 1998-10-19 2001-04-20 Thin film capacitor avoiding short circuit between electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29704098A JP3214460B2 (en) 1998-10-19 1998-10-19 Pattern structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000124606A JP2000124606A (en) 2000-04-28
JP3214460B2 true JP3214460B2 (en) 2001-10-02

Family

ID=17841448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29704098A Expired - Fee Related JP3214460B2 (en) 1998-10-19 1998-10-19 Pattern structure and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3214460B2 (en)

Also Published As

Publication number Publication date
JP2000124606A (en) 2000-04-28

Similar Documents

Publication Publication Date Title
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
JP3486184B2 (en) Chip carrier substrate
US5118385A (en) Multilayer electrical interconnect fabrication with few process steps
US20080251495A1 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US5562970A (en) Multilayer circuit structure having projecting via lead
KR19990014212A (en) Wiring board, manufacturing method thereof and electroless plating method
JP2002246744A (en) Conductor-forming method, and multilayer wiring board manufacturing method using the same
JP2777020B2 (en) Wiring layer flattening method
JP3362776B2 (en) Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor
JP4547164B2 (en) Wiring board manufacturing method
JP3214460B2 (en) Pattern structure and manufacturing method thereof
JPH0758201A (en) Manufacture of multilayer wiring board
JPH08250857A (en) Manufacture of multilayer interconnection board
JP3080508B2 (en) Multilayer wiring board and method of manufacturing the same
JPH0745948A (en) Multilayer wiring board and its manufacture
JPS6155797B2 (en)
JP2003197741A (en) Method for manufacturing multilayer circuit board
JP3243381B2 (en) Method of forming wiring layer
JP4582277B2 (en) Method for forming columnar metal body and method for manufacturing multilayer wiring board
JPH0823166A (en) Manufacture of multi-layer wiring substrate
JPH05218644A (en) Manufacture of multilayer printed wiring board
JPH03225894A (en) Manufacture of printed wiring board
JP3425807B2 (en) Method for manufacturing multilayer wiring board
JPH1140951A (en) Manufacture of multilayred wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees