JP3209986B2 - ステンシルマスクのパターン配置方法およびそれを用いた半導体集積回路製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
製造に用いられる微細加工技術における電子ビーム直接
描画技術に係り、特にキャラクタープロジェクションリ
ソグラフィ技術、ブロック露光技術あるいは部分一括露
光リソグラフィ技術とも呼ばれるセルプロジェクション
リソグラフィ技術に代表される電子ビーム直接描画技術
に用いられるステンシルマスクに配置される回路パター
ンを効率的に選択できるように、あらかじめ設計段階か
ら回路パターンの最適配置を行うとともに、ステンシル
マスクの修正や交換がなるべく少なくスループットの高
い回路パターンをウエハー上に描画するステンシルマス
クのパターン配置方法およびそれを用いた半導体集積回
路製造方法に関するものである。

【０００２】

【従来の技術】半導体集積回路製造においては、従来か
ら光によるマスクを用いた転写技術が主流として用いら
れてきた。その理由は、マスクによる転写が非常にスル
ープットが高く、量産性に富んでいるためである。

【０００３】一方、電子ビーム直接描画技術は、その高
い解像性から先端デバイスの先行試作や少量生産の半導
体集積回路製造には使用されているものの、スループッ
トが低いという致命的欠点が克服できないため、大量生
産される半導体集積回路の製造には使用されないで現在
に至っている。

【０００４】このような問題点を解消するために提案さ
れたのが部分一括法である。この部分一括法は開発した
デバイス製造会社により、キャラクタープロジェクショ
ン法、セルプロジェクション法などいろいろな呼び名が
付与されているが、本質的な方法は同一である。すなわ
ち、電子ビーム直接描画法のスループットを改善するに
は、実際のショット数を低減することがポイントとなる
ため、比較的繰り返し出現するパターンをあらかじめマ
スクとして作成しておき、繰り返しパターン部分にはこ
のマスクを使用して露光を行い、繰り返しが少なくマス
クがあらかじめ作成されていないパターンには電子ビー
ム直接描画法の特色でもあるパターン創成機能を利用し
て露光していくものである。このような部分一括法によ
れば、全部パターン創成機能を利用して露光するよりも
ショット数を低減できるので、スループット改善に寄与
できる。

【０００５】

【発明が解決しようとする課題】しかしながら、現状の
半導体集積回路デバイス設計は常に光露光を前提にして
いるため、ショットをつないでいく電子ビーム直接描画
法とは相性が悪く、つなぎ部分に微細なパターンが配置
されていてつなぎ精度が問題となったり、もともと部分
一括法を前提にしていないのでライブラリが部分一括範
囲に合わせて設計されていないので部分一括マスクを作
成しようとすると切り出しを行うソフトウェアが必要に
なるといった多くの問題点があった。このため、電子ビ
ーム直接描画法の処理速度改善の切り札として華々しく
登場した部分一括法は、そのメリットを十分に発揮でき
ず、産業上でもごく限られた分野にしか適用されていな
いのが現状である。

【０００６】この発明は、もともとスループットが低い
電子ビーム直接描画法の問題点を解決する目的で提案さ
れた部分一括法におけるパターン配置の効率的手法が確
立されていないという問題点を解消するためになされた
もので、半導体集積回路設計の段階から部分一括法の特
徴に合わせたステンシルマスクのパターン配置方法、お
よびこのようなステンシルマスクのパターン配置方法を
用いることにより光露光法に匹敵する高スループットを
有し高い処理速度を実現できる半導体集積回路製造方法
を得ることを目的とする。

【０００７】そして他の目的は、電子ビーム直接描画技
術に用いられるステンシルマスクに配置される回路パタ
ーンを効率的に選択できるように、あらかじめ設計段階
から回路パターンの最適配置を行うとともに、ステンシ
ルマスクの修正や交換がなるべく少なくスループットの
高い回路パターンをウエハー上に描画するステンシルマ
スクのパターン配置方法およびそれを用いた半導体集積
回路製造方法を提供する点にある。

【０００８】

【課題を解決するための手段】この発明の請求項１記載
の発明にかかるロジック回路用ステンシルマスクのパタ
ーン配置方法は、電子ビーム直接描画技術において部分
一括露光を用いるステンシルマスクのパターン配置方法
であって、ロジック回路で使用されそれぞれ決まった動
作をする回路基本単位の回路パターンをそれぞれ部分一
括露光範囲に収容できるサイズに形成し、前記部分一括
露光範囲に収容された回路パターンを複数配置すること
を特徴とするものである。

【０００９】また、請求項２記載の発明にかかるロジッ
ク回路用ステンシルマスクのパターン配置方法は、請求
項１に記載の方法において、それぞれ決まった動作をす
る複数の回路基本単位の複数の回路パターンを一つの一
括露光範囲に収容できるサイズに形成し、前記一つの一
括露光範囲に収容された回路パターンをさらに配置する
ことを特徴とするものである。

【００１０】また、請求項３記載の発明にかかるロジッ
ク回路用ステンシルマスクのパターン配置方法は、請求
項１または２に記載の方法において、電子ビーム直接描
画技術において部分一括露光を用いるステンシルマスク
のパターン配置方法であって、ロジック回路で使用され
決まった動作をする回路基本単位の回路パターンを分割
位置のつなぎが問題とならぬように分割して二以上の一
括露光範囲に収容できるサイズに形成し、前記二以上の
一括露光範囲に収容された回路パターンをさらに配置す
ることを特徴とするものである。

【００１１】また、請求項４記載の発明にかかるロジッ
ク回路用ステンシルマスクのパターン配置方法は、請求
項１〜３のいずれかに記載の方法において、前記一括露
光範囲に収容された回路パターンのうち、マスク製造が
難しい回路基本単位の回路パターンを多く配置しマスク
製造が易しい回路基本単位の回路パターンを少なく配置
することを特徴とするものである。

【００１２】また、請求項５記載の発明にかかるロジッ
ク回路用ステンシルマスクのパターン配置方法は、請求
項１〜３のいずれかに記載の方法において、前記一括露
光範囲に収容された回路パターンのうち、使用頻度が高
い回路基本単位の回路パターンを多く配置し、使用頻度
が低い回路基本単位の回路パターンを少なく配置するこ
とを特徴とするものである。

【００１３】また、請求項６記載の発明にかかるロジッ
ク回路用ステンシルマスクは、請求項１〜５のいずれか
に記載のロジック回路用ステンシルマスクのパターン配
置方法によってパターン配置をしたことを特徴とするも
のである。

【００１４】また、請求項７記載の発明にかかる半導体
装置は、請求項６に記載のロジック回路用ステンシルマ
スクを用いて製造したことを特徴とするものである。

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【発明の実施の形態】ライブラリ１個に対し１個のステ
ンシルマスクパターンをあてがう方法では、面積利用効
率は悪くなるものの、各々のライブラリに対しのステン
シルマスクが対応しているので、ライブラリは整然と決
まったピッチで並ぶため、部分一括描画法を生かすこと
ができる。このような配慮がなされていない通常のロジ
ック回路の設計手法にてライブラリを配置する方法で
は、たとえ高さ方向が一定に制限されていたとしても、
横幅が自由に変わってしまうため、でき上がったデバイ
ス回路パターンから部分一括露光用のステンシルマスク
パターンを抽出しようとするときに多大な困難を伴う
（ほとんど不可能である）。

【００２６】またライブラリ複数個に対し１個のステン
シルマスクの部分一括範囲をあてがう方法では、ライブ
ラリ１個が１個のステンシルマスクの部分一括範囲にあ
てがわれている場合（１：１の対応）に比べて、すなわ
ち上記の場合よりも面積利用効率も高く、また隣り合う
ライブラリ同士も最も隣り合う確率が高いものが配置さ
れているため、部分一括効率を損なうことなく、高速の
処理が可能となるのである。この場合、基準となるライ
ブラリが選択され、その隣にくるライブラリが、複数選
ばれたライブラリ以外である場合もあるため、若干無駄
になる面積も発生するが１：１対応のものも準備してお
く必要があることは言うまでもない。

【００２７】また機能が豊富で面積が大きいライブラリ
を分割して、部分一括露光用ステンシルマスクに収納す
る場合、先に述べたような配慮がなされていれば、つな
ぎ部分に回路において重要な部分が配置されていないた
め、実際にパターン形成を行っても回路動作的に問題が
生じることが少ない。このような配慮がなされておら
ず、単純に分割したものでは、回路動作的に重要な部分
（例えばゲート）につなぎがきて、つなぎ精度による線
幅変動等が発生し、問題が生じたり、最終的なデバイス
製造歩留まりが悪化したりすることが想定できる。

【００２８】ところで、ステンシルマスクも製造に電子
ビーム直接描画技術を利用するため、必ずしも１回で無
欠陥のステンシルマスクを得ることは難しい。欠陥修正
も、通常の光露光用マスク（クロムが合成石英にのった
もの）と比べて容易ではない。ステンシルマスクのパタ
ーン配置を、収納するライブラリの製造歩留まりに応じ
て増減して配置してあれば、少ないやりなおし回数で所
望のステンシルマスクの電子線描画により、目的のステ
ンシルマスクが入手でき、複雑なマスク修正等をできる
だけ少なくして早い納期でステンシルマスクを得ること
が可能となる。具体的作用としては、例えばある特定の
ライブラリを配置したステンシルマスクを想定した場
合、そのライブラリがマスク製造上あまり歩留まりが悪
くない場合には１個配置しておけば問題はないが、製造
歩留まりが悪い場合には、複数個配置されていれば、そ
の中から良品のものが見つかる可能性が高くなる。

【００２９】また電子線照射によるステンシルマスクの
損傷を考慮してあるライブラリの複数配置の方法を用い
れば、たとえ損傷によりある特定の（使用頻度の高い）
ライブラリが使用不能となっても、代替のステンシルマ
スクの部分一括部分が準備されているため、煩雑なステ
ンシルマスクの交換（あるいは再作成）を行うことなく
電子線直接描画が継続できるため、生産性向上に寄与で
きる。具体的には、ある特定の使用頻度の高いライブラ
リを１個しか配置していないステンシルマスクと２個配
置してあるステンシルマスクでは、前者はこのライブラ
リ部分が電子線により損傷を受けて、正常なパターン転
写が不可能になった場合には、ステンシルマスク全体を
良品と交換する必要があるが、後者のように２個配置し
てあれば、片方が使用不可能になったとしても、もう一
方のステンシルマスクパターンにて部分一括描画が継続
することが可能となるのである。以下、図面に基づき本
発明の各種実施の形態を説明する。

【００３０】実施の形態１．以下、この発明の実施の形
態１を図面に基づいて詳細に説明する。図１は本発明の
実施の形態１に係るステンシルマスクのパターン配置方
法を説明するための概念図であって、自由に設計されて
いるロジック回路用ライブラリを部分一括露光範囲に合
わせて再構築したときの概念を示している。図１におい
て、１，３Ａ，３Ｂ，５Ａ，５Ｂのそれぞれは回路パタ
ーン、１０は部分一括露光範囲を示している。

【００３１】図１を参照すると、上記課題を解決するた
めに本実施の形態では、まず、ライブラリ設計段階か
ら、部分一括露光機能を有する電子ビーム露光装置の部
分一括露光範囲１０（通常は正方形で５×５μｍなどの
大きさ）に合わせて各種パターンを配置する点に特徴を
有している。

【００３２】これにより、ライブラリの規模によらず一
定の面積で機能を実現できるとともに、ライブラリは常
に縦方向も横方向も一定のピッチで並ぶため、部分一括
露光機能を有する電子ビーム露光装置の部分一括露光範
囲１０と等しい間隔を保つことができるようになるとい
った効果を奏する。

【００３３】具体的には、図１（ａ）に示すような部分
一括露光に配慮していないライブラリに含まれる縦には
み出す回路パターン１を、図１（ｂ）に示すような電子
ビーム露光装置の部分一括露光範囲１０に合わせて各種
パターンを配置する。同様に、図１（ｃ）に示すような
部分一括露光に配慮していないライブラリに含まれる横
にはみ出す回路パターン３Ａ，３Ｂについても、図１
（ｄ）に示すような電子ビーム露光装置の部分一括露光
範囲１０に合わせた回路パターン［３Ａ，３Ｂ，５Ａ，
５Ｂ］を配置する。

【００３４】以上説明したように実施の形態１によれ
ば、部分一括露光範囲（電子線描画装置によりあらかじ
め決まっている：通常５×５μｍ等の正方形である）に
合わせて、ロジック回路で使用されるライブラリ（ある
決まった動作をする基本単位）をこの範囲の中に１つず
つ入れ込むことにより、部分一括法に最適なライブラリ
およびステンシルマスクが構成できるようになるといっ
た効果を奏する。この場合、ライブラリの必要面積はそ
の機能によりさまざまであるので、光露光を前提にした
マスクのように隙間を埋め尽くすことはできない（小さ
いライブラリの場合は無駄になる面積が発生する）。し
かしながら、この面積の無駄と引き替えに部分一括法を
効率良く使うことができるようになる。

【００３５】実施の形態２．以下、この発明の実施の形
態２を図面に基づいて詳細に説明する。なお、上記実施
の形態において既に記述したものと同一の部分について
は、同一符号を付し、重複した説明は省略する。図２は
本発明の実施の形態２に係るステンシルマスクのパター
ン配置方法を説明するための概念図である。本実施の形
態では、図２に示すように、部分一括露光範囲１０より
も必要面積が小さいライブラリをステンシルマスクに埋
め込む際に、空いた余剰部分に追加のライブラリ（元に
なるライブラリに対し隣り合う確率の高いライブラリ）
をさらに埋め込んだときに、全体の大きさはちょうど部
分一括露光範囲１０の中に収まるようにしたケースを想
定して説明を進める。図２において、２１は余剰面積部
分、２３Ａ，２３Ｂは回路パターン、２５Ａ，２５Ｂは
ライブラリ、２７はライブラリを示している。

【００３６】図２を参照すると、上記課題を解決するた
めに本実施の形態では、図２（ａ）のライブラリ２５Ａ
や図２（ｂ）のライブラリ２５Ｂに示すように、ライブ
ラリ２５Ａ，２５Ｂの機能が単純であって必要面積が部
分一括露光範囲１０よりも少なく余剰面積部分２１が存
在する場合（回路パターン２３Ａ，２３Ｂが少なく必要
面積が少ない場合）に、図２（ｃ）に示すように、当該
特定のライブラリ２５Ａの隣に、当該特定のライブラリ
の隣にくる確率が最も高い別のライブラリ２５Ｂを合わ
せて配置し、当該２つのライブラリ２５Ａ，２５Ｂが部
分一括露光範囲１０内に収まるようにした新たなライブ
ラリ２７を生成している点に特徴を有している。なお、
さらに面積に余裕があるときには、追加で入りきる限度
数以内のライブラリ（不図示）を配置してもかまわな
い。

【００３７】これにより、面積利用効率を向上すること
ができる。極端な例を挙げれば、部分一括露光範囲１０
よりもはるかに小さいＤＲＡＭセルライブラリなどで
は、複数のセルの繰り返しを部分一括露光範囲１０内に
収めることで描画効率を向上させることができるように
なるといった効果を奏する。

【００３８】以上説明したように実施の形態２によれ
ば、必要面積の小さいライブラリには、そのライブラリ
の隣に来る確率の高いライブラリを１つあるいは複数を
隣に配置してステンシルマスクの１つとすれば、無駄な
面積を削除できるようになるといった効果を奏する。

【００３９】一方、上記実施の形態２は、ライブラリの
必要面積はその機能によりさまざまであるので、光露光
を前提にしたマスクのように隙間を埋め尽くすことはで
きず、小さいライブラリの場合は無駄になる面積が発生
する。しかしながら、実施の形態２は当該面積の無駄と
引き替えに部分一括法を効率良く使うことができる。

【００４０】実施の形態３．以下、この発明の実施の形
態３を図面に基づいて詳細に説明する。なお、上記実施
の形態において既に記述したものと同一の部分について
は、同一符号を付し、重複した説明は省略する。図３は
本発明の実施の形態３に係るステンシルマスクのパター
ン配置方法を説明するための概念図である。本実施の形
態では、図３に示すように、部分一括露光範囲１０より
も必要面積が大きいライブラリを、つなぎが問題となら
ぬように分割して、複数のステンシルマスク部分一括露
光範囲１０に収納するようにしたケースを想定して説明
を進める。図３において、３１は回路パターン、Ｂは分
割位置を示している。

【００４１】図３を参照すると、上記課題を解決するた
めに本実施の形態では、図３（ａ）に示すようにライブ
ラリの機能が複雑であって部分一括露光範囲１０内に収
まらない場合は、ライブラリを２つ以上に分割位置Ｂで
分割してパターン配置をしたステンシルマスクを作成す
る必要がある。ステンシルマスクを作成する場合、図３
（ｂ）に示すように、分割する部位（分割位置Ｂ）にあ
る回路パターン３１をあらかじめ設計段階から、分割位
置Ｂで分割されても問題のないようなパターン配置とす
る点に特徴を有している。

【００４２】これにより、部分一括描画におけるつなぎ
の問題を回避できるようになるといった効果を奏する。
具体的には、分割位置Ｂにゲート電極のパターンをもっ
てこない、あるいはもってくるとしても、接続孔がおち
る通称座布団の部分をもってくる等の配慮をすることで
部分一括描画におけるつなぎの問題を回避できるように
なる。

【００４３】以上説明したように実施の形態３によれ
ば、部分一括範囲に収容不可能なほど大きいライブラリ
の場合には、接続部分に回路の重要な部分、すなわち、
つなぎが発生してほしくない部分が来ないように配慮し
た設計を行うことにより、部分一括法に適したライブラ
リの分割が可能となるといった効果を奏する。光露光が
前提の設計をなされたライブラリでは、たとえステンシ
ルマスクのためのデータ切り出しソフトウェアを利用し
ても、どこの位置にも任意の回路が配慮なく配置されて
いるため、このようなことはできない。

【００４４】一方、上記実施の形態３は、ライブラリの
必要面積はその機能によりさまざまであるので、光露光
を前提にしたマスクのように隙間を埋め尽くすことはで
きず、小さいライブラリの場合は無駄になる面積が発生
する。しかしながら、実施の形態１は当該面積の無駄と
引き替えに部分一括法を効率良く使うことができる。

【００４５】実施の形態４．以下、この発明の実施の形
態４を図面に基づいて詳細に説明する。なお、上記実施
の形態において既に記述したものと同一の部分について
は、同一符号を付し、重複した説明は省略する。図４は
本発明の実施の形態４に係るステンシルマスクのパター
ン配置方法を説明するための概念図である。本実施の形
態では、図４に示すように、複数のライブラリが収納さ
れたステンシルマスクにおいて、よりマスク製造が難し
い（換言すれば、歩留まりが低い）ライブラリの数を多
く、よりマスク製造が易しい（歩留まりが高い）ライブ
ラリの数を少なく（最低１個）並べてあるケースを想定
して説明を進める。図４において、４１，４３，４５は
それぞれライブラリを示している。

【００４６】図４を参照すると、部分一括描画機能を有
する電子ビーム露光装置では、複数の部分一括露光範囲
１０，…，１０に収納されたパターン（ステンシルマス
クパターン）をこのようなステンシルマスク内に配置で
きるのが通常であるが、本実施の形態では、当該複数の
部分一括露光範囲１０，…，１０内パターンを配置する
方法に工夫を加えている。そのうちの一つの方法を本実
施の形態で説明し、他の配置方法を実施の形態５で説明
することにする。

【００４７】上記配置方法の一つの方法である本実施の
形態は、複数のステンシルマスクパターンのうち、より
製造歩留まりの悪い回路パターンを配置する数を増やし
てやる配置方法である。すなわち、あらかじめ製造歩留
まりがライブラリ４１，４３，４５ごとに判明している
場合に、歩留まりがＸパーセント未満のものは１個では
なく２個、歩留まりがＸパーセント以上のものは１個と
いったような単純な規則で配置するような方法がある。
また、配置できるライブラリ数に余裕がある場合には、
歩留まりが悪いものは３個以上配置するようなこともで
きるが、いずれにしても部分一括法で描画したいライブ
ラリは極力収納できることが前提となる。

【００４８】例えば、図４に示すように、最も製造歩留
まりの低いライブラリ４１には回路パターンを５個配置
し、ライブラリ４１の次に製造歩留まりの低いライブラ
リ４３には回路パターンを３個配置し、その他のライブ
ラリ４５には回路パターンを１個配置する。

【００４９】一方、あらかじめ製造歩留まりがライブラ
リ４１，４３，４５ごとに判明していない場合には、パ
ターンの複雑さや、ステンシルマスクの製造困難さの度
合いに応じて調整することも可能である。パターンの複
雑さや、ステンシルマスクの製造困難さは具体的に数値
化するのは難しいが、より細かい線幅のパターンがより
多く含まれるとか、９０度に曲がったパターンが多く存
在する等を参考にして調整できる。

【００５０】以上説明したよう実施の形態４によれば、
あらかじめ歩留まりが低いと予想される、あるいは生産
管理データから歩留まりが低いとわかっているステンシ
ルマスクの特定のライブラリ部分に対して、その製造歩
留まりに応じて数を多めに調整する（作り込む）ことに
より、ステンシルマスク全体を再作成する手間を省くこ
とができるようになるといった効果を奏する。従来、ス
テンシルマスクそのものも電子ビーム直接描画によりパ
ターン作成を行うため完全に無欠陥のものを作成するの
は難しかった。

【００５１】実施の形態５．以下、この発明の実施の形
態５を図面に基づいて詳細に説明する。なお、上記実施
の形態において既に記述したものと同一の部分について
は、同一符号を付し、重複した説明は省略する。図５は
本発明の実施の形態５に係るステンシルマスクのパター
ン配置方法を説明するための概念図である。本実施の形
態では、図５に示すように、複数のライブラリが収納さ
れたステンシルマスクにおいて、デバイス描画を行う際
に、より使用頻度の高いライブラリの数を多く、より使
用頻度の低いライブラリの数を少なく（最低１個）並べ
てあるケースを想定して説明を進める。図５において、
５１，５３，５５はそれぞれライブラリを示している。

【００５２】図５を参照すると、実施の形態５の配置方
法は、より使用頻度の高い（デバイスにて登場頻度の高
いライブラリを意味する）ステンシルマスクパターンは
１個だけではなく２個以上（複数個）配置しておく方法
である。その理由は、使用されるステンシルマスクパタ
ーン（複数個）は、必ずしも均等に露光されるわけでは
ないからである。

【００５３】例えば、図５に示すように、最も使用頻度
の高いライブラリ５１には回路パターンを５個配置し、
ライブラリ５１の次に使用頻度の高いライブラリ５３に
は回路パターンを３個配置し、その他のライブラリ５５
には回路パターンを１個配置する。

【００５４】現状ではこの収納可能パターン数は数十か
ら１００個程度と少なく、上記のような工夫をする余地
はあまりないが、将来はこの収納可能数が数百となるこ
とが既にアナウンスされており、これは現在一般的にロ
ジック回路設計に用いられているライブラリ数（やはり
数百といわれている）に匹敵するところとなり、このよ
うな工夫が有効となるのである。

【００５５】以上説明したよう実施の形態５によれば、
電子ビーム直接描画で損傷を受け使用に耐えなくなった
ステンシルマスクの特定ライブラリ部分にあらかじめス
ペアを準備しておくことで、煩雑なステンシルマスクの
交換をすることなくスペア部分を使って描画できるよう
になるといった効果を奏する。近年の電子ビーム直接描
画技術では、ステンシルマスクは電子線が照射されるた
めに損傷が激しいことがあり、この損傷の度合いは、最
も電子線照射を多く受けた部位（ライブラリ）が大きか
った。

【００５６】以上説明したように構成された上記実施の
形態は以下に掲げる効果を奏する。まず第１の効果は、
ステンシルマスクに入れ込む実際のデバイスパターンの
効率的な配置が可能となることである。その理由は、ラ
イブラリ１個に対して複数のステンシルマスクの一括露
光部分を配置する場合、部分一括露光法を前提にしてい
ない設計（光露光前提：任意の位置に任意の回路パター
ンを配置）に比べて、回路パターン配置に若干の制限は
加わるもののステンシルマスクのショットつなぎ部分に
接続精度や線幅精度が懸念されるパターンが配置される
ことがないため、実際のデバイス製造において問題を起
こすこと（接続部分のパターン変形、ずれ、寸法変動
等）が少なくなるからである。

【００５７】また第２の効果は、ライブラリ複数個に対
して１個のステンシルマスクの部分一括範囲をあてがう
ため、ライブラリ１個が１個のステンシルマスクの部分
一括範囲にあてがわれている場合に比べて面積利用効率
も高くでき、また隣り合うライブラリ同士も最も確率が
高いものが配置されているため、部分一括効率を損なう
ことなく、高速の処理が可能となることである。

【００５８】また第３の効果は、収納するライブラリの
製造歩留まりに応じて、ステンシルマスクのパターン配
置を増減して配置してあれば、少ない回数の所望のステ
ンシルマスクの電子線描画により、目的のステンシルマ
スクが入手でき、複雑なマスク修正等をできるだけ少な
くして早い納期でステンシルマスクを得ることが可能と
なることである。

【００５９】また第４の効果は、煩雑なステンシルマス
クの交換（あるいは再作成）を行うことなく電子線直接
描画が継続でき、生産性向上に寄与できることである。
その理由は、電子線照射によるステンシルマスクの損傷
を考慮してライブラリの複数配置を行うため、たとえ損
傷によりある特定の（使用頻度の高い）ライブラリが使
用不能となっても、代替のステンシルマスクの部分一括
部分が準備されているからである。

【００６０】そして第５の効果は、本発明を適用するこ
とにより、従来の光リソグラフィ技術に匹敵する処理速
度で電子ビーム露光技術を製造適用可能となり、短波長
化による解像限界の縮小化による延命がそろそろ危ぶま
れている光リソグラフィ技術を置き換えて、電子ビーム
リソグラフィ技術が生産技術として工業的に広く用いら
れる基礎を築くことが可能となることである。

【００６１】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。

【００６２】

【実施例】以下、図面に基づき本発明のステンシルマス
クのパターン配置方法およびそれを用いた半導体集積回
路製造方法の各種実施例を具体的な数値あるいは具体的
な装置を含めて説明する。

【００６３】実施例１．以下、この発明の実施例１を詳
細に説明する。０．１３μｍデザインルールで設計され
た８３万ゲートの大規模ロジックデバイス（例えば、チ
ップサイズ４．２３×４．２３ｍｍの大規模ロジックデ
バイス）について、内容を調べたところ、使用されてい
るライブラリの種類は２８４種類であった。また占有面
積別に調べたところ、いわゆるロジックライブラリで構
成されている部分が８３％で、残り１７％が設計者によ
るいわゆる“手置き”によるものであった。この部分一
括描画に配慮していないライブラリで構築されているデ
バイスのゲートレイヤを取り出し、部分一括描画用ステ
ンシルマスクデータ抽出ソフトウェアにて、共通パター
ンを５×５μｍ角に取り出す操作を行ったところ、ライ
ブラリのパターン配置が部分一括描画に配慮していない
ことが災いして、共通パターン（２個以上存在する）と
して抽出されたものはわずか３２種類で、これが占有す
る面積は全体のわずか６％であった。

【００６４】そこで、本実施例では、全てのライブラリ
を、５×５μｍ内に収容できるものはこのサイズに、収
容できないものは５×５μｍ領域の整数倍になるように
再構築した。ただし、収容できないものについては、つ
なぎの部分にゲートの動作上重要な部分がこないような
配慮はこの段階ではなされていない。この結果、上記デ
バイスに使用されているライブラリのうちで５×５μｍ
角内に収容できたライブラリは１０６個となり、その残
りについては複数個の５×５μｍ角が必要であった。

【００６５】再構築したライブラリを用いて上記デバイ
スを再構築したところ、チップサイズは６．５１×６．
５１ｍｍと拡大したが、このデバイスのゲートレイヤを
取り出し、同様にして部分一括描画用ステンシルマスク
データ抽出ソフトウェアを用いて共通パターンを５×５
μｍ角に取り出す操作を行ったところ、共通パターンと
して抽出されたものは、５×５μｍ角内に収容できたラ
イブラリも含めて１３５種類であり、この共通パターン
として抽出されたものが占有する面積は全体の７２％で
あった。

【００６６】現状の部分一括露光機能を有する電子ビー
ム直接描画装置では、上記のような多数のライブラリを
ステンシルマスク上に配置しても、これを全て選択する
ことができる機能を有しているものは存在しないが、こ
のような配慮をすることにより、部分一括描画率を上げ
ることができることが検証できた。これにより、ウエハ
ー１枚あたりの描画時間を飛躍的に短縮することが可能
となる。

【００６７】なお、デザインルールを０．０７μｍとし
て直線的に回路パターンを縮小する方法では、ライブラ
リの動作そのものは保証されてはいないが、再構築した
ライブラリを用い同様な共通パターンを５×５μｍ角に
収める操作を行った場合、上記１０６個のライブラリに
加えて１２３個のライブラリがやはり５×５μｍ内に収
納できることがわかった。これにより、上記デバイスで
は２８４個中２２９個のライブラリが部分一括露光範囲
に収納できることがわかった。したがって、デザインル
ールが縮小され、デバイスの世代が進むほど、本発明の
ステンシルマスクのパターン配置方法およびそれを用い
た半導体集積回路製造方法が有効であることがわかっ
た。

【００６８】実施例２．以下、この発明の実施例２を詳
細に説明する。５×５μｍ領域に収納できるライブラリ
のうち、単純な回路（例えばインバーター）で構成され
ており必要面積が上記領域の半分以下で済むものを、上
記実施例１で使用されているライブラリ２８４個の中か
ら取り出すと６３個であった。これらのものについて、
これらのライブラリが選択された位置で、その隣に来る
確率が最も高いもう一つのライブラリ（ただし、同一の
場合もありうる）でしかもやはり必要面積が半分以下で
収納可能なものがある場合のみ、２つのライブラリを合
体し５×５μｍ内に収納できるような、新しいライブラ
リを作成した。

【００６９】この新しいライブラリを用いて実施例１の
デバイスを再構築すると、上記のような面積利用効率を
上げるための操作を行っているため、実際のチップサイ
ズは５．３８×５．３８ｍｍとなり、実施例１の場合に
比べてチップサイズは縮小できることが分かった。従っ
て、必要ライブラリ数は増加するが、チップ面積縮小に
は有効であることが判明した。このときの部分一括描画
率は７２％で変化なかった。

【００７０】また、同一ライブラリで複数個並ぶことが
多いインバーターなどを、５×５μｍの面積内に２個だ
けでなく３個、４個というように複数個並べた新たなラ
イブラリを追加した。これを利用するとチップサイズは
５．０３×５．０３ｍｍとなった。このとき、必要ライ
ブラリ数は増加するが、部分一括描画率は７２％で変化
なかった。

【００７１】実施例３．以下、この発明の実施例３を詳
細に説明する。上記実施例１では、部分一括領域複数個
に分割されたものは、そのつなぎ位置を配慮していない
ため、ゲート配線の真中で分割されているものが半分以
上存在していた。これをそのまま描画すると、形成され
たレジストパターンは描画装置のつなぎ精度に依存し
て、ショットつなぎ位置にふくらみや細りやずれが発生
していた。そこで、本実施例では、つなぎ部分にはでき
るだけゲート配線の重要部分がこないようにライブラリ
を再構成した。具体的には、ゲート配線がつなぎ部分に
こない、つなぎ部分にどうしてもくる場合にはできるだ
け上層配線との接続孔がくる座布団の部分にする、つな
ぎ部分に活性層ではなく素子分離層がくるといった配慮
をした。

【００７２】このようにして作成されたライブラリに
て、上記実施例１のデバイスを再構築した結果、必要面
積等は変化なかったが、つなぎ部分に重要な回路部分が
こないため、つなぎ精度をあまり気にする必要がないこ
とが分かった。

【００７３】実施例４．以下、この発明の実施例４を詳
細に説明する。本実施例では、モデル実験として、ライ
ブラリ数が９個のステンシルマスク作成実験を行った。
各々の５×５μｍ角（マスク上では、倍率２５倍なので
１２５×１２５μｍ）の領域に、０．１３μｍデザイン
ルールのロジックライブラリのうち、斜めゲートが５
個、９０度に折れ曲がったＬ字形のパターンが３つあ
り、ステンシルマスク製造歩留まりが悪いことが予想さ
れるライブラリをそれぞれ９つずつ配置した。ステンシ
ルマスク製造後、低加速走査型電子顕微鏡にてこれらの
ステンシルマスクを詳細に調べたところ、９つ中３つか
らステンシルパターン部分の突起や欠けが見つかった。
従って、このライブラリの製造歩留まりは約３３％と予
想できた。

【００７４】次に、このパターンを９つ入れたマスクを
１０個作成し、歩留まりについて検証した。左上から右
方向に検査し、一番上の列３つの検査が終わったら、真
中の列を左から検査し、最後に一番下の列をやはり左か
ら右方向に検査するという方法で検査した。一番上の列
３つのみに着目して良品が得られるものを抽出した。最
初の左上のもので良品（突起や欠けがないもの）が得ら
れたものは１０個中２つであった。左上とその右隣のも
の２つの中から良品が得られたものは１０個中５つであ
った。さらに上の列すべて（３個）の中から良品が得ら
れたものは９個であった。以上より、ステンシルマスク
製造歩留まりに応じてライブラリマスクの数を増加させ
ると、全体のマスクの製造歩留まりが向上できることが
確認された。

【００７５】実施例５．以下、この発明の実施例５を詳
細に説明する。本実施例では、モデル実験として、ステ
ンシルマスク寿命実験を行った。５×５μｍ角（マスク
上では、倍率２５倍なので１２５×１２５μｍ）の領域
にあるライブラリパターンを入れ込んだステンシルマス
クを作成した。最も使用されるライブラリとして２００
ｍｍシリコンウエハー１枚に１×１０⁸ショット描画す
ること、またレジスト感度として１０μＣ／ｃｍ²を想
定した。このマスクを実際の部分一括描画機能を有する
電子ビーム露光装置ＨＬ８００Ｄ（日立製）に装着し、
ダミーウエハーによる連続描画（すなわち、部分一括露
光のみを繰り返し行う）加速試験を行った。

【００７６】加速試験のために、ステンシルマスクには
放熱／電荷を逃がすための金の蒸着を意図的に通常の膜
厚の１／１０にしたものを使用した。なお、実際の描画
では、さまざまなステンシルマスクが順次選択され、可
変整形ビームで描画することも組み合わされるため、こ
のように連続的に放熱の余裕がないほど１つのステンシ
ルマスクによる描画が行われることはない。また金も決
められた膜厚で蒸着されている。

【００７７】３×１０⁹ショット（ウエハーに換算して
３０枚）分の電子ビーム照射を行った後に、ステンシル
マスクを走査型電子顕微鏡にて検査したところ、まだス
テンシルマスクのパターン部分が溶融している部分は見
られなかった。しかしながら、連続的に５×１０⁹ショ
ット（ウエハーに換算して５０枚）分の照射したもの
は、パターンのコーナー部分にシリコンが溶解したと思
われる変形箇所が３か所見つかった。

【００７８】このようにステンシルマスクには、特に過
酷な条件で使用されると寿命があることがわかった。し
たがって、使用頻度の高いライブラリのステンシルマス
クでは同一パターンを複数個導入しておくことは、デバ
イス製造における連続使用を想定した場合非常に有効で
あることが判明した。

【００７９】なお、本発明が上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは明らかである。また上記構成部材
の数、位置、形状等は上記実施例に限定されず、本発明
を実施する上で好適な数、位置、形状等にすることがで
きる。また、各図において、同一構成要素には同一符号
を付している。

【００８０】

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、ス
テンシルマスクに入れ込む実際のデバイスパターンの効
率的な配置が可能となることである。その理由は、ライ
ブラリ１個に対して複数のステンシルマスクの一括露光
部分を配置する場合、部分一括露光法を前提にしていな
い設計（光露光前提：任意の位置に任意の回路パターン
を配置）に比べて、回路パターン配置に若干の制限は加
わるもののステンシルマスクのショットつなぎ部分に接
続精度や線幅精度が懸念されるパターンが配置されるこ
とがないため、実際のデバイス製造において問題を起こ
すこと（接続部分のパターン変形、ずれ、寸法変動等）
が少なくなるからである。

【００８１】また第２の効果は、ライブラリ複数個に対
して１個のステンシルマスクの部分一括範囲をあてがう
ため、ライブラリ１個が１個のステンシルマスクの部分
一括範囲にあてがわれている場合に比べて面積利用効率
も高くでき、また隣り合うライブラリ同士も最も確率が
高いものが配置されているため、部分一括効率を損なう
ことなく、高速の処理が可能となることである。

【００８２】また第３の効果は、収納するライブラリの
製造歩留まりに応じて、ステンシルマスクのパターン配
置を増減して配置してあれば、少ない回数の所望のステ
ンシルマスクの電子線描画により、目的のステンシルマ
スクが入手でき、複雑なマスク修正等をできるだけ少な
くして早い納期でステンシルマスクを得ることが可能と
なることである。

【００８３】また第４の効果は、煩雑なステンシルマス
クの交換（あるいは再作成）を行うことなく電子線直接
描画が継続でき、生産性向上に寄与できることである。
その理由は、電子線照射によるステンシルマスクの損傷
を考慮してライブラリの複数配置を行うため、たとえ損
傷によりある特定の（使用頻度の高い）ライブラリが使
用不能となっても、代替のステンシルマスクの部分一括
部分が準備されているからである。

【００８４】そして第５の効果は、本発明を適用するこ
とにより、従来の光リソグラフィ技術に匹敵する処理速
度で電子ビーム露光技術を製造適用可能となり、短波長
化による解像限界の縮小化による延命がそろそろ危ぶま
れている光リソグラフィ技術を置き換えて、電子ビーム
リソグラフィ技術が生産技術として工業的に広く用いら
れる基礎を築くことが可能となることである。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係るステンシルマス
クのパターン配置方法を説明するための概念図である。

【図２】 本発明の実施の形態２に係るステンシルマス
クのパターン配置方法を説明するための概念図である。

【図３】 本発明の実施の形態３に係るステンシルマス
クのパターン配置方法を説明するための概念図である。

【図４】 本発明の実施の形態４に係るステンシルマス
クのパターン配置方法を説明するための概念図である。

【図５】 本発明の実施の形態５に係るステンシルマス
クのパターン配置方法を説明するための概念図である。

【符号の説明】

１，３Ａ，３Ｂ，５Ａ，５Ｂ 回路パターン、 １０
部分一括露光範囲、 ２１ 余剰面積部分、 ２３Ａ，
２３Ｂ 回路パターン、 ２５Ａ，２５Ｂ，２７ライブ
ラリ、 ３１ 回路パターン、 ４１，４３，４５，５
１，５３，５５ライブラリ、 Ｂ 分割位置。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/027 G03F 1/16 H01L 21/82

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 電子ビーム直接描画技術において部分一
   括露光を用いるステンシルマスクのパターン配置方法で
   あって、ロジック回路で使用されそれぞれ決まった動作をする回
   路基本単位の回路パターンをそれぞれ部分 一括露光範囲
   に収容できるサイズに形成し、前記部分一括露光範囲に
   収容された回路パターンを複数配置することを特徴とす
   るロジック回路用ステンシルマスクのパターン配置方
   法。
2. 【請求項２】 それぞれ決まった動作をする複数の回路
   基本単位の複数の回路パターンを一つの一括露光範囲に
   収容できるサイズに形成し、 前記一つの一括露光範囲に収容された回路パターンをさ
   らに配置することを特徴とする請求項１に記載のロジッ
   ク回路用ステンシルマスクのパターン配置方法。
3. 【請求項３】 電子ビーム直接描画技術において部分一
   括露光を用いるステンシルマスクのパターン配置方法で
   あって、ロジック回路で使用され決まった動作をする回路基本単
   位の回路パターンを分割位置のつなぎが問題とならぬよ
   うに分割して二以上 の一括露光範囲に収容できるサイズ
   に形成し、 前記二以上の一括露光範囲に収容された回路パターンを
   さらに配置することを特徴とする請求項１または２に記
   載のロジック回路用ステンシルマスクのパターン配置方
   法。
4. 【請求項４】 前記一括露光範囲に収容された回路パタ
   ーンのうち、マスク製造が難しい回路基本単位の回路パ
   ターンを多く配置しマスク製造が易しい回路基本単位の
   回路パターンを少なく配置することを特徴とする請求項
   １〜３のいずれかに記載のロジック回路用ステンシルマ
   スクのパターン配置方法。
5. 【請求項５】 前記一括露光範囲に収容された回路パタ
   ーンのうち、使用頻度が高い回路基本単位の回路パター
   ンを多く配置し、使用頻度が低い回路基本単位の回路パ
   ターンを少なく配置することを特徴とする請求項１〜３
   のいずれかに記載のロジック回路用ステンシルマスクの
   パターン配置方法。
6. 【請求項６】 請求項１〜５のいずれかに記載のロジッ
   ク回路用ステンシルマスクのパターン配置方法によって
   パターン配置をしたことを特徴とするロジック回路用ス
   テンシルマスク。
7. 【請求項７】 請求項６に記載のロジック回路用ステン
   シルマスクを用いて製造したことを特徴とする半導体装
   置。