JP3203711B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP3203711B2 JP3203711B2 JP29949391A JP29949391A JP3203711B2 JP 3203711 B2 JP3203711 B2 JP 3203711B2 JP 29949391 A JP29949391 A JP 29949391A JP 29949391 A JP29949391 A JP 29949391A JP 3203711 B2 JP3203711 B2 JP 3203711B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- bipolar transistor
- bias
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は駆動回路に関し、特に大
電流を供給する電力増幅回路の出力段に適した駆動回路
に関する。
電流を供給する電力増幅回路の出力段に適した駆動回路
に関する。
【０００２】
【従来の技術】従来の駆動回路は図２に示すように、Ｎ
チャンネルＭＯＳトランジスターＴ１とＮＰＮトランジ
スターＴ３およびＰチャンネルＭＯＳトランジスターＴ
２とＰＮＰトランジスターＴ４がいわゆるダーリントン
接続された、相補型エミッター接地回路からなる。この
回路は、少ない入力電流で大きな出力電流をうるための
ＢｉＣＭＯＳ回路の一種として知られている。Ｔ１およ
びＴ２のゲート間には、Ｔ３およびＴ４に適当なバイア
ス電流を流すためのバイアス回路が接続されている。ま
た、Ｔ３とＴ４のエミッター間には、バイアス電流を安
定化するための安定化抵抗Ｒ３とＲ４が接続されてい
る。出力３はこの安定化抵抗を通って取り出される。入
力はバイアス回路１の一方例えば入力２に印加される。
チャンネルＭＯＳトランジスターＴ１とＮＰＮトランジ
スターＴ３およびＰチャンネルＭＯＳトランジスターＴ
２とＰＮＰトランジスターＴ４がいわゆるダーリントン
接続された、相補型エミッター接地回路からなる。この
回路は、少ない入力電流で大きな出力電流をうるための
ＢｉＣＭＯＳ回路の一種として知られている。Ｔ１およ
びＴ２のゲート間には、Ｔ３およびＴ４に適当なバイア
ス電流を流すためのバイアス回路が接続されている。ま
た、Ｔ３とＴ４のエミッター間には、バイアス電流を安
定化するための安定化抵抗Ｒ３とＲ４が接続されてい
る。出力３はこの安定化抵抗を通って取り出される。入
力はバイアス回路１の一方例えば入力２に印加される。
【０００３】従来のバイアス回路の１例を図３に示す。
バイポーラトランジスターＴ５のベース−エミッター電
圧を、抵抗Ｒ５とＲ６の比で増大させる。
バイポーラトランジスターＴ５のベース−エミッター電
圧を、抵抗Ｒ５とＲ６の比で増大させる。
【０００４】
【発明が解決しようとする課題】この従来の駆動回路
は、安定化抵抗がバイポーラトランジスターのエミッタ
ーに接続されているため、出力抵抗がこの安定化抵抗で
制限されてしまう。このため、バイポーラトランジスタ
ーの高ｇｍによる、非常に低い出力抵抗が生かされない
と言う問題があった。例えば、１Ａの出力電流が流れる
とき、バイポーラトランジスターの出力抵抗はＭＯＳト
ランジスターのｇｍが充分高いときは、０．０２５オー
ムである。しかし安定化抵抗として０．５オームが接続
されていると、出力抵抗は０．５オームに制限されてし
まう。
は、安定化抵抗がバイポーラトランジスターのエミッタ
ーに接続されているため、出力抵抗がこの安定化抵抗で
制限されてしまう。このため、バイポーラトランジスタ
ーの高ｇｍによる、非常に低い出力抵抗が生かされない
と言う問題があった。例えば、１Ａの出力電流が流れる
とき、バイポーラトランジスターの出力抵抗はＭＯＳト
ランジスターのｇｍが充分高いときは、０．０２５オー
ムである。しかし安定化抵抗として０．５オームが接続
されていると、出力抵抗は０．５オームに制限されてし
まう。
【０００５】従来回路でこの安定化抵抗を省略すると、
バイポーラトランジスターが正の温度係数を持っている
ために、温度上昇と共にコレクター電流が増大してしま
い、熱暴走を起こしてしまう。このため安定化抵抗を省
くことは不可能であった。
バイポーラトランジスターが正の温度係数を持っている
ために、温度上昇と共にコレクター電流が増大してしま
い、熱暴走を起こしてしまう。このため安定化抵抗を省
くことは不可能であった。
【０００６】従来のバイアス回路は、バイポーラトラン
ジスターのみで構成されているため、ＭＯＳトランジス
ターの温度補償を完全に行えないと言う問題があった。
ジスターのみで構成されているため、ＭＯＳトランジス
ターの温度補償を完全に行えないと言う問題があった。
【０００７】
【課題を解決するための手段】本発明の駆動回路は、Ｎ
チャンネルＭＯＳ型トランジスターのドレインとＮＰＮ
バイポーラ型トランジスターのコレクターが接続され、
前記ＮチャンネルＭＯＳ型トランジスターのソースと前
記ＮＰＮバイポーラ型トランジスターのベースが接続さ
れ、ＰチャンネルＭＯＳ型トランジスターのドレインと
ＰＮＰバイポーラ型トランジスターのコレクターが接続
され、前記ＰチャンネルＭＯＳ型トランジスターのソー
スと前記ＰＮＰバイポーラ型トランジスターのベースが
接続され、前記ＭＯＳ型トランジスターのゲート間に負
の温度係数を持つバイアス回路が接続され、前記ＭＯＳ
型トランジスターのソース間に抵抗が接続され、前記バ
イポーラトランジスターのエミッター同士が直接接続さ
れ、前記バイアス回路によって決まる前記バイポーラ型
トランジスターのコレクターおよびエミッター電流が負
の温度係数を持つようにしている。
チャンネルＭＯＳ型トランジスターのドレインとＮＰＮ
バイポーラ型トランジスターのコレクターが接続され、
前記ＮチャンネルＭＯＳ型トランジスターのソースと前
記ＮＰＮバイポーラ型トランジスターのベースが接続さ
れ、ＰチャンネルＭＯＳ型トランジスターのドレインと
ＰＮＰバイポーラ型トランジスターのコレクターが接続
され、前記ＰチャンネルＭＯＳ型トランジスターのソー
スと前記ＰＮＰバイポーラ型トランジスターのベースが
接続され、前記ＭＯＳ型トランジスターのゲート間に負
の温度係数を持つバイアス回路が接続され、前記ＭＯＳ
型トランジスターのソース間に抵抗が接続され、前記バ
イポーラトランジスターのエミッター同士が直接接続さ
れ、前記バイアス回路によって決まる前記バイポーラ型
トランジスターのコレクターおよびエミッター電流が負
の温度係数を持つようにしている。
【０００８】
【実施例】次に本発明を図面を参照して説明する。図１
は本発明の１実施例を示す回路図である。
は本発明の１実施例を示す回路図である。
【０００９】ＮチャンネルＭＯＳトランジスターＴ１と
ＮＰＮトランジスターＴ３およびＰチャンネルＭＯＳト
ランジスターＴ２とＰＮＰトランジスターＴ４がいわゆ
るダーリントン接続された、相補型エミッター接地回路
からなる。この回路は、少ない入力電流で大きな出力電
流をうるためのＢｉＣＭＯＳ回路の一種である。Ｔ１お
よびＴ２のゲート間には、Ｔ３およびＴ４がカットオフ
しない程度のバイアス電流を流すためのバイアス回路１
が接続されている。アナログ回路では、クロスオーバ歪
を避けるために、数ｍＡから数Ａのバイアス電流を流
す。Ｔ３とＴ４のエミッター間は、バイアス電流を安定
化するための安定化抵抗を介さずに直接接続されてい
る。出力３はエミッターから直接取り出される。入力は
バイアス回路１の一方例えば入力２に印加される。Ｔ１
とＴ２のソース間に接続されている抵抗Ｒ１により、Ｔ
１とＴ２のバイアス電流が決定される。
ＮＰＮトランジスターＴ３およびＰチャンネルＭＯＳト
ランジスターＴ２とＰＮＰトランジスターＴ４がいわゆ
るダーリントン接続された、相補型エミッター接地回路
からなる。この回路は、少ない入力電流で大きな出力電
流をうるためのＢｉＣＭＯＳ回路の一種である。Ｔ１お
よびＴ２のゲート間には、Ｔ３およびＴ４がカットオフ
しない程度のバイアス電流を流すためのバイアス回路１
が接続されている。アナログ回路では、クロスオーバ歪
を避けるために、数ｍＡから数Ａのバイアス電流を流
す。Ｔ３とＴ４のエミッター間は、バイアス電流を安定
化するための安定化抵抗を介さずに直接接続されてい
る。出力３はエミッターから直接取り出される。入力は
バイアス回路１の一方例えば入力２に印加される。Ｔ１
とＴ２のソース間に接続されている抵抗Ｒ１により、Ｔ
１とＴ２のバイアス電流が決定される。
【００１０】ＭＯＳトランジスターのドレイン電流ＩD
は、以下の式で表される。
は、以下の式で表される。
【００１１】 ＩD ＝（１／２）（Ｗ／Ｌ）ＣOXμ（ＶG −ＶT ）2 ここに、ＷとＬはチャンネル幅と長さ、ＣOXはゲート容
量、μはチャンネルのキャリヤ移動度、ＶG はゲート電
圧、ＶT はスレショルド電圧である。μは、キャリアの
格子散乱の為、温度が上がると低下する。一方ＶT は、
温度が上昇するとフェルミーポテンシャルの低下によ
り、小さくなる。ゲート電圧の高い領域ではＶT の効果
は見えなくなるから、温度係数は殆どμで決まる。従っ
て、充分ゲート電圧を高くバイアスすれば、すなわちド
レイン電流を充分流せば、ドレイン電流は負の温度係数
を持つようになる。このバイアス電流の設定は、抵抗Ｒ
１で行うことができる。
量、μはチャンネルのキャリヤ移動度、ＶG はゲート電
圧、ＶT はスレショルド電圧である。μは、キャリアの
格子散乱の為、温度が上がると低下する。一方ＶT は、
温度が上昇するとフェルミーポテンシャルの低下によ
り、小さくなる。ゲート電圧の高い領域ではＶT の効果
は見えなくなるから、温度係数は殆どμで決まる。従っ
て、充分ゲート電圧を高くバイアスすれば、すなわちド
レイン電流を充分流せば、ドレイン電流は負の温度係数
を持つようになる。このバイアス電流の設定は、抵抗Ｒ
１で行うことができる。
【００１２】Ｔ１、Ｔ２とＴ３、Ｔ４を熱的に結合して
おけば、Ｔ３、Ｔ４の温度上昇と共にＴ１、Ｔ２も温度
上昇するため、ドレイン電流は低下しＲ１両端の電位は
低下する。この結果、Ｔ３、Ｔ４のコレクター電流も低
下し、安定化抵抗が無くても熱暴走する事は無い。
おけば、Ｔ３、Ｔ４の温度上昇と共にＴ１、Ｔ２も温度
上昇するため、ドレイン電流は低下しＲ１両端の電位は
低下する。この結果、Ｔ３、Ｔ４のコレクター電流も低
下し、安定化抵抗が無くても熱暴走する事は無い。
【００１３】本駆動回路の出力抵抗ｒ0 はほぼ ｒo ＝ １／βｇm ＋ ｋＴ／ｑＩD で与えられる。ここに、βはバイポーラトランジスター
の電流増幅率、ｇmはＭＯＳトランジスターの順伝達コ
ンダクタンス、ｋＴ／ｑはボルツマンファクター（室温
で約２５ｍＶ）である。β＝１００、ｇm ＝１００ｍ
Ｓ、ＩD ＝１Ａとすると、ｒo は０．１２５オームにな
る。
の電流増幅率、ｇmはＭＯＳトランジスターの順伝達コ
ンダクタンス、ｋＴ／ｑはボルツマンファクター（室温
で約２５ｍＶ）である。β＝１００、ｇm ＝１００ｍ
Ｓ、ＩD ＝１Ａとすると、ｒo は０．１２５オームにな
る。
【００１４】本発明の他の実施例であるバイアス回路を
図４に示す。ＭＯＳトランジスターＴ６とｐｎダイオー
ドＤ１の電圧を、抵抗Ｒ７とＲ８の比で拡大する。Ｔ６
のスレショルド電圧をＶT6、Ｄ１の順方向電圧をＶf と
すると、バイアス電圧はほぼ （ＶT6＋Ｖf ）（１＋Ｒ７／Ｒ８） で与えられる。ＶT6およびＶf は、共に負の温度係数を
持つから、バイアス電圧は温度上昇と共に低下する。Ｔ
１、Ｔ２の負の温度係数と、バイアス電圧の負の温度係
数により、安定化抵抗がなくても熱暴走が起きない。
図４に示す。ＭＯＳトランジスターＴ６とｐｎダイオー
ドＤ１の電圧を、抵抗Ｒ７とＲ８の比で拡大する。Ｔ６
のスレショルド電圧をＶT6、Ｄ１の順方向電圧をＶf と
すると、バイアス電圧はほぼ （ＶT6＋Ｖf ）（１＋Ｒ７／Ｒ８） で与えられる。ＶT6およびＶf は、共に負の温度係数を
持つから、バイアス電圧は温度上昇と共に低下する。Ｔ
１、Ｔ２の負の温度係数と、バイアス電圧の負の温度係
数により、安定化抵抗がなくても熱暴走が起きない。
【００１５】図５は、本発明の他のバイアス回路の実施
例である。ここでは、ダイオードの代わりにバイポーラ
トランジスターＴ８を用いている。バイアス電圧は、上
式で同様に与えられる。効果も全く同じである。ＭＯＳ
のＶT7とバイポーラのＶｆは、温度特性が異なる。従っ
て、バイアス回路にＭＯＳとバイポーラを用いることに
より、駆動回路の温度補償を完ぺきに行うことが可能に
なる。
例である。ここでは、ダイオードの代わりにバイポーラ
トランジスターＴ８を用いている。バイアス電圧は、上
式で同様に与えられる。効果も全く同じである。ＭＯＳ
のＶT7とバイポーラのＶｆは、温度特性が異なる。従っ
て、バイアス回路にＭＯＳとバイポーラを用いることに
より、駆動回路の温度補償を完ぺきに行うことが可能に
なる。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
は駆動回路のＭＯＳトランジスターを負の温度係数領域
で動作させ、さらにバイアス回路にＭＯＳとバイポーラ
から成る負の温度係数を持つ回路を採用することによ
り、出力トランジスターのエミッターから安定化抵抗を
除くことが可能になり、出力抵抗を著しく下げることが
出来るという効果を有する。これにより、駆動能力が著
しく増大する。特に、アナログ回路例えば音声回路等で
効果が著しい。
は駆動回路のＭＯＳトランジスターを負の温度係数領域
で動作させ、さらにバイアス回路にＭＯＳとバイポーラ
から成る負の温度係数を持つ回路を採用することによ
り、出力トランジスターのエミッターから安定化抵抗を
除くことが可能になり、出力抵抗を著しく下げることが
出来るという効果を有する。これにより、駆動能力が著
しく増大する。特に、アナログ回路例えば音声回路等で
効果が著しい。
【図１】本発明の一実施例の回路図
【図２】従来技術の回路図
【図３】従来技術の回路図
【図４】本発明の他の実施例の回路図
【図５】本発明の他の実施例の回路図
１ バイアス回路 ２ 入力 ３ 出力 Ｔ１、Ｔ２、Ｔ６、Ｔ７ ＭＯＳトランジスター Ｔ３、Ｔ４、Ｔ５、Ｔ８ バイポーラトランジスター Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８
抵抗 Ｄ１ ダイオード
抵抗 Ｄ１ ダイオード
Claims (1)
- 【請求項１】 相補型ＭＯＳ型電界効果トランジスター
と相補型バイポーラ型トランジスターから成る駆動回路
に於いて、ＮチャンネルＭＯＳ型トランジスターのドレ
インとＮＰＮバイポーラ型トランジスターのコレクター
が接続され、前記ＮチャンネルＭＯＳ型トランジスター
のソースと前記ＮＰＮバイポーラ型トランジスターのベ
ースが接続され、ＰチャンネルＭＯＳ型トランジスター
のドレインとＰＮＰバイポーラ型トランジスターのコレ
クターが接続され、前記ＰチャンネルＭＯＳ型トランジ
スターのソースと前記ＰＮＰバイポーラ型トランジスタ
ーのベースが接続され、前記ＭＯＳ型トランジスターの
ゲート間に負の温度係数を持つバイアス回路が接続さ
れ、前記ＭＯＳ型トランジスターのソース間に抵抗が接
続され、前記バイポーラトランジスターのエミッター同
士が直接接続され、前記バイアス回路によって決まる前
記バイポーラ型トランジスターのコレクターおよびエミ
ッター電流が負の温度係数を持つようにしたことを特徴
とする駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29949391A JP3203711B2 (ja) | 1991-10-21 | 1991-10-21 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29949391A JP3203711B2 (ja) | 1991-10-21 | 1991-10-21 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114705A JPH05114705A (ja) | 1993-05-07 |
| JP3203711B2 true JP3203711B2 (ja) | 2001-08-27 |
Family
ID=17873288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29949391A Expired - Fee Related JP3203711B2 (ja) | 1991-10-21 | 1991-10-21 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203711B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8529220B2 (en) | 2010-01-18 | 2013-09-10 | Denso Corporation | High-pressure pump |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745970B1 (ko) * | 2000-12-29 | 2007-08-02 | 매그나칩 반도체 유한회사 | 달링톤 회로 및 그의 레이 아웃 방법 |
-
1991
- 1991-10-21 JP JP29949391A patent/JP3203711B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8529220B2 (en) | 2010-01-18 | 2013-09-10 | Denso Corporation | High-pressure pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05114705A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004647B1 (ko) | 정전류원회로 및 이 회로를 사용한 차동증폭기 | |
| JP3435292B2 (ja) | オペアンプ回路 | |
| GB1497102A (en) | Current amplifier | |
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| US3953807A (en) | Current amplifier | |
| JPH1022750A (ja) | 低電圧演算増幅器の入力段および方法 | |
| JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| KR20020035324A (ko) | 차동 증폭기 | |
| CA1210090A (en) | Cascode current-source arrangement | |
| JPH0127601B2 (ja) | ||
| JP3203711B2 (ja) | 駆動回路 | |
| JPH05206751A (ja) | クラスａ増幅器用動的バイアス | |
| KR930007294B1 (ko) | 달링턴 트랜지스터 장치 | |
| GB2148641A (en) | A noise-free area efficient cascode circuit | |
| KR920013891A (ko) | 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| US4994694A (en) | Complementary composite PNP transistor | |
| GB2250149A (en) | Low power output gate | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPH07249946A (ja) | Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路 | |
| US4500849A (en) | Low noise power amplifier circuit | |
| JPS5854524B2 (ja) | デンリヨクゾウフクカイロ | |
| KR900006434B1 (ko) | 이득제어회로 | |
| US6294959B1 (en) | Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same | |
| US11722104B2 (en) | Control of input bias current modulation in amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |