JP3199685U

JP3199685U - 表示パネル

Info

Publication number: JP3199685U
Application number: JP2015003195U
Authority: JP
Inventors: 崇紋 ▲顔▼; ▲て▼裕李; 建達 ▲黄▼
Original assignee: Innolux Corp
Current assignee: Innolux Corp
Priority date: 2015-02-12
Filing date: 2015-06-25
Publication date: 2015-09-03
Anticipated expiration: 2025-06-25
Also published as: US20160238912A1; TW201629603A; KR101798285B1; TWI548921B; US20170285426A1; US10303022B2; KR20160099448A; US9720296B2

Abstract

【課題】高解像度を有する表示パネルを提供する。【解決手段】表示パネルは、第１基板１１０、第１絶縁層１２０、コモン電極１３０、第２絶縁層１４０、第１画素電極１５０及び第２画素電極１６０を含む。第１絶縁層１２０は、第１基板１１０に配置される。第１貫通孔１３０ａを有するコモン電極１３０は、第１絶縁層１２０上に配置される。第２絶縁層１４０は、コモン電極１３０を覆い、かつ、第１貫通孔１３０ａを部分的に覆う。第１画素電極１５０は、第２絶縁層１４０上に配置され、かつ、第１貫通孔１３０ａに入り込む。第２画素電極１６０は、第２絶縁層１４０上に配置される。第２画素電極１６０は、第１画素電極１５０に隣接し、かつ、第１貫通孔１３０ａの一部に重なる。【選択図】図２Ｂ

Description

本開示は、概して、表示パネルに関し、特に、高解像度を有する表示パネルに関する。

液晶ディスプレイが、携帯電話、ラップトップ、タブレットＰＣなど、種々の電子製品に広く利用されてきた。更に、市場における大型フラットパネルディスプレイの急速な進歩に伴って、軽量で、かつ、小型の液晶ディスプレイが、非常に重要な役割を担い、徐々にＣＲＴディスプレイに取って代わり、市場の主流となってきた。

加えて、高解像度を有する液晶ディスプレイは、現在のトレンドとなった。しかしながら、高解像度技術の導入に伴って、新たな問題も発生し、表示品質に影響を及ぼしている。例えば、米国特許第８，８１６，９４７号明細書は、電力消費の削減だけでなく画質の向上にも適する液晶表示デバイスと、その駆動方法とを開示している。従って、研究者らは高解像度を有する液晶表示パネルを提供することに取り組んできた。

本開示は表示パネルに関する。実施形態の表示パネルにおいて、第２画素電極は、第１画素電極に隣接し、かつ、コモン電極の第１貫通孔の一部に重なる。そのため、画素電極間の距離は、効果的に短縮され、更に多くの画素電極が単位領域内に配置され得る。従って、表示パネルの１インチ内の画素（ｐｐｉ：ｐｉｘｅｌｐｅｒｉｎｃｈ）は、効果的に増加され得る。

本開示の一実施形態に従って、表示パネルが提供される。表示パネルは、第１基板、第１絶縁層、コモン電極、第２絶縁層、第１画素電極及び第２画素電極を含む。第１絶縁層は、第１基板に配置される。第１貫通孔を有するコモン電極は、第１絶縁層上に配置される。第２絶縁層は、コモン電極を覆い、かつ、第１貫通孔を部分的に覆う。第１画素電極は、第２絶縁層上に配置され、かつ、第１貫通孔に入り込む。第２画素電極は、第２絶縁層上に配置される。第２画素電極は、第１画素電極に隣接し、かつ、第１貫通孔の一部に重なる。

本考案の上記及び他の特徴は、好ましいが、非限定的な実施形態の以下の詳細な説明に関してより良く理解されるだろう。以下は、添付の図面を参照して説明される。

本開示の一実施形態に従った表示パネルの上面図である。図１Ａの断面線１Ｂ−１Ｂ’に沿った断面図である。本開示の他の実施形態に従った表示パネルの上面図である。図２Ａの断面線２Ｂ−２Ｂ’に沿った断面図である。本開示の更なる実施形態に従った表示パネルの上面図である。図３Ａの断面線３Ｂ−３Ｂ’に沿った断面図である。本開示の更に他の実施形態に従った表示パネルの上面図である。

本開示の実施形態に従って、表示パネルが提供される。実施形態において、第２画素電極は、第１画素電極に隣接し、かつ、コモン電極の第１貫通孔の一部に重なる。そのため、画素電極間の距離は、効果的に短縮され、より多くの画素電極が単位領域内に配置され得る。従って、表示パネルの１インチ内の画素（ｐｐｉ）は、効果的に増加され得る。本開示は、添付の図面を参照して詳細に説明される。しかしながら、実施形態は、例示のためだけであって、本開示の保護範囲を限定するためのものではない。加えて、本考案の技術的特徴を強調するために、二次的要素の一部は以下の実施形態に伴う図面で省略される。

図１Ａは、本開示の一実施形態に従った表示パネル１００の部分的上面図を示し、図１Ｂは、図１Ａの断面線１Ｂ−１Ｂ’に沿った断面図を示す。図１Ａ及び図１Ｂに図示するように、表示パネル１００は、第１基板１１０、第１絶縁層１２０、コモン電極１３０、第２絶縁層１４０、第１画素電極１５０及び第２画素電極１６０を含む。第１絶縁層１２０は第１基板に配置される。コモン電極１３０は第１絶縁層１２０上に配置され、コモン電極１３０は第１貫通孔１３０ａを有する。第１画素電極１５０は、第２絶縁層１４０上に配置され、第１画素電極１５０は第１貫通孔１３０ａに入り込む。第２画素電極１６０は第２絶縁層１４０上に配置され、第２画素電極１６０は第１画素電極１５０に隣接する。第２画素電極１６０は第１貫通孔１３０ａの一部に重なる。

本開示の実施形態に従って、第２画素電極１６０は第１画素電極１５０に隣接し、第２画素電極１６０は第１貫通孔１３０ａの一部に重なる。そのため、画素電極間の距離は効果的に短縮され、従って、より多くの画素電極が単位領域内に配置され得る。つまり、より多くの画素ユニットが単位領域内に配置され得る。その結果、表示パネル１００の１インチ内の画素（ｐｐｉ）は、効果的に増加され得る。

一実施形態において、コモン電極１３０は、１つの画素ユニットにおける第１絶縁層１２０の下方の構造物を完全に覆い、コモン電極１３０の下方の構造物は、第１貫通孔１３０ａからのみ露出される。

一実施形態において、第１基板１１０は、ガラス基板又はプラスチック基板などであり、第１絶縁層１２０は有機絶縁材料などを含む。コモン電極１３０、第１画素電極１５０及び第２画素電極１６０は、それぞれ、ＩＴＯなどの透明導電性材料を含むことができる。

一実施形態において、図１Ａ及び図１Ｂに図示するように、第１画素電極１５０及び第２画素電極１６０は、第１の距離Ｄ１で隔てられ、第２画素電極１６０は、第１貫通孔１３０ａに向かって第２の距離Ｄ２だけ延在する。第１の距離Ｄ１は、第２の距離Ｄ２よりも大きい。

表示パネルのｐｐｉが次第に増加する現状で、画素ユニットのサイズは縮小され、その結果、画素電極及びコモン電極の重複領域も縮小される。従って、蓄積容量の減少が問題となる。本開示の実施形態に従って、図１Ｂに図示するように、第２画素電極１６０は、第１貫通孔１３０ａの内部に向かって第２の距離Ｄ２だけ延在する。つまり、第２画素電極１６０はコモン電極１３０を完全に覆う。加えて、図１Ｂに図示するように、第１画素電極１５０もコモン電極１３０を完全に覆う。本開示の第１画素電極１５０／第２画素電極１６０及びコモン電極１３０の設計に従って、コモン電極１３０及び第１画素電極１５０／第２画素電極１６０の重複領域は、その間に配置される第２絶縁層１４０で最大化され得る。これにより、画素電極及びコモン電極の重複領域は、効果的に大きくなり、蓄積容量と同様に、表示パネルのｐｐｉも更に増加され得る。

加えて、本開示の実施形態に従って、第２画素電極１６０は、第１貫通孔１３０ａに向かって第２の距離Ｄ２だけ延在する。つまり、第２画素電極１６０は、第１貫通孔１３０ａの一部を覆うために、コモン電極１３０を越えて延在及び延伸する。そのため、製造プロセスにおけるエラーに起因した、コモン電極の位置に対する第２画素電極１６０の位置のずれ（ｓｈｉｆｔ）は、効果的に防ぐことができる。つまり、コモン電極１３０の縁部を越えて延在及び延伸する第２画素電極１６０は、製造プロセスのためのバッファを提供することができ、これにより、製造された製品は、コモン電極１３０及び第１画素電極１５０／第２画素電極１６０の重複領域が最大化され得る構造を備えることができる。

一実施形態において、第１の距離Ｄ１は、例えば、２．０μｍ〜５．０μｍなどであり、第２の距離Ｄ２は、例えば、０．１μｍ〜１．０μｍなどである。

図１Ａに図示するように、本実施形態において、第２画素電極１６０は、スリット１６０ａを有することができ、スリット１６０ａ及び第１貫通孔１３０ａは、第３の距離Ｄ３で隔てられ、第３の距離Ｄ３は、第２の距離Ｄ２よりも大きい。

一実施形態において、第３の距離は、例えば２．０μｍ〜５．０μｍなどである。

図１Ａに図示するように、本実施形態において、第１画素電極１５０及び第１貫通孔１３０ａの重複領域によって画定される第１領域Ａ１は、第２画素電極１６０及び第１貫通孔１３０ａの重複領域によって画定される第２領域Ａ２よりも大きい。

一実施形態において、表示パネル１００は、走査線Ｍ１を更に含むことができる。図１Ａ及び図１Ｂに図示するように、本実施形態において、走査線Ｍ１は、第２画素電極１６０の一部などと重なる。

図１Ａに図示するように、本実施形態において、第２絶縁層１４０は第２貫通孔１４０ａを有し、第２貫通孔１４０ａは第１貫通孔１３０ａ内に配置される。第２貫通孔１４０ａは、第１貫通孔１３０ａよりも小さい。

本実施形態において、図１Ｂに図示するように、表示パネル１００は、金属層Ｍ２を更に含むことができる。第１画素電極１５０は、第２貫通孔１４０ａを介して金属層Ｍ２に電気的に接続される。

本実施形態において、第１画素電極１５０は、金属層Ｍ２を介してドレイン／ソースに電気的に接続され得る。

本実施形態において、図１Ａに図示するように、表示パネル１００は、データ線ＤＬを更に含むことができる。金属層Ｍ２はデータ線ＤＬに電気的に接続され得る。つまり、データ線ＤＬに更に電気的に接続するために、第１画素電極１５０は、第２貫通孔１４０ａを介して金属層Ｍ２に電気的に接続され得る。

本実施形態において、図１Ｂに図示するように、表示パネル１００は、第２基板１８０及び液晶層１７０を更に含むことができる。第１基板１１０は、第２基板１８０に組み付けられ、液晶層１７０は、第１基板１１０と第２基板１８０との間に配置される。本実施形態において、第２基板１８０はカラーフィルタ基板などである。

本実施形態において、図１Ｂに図示するように、表示パネル１００は、ブラックマトリクスＢＭを更に含むことができる。ブラックマトリクスＢＭは、第２基板１８０に配置され、コモン電極１３０の第１貫通孔１３０ａに対応する。他の実施形態において、ブラックマトリクスＢＭは、ブラックマトリクスオンアレイ（ＢＯＡ：ＢｌａｃｋｍａｔｒｉｘＯｎＡｒｒａｙ）を実現するために第１基板１１０にも存在することができる。

本実施形態において、図１Ｂに図示するように、表示パネル１００は、絶縁層１８１、１８３、１８５及び１８７と、半導体層１８９とを更に含むことができる。走査線Ｍ１は絶縁層１８５上に配置され、半導体層１８９は絶縁層１８７上に配置される。絶縁層１８１、１８３、１８５及び１８７は、それぞれ、例えば、窒化ケイ素、酸化ケイ素又はそれらの混合物を含むことができる。半導体層１８９は、例えば、インジウム・ガリウム・亜鉛の酸化物（ＩＧＺＯ：ＩｎｄｉｕｍＧａｌｌｉｕｍＺｉｎｃＯｘｉｄｅ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ＴｅｍｐｅｒａｔｕｒｅＰｏｌｙｓｉｌｉｃｏｎ）又はアモルファスシリコンを含むことができる。

本開示の実施形態に従って、コモン電極１３０、第１画素電極１５０及び第２画素電極１６０は、液晶層１７０の同じ側に全て配置され、コモン電極１３０は、第２絶縁層１４０によって第１画素電極１５０／第２画素電極１６０から隔てられる。これらの電極は、トランジスタ素子が配置される第１基板１１０に全て配置される。表示パネル１００は、フリンジ電界スイッチング（ＦＦＳ：ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）液晶表示パネルなどである。

図２Ａは、本開示の他の実施形態に従った表示パネル２００の上面図を示し、図２Ｂは、図２Ａの断面線２Ｂ−２Ｂ’に沿った断面図を示す。前述の実施形態の要素と同一又は同様の符号を共有する本実施形態における要素は、同一又は同様の要素であり、その説明は上述のとおりである。

図２Ａ及び図２Ｂに図示するように、本実施形態において、走査線Ｍ１は第１画素電極１５０と第２画素電極１６０との間などに配置される。走査線Ｍ１は、第１画素電極１５０又は第２画素電極１６０のいずれとも重ならない。

図３Ａは、本開示の更なる実施形態に従った、表示パネル３００の上面図を示し、図３Ｂは、図３Ａの断面線３Ｂ−３Ｂ’に沿った断面図を示す。前述の実施形態の要素と同一又は同様の符号を共有する本実施形態における要素は、同一又は同様の要素であり、その説明は上述のとおりである。

図３Ａ及び図３Ｂに図示するように、本実施形態において、表示パネル３００の走査線Ｍ１は、第１画素電極１５０の一部及び第２画素電極１６０の一部と重なることができる。

図４は、本開示の更に他の実施形態に従った、表示パネル４００の上面図を示す。前述の実施形態の要素と同一又は同様の符号を共有する本実施形態の要素は、同一又は同様の要素であり、その説明は上述のとおりである。

図４に図示するように、表示パネル４００は、第１トランジスタ素子１９０、第１走査線Ｍ１−１、第２トランジスタ素子１９１及び第２走査線Ｍ１−２を更に含むことができる。図１Ａ、図１Ｂ及び図４を参照すると、第１トランジスタ素子１９０、第１走査線Ｍ１−１、第２トランジスタ素子１９１及び第２走査線Ｍ１−２は、第１基板１１０に配置される。第１トランジスタ素子１９０は第１走査線Ｍ１−１によって制御され、第１トランジスタ素子１９０は第１画素電極１５０に電気的に接続される。第２トランジスタ素子１９１は第２走査線Ｍ１−２によって制御され、第２トランジスタ素子１９１は第２画素電極１６０に電気的に接続される。第２走査線Ｍ１−２は第１走査線Ｍ１−１に隣接し、第１絶縁層１２０は、第１トランジスタ素子１９０及び第２トランジスタ素子１９１を覆う。

本考案は、実施例を用いて、かつ、好ましい実施形態の観点から説明されてきたが、本考案はそれらに限定されないということが理解される。むしろ、種々の変更形や同様の配置及び手順を含むことが意図され、従って、添付の請求項の範囲は、そのような変更形や同様の配置及び手順を全て包含するように、最も広い解釈が与えられるべきである。

１００表示パネル
１１０第１基板
１２０第１絶縁層
１３０コモン電極
１３０ａ第１貫通孔
１４０第２絶縁層
１４０ａ第２貫通孔
１５０第１画素電極
１６０第２画素電極
１６０ａスリット
１７０液晶層
１８０第２基板
１８１絶縁層
１８３絶縁層
１８５絶縁層
１８７絶縁層
１８９半導体層
１９０第１トランジスタ素子
１９１第２トランジスタ素子
２００表示パネル
３００表示パネル
４００表示パネル
Ａ１第１領域
Ａ２第２領域
ＢＭブラックマトリクス
Ｄ１第１の距離
Ｄ２第２の距離
Ｄ３第３の距離
ＤＬデータ線
Ｍ１走査線
Ｍ１−１第１走査線
Ｍ１−２第２走査線
Ｍ２金属層

Claims

第１基板と、
前記第１基板に配置される第１絶縁層と、
前記第１絶縁層上に配置されるコモン電極と、
前記コモン電極上に配置される第２絶縁層と、
前記第２絶縁層上に配置される第１画素電極と、
前記第２絶縁層上に配置される第２画素電極と、
を含み、
前記コモン電極は、第１貫通孔を有し、
前記第２絶縁層は、前記コモン電極を覆い、かつ、前記第１貫通孔を部分的に覆い、
前記第１画素電極は、前記第１貫通孔に入り込み、
前記第２画素電極は、前記第１画素電極に隣接し、かつ、前記第１貫通孔の一部を覆う、
表示パネル。
前記第１画素電極及び前記第２画素電極は、第１の距離で隔てられ、
前記第２画素電極は、前記第１貫通孔に向かって第２の距離だけ延在し、
前記第１の距離は、前記第２の距離よりも大きい、請求項１に記載の表示パネル。
前記第１の距離は、２．０μｍ〜５．０μｍである、請求項２に記載の表示パネル。
前記第２の距離は、０．１μｍ〜１．０μｍである、請求項２に記載の表示パネル。
前記第２画素電極は、スリットを含み、
前記スリット及び前記第１貫通孔は、第３の距離で隔てられ、
前記第２画素電極は、前記第１貫通孔に向かって第２の距離だけ延在し、
前記第３の距離は、前記第２の距離よりも大きい、請求項１に記載の表示パネル。
前記第３の距離は、２．０μｍ〜５．０μｍである、請求項５に記載の表示パネル。
前記第１画素電極及び前記第１貫通孔の重複領域によって画定される第１領域は、前記第２画素電極及び前記第１貫通孔の重複領域によって画定される第２領域よりも大きい、請求項１に記載の表示パネル。
走査線を更に含み、
前記走査線は、前記第１画素電極の一部及び前記第２画素電極の一部と重なる、請求項１に記載の表示パネル。
走査線を更に含み、
前記走査線は、前記第２画素電極の一部と重なる、請求項１に記載の表示パネル。
前記第２絶縁層は、第２貫通孔を有し、
前記第２貫通孔は、前記第１貫通孔内に配置され、かつ、前記第１貫通孔よりも小さい、請求項１に記載の表示パネル。
金属層を更に含み、
前記第１画素電極は、前記第２貫通孔を介して前記金属層に電気的に接続される、請求項１０に記載の表示パネル。
データ線を更に含み、
前記金属層は、前記データ線に電気的に接続される、請求項１１に記載の表示パネル。
前記第１基板に配置される第１トランジスタ素子及び第１走査線と、
前記第１基板に配置される第２トランジスタ素子及び第２走査線と、
を更に含み、
前記第１トランジスタ素子は、前記第１走査線によって制御され、
前記第１トランジスタ素子は、前記第１画素電極に電気的に接続され、
前記第２トランジスタ素子は、前記第２走査線によって制御され、
前記第２トランジスタ素子は、前記第２画素電極に電気的に接続される、請求項１に記載の表示パネル。
第２基板と、
前記第１基板と前記第２基板との間に配置される液晶層と、を更に含む、請求項１に記載の表示パネル。