JP3199376B2 - ギターコントロールシステム - Google Patents
ギターコントロールシステムInfo
- Publication number
- JP3199376B2 JP3199376B2 JP50553891A JP50553891A JP3199376B2 JP 3199376 B2 JP3199376 B2 JP 3199376B2 JP 50553891 A JP50553891 A JP 50553891A JP 50553891 A JP50553891 A JP 50553891A JP 3199376 B2 JP3199376 B2 JP 3199376B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- pitch
- string
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H3/00—Instruments in which the tones are generated by electromechanical means
- G10H3/12—Instruments in which the tones are generated by electromechanical means using mechanical resonant generators, e.g. strings or percussive instruments, the tones of which are picked up by electromechanical transducers, the electrical signals being further manipulated or amplified and subsequently converted to sound by a loudspeaker or equivalent instrument
- G10H3/125—Extracting or recognising the pitch or fundamental frequency of the picked up signal
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
- G10H1/0041—Recording/reproducing or transmission of music for electrophonic musical instruments in coded form
- G10H1/0058—Transmission between separate instruments or between individual components of a musical system
- G10H1/0066—Transmission between separate instruments or between individual components of a musical system using a MIDI interface
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
- G10H2210/031—Musical analysis, i.e. isolation, extraction or identification of musical elements or musical parameters from a raw acoustic signal or from an encoded audio signal
- G10H2210/066—Musical analysis, i.e. isolation, extraction or identification of musical elements or musical parameters from a raw acoustic signal or from an encoded audio signal for pitch analysis as part of wider processing for musical purposes, e.g. transcription, musical performance evaluation; Pitch recognition, e.g. in polyphonic sounds; Estimation or use of missing fundamental
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、一般的に、ギター/MIDIタイプのシステム
に関し、より詳細には，但しそれに限定されないが、よ
り多くの融通性とよりギターらしさを感じさせる改良さ
れたギター楽音合成システムに関する。
に関し、より詳細には，但しそれに限定されないが、よ
り多くの融通性とよりギターらしさを感じさせる改良さ
れたギター楽音合成システムに関する。
2.従来技術の説明 楽器信号を得てこれをデジタル化し音に合成してオー
ディオ出力を生成するMIDI（楽器デジタルインタフェー
ス）システムによる種々の楽器の演奏に関して、近年、
多数の従来技術が存在する。種々の形のエフェクツを混
合して最終的な出力音とすることができる。また、種々
のタイプのギターコントローラが近年開発されている。
しかしながら、広く市販されているのは、２つの基本的
なタイプのギターコントローラである。第１のタイプの
ものは、ギター出力の波形からピッチを決定するもので
ある。第２のタイプのものは、ピッチ，すなわち通常は
弦の長さを表わすのにいくつかの他のパラメータを使用
するものである。
ディオ出力を生成するMIDI（楽器デジタルインタフェー
ス）システムによる種々の楽器の演奏に関して、近年、
多数の従来技術が存在する。種々の形のエフェクツを混
合して最終的な出力音とすることができる。また、種々
のタイプのギターコントローラが近年開発されている。
しかしながら、広く市販されているのは、２つの基本的
なタイプのギターコントローラである。第１のタイプの
ものは、ギター出力の波形からピッチを決定するもので
ある。第２のタイプのものは、ピッチ，すなわち通常は
弦の長さを表わすのにいくつかの他のパラメータを使用
するものである。
第１のタイプのものでは、通常、本発明におけると同
様に、普通のギターに取付けられる特定のピックアップ
を使用する。楽器の“ギターらしさ”すなわち“感じ”
を保持することが重要であると考えられ、改造可能なヘ
キサホニックの磁気ピックアップがこのようなピッチ検
出システムには使用される。第２のタイプのものでは、
ほとんどの場合、楽器がいくらか変形されたギターであ
ることを必要とする。この種のギターでは、全ての弦に
１つの標準規格をもたせたり、ギターのネックにワイヤ
を取付けて各フラットと電気的に接触させたりしてい
る。また、他のタイプのギターでは、センサを個々の弦
に連結して使用するか、または、センサをギター演奏の
本来の性質を損ねる他の障害物に取付けて使用してい
る。
様に、普通のギターに取付けられる特定のピックアップ
を使用する。楽器の“ギターらしさ”すなわち“感じ”
を保持することが重要であると考えられ、改造可能なヘ
キサホニックの磁気ピックアップがこのようなピッチ検
出システムには使用される。第２のタイプのものでは、
ほとんどの場合、楽器がいくらか変形されたギターであ
ることを必要とする。この種のギターでは、全ての弦に
１つの標準規格をもたせたり、ギターのネックにワイヤ
を取付けて各フラットと電気的に接触させたりしてい
る。また、他のタイプのギターでは、センサを個々の弦
に連結して使用するか、または、センサをギター演奏の
本来の性質を損ねる他の障害物に取付けて使用してい
る。
発明の概要 本発明は、ピッチとピークの特性を決定するのにギタ
ーの各弦ごとにそれぞれ１つの複数の弦処理チャンネル
を有している。ピッチ信号は、マイクロプロセッサ，す
なわちマイクロコントローラへの入力用ピッチ信号を生
成するマルチプレキシングロジック回路に並列に加えら
れ、また、複数の弦ピーク信号もマイクロプロセッサに
入力として加わる。また、マイクロプロセッサは、MIDI
入出力回路，アナログ入出力アレイ，およびカウンタ回
路の各々に供給されるパラレルバス上の出力データを処
理するよう機能する。また、MIDI回路は、外部のシンセ
サイザおよび他のエフェクツ回路を処理する。また、ア
ナログ入出力アレイは、オーディオ処理回路にデータ出
力を与え、カウンタ回路は、弦処理チャンネルへ戻すた
めの弦フィルタタイミングのカウント値を歩進する。
ーの各弦ごとにそれぞれ１つの複数の弦処理チャンネル
を有している。ピッチ信号は、マイクロプロセッサ，す
なわちマイクロコントローラへの入力用ピッチ信号を生
成するマルチプレキシングロジック回路に並列に加えら
れ、また、複数の弦ピーク信号もマイクロプロセッサに
入力として加わる。また、マイクロプロセッサは、MIDI
入出力回路，アナログ入出力アレイ，およびカウンタ回
路の各々に供給されるパラレルバス上の出力データを処
理するよう機能する。また、MIDI回路は、外部のシンセ
サイザおよび他のエフェクツ回路を処理する。また、ア
ナログ入出力アレイは、オーディオ処理回路にデータ出
力を与え、カウンタ回路は、弦処理チャンネルへ戻すた
めの弦フィルタタイミングのカウント値を歩進する。
従って、本発明の目的は、MIDIを備えた任意のシンセ
サイザでの使用に適したギター信号コントローラを提供
することにある。
サイザでの使用に適したギター信号コントローラを提供
することにある。
また、本発明の目的は、楽器演奏におけるギターらし
さ，感じを保持するギター音コントローラを提供するこ
とにある。
さ，感じを保持するギター音コントローラを提供するこ
とにある。
さらに、本発明の目的は、ユーザにシンセサイザを制
御させて、単一配置からエフェクツされたギター音を生
じさせるより融通性のあるインタフェースを提供するこ
とにある。
御させて、単一配置からエフェクツされたギター音を生
じさせるより融通性のあるインタフェースを提供するこ
とにある。
本発明のさらに他の目的は、12個程度のピッチ周期を
同時に測定するための改良された方法を提供することに
ある。
同時に測定するための改良された方法を提供することに
ある。
最後に、本発明の目的は、エフェクツループコントロ
ーラをMIDIコンバータハードウェアおよびコントロール
インタフェースと集積化させることの可能なギター演奏
者用の新しいレベルのコントロールを提供することを目
的としている。
ーラをMIDIコンバータハードウェアおよびコントロール
インタフェースと集積化させることの可能なギター演奏
者用の新しいレベルのコントロールを提供することを目
的としている。
本発明の他の目的および利点は、本発明を説明する添
付図面とともに以下の詳細な説明を読むことにより、明
らかにされよう。
付図面とともに以下の詳細な説明を読むことにより、明
らかにされよう。
図面の簡単な説明 第１図はギターコントロールシステムのブロック図で
ある。
ある。
第2A図は弦チャンネルピーク検出回路の第１の部分の
概略図である。
概略図である。
第2B図はピーク検出回路の第２の部分を示す図であ
る。
る。
第3A図，第3B図，第3C図はマイクロプロセッサコント
ロール部の概略図である。
ロール部の概略図である。
第４図は本発明の高速入力マルチプレキシング回路の
概略図である。
概略図である。
第５図はメモリアドレスデコード回路と重み状態発生
回路の概略図である。
回路の概略図である。
第６図は本発明のパルス幅変調スムージングフィルタ
と電圧制御トラック／ホールド回路の概略図である。
と電圧制御トラック／ホールド回路の概略図である。
発明の詳細な説明 ギターコントロールシステム10は、複数の弦処理チャ
ンネル12を有しており、各ギター弦ごとに１つのチャン
ネルが割当てられている。以下の説明では、６つのギタ
ー弦が用いられるとし、ここでは、各ギター弦をHE（高
端）,B,G,D,A,およびLE（低端）とする。各弦処理チャ
ンネルはいずれも、マルチプレキシングロジック回路14
へ入力させるためのピッチ出力を生成し、またマイクロ
コントローラ16へ入力させるためのピーク出力を生成す
る。
ンネル12を有しており、各ギター弦ごとに１つのチャン
ネルが割当てられている。以下の説明では、６つのギタ
ー弦が用いられるとし、ここでは、各ギター弦をHE（高
端）,B,G,D,A,およびLE（低端）とする。各弦処理チャ
ンネルはいずれも、マルチプレキシングロジック回路14
へ入力させるためのピッチ出力を生成し、またマイクロ
コントローラ16へ入力させるためのピーク出力を生成す
る。
マイクロコントローラ16は、バス18,20によって、並
列配置の回路と通信を行なう。MIDI入出力回路22は、音
楽，すなわちトーン選択音を生成する統合装置とのイン
タフェースとなっており、また、アナログ入出力アレイ
24は、最終的なオーディオ処理回路26への出力を与える
ようこれに接続されている。カウンタ回路28は、複数の
弦チャンネルフィルタ出力30を出力し、これらのフィル
タ出力30は、後述のように、クロックコントローラとし
て機能する個々の弦処理チャンネルへの入力として、ラ
イン32を介して弦処理チャンネルへ戻される。マイクロ
コントローラ16はまた、弦チャンネルリセットパルス34
を出力する。
列配置の回路と通信を行なう。MIDI入出力回路22は、音
楽，すなわちトーン選択音を生成する統合装置とのイン
タフェースとなっており、また、アナログ入出力アレイ
24は、最終的なオーディオ処理回路26への出力を与える
ようこれに接続されている。カウンタ回路28は、複数の
弦チャンネルフィルタ出力30を出力し、これらのフィル
タ出力30は、後述のように、クロックコントローラとし
て機能する個々の弦処理チャンネルへの入力として、ラ
イン32を介して弦処理チャンネルへ戻される。マイクロ
コントローラ16はまた、弦チャンネルリセットパルス34
を出力する。
いま第2A図を参照すると、ギター弦入力は、これをIC
−タイプTL072Pのバッファおよびフィルタ増幅器38に入
力させるため、入力端子36へ加えられる。端子36への入
力は、ギターコントローラに取付けられているヘキサホ
ニック磁気ピックアップから与えられる。このように、
弦LE乃至HEの各々に対して特有の音響信号を伝達するよ
うになっている１つのピックアップが設けられており、
これらの弦入力の各々は、第2A図，第2B図におけるよう
に、それ独自の弦処理チャンネルに別々に加えられる。
−タイプTL072Pのバッファおよびフィルタ増幅器38に入
力させるため、入力端子36へ加えられる。端子36への入
力は、ギターコントローラに取付けられているヘキサホ
ニック磁気ピックアップから与えられる。このように、
弦LE乃至HEの各々に対して特有の音響信号を伝達するよ
うになっている１つのピックアップが設けられており、
これらの弦入力の各々は、第2A図，第2B図におけるよう
に、それ独自の弦処理チャンネルに別々に加えられる。
端子36に加わった弦入力は、次いで、入力バッファお
よびアンチエイリアジングフィルタ（anti−aliasing f
ilter）として機能するフィルタ増幅器38に加えられ
る。フィルタ増幅器38からの出力は次いで、リード線40
を介し、高調波除去フィルタ42に加えられる。高調波除
去フィルタ42は、タイプXR1003CPの集積回路44からな
り、この集積回路44は、ピン８でリード線40からの出力
を受け、ピン２でフィルタクロック入力を受けて、ピン
５からフィルタ処理された出力を出力するようになって
いる。フィルタクロックは、前述したように（第１
図）、カウンタ回路28において各弦チャンネルに対して
出力される。
よびアンチエイリアジングフィルタ（anti−aliasing f
ilter）として機能するフィルタ増幅器38に加えられ
る。フィルタ増幅器38からの出力は次いで、リード線40
を介し、高調波除去フィルタ42に加えられる。高調波除
去フィルタ42は、タイプXR1003CPの集積回路44からな
り、この集積回路44は、ピン８でリード線40からの出力
を受け、ピン２でフィルタクロック入力を受けて、ピン
５からフィルタ処理された出力を出力するようになって
いる。フィルタクロックは、前述したように（第１
図）、カウンタ回路28において各弦チャンネルに対して
出力される。
高調波除去フィルタ42からの出力は、次いで、接続点
46を介し、IC−タイプTL072Pの他の部分であるリコンス
トラクションフィルタ増幅器48に送られる。リコンスト
ラクションフィルタ増幅器48からの出力は、ライン50を
介し、IC−タイプ4LM1458Nの負ピーク検出器52に送られ
る。負ピーク信号出力は次いで、リード線54に出力され
る。
46を介し、IC−タイプTL072Pの他の部分であるリコンス
トラクションフィルタ増幅器48に送られる。リコンスト
ラクションフィルタ増幅器48からの出力は、ライン50を
介し、IC−タイプ4LM1458Nの負ピーク検出器52に送られ
る。負ピーク信号出力は次いで、リード線54に出力され
る。
いま第2B図を参照すると、リード線54上のピーク信号
は、キャパシタ56を介し、リード線57においてPITCH＋
信号となり、また、ピークデグリッチャであるIC−タイ
プ74C74Nのフリップフロップ58のCLR入力端子に加わ
る。Ｑ出力端子60のSETパルスがデグリッチング機能を
与える。
は、キャパシタ56を介し、リード線57においてPITCH＋
信号となり、また、ピークデグリッチャであるIC−タイ
プ74C74Nのフリップフロップ58のCLR入力端子に加わ
る。Ｑ出力端子60のSETパルスがデグリッチング機能を
与える。
また第2A図を参照すると、フィルタ増幅器48からの第
２の出力リード線62は、第2B図において、正ピークトラ
ック／ホールド回路64と正ピーク検出器66との両方に接
続されている。正ピーク検出器66は、IC−タイプ4LM145
8Nの一部分であり、インバータ68に出力を与え、リード
線70にPITCH−信号として送出させる。リード線70上のP
ITCH−信号は、他のインバータ72を介してフリップフロ
ップ58のCP端子に入力として加わるとともに、トラック
／ホールド回路64のロジック入力ピン８に加わる。トラ
ック／ホールド回路64は、IC−タイプLF398Nであり、ピ
ン３においてリード線62からの入力（IN）を受け、ピン
８においてリード線70からのロジック入力（LOGIC）を
受け、ピン７において参照入力（REF）を受けて、リー
ド線74上にPEAK信号を出力する。
２の出力リード線62は、第2B図において、正ピークトラ
ック／ホールド回路64と正ピーク検出器66との両方に接
続されている。正ピーク検出器66は、IC−タイプ4LM145
8Nの一部分であり、インバータ68に出力を与え、リード
線70にPITCH−信号として送出させる。リード線70上のP
ITCH−信号は、他のインバータ72を介してフリップフロ
ップ58のCP端子に入力として加わるとともに、トラック
／ホールド回路64のロジック入力ピン８に加わる。トラ
ック／ホールド回路64は、IC−タイプLF398Nであり、ピ
ン３においてリード線62からの入力（IN）を受け、ピン
８においてリード線70からのロジック入力（LOGIC）を
受け、ピン７において参照入力（REF）を受けて、リー
ド線74上にPEAK信号を出力する。
第3A図，第3B図，第3C図はシステム中央処理ユニット
を示す図であり、このシステム中央処理ユニットは、イ
ンテル社製タイプ80C196の集積回路であるマイクロプロ
セッサ80に基礎が置かれている。中央処理ユニット（第
3A図，第3B図，第3C図）は、フロントパネルの全制御,M
IDI通信，ピッチコンバーションを取扱い、フットコン
トローラ（図示せず）との通信用に専用の半二重シリア
ル通信リンクを有している。また、従来の製品拡張に対
して多くの許容度を有している。マイクロプロセッサ80
は、内部接続されているAD（アドレス／データ）バス82
を用いてIC−タイプ62LP64−15のデータRAM84,86,IC−
タイプ74AC373Nのアドレスラッチ88,90の各々と通信す
る。ADバス82にはまた、IC−タイプ27C255−20の一対の
プログラムEPROM92,94が接続され、第3C図において、AD
バス82には、IC−タイプ82C54の一対のフィルタコント
ロールカウンタ96,98が接続されている。EPROM92,94
と、データRAM84,86と、アドレスラッチ88,90との間
は、BAバス100によって相互に接続されている。最後
に、ADバス82には、IC−タイプSCN2682AC1N28のシリア
ルインタフェース104が８本のリード線102（第3B図参
照）により接続されている。
を示す図であり、このシステム中央処理ユニットは、イ
ンテル社製タイプ80C196の集積回路であるマイクロプロ
セッサ80に基礎が置かれている。中央処理ユニット（第
3A図，第3B図，第3C図）は、フロントパネルの全制御,M
IDI通信，ピッチコンバーションを取扱い、フットコン
トローラ（図示せず）との通信用に専用の半二重シリア
ル通信リンクを有している。また、従来の製品拡張に対
して多くの許容度を有している。マイクロプロセッサ80
は、内部接続されているAD（アドレス／データ）バス82
を用いてIC−タイプ62LP64−15のデータRAM84,86,IC−
タイプ74AC373Nのアドレスラッチ88,90の各々と通信す
る。ADバス82にはまた、IC−タイプ27C255−20の一対の
プログラムEPROM92,94が接続され、第3C図において、AD
バス82には、IC−タイプ82C54の一対のフィルタコント
ロールカウンタ96,98が接続されている。EPROM92,94
と、データRAM84,86と、アドレスラッチ88,90との間
は、BAバス100によって相互に接続されている。最後
に、ADバス82には、IC−タイプSCN2682AC1N28のシリア
ルインタフェース104が８本のリード線102（第3B図参
照）により接続されている。
マイクロプロセッサ80のプログラムは、EPROM92,94に
おいて16ビットプログラムメモリの16Kバイトとして配
列されたEPROMの32KバイトとスタティックRAMの32Kバイ
トとに格納されている。メモリマップは次の通りであ
る。
おいて16ビットプログラムメモリの16Kバイトとして配
列されたEPROMの32KバイトとスタティックRAMの32Kバイ
トとに格納されている。メモリマップは次の通りであ
る。
ADバス82の一部分はまた、ICタイプ74HC244Nのピーク
読み戻しバッファ回路106,108にも加わる。マイクロプ
ロセッサ80のポートP0には、第2B図のリード線74上に出
力されたような個々の弦ピーク信号が入力として加わ
る。リード線74上のこのようなピーク信号は、ギター弦
HE乃至LEの各々について生成され、各ピーク信号は、マ
イクロプロセッサ80のポートP0のうちの選択された１つ
のポートP0にそれぞれに加わる。マイクロプロセッサ80
のHSI入力端子に加わるOL1〜OL4信号は、後述のよう
に、高速入力マルチプレクサにおいて生成される。
読み戻しバッファ回路106,108にも加わる。マイクロプ
ロセッサ80のポートP0には、第2B図のリード線74上に出
力されたような個々の弦ピーク信号が入力として加わ
る。リード線74上のこのようなピーク信号は、ギター弦
HE乃至LEの各々について生成され、各ピーク信号は、マ
イクロプロセッサ80のポートP0のうちの選択された１つ
のポートP0にそれぞれに加わる。マイクロプロセッサ80
のHSI入力端子に加わるOL1〜OL4信号は、後述のよう
に、高速入力マルチプレクサにおいて生成される。
いま第４図を参照すると、高速入力マルチプレクサ14
（第１図）が示されている。高速入力マルチプレクサ14
は、ギター弦HE乃至HLの各々について入力としてPITCH
＋とPITCH−とを受け、各PITCH信号は、反転ゲート110a
乃至110f（ICタイプ74C132N）を介して受け入れられ
る。反転されたPITCH信号は、フリップフロップ112a乃
至112f,114a乃至114fの各対に加えられ、上記フリップ
フロップの各出力は、ICタイプ22V10DCのEPLDマルチプ
レックスステージ116の入力端子に加えられる。マルチ
プレクサ116は、マルチプレキシングロジックでプログ
ラムされており、マイクロプロセッサ80からの6MHZのク
ロック出力を互いに180゜相違する２つのフェーズ，す
なわちサイクルＡとサイクルＢとに分割するようになっ
ている。各サイクルは、プロセッサ80が高速入力（HS
I）ユニットをサンプリングするのと同期しており、16
の“状態”ごとに生起する。EPLDマルチプレクサ116
は、４ビットデータ，すなわちCYCLE A,L2,L3,L4をラ
ッチ回路118a乃至118dに出力する。タイプ74C174Nフリ
ップフロップからなるラッチ118からのラッチ出力は各
々、マイクロプロセッサ80のHSIユニットに与えるため
のパルスOL1乃至OL4であり、各パルスOL1乃至OL4は、EP
LD116からのクロックＢの立上りエッジで出力される。
（第１図）が示されている。高速入力マルチプレクサ14
は、ギター弦HE乃至HLの各々について入力としてPITCH
＋とPITCH−とを受け、各PITCH信号は、反転ゲート110a
乃至110f（ICタイプ74C132N）を介して受け入れられ
る。反転されたPITCH信号は、フリップフロップ112a乃
至112f,114a乃至114fの各対に加えられ、上記フリップ
フロップの各出力は、ICタイプ22V10DCのEPLDマルチプ
レックスステージ116の入力端子に加えられる。マルチ
プレクサ116は、マルチプレキシングロジックでプログ
ラムされており、マイクロプロセッサ80からの6MHZのク
ロック出力を互いに180゜相違する２つのフェーズ，す
なわちサイクルＡとサイクルＢとに分割するようになっ
ている。各サイクルは、プロセッサ80が高速入力（HS
I）ユニットをサンプリングするのと同期しており、16
の“状態”ごとに生起する。EPLDマルチプレクサ116
は、４ビットデータ，すなわちCYCLE A,L2,L3,L4をラ
ッチ回路118a乃至118dに出力する。タイプ74C174Nフリ
ップフロップからなるラッチ118からのラッチ出力は各
々、マイクロプロセッサ80のHSIユニットに与えるため
のパルスOL1乃至OL4であり、各パルスOL1乃至OL4は、EP
LD116からのクロックＢの立上りエッジで出力される。
上位３ビットOL2,OL3,OL4は、ピーク検出器（第2B
図）からの各ピークを表わしている。すなわち、サイク
ルＡ期間中ではHE,B,Gであり、サイクルＢ期間中ではD,
A,LEである。また、最初のビットOL1はサイクルを表わ
しており、サイクルＡではハイレベルとなり、サイクル
Ｂではロウレベルとなる。入力マルチプレキシングロジ
ックは、もし入力データに新たなエッジが生起していな
いときにはマイクロプロセッサ80に新たなイベントを与
えないというように設計されている。かくして、正ピー
クと負ピークとの間の時間を測定することができ、その
後、入力音符のピッチとMIDI音符数とを決定することが
できる。HSIイベントは、マイクロプロセッサ80によっ
て、８レベルの深さ,20ビットの幅をもつFIFOメモリに
記録される。FIFOメモリは、イベントが生起したときの
OL1,OL2,OL3,OL4の状態，並びにイベント時におけるOL
1,OL2,OL3,OL4の状態を保持する。マイクロプロセッサ8
0がHSIインタラプトを受けるとき、マイクロプロセッサ
80は、どのギター弦がインタラプトを生じさせたかを決
定するのに、FIFOメモリに蓄えられた状態情報を使用
し、次いで、ピークの極性を決めるのにピーク状態ラッ
チを読出す。このとき、ピーク周期は、このピークの時
刻と、同じ極性の以前のピークの時刻との差から計算さ
れる。もし、そのピークが正であるならば、プロセッサ
は、トラック／ホールドステージ64（第2B図）によって
そのピークの大きさを読み取る。
図）からの各ピークを表わしている。すなわち、サイク
ルＡ期間中ではHE,B,Gであり、サイクルＢ期間中ではD,
A,LEである。また、最初のビットOL1はサイクルを表わ
しており、サイクルＡではハイレベルとなり、サイクル
Ｂではロウレベルとなる。入力マルチプレキシングロジ
ックは、もし入力データに新たなエッジが生起していな
いときにはマイクロプロセッサ80に新たなイベントを与
えないというように設計されている。かくして、正ピー
クと負ピークとの間の時間を測定することができ、その
後、入力音符のピッチとMIDI音符数とを決定することが
できる。HSIイベントは、マイクロプロセッサ80によっ
て、８レベルの深さ,20ビットの幅をもつFIFOメモリに
記録される。FIFOメモリは、イベントが生起したときの
OL1,OL2,OL3,OL4の状態，並びにイベント時におけるOL
1,OL2,OL3,OL4の状態を保持する。マイクロプロセッサ8
0がHSIインタラプトを受けるとき、マイクロプロセッサ
80は、どのギター弦がインタラプトを生じさせたかを決
定するのに、FIFOメモリに蓄えられた状態情報を使用
し、次いで、ピークの極性を決めるのにピーク状態ラッ
チを読出す。このとき、ピーク周期は、このピークの時
刻と、同じ極性の以前のピークの時刻との差から計算さ
れる。もし、そのピークが正であるならば、プロセッサ
は、トラック／ホールドステージ64（第2B図）によって
そのピークの大きさを読み取る。
６−４の高速マルチプレクサ116についてのプログラ
ムは次の通りである。
ムは次の通りである。
第５図を参照すると、メモリアドレスデコーダ回路
は、タイプPLS153ロジックデバイスのメモリデコーダ12
0からなっており、バスの動的配置を可能にするためマ
イクロプロセッサ80へのBUSWIDTHラインを制御してい
る。マイクロプロセッサ80（第3A図）は、所定の速度で
16ビットバス上でプログラム，データサイクルを実行す
る。周辺機器は、16ビットデータワードの下位バイトを
有効８ビットバス上で占有する。
は、タイプPLS153ロジックデバイスのメモリデコーダ12
0からなっており、バスの動的配置を可能にするためマ
イクロプロセッサ80へのBUSWIDTHラインを制御してい
る。マイクロプロセッサ80（第3A図）は、所定の速度で
16ビットバス上でプログラム，データサイクルを実行す
る。周辺機器は、16ビットデータワードの下位バイトを
有効８ビットバス上で占有する。
ロジックデバイス120はまた、WAIT状態（待ち状態）
の生成を制御するようになっており、プログラム，デー
タ，またはI/Oサイクル中、0,1,2,または３のWAIT状態
を挿入するようにロジックデバイス120を構成すること
ができる。ロジックデバイス120からの２つの出力は、
所定のメモリアクセス中、WAIT状態が何個生成されたか
を決める。２つの出力SET1,SET2は、インバータゲート1
26,128によってゲートされてJKフリップフロップ122,12
4のPRESET入力端子,CLEAR入力端子に加わる。マイクロ
プロセッサ80から論理レベルがハイレベルのALE信号が
リード線134を介して加わるときに、ゲート126乃至132
はイネーブルになる。もし、ALE信号が入力期間中、SET
1がロウレベルであるときには、フリップフロップ124は
クリアされる。すなわち、カスケード接続されたJKフリ
ップフロップによって、２ビットカウンタを形成し、こ
のカウンタの出力は、フリップフロップ122,124の両方
の出力がロウレベルであるときには必ずマイクロプロセ
ッサ80のREADY入力をハイレベルにするようにインバー
タゲートアレイ126乃至132によってデコードされてい
る。このカウンタは、マイクロプロセッサ80のREADY入
力のサンプルウィンドウが閉じるときに発生するプロセ
ッサからの6MHZの出力の立下りエッジをクロックとして
使用している。
の生成を制御するようになっており、プログラム，デー
タ，またはI/Oサイクル中、0,1,2,または３のWAIT状態
を挿入するようにロジックデバイス120を構成すること
ができる。ロジックデバイス120からの２つの出力は、
所定のメモリアクセス中、WAIT状態が何個生成されたか
を決める。２つの出力SET1,SET2は、インバータゲート1
26,128によってゲートされてJKフリップフロップ122,12
4のPRESET入力端子,CLEAR入力端子に加わる。マイクロ
プロセッサ80から論理レベルがハイレベルのALE信号が
リード線134を介して加わるときに、ゲート126乃至132
はイネーブルになる。もし、ALE信号が入力期間中、SET
1がロウレベルであるときには、フリップフロップ124は
クリアされる。すなわち、カスケード接続されたJKフリ
ップフロップによって、２ビットカウンタを形成し、こ
のカウンタの出力は、フリップフロップ122,124の両方
の出力がロウレベルであるときには必ずマイクロプロセ
ッサ80のREADY入力をハイレベルにするようにインバー
タゲートアレイ126乃至132によってデコードされてい
る。このカウンタは、マイクロプロセッサ80のREADY入
力のサンプルウィンドウが閉じるときに発生するプロセ
ッサからの6MHZの出力の立下りエッジをクロックとして
使用している。
WAIT状態は、次の仕方で選択される。
0WAIT状態−SET1およびSET2がロウレベルであり、カウ
ンタフリップフロップ122,124の両方の出力がクリアさ
れ、READYラインがハイレベルとなる。0WAIT状態中は、
いかなるチップセレクトもなされない。
ンタフリップフロップ122,124の両方の出力がクリアさ
れ、READYラインがハイレベルとなる。0WAIT状態中は、
いかなるチップセレクトもなされない。
1WAIT状態−SET1およびSET2がハイレベルであり、ALEの
出力期間中、カウンタフリップフロップ122,124の両方
の出力がプリセットされ、READYラインがロウレベルと
なる。CSRAMが1WAIT状態に割当てられる。
出力期間中、カウンタフリップフロップ122,124の両方
の出力がプリセットされ、READYラインがロウレベルと
なる。CSRAMが1WAIT状態に割当てられる。
2WAIT状態−SET1がロウレベルで、SET2がハイレベルで
あり、ALEの出力期間中、カウンタフリップフロップの
出力QAは、ハイレベルにプリセットされ、出力QBは、ロ
ウレベルにクリアされ、READYラインはロウレベルとな
る。READYラインは、6MHZのクロックが２回づつ入力す
ることによってカウンタの出力がインクリメントされて
オーバフローしてゼロとなるまでロウレベルに維持され
る。CSROMが2WAIT状態に割当てられる。
あり、ALEの出力期間中、カウンタフリップフロップの
出力QAは、ハイレベルにプリセットされ、出力QBは、ロ
ウレベルにクリアされ、READYラインはロウレベルとな
る。READYラインは、6MHZのクロックが２回づつ入力す
ることによってカウンタの出力がインクリメントされて
オーバフローしてゼロとなるまでロウレベルに維持され
る。CSROMが2WAIT状態に割当てられる。
3WAIT状態−SET1がハイレベルで、SET2がロウレベルで
あり、ALEの出力期間中、カウンタの出力QAはハイレベ
ルにプリセットされ、出力QBはロウレベルにクリアさ
れ、READYラインはロウレベルとなる。READYラインは、
6MHZのクロックが３回づつ入力することによってカウン
タの出力がインクリメントされてオーバフローしてゼロ
となるまでロウレベルに維持される。CSSIO,CSPLOが3WA
IT状態に割当てられる。
あり、ALEの出力期間中、カウンタの出力QAはハイレベ
ルにプリセットされ、出力QBはロウレベルにクリアさ
れ、READYラインはロウレベルとなる。READYラインは、
6MHZのクロックが３回づつ入力することによってカウン
タの出力がインクリメントされてオーバフローしてゼロ
となるまでロウレベルに維持される。CSSIO,CSPLOが3WA
IT状態に割当てられる。
ロジックデバイス120からの出力CSPIOは、タイプ74C1
38Nの集積回路140に加わり、集積回路140はインバータ
ゲート142を介してVCAMUX信号を出力する。集積回路140
からリード線144に出力される他の出力は、ゲートイン
バータアレイ146を介して、オーディオ処理チャンネル
で使用するためのFXSWITCH出力となる。
38Nの集積回路140に加わり、集積回路140はインバータ
ゲート142を介してVCAMUX信号を出力する。集積回路140
からリード線144に出力される他の出力は、ゲートイン
バータアレイ146を介して、オーディオ処理チャンネル
で使用するためのFXSWITCH出力となる。
第６図を参照すると、マイクロプロセッサ80からの出
力VCACONTは、システムのエフェクツループにおける電
圧制御型増幅器150に加わる。エフェクツレベルは、電
圧制御型増幅決（VCA）によってシステム内で制御され
る。電圧は、マイクロプロセッサ80のパルス幅変調出力
（ポートP2.5）によって生成される。この出力は、一様
でないデュティサイクルの27KHZ方形波である。パルス
幅変調器のデュティサイクルにリニアに比例する０ボル
トから５ボルトまでの電圧に上記方形波を変換するパル
ス幅変調スムージングフィルタ150によって、この方形
波はスムージングされる。
力VCACONTは、システムのエフェクツループにおける電
圧制御型増幅器150に加わる。エフェクツレベルは、電
圧制御型増幅決（VCA）によってシステム内で制御され
る。電圧は、マイクロプロセッサ80のパルス幅変調出力
（ポートP2.5）によって生成される。この出力は、一様
でないデュティサイクルの27KHZ方形波である。パルス
幅変調器のデュティサイクルにリニアに比例する０ボル
トから５ボルトまでの電圧に上記方形波を変換するパル
ス幅変調スムージングフィルタ150によって、この方形
波はスムージングされる。
パルス幅変調器は、マイクロプロセッサ80と、IC回路
タイプ74HC435の制御電圧マルチプレクサ152とによっ
て、時分割にマルチプレクスされる。マルチプレクサ15
2は、８つの異なる電圧をエフェクツ制御電圧サンプル
ホールドにマルチプレクスする。かくして、マルチプレ
クサ152からの出力X0乃至X7は、タイプTL074Nの増幅器1
54,156,158,160,162,164,166,168からなる８つの異なる
エフェクツ制御電圧サンプルホールドの１つに加えられ
る。
タイプ74HC435の制御電圧マルチプレクサ152とによっ
て、時分割にマルチプレクスされる。マルチプレクサ15
2は、８つの異なる電圧をエフェクツ制御電圧サンプル
ホールドにマルチプレクスする。かくして、マルチプレ
クサ152からの出力X0乃至X7は、タイプTL074Nの増幅器1
54,156,158,160,162,164,166,168からなる８つの異なる
エフェクツ制御電圧サンプルホールドの１つに加えられ
る。
電圧制御型増幅器154乃至168は、種々のオーディオエ
フェクツがオーディオ処理回路26によって生成される
際、種々のオーディオエフェクツを制御する。オーディ
オ処理およびエフェクツについては、いくつかの既知の
方式で行なうことができる。例えば、オーディオをシリ
アルEFXループあるいはパラレルEFXループにより左チャ
ンネルおよび右チャンネルに差し向けることができ、さ
らに、良く知られた仕方でステレオ出力チャンネルによ
って処理することができる。例えば、第６図に示すよう
に、電圧制御型増幅器154は、エフェクツ１および２を
左に出力する一方、増幅器156はエフェクツ１および２
を右に出力する。増幅器158は、ギターの出力の左への
制御を行なう一方、増幅器164はギターの出力を右への
制御を行なう。増幅器160,162はそれぞれエフェクツ3,4
を左に出力し、増幅器166,168は、エフェクツ3,4を右に
出力する。しかる後、良く知られた仕方でエフェクツの
スイッチング並びに増幅を行なうことによって、個々の
成分信号の混合が行なわれる。
フェクツがオーディオ処理回路26によって生成される
際、種々のオーディオエフェクツを制御する。オーディ
オ処理およびエフェクツについては、いくつかの既知の
方式で行なうことができる。例えば、オーディオをシリ
アルEFXループあるいはパラレルEFXループにより左チャ
ンネルおよび右チャンネルに差し向けることができ、さ
らに、良く知られた仕方でステレオ出力チャンネルによ
って処理することができる。例えば、第６図に示すよう
に、電圧制御型増幅器154は、エフェクツ１および２を
左に出力する一方、増幅器156はエフェクツ１および２
を右に出力する。増幅器158は、ギターの出力の左への
制御を行なう一方、増幅器164はギターの出力を右への
制御を行なう。増幅器160,162はそれぞれエフェクツ3,4
を左に出力し、増幅器166,168は、エフェクツ3,4を右に
出力する。しかる後、良く知られた仕方でエフェクツの
スイッチング並びに増幅を行なうことによって、個々の
成分信号の混合が行なわれる。
以下では、MIDIを備えたシンセサイザを制御するため
にギター信号をMIDI情報に変換するよう機能しうるMIDI
ギターコントロールシステムについて説明する。コント
ロールシステムは、ギター増幅チャンネルあるいは反響
音の選択，並びに４つの外部エフェクツループのレベル
およびステレオ位置を制御することが可能となってい
る。本システムで使用されるピッチ検出システムは、ギ
ター信号の基本周波数を抽出するように最適化されてい
る。すなわち、入力信号の第１次高周波成分，第２次高
周波成分，他の高次の高周波成分はプログラマブルなカ
ットオフ周波数フィルタによって減衰される。
にギター信号をMIDI情報に変換するよう機能しうるMIDI
ギターコントロールシステムについて説明する。コント
ロールシステムは、ギター増幅チャンネルあるいは反響
音の選択，並びに４つの外部エフェクツループのレベル
およびステレオ位置を制御することが可能となってい
る。本システムで使用されるピッチ検出システムは、ギ
ター信号の基本周波数を抽出するように最適化されてい
る。すなわち、入力信号の第１次高周波成分，第２次高
周波成分，他の高次の高周波成分はプログラマブルなカ
ットオフ周波数フィルタによって減衰される。
プログラマブルなフィルタの使用には、２つの利点が
ある。第１の利点は、低いギター周波数においてかなり
のトラッキング遅延が存在するときにも、音符をシンセ
サイザに送るに先立って、ギターをより高いピッチに調
律し、ピッチ検出ソフトウェアでこれを補償することに
よって、トラッキング遅延の最適化が達成されることに
ある。従来のシステムは、全ての弦を同じ規格のものに
し、ギターの弦を張るときに選択していた。例えば全て
の弦をハイＥ（329.7HZ−3ms）に調律していた。本シス
テムでは、ユーザに、例えば下位の３つの弦を１オクタ
ーブ高く調律するナッシュビル−タイプの調律といった
ようなユーザ自身の調律を行なわせることができる。こ
れによって、ギターを正しく調律させ、普通のギター音
をシンセサイザ音とともに使用することができるという
利点が得られる。第２の利点は、入力フィルタを“推
定”周波数に初期設定した状態で、トラッキングフィル
タを用いてピッチの初期測定を行なうことができること
にある。ピッチの読出しがより正確になされる場合に
は、フィルタはピッチを追跡するように調整し、これに
よってトラッキングの最適化がなされる。
ある。第１の利点は、低いギター周波数においてかなり
のトラッキング遅延が存在するときにも、音符をシンセ
サイザに送るに先立って、ギターをより高いピッチに調
律し、ピッチ検出ソフトウェアでこれを補償することに
よって、トラッキング遅延の最適化が達成されることに
ある。従来のシステムは、全ての弦を同じ規格のものに
し、ギターの弦を張るときに選択していた。例えば全て
の弦をハイＥ（329.7HZ−3ms）に調律していた。本シス
テムでは、ユーザに、例えば下位の３つの弦を１オクタ
ーブ高く調律するナッシュビル−タイプの調律といった
ようなユーザ自身の調律を行なわせることができる。こ
れによって、ギターを正しく調律させ、普通のギター音
をシンセサイザ音とともに使用することができるという
利点が得られる。第２の利点は、入力フィルタを“推
定”周波数に初期設定した状態で、トラッキングフィル
タを用いてピッチの初期測定を行なうことができること
にある。ピッチの読出しがより正確になされる場合に
は、フィルタはピッチを追跡するように調整し、これに
よってトラッキングの最適化がなされる。
本コントロールシステムは、正および負のピーク周期
の両方に存在する情報を利用している。周期検出におけ
る問題は、第２高調波成分であるが、ピーク周期フリッ
プフロップを使用することによって、ピーク検出動作に
対する第２高調波成分の影響を“締め出す”。従来のタ
イプのピッチ検出器は、ピッチ周期の計数を行なうの
に、カスタムVLSIあるいは６つのハードウェアカウンタ
を使っていたが、本システムでは、マイクロプロセッサ
の４つの高速入力（HSI）を利用し、システムをマルチ
プレキシングロジックで補うことにより、所謂コスト的
に有利な周期測定システムを提供している。
の両方に存在する情報を利用している。周期検出におけ
る問題は、第２高調波成分であるが、ピーク周期フリッ
プフロップを使用することによって、ピーク検出動作に
対する第２高調波成分の影響を“締め出す”。従来のタ
イプのピッチ検出器は、ピッチ周期の計数を行なうの
に、カスタムVLSIあるいは６つのハードウェアカウンタ
を使っていたが、本システムでは、マイクロプロセッサ
の４つの高速入力（HSI）を利用し、システムをマルチ
プレキシングロジックで補うことにより、所謂コスト的
に有利な周期測定システムを提供している。
上述した明細書，図面に記載され、図示されている要
素の組合せ，配置についての変更を行なうことができ
て、請求の範囲に記載されている本発明の思想および範
囲から逸脱することなく、実施例における変更を行いう
ることが理解されるべきである。
素の組合せ，配置についての変更を行なうことができ
て、請求の範囲に記載されている本発明の思想および範
囲から逸脱することなく、実施例における変更を行いう
ることが理解されるべきである。
フロントページの続き (56)参考文献 特開 平１−198794（ＪＰ，Ａ) 特開 平１−183691（ＪＰ，Ａ) 特開 平１−223522（ＪＰ，Ａ) 特開 平１−204539（ＪＰ，Ａ) 特開 昭63−136090（ＪＰ，Ａ) 特開 昭63−106795（ＪＰ，Ａ)
Claims (4)
- 【請求項１】それぞれが弦出力を出力するマルチホニッ
ク弦振動ピックアップと、 複数の弦処理チャンネルのそれぞれに対応する弦出力が
入力され、該弦処理チャンネルのそれぞれがピッチ信号
とピーク信号を出力する、高調波除去フィルタを有する
複数の弦処理チャンネルと、 前記複数の弦処理チャンネルで生成されたそれぞれのピ
ッチ信号が入力され、前記複数の弦処理チャンネルから
の各々のピッチ信号をマルチプレクスするマルチプレキ
シング手段と、 前記マルチプレキシング手段でマルチプレクスされたピ
ッチ信号と前記複数の弦処理チャンネルからの各ピーク
信号が入力され、アドレス／データバス上に弦関連デー
タを出力するマイクロプロセッサと、 前記弦関連データをシンセサイザ入力用に変換する前記
バスに接続されたMIDIインタフェースと、 前記バスに接続されたアナログ入出力回路と、 各弦ごとにフィルタクロックを生成し、該各フィルタク
ロックを対応する前記弦処理チャンネルの対応する高調
波除去フィルタに入力する前記バスに接続されたカウン
タ回路と、 前記アナログ入出力回路からの出力によって、選択され
たオーディオ出力を出力するオーディオ処理回路とを有
するギターコントロールシステムであって、 前記弦処理チャンネルのそれぞれには、前記高調波除去
フィルタの入力となる出力を生成する入力バッフアなら
びにアンチエイリアジングフィルタ（anti−aliasing f
ilter）と、前記高調波除去フィルタからの入力によっ
て出力するリコンストラクシヨン フィルタとを具備し
てなることを特徴とするギターコントロールシステム。 - 【請求項２】請求の範囲第１項に記載のギターコントロ
ールシステムにおいて、 前記リコンストラクシヨンフィルタからの出力によって
負のピーク出力を出力する負ピーク検出器と、 前記リコンストラクシヨンフィルタからの出力によって
正のピーク出力を出力する正ピーク検出器と を有していることを特徴とするギターコントロールシス
テム。 - 【請求項３】請求の範囲第１項に記載のギターコントロ
ールシステムにおいて、 前記リコンストラクシヨンフィルタの出力によって、前
記マイクロプロセッサへの入力用のピーク信号を生成す
る正ピークトラック／ホールド回路を有していることを
特徴とするギターコントロールシステム。 - 【請求項４】請求の範囲第２項に記載のギターコントロ
ールシステムにおいて、 前記負ピーク出力によってピッチプラス信号を生成する
第１の微分手段と、 前記正ピーク出力によってピッチマイナス信号を生成す
る第２の微分手段と、 前記ピッチプラス信号とピッチマイナス信号を、前記マ
ルチプレキシング手段に入力として加える手段と を有していることを特徴とするギターコントロールシス
テム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US46749090A | 1990-01-19 | 1990-01-19 | |
| US467,490 | 1990-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04504475A JPH04504475A (ja) | 1992-08-06 |
| JP3199376B2 true JP3199376B2 (ja) | 2001-08-20 |
Family
ID=23855918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50553891A Expired - Lifetime JP3199376B2 (ja) | 1990-01-19 | 1991-01-18 | ギターコントロールシステム |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3199376B2 (ja) |
| DE (2) | DE4190022C2 (ja) |
| WO (1) | WO1991010990A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2125497A (en) * | 1996-02-06 | 1997-08-28 | Franklin N. Eventoff | Note assisted musical instrument system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4702141A (en) * | 1984-11-08 | 1987-10-27 | Carmine Bonanno | Guitar controller for a music synthesizer |
| US4748887A (en) * | 1986-09-03 | 1988-06-07 | Marshall Steven C | Electric musical string instruments and frets therefor |
| US4817484A (en) * | 1987-04-27 | 1989-04-04 | Casio Computer Co., Ltd. | Electronic stringed instrument |
| JPH0196700A (ja) * | 1987-10-08 | 1989-04-14 | Casio Comput Co Ltd | 電子楽器の入力制御装置 |
-
1991
- 1991-01-18 JP JP50553891A patent/JP3199376B2/ja not_active Expired - Lifetime
- 1991-01-18 DE DE4190022A patent/DE4190022C2/de not_active Expired - Lifetime
- 1991-01-18 WO PCT/US1991/000376 patent/WO1991010990A1/en active Application Filing
- 1991-01-18 DE DE19914190022 patent/DE4190022T/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE4190022C2 (de) | 2003-10-09 |
| WO1991010990A1 (en) | 1991-07-25 |
| DE4190022T (ja) | 1992-03-12 |
| JPH04504475A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140890A (en) | Guitar control system | |
| EP0690434B1 (en) | Digital manipulation of audio samples | |
| JPS6052895A (ja) | 楽音信号発生装置 | |
| US5040219A (en) | Sound reproducing apparatus | |
| US4104946A (en) | Voicing system for electronic organ | |
| JPS6151793B2 (ja) | ||
| US5321198A (en) | Tone signal generator utilizing ancillary memories for electronic musical instrument | |
| JP3199376B2 (ja) | ギターコントロールシステム | |
| JPS6093492A (ja) | 音源装置 | |
| JPH0664466B2 (ja) | 電子楽器 | |
| US4227432A (en) | Electronic musical instrument having multiplexed keying | |
| JPH03269583A (ja) | 電子楽器 | |
| JPS6113239B2 (ja) | ||
| JP2858120B2 (ja) | 電子楽器 | |
| JPH0435760B2 (ja) | ||
| JPH03280699A (ja) | 音場効果自動制御装置 | |
| US4515057A (en) | Musical sound wave generating circuit for electronic musical instrument | |
| JPS6248833B2 (ja) | ||
| JP3460408B2 (ja) | 楽音制御装置 | |
| JP7159583B2 (ja) | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 | |
| JP3304701B2 (ja) | 楽音合成装置 | |
| JP2760436B2 (ja) | 楽音に関する波形データの生成装置及び生成方法 | |
| JP2897680B2 (ja) | 楽音信号発生装置 | |
| JPH0279095A (ja) | 楽音生成方式 | |
| JP2586442B2 (ja) | 楽音周波数制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |