JP3199028B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3199028B2
JP3199028B2 JP14022598A JP14022598A JP3199028B2 JP 3199028 B2 JP3199028 B2 JP 3199028B2 JP 14022598 A JP14022598 A JP 14022598A JP 14022598 A JP14022598 A JP 14022598A JP 3199028 B2 JP3199028 B2 JP 3199028B2
Authority
JP
Japan
Prior art keywords
plating layer
plate
heat sink
semiconductor device
ceramic frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14022598A
Other languages
Japanese (ja)
Other versions
JPH11340381A (en
Inventor
由起夫 野邑
昭二 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14022598A priority Critical patent/JP3199028B2/en
Publication of JPH11340381A publication Critical patent/JPH11340381A/en
Application granted granted Critical
Publication of JP3199028B2 publication Critical patent/JP3199028B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複合金属板を放熱板
とする半導体装置に関し、特に放熱板の信頼性及び半導
体素子の搭載強度の向上とともに、放熱性を改善した半
導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a composite metal plate as a heat radiating plate, and more particularly to a semiconductor device having improved heat radiating characteristics with improved reliability of a heat radiating plate and mounting strength of a semiconductor element, and a method of manufacturing the same. .

【0002】[0002]

【従来の技術】半導体素子で発生する熱の放熱性を高め
るため、金属板で構成される放熱板上にセラミック枠を
搭載し、このセラミック枠内において前記放熱板の表面
上に半導体素子を搭載した半導体装置が提案されてい
る。図6はその一例を示す図であり、金属製の放熱板1
の表面にセラミック枠2がろう付けされており、このセ
ラミック枠2で囲まれる領域の前記放熱板1の表面に半
導体素子3が搭載されている。また、前記セラミック枠
2の上面には薄い金属板で構成されるリード4がろう付
けされ、図外の金属細線あるいはメタライズ配線により
前記半導体素子3とリード4とが電気接続されている。
さらに、図示は省略するが、例えば前記セラミック枠2
上に金属板で構成されるキャップが被せられ、セラミッ
ク枠にろう付けされることで前記半導体素子をセラミッ
ク枠内に封止している。なお、前記キャップはセラミッ
クで構成されることもあり、また封止に際しては、セラ
ミック枠内に封止用の樹脂を充填することもある。
2. Description of the Related Art A ceramic frame is mounted on a heat radiating plate composed of a metal plate in order to enhance the heat radiation of heat generated by a semiconductor device, and the semiconductor element is mounted on the surface of the heat radiating plate in the ceramic frame. Semiconductor devices have been proposed. FIG. 6 is a view showing an example of the heat radiating plate 1 made of metal.
The semiconductor element 3 is mounted on the surface of the heat sink 1 in a region surrounded by the ceramic frame 2. A lead 4 made of a thin metal plate is brazed to the upper surface of the ceramic frame 2, and the semiconductor element 3 and the lead 4 are electrically connected by a thin metal wire or metallized wiring (not shown).
Further, although not shown, for example, the ceramic frame 2
The semiconductor element is sealed in the ceramic frame by being covered with a cap made of a metal plate and brazing to the ceramic frame. The cap may be made of ceramic, and the sealing may be filled with a sealing resin in the ceramic frame.

【0003】このような半導体装置では、半導体素子3
で発生した熱は直ちに放熱板1に伝達されて放熱される
ため、極めて高い放熱性を得ることができ、高出力半導
体装置を実現する上で有利である。このような半導体装
置においては、金属製の放熱板1上にセラミック枠2が
直接に接合されることになるため、金属とセラミックと
の熱膨張係数の差による熱応力が発生し、セラミック枠
2にクラックを生じ、半導体素子3の封止特性が劣化さ
れるおそれがある。そこで、近年では図6にも示される
ように、前記放熱板1として、熱膨張係数の比較的小さ
なMo(モリブデン)板11の両面を、熱伝導率が高く
かつ材質的に軟らかい金属であるCu(銅)板12でク
ラッドしたCuMoCu複合金属板で構成することが提
案されている。例えば、特開平5−29507号公報。
この複合金属板では、熱膨張係数がセラミックの熱膨張
係数と同等程度となり、前記した問題を解消する上では
有利である。
In such a semiconductor device, the semiconductor element 3
Is immediately transmitted to the heat radiating plate 1 and dissipated, so that extremely high heat dissipation can be obtained, which is advantageous in realizing a high-output semiconductor device. In such a semiconductor device, since the ceramic frame 2 is directly joined to the metal radiator plate 1, a thermal stress is generated due to a difference in thermal expansion coefficient between the metal and the ceramic, and the ceramic frame 2 Cracks may occur, and the sealing characteristics of the semiconductor element 3 may be degraded. In recent years, as shown in FIG. 6, both sides of a Mo (molybdenum) plate 11 having a relatively small coefficient of thermal expansion are used as the heat radiating plate 1 by using Cu, which is a metal having a high thermal conductivity and a soft material. It has been proposed to be composed of a CuMoCu composite metal plate clad with a (copper) plate 12. For example, JP-A-5-29507.
In this composite metal plate, the coefficient of thermal expansion is approximately equal to the coefficient of thermal expansion of the ceramic, which is advantageous in solving the above-mentioned problem.

【0004】ところで、前記したようにCuMoCu複
合金属板は、Mo板の両面にCu板をクラッドし、これ
をプレス加工により所定の外形状に打ち抜き形成して形
成しているが、クラッドされたCu板とMo板との界面
の接合力が弱いため、前記打ち抜き時やその後の加工工
程により、前記CuMoCu複合金属板の外形側面とな
る周端面においてCu板とMo板との間に微小な間隙が
発生し、この間隙が起点となって前記した熱応力により
Cu板とMo板とが剥離するという問題が生じている。
このような剥離が生じると、半導体装置の組立時におけ
る熱履歴や温度サイクル試験等によって剥離が進行し、
放熱板による放熱効果が低下し半導体装置における放熱
特性が悪化することになる。このようなCu板とMo板
との端面における剥離を防止するために、従来ではCu
MoCu複合金属板の表面にメッキを施し、形成された
メッキ膜によってCu板とMo板との間の間隙を埋め込
み、前記した剥離の発生や進行を防止する技術が提案さ
れている。例えば、本出願人が先に提案している特願平
9−314088号では、CuMoCu複合金属板の表
面に無電解ニッケルリンメッキ層を形成し、このメッキ
層によって前記Cu板とMo板との界面の間隙を埋め込
んでいる。
[0004] As described above, the CuMoCu composite metal plate is formed by cladding a Cu plate on both sides of the Mo plate and punching the Cu plate into a predetermined outer shape by press working. Since the bonding force at the interface between the plate and the Mo plate is weak, a minute gap is formed between the Cu plate and the Mo plate on the peripheral end surface which is the outer side surface of the CuMoCu composite metal plate due to the punching or the subsequent processing step. Then, there is a problem that the Cu plate and the Mo plate are separated from each other by the above-mentioned thermal stress from the gap as a starting point.
When such peeling occurs, peeling proceeds due to heat history, temperature cycle test, and the like at the time of assembling the semiconductor device,
The heat radiating effect of the heat radiating plate is reduced, and the heat radiating characteristics of the semiconductor device are deteriorated. In order to prevent such peeling at the end face between the Cu plate and the Mo plate, conventionally, Cu
There has been proposed a technique of plating the surface of a MoCu composite metal plate, filling a gap between the Cu plate and the Mo plate with a formed plating film, and preventing the above-mentioned peeling from occurring or progressing. For example, in Japanese Patent Application No. 9-314088 previously proposed by the present applicant, an electroless nickel-phosphorous plating layer is formed on the surface of a CuMoCu composite metal plate, and the Cu layer The gap at the interface is buried.

【0005】[0005]

【発明が解決しようとする課題】このようにCu板とM
o板の複合金属板に無電解ニッケルリンメッキ層を形成
したCuMoCu複合金属板について本発明者が評価を
行ったところ、前記したメッキ層を形成することによ
り、Cu板とMo板の剥離を有効に防止することが確認
されたものの、このメッキ層はCu板とMo板の接合面
が存在する複合金属板の端面のみではなく、Cu板の表
面にまで形成されるため、次のような問題が生じること
が明らかとされた。すなわち、図13にCuMoCu複
合金属板からなる放熱板1の断面を模式的に示すよう
に、Cu板の表面にNi(ニッケル)がメッキされる
と、Cu板の表面にCuとNiの合金層13が形成され
る。このCuとNiの合金はCuよりも低い熱伝導性の
性質を有するため、この合金層13が形成されたCuM
oCu複合金属板からなる放熱板1上にAu(金)メッ
キ層14を形成し、かつ半導体素子3を金属ろう材15
で搭載して半導体装置を構成すると、半導体素子3で発
生した熱が合金層13の低熱伝導性によって放熱板1に
伝熱され難くなり、放熱性が低下することになる。
As described above, the Cu plate and the M
The present inventor evaluated a CuMoCu composite metal plate in which an electroless nickel-phosphorous plating layer was formed on an o-plate composite metal plate. By forming the plating layer, it was possible to effectively separate the Cu plate and the Mo plate. However, since this plating layer is formed not only on the end surface of the composite metal plate where the joining surface of the Cu plate and the Mo plate exists but also on the surface of the Cu plate, the following problems occur. Was found to occur. That is, as schematically shown in FIG. 13, a cross section of the heat sink 1 made of a CuMoCu composite metal plate, when Ni (nickel) is plated on the surface of the Cu plate, an alloy layer of Cu and Ni is formed on the surface of the Cu plate. 13 are formed. Since the alloy of Cu and Ni has a lower thermal conductivity than Cu, the CuM
An Au (gold) plating layer 14 is formed on the heat sink 1 made of an oCu composite metal plate, and the semiconductor element 3 is made of a metal brazing material 15.
When a semiconductor device is configured by mounting the semiconductor device 3, the heat generated in the semiconductor element 3 is less likely to be transferred to the heat sink 1 due to the low thermal conductivity of the alloy layer 13, and the heat dissipation is reduced.

【0006】また、CuMoCu複合金属板のCuの表
面に形成されるNiとの合金は、Cuに比較して硬度が
高いために放熱板の表面が硬くなり、しかもその表面に
は微細な凹凸が生じているために、放熱板1をねじ等に
より機器筐体やシャーシ等の機器放熱体16に接続した
ときに、放熱板1と機器放熱体16との接触面積が低減
するため、放熱板1から機器放熱体16への熱伝導の効
率が低下し、この面でも半導体装置の放熱性が低下する
ことになる。なお、前記した特願平5−29507号公
報においても、CuMoCu複合金属板に半導体素子を
ろう付けする際の接合強度を高めるために、表面に1〜
5μm程度のNiメッキ層を形成しているが、Cu板の
表面にこのような比較的に厚いNiメッキ層を形成する
ことにより、CuとNiの合金が顕著に形成されること
になり、前記した問題が生じることは否定できないもの
となる。
Further, the alloy with Ni formed on the surface of Cu of the CuMoCu composite metal plate has a higher hardness than Cu, so that the surface of the radiator plate is hard, and fine irregularities are formed on the surface. When the heat radiating plate 1 is connected to a device radiator 16 such as a device housing or a chassis by screws or the like, the contact area between the heat radiating plate 1 and the device radiator 16 is reduced. The efficiency of heat conduction from the semiconductor device to the equipment radiator 16 is reduced, and the heat dissipation of the semiconductor device is also reduced in this aspect. In addition, in the above-mentioned Japanese Patent Application No. 5-29507, in order to increase the bonding strength when brazing a semiconductor element to a CuMoCu composite metal plate, one to one surface is used.
Although a Ni plating layer of about 5 μm is formed, by forming such a relatively thick Ni plating layer on the surface of a Cu plate, an alloy of Cu and Ni is formed remarkably. It is undeniable that such problems will arise.

【0007】本発明はCuMoCu複合金属板における
接合の剥離を有効に防止する一方で、放熱板に搭載する
半導体素子のろう付け接合強度を高め、さらにCuMo
Cu複合金属板で構成される放熱板による放熱効果の向
上を実現した半導体装置とその製造方法を提供すること
にある。
The present invention effectively prevents the peeling of the bond in the CuMoCu composite metal plate, increases the brazing bond strength of the semiconductor element mounted on the heat sink, and further increases the CuMo
It is an object of the present invention to provide a semiconductor device in which a heat radiating plate composed of a Cu composite metal plate has improved a heat radiating effect and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置は、
Mo板の両面にCu板をクラッドしたCuMoCu複合
金属板で放熱板が形成され、前記放熱板の表面には1次
Niメッキ層が形成され、かつ前記放熱板の表面上に
はセラミック枠が接合されるとともに、前記セラミック
枠内において前記放熱板の表面上に半導体素子が搭載さ
れた構成とされ、さらに前記1次のNiメッキ層はその
厚さが0.5μm以下であり、前記半導体素子は前記放
熱板の表面に形成された2次のニッケルメッキ層上に形
成された金メッキ層の表面上にろう付けされていること
が特徴とされる。この場合において、前記1次のニッケ
ルメッキ層は0.1μmよりも厚く形成されていること
が好ましい。なお、前記1次のニッケルメッキ層は、少
なくとも放熱板の周端面のMo板とCu板の端面が露呈
された領域に形成される。
According to the present invention, there is provided a semiconductor device comprising:
Radiating plate in CuMoCu composite metal plate clad with Cu plate on both sides of the Mo plate is formed, the primary on the surface of the heat radiating plate
Ni plating layer is formed of, and on the surface of the heat sink with a ceramic frame is bonded, the semiconductor element is a mounting configurations on the surface of the heat radiating plate in said ceramic frame, further wherein the 1 following Ni plating layer Ri der is 0.5μm or less and the thickness thereof, said semiconductor element is the release
Form on the secondary nickel plating layer formed on the surface of the hot plate
It is characterized in that it is brazed on the surface of the formed gold plating layer . In this case, it is preferable that the first nickel plating layer is formed thicker than 0.1 μm. The primary nickel plating layer is formed at least on the peripheral end surface of the heat radiating plate in a region where the end surfaces of the Mo plate and the Cu plate are exposed.

【0009】また、本発明の半導体装置は、モリブデン
板の両面に銅板をクラッドしたCuMoCu複合金属板
で放熱板が形成され、前記放熱板の表面には1次のニッ
ケルメッキ層が形成され、かつ前記放熱板の表面上には
セラミック枠が接合されるとともに、前記セラミック枠
内の前記放熱板表面上に半導体素子が搭載された半導体
装置において、前記1次のニッケルメッキ層は前記半導
体素子が搭載される領域を除いた領域に形成され、且つ
前記放熱板の周面の前記モリブデン板と銅板の端面が露
呈されている領域にのみ形成されているている。
Further, the semiconductor device according to the present invention is characterized in that molybdenum
CuMoCu composite metal plate with copper plate clad on both sides of the plate
A radiator plate is formed on the surface of the radiator plate.
Kel plating layer is formed, and on the surface of the heat sink
The ceramic frame is joined and the ceramic frame
Semiconductor having a semiconductor element mounted on the surface of the heat sink therein
In the apparatus, the primary nickel plating layer is the semiconductor layer.
Formed in a region excluding the region where the body element is mounted, and
The end surfaces of the molybdenum plate and the copper plate on the peripheral surface of the heat sink are exposed.
It is formed only in the presented region.

【0010】また、前記いずれかの半導体装置において
も、前記1次のニッケルメッキ層が形成された領域を含
む前記放熱板の表面には2次のニッケルメッキ層が形成
され、かつその表面にメッキ層が形成され、前記半導
体素子は前記メッキ層の表面上にろう付けされた構成
とされる。そして前記1次のニッケルメッキ層は0.1
〜5μmの厚さに形成されている。
In any of the above semiconductor devices, a secondary nickel plating layer is formed on a surface of the heat sink including a region where the primary nickel plating layer is formed, and a gold plating is formed on the surface. A plating layer is formed, and the semiconductor element is brazed on the surface of the gold plating layer. And the primary nickel plating layer is 0.1
It is formed to a thickness of 55 μm.

【0011】また、本発明の半導体装置の製造方法は、
CuMoCu複合金属板で形成された放熱板の表面に
0.5μm以下の厚さの1次のNiメッキ層を形成する
工程と、前記1次のNiメッキ層の表面上にセラミック
枠を、前記セラミック枠にリードをそれぞれ金属ろう材
によりろう付けする工程と、前記放熱板及びセラミック
枠の導電性表面上に2次のNiメッキ層及びAuメッキ
層を順次形成する工程と、前記セラミック枠内の前記A
uメッキ層の表面上に半導体素子を金属ろう材によりろ
う付けする工程とを含むことを特徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention
Forming a primary Ni plating layer having a thickness of 0.5 μm or less on the surface of a heat sink formed of a CuMoCu composite metal plate, and forming a ceramic frame on the surface of the primary Ni plating layer; A step of brazing the leads to the frame with a metal brazing material, a step of sequentially forming a secondary Ni plating layer and a Au plating layer on the conductive surfaces of the heat sink and the ceramic frame, and A
brazing the semiconductor element on the surface of the u plating layer with a metal brazing material.

【0012】また、本発明の他の半導体装置の製造方法
は、CuMoCu複合金属板で形成された放熱板の表面
の少なくとも半導体素子を搭載する領域を覆うマスクを
形成する工程と、前記マスクで覆われた以外の領域の前
記放熱板の表面に0.1〜5μmの厚さの1次のNiメ
ッキ層を形成する工程と、前記放熱板の表面上にセラミ
ック枠を、前記セラミック枠にリードをそれぞれ金属ろ
う材によりろう付けする工程と、前記放熱板及びセラミ
ック枠の導電性表面上に2次のNiメッキ層及びAuメ
ッキ層を順次形成する工程と、前記セラミック枠内の前
記Auメッキ層の表面上に半導体素子を金属ろう材によ
りろう付けする工程とを含むことを特徴とする。なお、
この製造方法においては、前記マスクは前記放熱板の前
記半導体素子を搭載する側の面と、その反対側の面のそ
れぞれの全面を覆うように形成してもよい。
Further, another method of manufacturing a semiconductor device according to the present invention includes a step of forming a mask covering at least a region for mounting a semiconductor element on a surface of a heat sink formed of a CuMoCu composite metal plate; A step of forming a primary Ni plating layer having a thickness of 0.1 to 5 μm on the surface of the heat radiating plate in a region other than the area where the ceramic frame is formed; A step of brazing with a metal brazing material, a step of sequentially forming a secondary Ni plating layer and a Au plating layer on the conductive surfaces of the heat sink and the ceramic frame, and a step of forming the Au plating layer in the ceramic frame. Brazing a semiconductor element with a metal brazing material on the surface. In addition,
In this manufacturing method, the mask may be formed so as to cover the entire surface of the heat radiation plate on the side on which the semiconductor element is mounted and the surface on the opposite side.

【0013】[0013]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。この実施形態では、図6に示したよ
うに、放熱板1の表面にセラミック枠2がろう付けさ
れ、かつこのセラミック枠2の内部の前記放熱板1の表
面に半導体素子3が搭載され、さらに前記セラミック枠
2の上面に金属製のリード4が取着され、このリードに
対して半導体素子が電気接続された構成の半導体装置に
本発明を適用した例を示している。図1ないし図5は本
発明の第1の実施形態を工程順に示す図であり、図6の
AA線に沿う断面図である。先ず、図1のように、厚さ
0.5mmのMo板11の両面に厚さ0.75mmのC
u板12をクラッドし、これらをプレス加工により圧接
した後、加熱処理等を施して一体接合したCuMoCu
複合金属板を形成した後、プレス打ち抜き加工により所
定の外形状、ここでは長方形状に打ち抜き成形し、前記
CuMoCu複合金属板からなる放熱板1を形成する。
また、このプレス打ち抜き加工においては、前記放熱板
1の両端部寄りの位置にそれぞれ実装用の小径穴5を同
時に開口する。
Next, embodiments of the present invention will be described with reference to the drawings. In this embodiment, as shown in FIG. 6, the ceramic frame 2 is brazed to the surface of the heat sink 1, and the semiconductor element 3 is mounted on the surface of the heat sink 1 inside the ceramic frame 2. An example in which the present invention is applied to a semiconductor device having a configuration in which a metal lead 4 is attached to the upper surface of the ceramic frame 2 and a semiconductor element is electrically connected to the lead is shown. FIGS. 1 to 5 are views showing a first embodiment of the present invention in the order of steps, and are cross-sectional views along the line AA in FIG. First, as shown in FIG. 1, 0.75 mm thick C
CuMoCu which is clad on the u-plate 12 and press-bonded by press working
After the composite metal plate is formed, the heat dissipation plate 1 made of the CuMoCu composite metal plate is formed by stamping into a predetermined outer shape, here a rectangular shape, by press punching.
In this press punching, small holes 5 for mounting are simultaneously opened at positions near both ends of the heat sink 1.

【0014】次いで、前記放熱板1に対してNiの電解
メッキを施し、前記放熱板1の全面に0.5μm以下の
厚さの1次のNiメッキ層21を形成する。この1次の
Niメッキ層21により、特に前記放熱体1の周端面、
すなわち前記複合金属板を構成するMo板11とその両
面のCu板12との接合部の端面がNiメッキ層21に
よって被覆されることになり、Mo板11とCu板12
との接合面に間隙が生じている場合でも、この間隙は前
記Niメッキ層21によって被覆され、補強される。こ
のため、この後に放熱板1に外力が加えられ、あるいは
内部応力が発生した場合でもMo板11とCu板12と
の接合部に剥離部の拡大進行が防止される。
Next, the heat sink 1 is subjected to Ni electroplating to form a primary Ni plating layer 21 having a thickness of 0.5 μm or less on the entire surface of the heat sink 1. The primary Ni plating layer 21 enables the peripheral end face of the heat radiator 1 to be
That is, the end face of the joint between the Mo plate 11 and the Cu plate 12 on both sides of the composite metal plate is covered with the Ni plating layer 21, and the Mo plate 11 and the Cu plate 12
Even if a gap is formed in the joint surface with the Ni plating layer, the gap is covered with the Ni plating layer 21 and reinforced. Therefore, even if an external force is applied to the heat radiating plate 1 or an internal stress is generated thereafter, the spread of the peeled portion at the joint between the Mo plate 11 and the Cu plate 12 is prevented.

【0015】次いで、図2のように、矩形の枠状に形成
された前記したセラミック枠2を用意し、その上下の面
にW(タングステン)メタライズ層22を形成し、かつ
このWメタライズ層22の表面に電解メッキ法により2
〜4μmの厚さのNiメッキ層23を形成する。さら
に、Cuあるいは42アロイ、コバール等の金属片で構
成されるリード4を用意する。そして、前記放熱板1の
上面の前記セラミック枠2が搭載される領域と、前記セ
ラミック枠2の上面の前記リード4を搭載する部分にそ
れぞれAg(銀)ろう材を薄く膜状に形成したプリフォ
ーム24,25を載置し、これらプリフォーム24,2
5を挟むように前記放熱板1の上にセラミック枠2を載
置し、その上にリード4を載置し、その上で所要の圧力
を加えながら約850℃で加熱することで、図3のよう
に、前記Agろう材のプリフォーム24,25を溶融
し、放熱板1、セラミック枠2、リード4をそれぞれA
gろう付けする。
Next, as shown in FIG. 2, the above-described ceramic frame 2 formed in a rectangular frame shape is prepared, and a W (tungsten) metallized layer 22 is formed on upper and lower surfaces thereof. 2 by electrolytic plating on the surface of
The Ni plating layer 23 having a thickness of about 4 μm is formed. Further, a lead 4 made of a metal piece such as Cu or 42 alloy or Kovar is prepared. Then, Ag (silver) brazing material is formed in a thin film shape on the upper surface of the heat radiating plate 1 on the area where the ceramic frame 2 is mounted and on the upper surface of the ceramic frame 2 where the leads 4 are mounted. Reforms 24, 25 are placed, and these preforms 24, 2
The ceramic frame 2 is placed on the heat radiating plate 1 so as to sandwich the lead 5, and the lead 4 is placed on the ceramic frame 2, and then heated at about 850 ° C. while applying a required pressure thereon, as shown in FIG. As described above, the Ag brazing material preforms 24 and 25 are melted, and the heat radiating plate 1, the ceramic frame 2, and the lead 4 are respectively set to A.
g Braze.

【0016】さらに、図4のように、前記放熱板1、セ
ラミック枠2、リード4に対して電解メッキ法により、
2次のNiメッキ層26を形成する。したがって、この
2次のNiメッキ層26は、前記放熱板1の1次のNi
メッキ層21の露呈面、セラミック枠2のWメタライズ
層22及びNiメッキ層23の露呈面、リード4の表
面、さらに前記Agろう材24,25の露呈面にそれぞ
れ形成される。この2次のNiメッキ層26の厚さは任
意であり、例えば、前記1次のNiメッキ層21と同程
度の0.5μmから3μm程度の厚さに形成する。さら
に、前記2次のNiメッキ層26の上にAu(金)メッ
キ層27を形成する。
Further, as shown in FIG. 4, the heat sink 1, the ceramic frame 2, and the leads 4 are electrolytically plated.
A secondary Ni plating layer 26 is formed. Therefore, the secondary Ni plating layer 26 is formed by the primary Ni of the heat sink 1.
The exposed surface of the plating layer 21, the exposed surface of the W metallized layer 22 and the Ni plated layer 23 of the ceramic frame 2, the surface of the lead 4, and the exposed surfaces of the Ag brazing materials 24 and 25 are respectively formed. The thickness of the secondary Ni plating layer 26 is arbitrary, and is formed, for example, to a thickness of about 0.5 μm to 3 μm, which is the same as that of the primary Ni plating layer 21. Further, an Au (gold) plating layer 27 is formed on the secondary Ni plating layer 26.

【0017】しかる上で、図5のように、前記セラミッ
ク枠で囲まれた前記放熱板のAuメッキ層27の表面上
に、あらかじめ切断成形されたAuSn(金錫)ろう2
8を載せ、さらにこのAuSnろう28上に半導体素子
3を載せて、かつ320℃で加熱することにより、前記
半導体素子3を前記放熱板1上にろう付けする。しかる
後、図示は省略するが、前記半導体素子3とリード4と
を金属細線により電気接続し、さらに前記セラミック枠
2上に金属あるいはアルミナセラミック等からなるキャ
ップを被せ、例えばエポキシ樹脂や低融点ガラス等によ
りキャップとセラミック枠との間を接合封着することに
より、前記半導体素子3をセラミック枠2と金属キャッ
プとの間に封止する。これにより、半導体装置が完成さ
れるが、完成された半導体装置は、放熱板1に設けられ
ている小径穴5を利用して、前記放熱板の下面が機器筐
体やシャーシ等の機器放熱体に密接されるように、ねじ
により実装される。
Then, as shown in FIG. 5, an AuSn (gold tin) solder 2 previously cut and formed on the surface of the Au plating layer 27 of the heat sink surrounded by the ceramic frame.
The semiconductor element 3 is placed on the AuSn braze 28 and heated at 320 ° C., so that the semiconductor element 3 is brazed on the heat sink 1. Thereafter, although not shown, the semiconductor element 3 and the lead 4 are electrically connected by a thin metal wire, and a cap made of metal or alumina ceramic is put on the ceramic frame 2. The semiconductor element 3 is sealed between the ceramic frame 2 and the metal cap by joining and sealing the cap and the ceramic frame with each other. As a result, the semiconductor device is completed, and the completed semiconductor device uses the small-diameter hole 5 provided in the radiator plate 1 so that the lower surface of the radiator plate is a device radiator such as a device housing or a chassis. It is mounted by screws so as to be in close contact with.

【0018】このように製造される半導体装置におい
て、前記1次のNiメッキ層21について注目すると、
この実施形態では1次のNiメッキ層21の厚さを0.
5μm以下にすることに特徴を有している。すなわち、
CuMoCu複合金属板からなる放熱板1の表面に1次
のNiメッキ層21を形成することで、Mo板11とC
u板12との接合の剥離を防止することが実現されてい
るが、その直後の工程でのAgろう付け工程での、約8
50℃の高温の熱処理によって、Niメッキ層21のN
iと、Cu板12のCuとが反応する状態となる。この
とき、Niメッキ層21の厚さが1μm以上であると、
NiとCuとが前記約850℃の高温の熱処理によって
相互拡散してNiの濃度が高い合金層が形成され、Cu
板12の表面にCuとNiの合金が形成される。この合
金によって放熱板1における放熱性が低下することは従
来技術において説明した通りである。
In the semiconductor device manufactured as described above, the primary Ni plating layer 21 is noted.
In this embodiment, the thickness of the primary Ni plating layer 21 is set to 0.1.
The feature is that the thickness is 5 μm or less. That is,
By forming a primary Ni plating layer 21 on the surface of the heat radiating plate 1 made of a CuMoCu composite metal plate,
Although the separation of the bond with the u-plate 12 is prevented, about 8 mm in the Ag brazing step immediately after that is prevented.
By heat treatment at a high temperature of 50 ° C., N
i and Cu in the Cu plate 12 react with each other. At this time, if the thickness of the Ni plating layer 21 is 1 μm or more,
Ni and Cu are interdiffused by the high-temperature heat treatment at about 850 ° C. to form an alloy layer having a high Ni concentration.
An alloy of Cu and Ni is formed on the surface of the plate 12. As described in the related art, the heat dissipation of the heat sink 1 is reduced by this alloy.

【0019】これに対し、本実施形態のように、Niメ
ッキ層21の厚さが0.5μm以下では、Cuと合金化
されるのに必要なNiの絶対量が少ないため、約850
℃の高温熱処理によって、NiがCu層の内部に拡散す
るとともに希釈され、Niの濃度が高い合金層は形成さ
れることはない。このため、Cu板12の表面、すなわ
ち放熱板1の表面側のCu板12の表面にNiの濃度が
高いCuとの合金層が形成されることがなく、この合金
層の低い熱伝導性による放熱板の放熱特性の劣化が防止
される。また、放熱板1の裏面側のCu板12の表面に
おいてもCuとNiとの合金層が形成されることがない
ため、放熱板1の裏面の硬度が増大されることがなく、
前記小径穴5を挿通させるねじを用いて半導体装置を機
器放熱体に実装したときに、放熱板1の裏面と機器放熱
体との密接性を高め、放熱板から機器放熱体への熱伝導
性を高め、半導体装置の放熱特性を向上することができ
る。
On the other hand, when the thickness of the Ni plating layer 21 is 0.5 μm or less as in this embodiment, the absolute amount of Ni required to be alloyed with Cu is small, so
By the high-temperature heat treatment at ℃, Ni diffuses into the Cu layer and is diluted, and an alloy layer having a high Ni concentration is not formed. Therefore, an alloy layer with Cu having a high Ni concentration is not formed on the surface of the Cu plate 12, that is, on the surface of the Cu plate 12 on the surface side of the heat radiating plate 1, and the heat conductivity of the alloy layer is low. Deterioration of the heat radiation characteristics of the heat radiation plate is prevented. Also, since the alloy layer of Cu and Ni is not formed on the surface of the Cu plate 12 on the back side of the heat sink 1, the hardness of the back surface of the heat sink 1 is not increased,
When the semiconductor device is mounted on the equipment heat radiator by using the screw for inserting the small-diameter hole 5, the close contact between the back surface of the heat sink 1 and the equipment heat radiator is improved, and the thermal conductivity from the heat radiator to the equipment heat radiator is improved. And the heat radiation characteristics of the semiconductor device can be improved.

【0020】ここで、本発明者が1次のNiメッキ層2
1の厚さを変化させたときの、CuMoCu複合金属板
からなる放熱板1の熱抵抗を測定した測定値とそのグラ
フを図7(a),(b)に示す。同図から判るように、
1次のNiメッキ層21が0.5μm以下では熱抵抗R
thが低い値にあり、0.5μmよりも厚くなると熱抵
抗が急激に増加されていることが確認された。また、逆
にNiメッキ層21を薄く形成したときには、メッキ液
の濃度やメッキ時間の関係から放熱板の全面に均質なメ
ッキ層を形成することが難しくなり、Niメッキ層21
が欠落したピンホールが生じ易くなる。因みに、本発明
者の実験によれば、同図に示すように、1次のNiメッ
キ層21を0.1よりも薄くしたときには、ピンホール
の発生率が急激に増加され、Niメッキ層21を形成す
る本来の意味、すなわちMo板とCu板との接合剥離防
止の効果が損なわれることになる。したがって、以上の
結果から、1次のNiメッキ層21は0.1〜0.5μ
mの範囲に形成することが好ましく、この範囲であれば
ピンホールの発生が抑制でき、CuMoCu複合金属板
におけるCu板とMo板の剥離を有効に防止することが
できる。
Here, the present inventor has made the primary Ni plating layer 2
7 (a) and 7 (b) show measured values of the thermal resistance of the heat sink 1 made of a CuMoCu composite metal plate when the thickness of the heat sink 1 was changed, and graphs thereof. As you can see from the figure,
When the primary Ni plating layer 21 is 0.5 μm or less, the thermal resistance R
It was confirmed that when the value of "th" was low and the thickness was larger than 0.5 μm, the thermal resistance was rapidly increased. Conversely, when the Ni plating layer 21 is formed thin, it becomes difficult to form a uniform plating layer on the entire surface of the heat sink due to the concentration of the plating solution and the plating time.
Pinholes missing are more likely to occur. Incidentally, according to the experiment of the present inventor, as shown in the figure, when the primary Ni plating layer 21 is made thinner than 0.1, the pinhole generation rate is sharply increased and the Ni plating layer 21 Is impaired, that is, the effect of preventing the separation of the Mo plate and the Cu plate from each other is prevented. Therefore, from the above results, the primary Ni plating layer 21 has a thickness of 0.1 to 0.5 μm.
It is preferable that the thickness be in the range of m. In this range, the occurrence of pinholes can be suppressed, and peeling of the Cu and Mo plates in the CuMoCu composite metal plate can be effectively prevented.

【0021】また、図4,図5に示す実施形態では、1
次Niメッキ層21を0.1〜0.5μmの厚さに形成
する一方で、Agろう24付け組立後に形成される2次
のNiメッキ層26(厚さ1〜3μm)およびAuメッ
キ層27(厚さ1〜3μm)からなる外装メッキを施し
ている。このAuメッキ27は、搭載する半導体素子3
のろう接用AuSnろう28の漏れ性を確保し、半導体
素子3の電極を外部に導出するためのAuワイヤ(図示
せず)接続性を向上する目的で施すと共に、リード4の
PbSn合金等の半田付け実装する際のろう付け性を確
保する目的で施工している。さらに、前記2次のNiメ
ッキ層26は、搭載する半導体素子3のAuSnろう2
8によるろう付け組立時の加熱(約320℃)や半田実
装時の加熱(240〜360℃)によるAuメッキ層2
7表面へのAgろう24の成分(Ag,Cu)の拡散を
防止するためのバリア層として施している。この2次の
Niメッキ層26が無い場合、Auメッキ層27表面へ
のAgろう24の成分(Ag,Cu)の拡散が生じ易く
なり、表面に拡散した微量のAgやCuが完成した半導
体装置を使用する環境下において、特に水分の付着と極
微量イオン性不純物(Cl,Na,K,硫黄酸化物等)
ならびに電界の印加の相乗効果によりセラミック枠2上
に溶解し析出し、セラミック枠2の絶縁性を損ね易い。
特に、長期信頼性(5〜30年保証)が要求される製品
の信頼性確保のために、この2次Niメッキ層26を施
工する。なお、2次Niメッキの厚さを5μmを越えて
施工すると、放熱板1の表面荒れとなり、この表面荒れ
により、半導体素子3を固着するAuSnろう24内に
気泡が生じ易くなって、この気泡により半導体装置の放
熱性を損ねるため好ましくない。
In the embodiment shown in FIGS.
While the secondary Ni plating layer 21 is formed to a thickness of 0.1 to 0.5 μm, the secondary Ni plating layer 26 (thickness 1 to 3 μm) and the Au plating layer 27 formed after the Ag brazing 24 is assembled. (Thickness: 1 to 3 μm). The Au plating 27 is used for mounting the semiconductor element 3.
For the purpose of securing the leakage of the AuSn brazing solder 28 for the purpose of improving the connectivity of an Au wire (not shown) for leading the electrodes of the semiconductor element 3 to the outside, the lead 4 is made of PbSn alloy or the like. It is installed for the purpose of securing the brazing property when soldering and mounting. Further, the secondary Ni plating layer 26 is formed of the AuSn solder 2 of the semiconductor element 3 to be mounted.
Au plating layer 2 by heating (approximately 320 ° C.) at the time of brazing assembly and heating (240-360 ° C.)
It is provided as a barrier layer for preventing the diffusion of the components (Ag, Cu) of the Ag solder 24 on the surface of the metal alloy 7. If the secondary Ni plating layer 26 is not provided, the components (Ag, Cu) of the Ag solder 24 easily diffuse to the surface of the Au plating layer 27, and a small amount of Ag or Cu diffused on the surface is completed. In particular, in environments where water is used, adhesion of water and trace ionic impurities (Cl, Na, K, sulfur oxides, etc.)
In addition, due to the synergistic effect of the application of an electric field, the metal is dissolved and precipitated on the ceramic frame 2, and the insulating property of the ceramic frame 2 is easily damaged.
In particular, this secondary Ni plating layer 26 is applied to ensure the reliability of products that require long-term reliability (guaranteed for 5 to 30 years). If the thickness of the secondary Ni plating exceeds 5 μm, the surface of the heat radiating plate 1 becomes rough, and this surface roughening easily causes air bubbles in the AuSn braze 24 to which the semiconductor element 3 is fixed. This is not preferable because heat dissipation of the semiconductor device is impaired.

【0022】なお、本実施形態では、放熱板1を構成す
るCuMoCu複合金属板のMo板11とCu板12の
厚さを0.5μm:0.75μmとし、Mo板厚さに対
するCu板の厚さの比(以下、Cu/Mo比と称する)
を1.5前後としている。これは、図8(a),(b)
に示すように、Cu/Mo比と、セラミック枠2のクラ
ックとの関係を試験した結果から明らかにされたもので
あり、完成された半導体装置に対して−65℃〜+17
5℃の温度サイクル試験を行ったところ、Cu/Mo比
が1.5前後においてセラミック枠でのクラックの発生
率が最も低かったことによる。このため、図8(c)に
示すように、1次のNiメッキ層21を0.1〜0.5
μmの厚さに形成したことによってその上のAgろう2
5のAgがNiメッキ層26,27を通してCuMoC
u複合金属板のCu板12に拡散するようなことがあっ
ても、前記した温度サイクルによるセラミック枠2のク
ラックの発生を防止することができる。したがって、特
許第2675397号公報に記載されているように、A
gがCu板に拡散することを防止するためにNiメッキ
層を1〜3μmの膜厚に形成する必要はなく、前記した
本実施形態による放熱効果を享受することが可能とな
る。
In the present embodiment, the thicknesses of the Mo plate 11 and the Cu plate 12 of the CuMoCu composite metal plate constituting the heat sink 1 are set to 0.5 μm: 0.75 μm, and the thickness of the Cu plate with respect to the thickness of the Mo plate. Ratio (hereinafter referred to as Cu / Mo ratio)
Is set to about 1.5. This is shown in FIGS. 8A and 8B.
As shown in the graph, the relationship between the Cu / Mo ratio and the cracks in the ceramic frame 2 was examined and the results were clarified.
When a temperature cycle test at 5 ° C. was performed, the crack generation rate in the ceramic frame was lowest when the Cu / Mo ratio was around 1.5. Therefore, as shown in FIG. 8C, the primary Ni plating layer 21 is
Ag brazing on top of being formed to a thickness of μm 2
5 Ag is passed through the Ni plating layers 26 and 27 to form CuMoC.
Even if it diffuses into the Cu plate 12 of the u composite metal plate, it is possible to prevent the occurrence of cracks in the ceramic frame 2 due to the above-mentioned temperature cycle. Therefore, as described in Japanese Patent No. 2675397, A
It is not necessary to form a Ni plating layer with a thickness of 1 to 3 μm in order to prevent g from diffusing into the Cu plate, and it is possible to enjoy the heat dissipation effect of the present embodiment described above.

【0023】以上のように、CuMoCu複合金属板を
放熱板とする半導体装置では、CuMoCu複合金属板
の表面に0.5μm以下の厚さ、好ましくは0.1〜
0.5μmの厚さの1次のNiメッキ層を形成すること
により、Niメッキ層とCuMoCu複合金属板のCu
板との間のNiの濃度が高いCuとの合金層形成防止さ
れ、熱伝導率が低く、かつ硬度の高い合金層の形成が防
止され、放熱性の高い半導体装置を得ることができる。
また、その一方で1次のNiメッキ層におけるピンホー
ルの発生が抑制でき、Niメッキ層の本来の目的である
CuMoCu複合金属板におけるCu板とMo板の剥離
が防止できる。さらに、1次のNiメッキ層上に2次の
Niメッキ層及びAuメッキ層を所要の厚さに形成する
ことで、Agろうの成分のAuメッキ層表面への拡散を
防止し、組立時のろう付け・ワイヤボンディング性や実
装時のろう付け性に優れ、かつ、長期信頼性に優れた半
導体装置を提供できる。
As described above, in the semiconductor device using the CuMoCu composite metal plate as a heat sink, the thickness of the CuMoCu composite metal plate is 0.5 μm or less, preferably 0.1 μm or less.
By forming a primary Ni plating layer having a thickness of 0.5 μm, the Ni plating layer and the CuMoCu
The formation of an alloy layer with Cu having a high Ni concentration between the plate and the alloy layer is prevented, the formation of an alloy layer having low thermal conductivity and high hardness is prevented, and a semiconductor device having high heat dissipation can be obtained.
On the other hand, the generation of pinholes in the primary Ni plating layer can be suppressed, and peeling of the Cu plate and the Mo plate in the CuMoCu composite metal plate, which is the original purpose of the Ni plating layer, can be prevented. Further, by forming a secondary Ni plating layer and an Au plating layer to a required thickness on the primary Ni plating layer, the diffusion of the Ag brazing component to the surface of the Au plating layer is prevented, and the assembly is performed at the time of assembly. It is possible to provide a semiconductor device which is excellent in brazing / wire bonding properties and brazing properties in mounting and is excellent in long-term reliability.

【0024】図9ないし図11は本発明の第2の実施形
態を製造工程順に示す図である。なお、前記第1の実施
形態と等価な部分には同一符号を付してある。図9にお
いて、前記第1の実施形態と同様なCuMoCu複合金
属板からなる放熱板1を形成する。しかる上で、前記放
熱板1の表面の半導体素子の搭載領域ないしこの搭載領
域を含むこれよりも広い領域、例えば搭載されるセラミ
ック枠2で囲まれる領域にマスク30を形成する。この
マスク30としては、絶縁材料で形成され、Niの電解
メッキ処理によっても剥離されることがない塗料膜、樹
脂膜が採用できる。しかる上で、前記放熱板1に対して
Niの電解メッキを施し、前記放熱板1の前記マスク3
0以外の領域に0.1〜5μmの厚さの1次のNiメッ
キ層21を形成する。この1次のNiメッキ層21によ
り、前記放熱体1の周端面、すなわち前記CuMoCu
複合金属板を構成するMo板11とその両面のCu板1
2との接合部の端面がNiメッキ層21によって被覆さ
れることになり、Mo板11とCu板12との接合面に
間隙が生じている場合でも、この間隙は前記Niメッキ
層21によって被覆され、かつ埋設される。このため、
この後に放熱板1に外力が加えられ、あるいは内部応力
が発生した場合でもMo板11とCu板12との接合部
に剥離が生じることが防止される。
FIGS. 9 to 11 show a second embodiment of the present invention in the order of manufacturing steps. Note that parts equivalent to those in the first embodiment are denoted by the same reference numerals. In FIG. 9, a heat radiating plate 1 made of a CuMoCu composite metal plate similar to the first embodiment is formed. Then, the mask 30 is formed on the mounting area of the semiconductor element on the surface of the heat sink 1 or a wider area including the mounting area, for example, an area surrounded by the ceramic frame 2 to be mounted. As the mask 30, a paint film or a resin film which is formed of an insulating material and which is not peeled off even by Ni electrolytic plating can be employed. Then, the heat sink 1 is plated with Ni and the mask 3 of the heat sink 1 is formed.
A primary Ni plating layer 21 having a thickness of 0.1 to 5 μm is formed in a region other than 0. Due to the primary Ni plating layer 21, the peripheral end surface of the radiator 1, that is, the CuMoCu
Mo plate 11 constituting a composite metal plate and Cu plates 1 on both sides thereof
2 is covered with the Ni plating layer 21, and even if a gap is formed in the joining surface between the Mo plate 11 and the Cu plate 12, this gap is covered with the Ni plating layer 21. And buried. For this reason,
Thereafter, even when an external force is applied to the heat radiating plate 1 or internal stress is generated, it is possible to prevent the joint between the Mo plate 11 and the Cu plate 12 from peeling off.

【0025】次いで、図10のように、前記マスク30
を除去した後、矩形の枠状に形成された前記したセラミ
ック枠2を用意し、その上下の面にW(タングステン)
メタライズ層22を形成し、かつこのWメタライズ層2
2の表面に電解メッキ法により2〜4μmの厚さのNi
メッキ層23を形成した後、前記第1の実施形態と同様
にAgろう材を薄く膜状に形成したプリフォームを利用
して、前記放熱板1の上にセラミック枠2を、さらにそ
の上にリード4をそれぞれAgろう24,25によって
ろう付けする。
Next, as shown in FIG.
Is removed, the above-mentioned ceramic frame 2 formed in a rectangular frame shape is prepared, and W (tungsten) is formed on upper and lower surfaces thereof.
Forming a metallized layer 22 and forming the W metallized layer 2
2 having a thickness of 2 to 4 μm by electrolytic plating on the surface of
After the plating layer 23 is formed, the ceramic frame 2 is further formed on the heat radiating plate 1 and the ceramic frame 2 is further formed thereon by using a preform in which the Ag brazing material is formed in a thin film shape as in the first embodiment. The leads 4 are brazed with Ag brazes 24 and 25, respectively.

【0026】さらに、図11のように、放熱板1、セラ
ミック枠2、リード4に対して電解メッキ法により、前
記放熱板の1次のNiメッキ層21の露呈面、セラミッ
ク枠2のNiメッキ層23の露呈面、リード4の表面、
さらに前記Agろう24,25の露呈面にそれぞれ2次
のNiメッキ層26を形成する。この2次のNiメッキ
層26の厚さは任意であるが、ここでは前記第1の実施
形態よりも薄く形成してもよい。さらに、前記2次のN
iメッキ層26の上にAuメッキ層27を形成する。続
いて、前記セラミック枠2で囲まれた前記放熱板1のA
uメッキ層27の上に、あらかじめ切断成形されたAu
Snろう28を載せ、さらにこのAuSnろう28上に
半導体素子3を載せて、かつ320℃で加熱することに
より、前記半導体素子3を前記放熱板1上にろう付けす
る。なお、その後の工程は前記第1の実施形態の場合と
同じであるので、その説明は省略する。
Further, as shown in FIG. 11, the exposed surface of the primary Ni plating layer 21 of the heat sink, the Ni plating of the ceramic frame 2, The exposed surface of layer 23, the surface of lead 4,
Further, secondary Ni plating layers 26 are formed on the exposed surfaces of the Ag brazing layers 24 and 25, respectively. The thickness of the secondary Ni plating layer 26 is arbitrary, but may be formed thinner than in the first embodiment. Further, the second order N
An Au plating layer 27 is formed on the i plating layer 26. Subsequently, A of the heat sink 1 surrounded by the ceramic frame 2
Au cut and formed in advance on the u-plated layer 27
The semiconductor element 3 is mounted on the Au solder 28 and heated at 320 ° C. to braze the semiconductor element 3 on the heat sink 1. The subsequent steps are the same as those in the first embodiment, and a description thereof will not be repeated.

【0027】この実施形態では、1次のNiメッキ層2
1の厚さが0.5〜5μmであるため、このNiメッキ
層21を厚く形成することで、放熱板1のCuMoCu
複合金属板の周端面におけるMo板12とCu板12と
の接合面をNiメッキ層21によって好適に覆うことが
可能となり、これらの接合部における剥離を有効に防止
することも可能となる。一方、Niメッキ層21を厚く
形成した場合には、放熱板1のCu板12の表面にCu
とNiの合金層が形成されることは避けられない。しか
しながら、放熱板1の半導体素子3が搭載される領域に
は、マスク30を用いることで1次のメッキ層21が存
在していないため、この領域ではCuとNiとの合金化
が防止され、合金層が形成されることはない。なお、こ
の領域にも2次のNiメッキ層は形成されるが、このN
iメッキ層はAgろう付けの後に形成されるため、高温
処理を経ることはなく、Cuとの合金化が生じることは
ない。したがって、放熱板1の少なくとも半導体素子3
を搭載する領域には、熱伝導性の悪いCuとNiとの合
金層が存在しなくなり、半導体素子3で発生した熱は放
熱板1に向けて良好に伝導され、放熱板1から高効率で
放熱されることになる。なお、この実施形態では、放熱
板1の裏面側のCu板の表面には、厚い1次のNiメッ
キ層21との合金層が形成され、硬度が高められること
になるが、この種半導体装置を熱伝導樹脂や金属ろう材
により機器放熱体に実装するような場合に用いれば、放
熱板の裏面と機器放熱体とを樹脂やろう材によって密接
状態にすることができ、有効な放熱構造が構成できる。
In this embodiment, the primary Ni plating layer 2
Since the thickness of the heat sink 1 is 0.5 to 5 μm, by forming the Ni plating layer 21 to be thick, the CuMoCu
The joint surface between the Mo plate 12 and the Cu plate 12 on the peripheral end surface of the composite metal plate can be suitably covered with the Ni plating layer 21, and peeling at these joints can be effectively prevented. On the other hand, when the Ni plating layer 21 is formed thick, the surface of the Cu plate 12
It is inevitable that an alloy layer of Ni and Ni is formed. However, since the primary plating layer 21 does not exist in the region of the heat sink 1 where the semiconductor element 3 is mounted by using the mask 30, alloying of Cu and Ni is prevented in this region, No alloy layer is formed. Note that a secondary Ni plating layer is also formed in this region.
Since the i-plated layer is formed after Ag brazing, it does not undergo high-temperature treatment and does not alloy with Cu. Therefore, at least the semiconductor element 3 of the heat sink 1
No alloy layer of Cu and Ni having poor thermal conductivity does not exist in the region where the semiconductor device 3 is mounted, and the heat generated in the semiconductor element 3 is well conducted to the heat sink 1, and the heat is efficiently emitted from the heat sink 1. The heat will be dissipated. In this embodiment, an alloy layer with the thick primary Ni plating layer 21 is formed on the surface of the Cu plate on the back side of the heat sink 1 to increase the hardness. Is used to mount the heat sink to the equipment radiator with a heat conductive resin or metal brazing material, the back surface of the heat sink and the equipment radiator can be brought into close contact with the resin or brazing material. Can be configured.

【0028】また、前記第2の実施形態の変形例とし
て、図12に示すように、CuMoCu複合金属板で構
成される放熱板1の周端面のみに1次のNiメッキ層2
1を形成した構成としてもよい。すなわち、前記第2の
実施形態の図10の工程における前記マスク30を放熱
板1の表面と裏面の全面に形成し、しかる上で放熱板1
の露呈された面、すなわち放熱板1の周端面にのみ1次
のNiメッキ層21を形成する。この1次のメッキ層2
1は第2の実施形態と同様に0.5〜5μmの厚さであ
る。このように形成すれば、CuMoCu複合金属板の
周端面におけるMo板11とCu板12との接合面をN
iメッキ層21によって好適に覆うことが可能となり、
CuMoCu複合金属板における剥離を有効に防止でき
ることは言うまでもない。
As a modification of the second embodiment, as shown in FIG. 12, a primary Ni plating layer 2 is formed only on the peripheral end surface of a heat radiating plate 1 composed of a CuMoCu composite metal plate.
1 may be formed. That is, the mask 30 in the step of FIG. 10 of the second embodiment is formed on the entire surface of the heat sink 1 and the back surface.
The primary Ni plating layer 21 is formed only on the exposed surface, that is, on the peripheral end surface of the heat sink 1. This primary plating layer 2
1 has a thickness of 0.5 to 5 μm as in the second embodiment. If formed in this way, the joint surface between the Mo plate 11 and the Cu plate 12 at the peripheral end surface of the CuMoCu composite metal plate is N
It is possible to suitably cover with the i-plated layer 21,
Needless to say, peeling in the CuMoCu composite metal plate can be effectively prevented.

【0029】また、その一方で、半導体素子3が搭載さ
れる放熱板1の表面と、機器放熱板に接触状態で実装さ
れる放熱板1の裏面にはそれぞれ1次のメッキ層21が
存在しない。したがって、その後に放熱板1の表裏面の
それぞれに2次のNiメッキ層26は形成されるが、こ
のNiメッキ層はAgろう付けの後に形成されるため、
高温処理を経ることはなく、Cuとの合金化が生じるこ
とはない。これにより、放熱板1の表面の半導体素子3
を搭載する領域には、熱伝導性の悪いCuとNiとの合
金層が存在しないため、半導体素子3で発生した熱は放
熱板1に対して良好に伝導され、放熱板1から高効率で
放熱されることになる。また、放熱板1の裏面側のCu
板の表面にもNiとCuとの合金層が形成されることが
ないため、Cu板の表面の硬度が高められることもな
く、機器放熱体に対して半導体装置を実装したときに、
放熱板の裏面と機器放熱体との密接状態を確保すること
ができ、有効な放熱構造が構成できる。
On the other hand, the primary plating layer 21 does not exist on the front surface of the heat sink 1 on which the semiconductor element 3 is mounted and on the rear surface of the heat sink 1 mounted in contact with the device heat sink. . Therefore, after that, the secondary Ni plating layer 26 is formed on each of the front and back surfaces of the heat sink 1, but since this Ni plating layer is formed after Ag brazing,
No high-temperature treatment is performed, and no alloying with Cu occurs. Thereby, the semiconductor element 3 on the surface of the heat sink 1
Since there is no alloy layer of Cu and Ni with poor thermal conductivity in the area where the The heat will be dissipated. Further, Cu on the back side of the heat sink 1
Since the alloy layer of Ni and Cu is not formed on the surface of the plate, the hardness of the surface of the Cu plate is not increased, and when the semiconductor device is mounted on the device heat radiator,
A close contact state between the back surface of the heat sink and the device heat radiator can be ensured, and an effective heat dissipation structure can be configured.

【0030】なお、前記第2の実施形態及びその変形例
においても、1次のNiメッキ層21を0.1μm以上
にしているため、ピンホールの発生を抑制できることは
言うまでもない。また、2次Niメッキ層およびAuメ
ッキ層を所要の厚さに形成することで、Agろうの成分
のAuメッキ層表面への拡散を防止し、組立時のろう付
け・ワイヤボンディング性や実装時のろう付け性に優
れ、かつ、長期信頼性に優れた半導体装置を提供でき
る。さらに、CuMoCu複合金属板を構成するCu/
Mo比を1.5前後(1.5±0.3が好ましい。)に
設定することで、セラミック枠2のクラックを有効に防
止することができる。
In the second embodiment and its modifications, the primary Ni plating layer 21 is formed to have a thickness of 0.1 μm or more, so that the generation of pinholes can be suppressed. Further, by forming the secondary Ni plating layer and the Au plating layer to a required thickness, the diffusion of the Ag brazing component to the surface of the Au plating layer is prevented, and the brazing / wire bonding property during assembly and the mounting property are reduced. A semiconductor device having excellent brazing properties and excellent long-term reliability. Further, Cu / Cu constituting the CuMoCu composite metal plate is
By setting the Mo ratio to around 1.5 (preferably 1.5 ± 0.3), cracks in the ceramic frame 2 can be effectively prevented.

【0031】また、前記各実施形態では、放熱板にセラ
ミック枠をAgろう付けする際のプリフォーム24を、
セラミック枠2の形状に合わせて形成したものを用いて
いるが、放熱板の表面全体にわたる面積のプリフォーム
を用いてもよい。この場合には、溶融されたプリフォー
ムは、放熱板1の表面に形成した1次のNiメッキ層2
1の表面を流れて放熱板の表面から周端面を覆う状態と
なる。このため、CuMoCu複合金属板のMo板とC
u板の端面の接合面を1次のNiメッキ層21とAgろ
う24とで覆うことになり、Mo板11とCu板12の
微小剥離による凹み部(図示せず)にAgろう24が溜
り部を形成し強固に補強されるため、剥離の進行・拡大
をさらに有効に防止することが可能となる。また、2次
のNiメッキ層26およびAuメッキ層27を所定の厚
さに形成することで、Agろう24の成分のAuメッキ
層27の表面への拡散を防止し、組立時のろう付け・ワ
イヤボンディング性や実装時のろう付け性に優れ、か
つ、長期信頼性に優れた半導体装置を提供できる。さら
に、2次にNiメッキ層26を設けることにより、長期
信頼性を必要としない半導体装置の場合、Auメッキ層
27を薄く形成することも可能となりコストを低減する
上で有利となる。
Also, in each of the above embodiments, the preform 24 used when Ag brazing the ceramic frame to the heat radiating plate is used.
Although the one formed according to the shape of the ceramic frame 2 is used, a preform having an area covering the entire surface of the heat sink may be used. In this case, the molten preform is the primary Ni plating layer 2 formed on the surface of the heat sink 1.
1 to cover the peripheral end face from the surface of the heat sink. Therefore, the Mo plate of the CuMoCu composite metal plate and C
The joint surface at the end face of the u-plate is covered with the primary Ni plating layer 21 and the Ag braze 24, and the Ag braze 24 accumulates in a concave portion (not shown) due to minute peeling of the Mo plate 11 and the Cu plate 12. Since the portion is formed and is reinforced satisfactorily, it is possible to more effectively prevent the progress and expansion of the peeling. Also, by forming the secondary Ni plating layer 26 and the Au plating layer 27 to a predetermined thickness, the components of the Ag solder 24 can be prevented from diffusing to the surface of the Au plating layer 27, and brazing and soldering during assembly can be prevented. It is possible to provide a semiconductor device which is excellent in wire bonding property and brazing property in mounting and is excellent in long-term reliability. Further, by providing the secondary Ni plating layer 26, in the case of a semiconductor device that does not require long-term reliability, the Au plating layer 27 can be formed thin, which is advantageous in reducing costs.

【0032】[0032]

【発明の効果】以上説明したように本発明は、CuMo
Cu複合金属板で構成される放熱板の表面に形成する
次のNiメッキ層の厚さを0.5μm以下とし、前記放
熱板の表面に形成された2次のニッケルメッキ層上に形
成された金メッキ層の表面上に半導体素子をろう付けし
た構成とすることにより、CuMoCu複合金属板のC
uとNiとの合金化が防止でき、放熱板の表面に熱電導
率が低く、硬度の高い合金層が形成されることが防止さ
れるので、放熱性に優れた半導体装置を得ることができ
る。また、1次のNiメッキ層上に2次のNiメッキ層
及びAuメッキ層を所要の厚さに形成することで、セラ
ミック枠を放熱板上に接合するためのろう材の成分がA
uメッキ層表面へ拡散することを防止し、半導体素子を
放熱板に取り付ける際のろう付け・ワイヤボンディング
性に優れ、かつ、長期信頼性に優れた半導体装置を提供
できる。さらに、1次のNiメッキ層を0.1μmより
も厚く形成することにより、CuMoCu複合金属板の
周端面におけるCu板とMo板との接合部の剥離が防止
でき、信頼性、放熱性の高い放熱板を有する半導体装置
を得ることが可能となる。
As described above, the present invention provides CuMo
1 formed on the surface of a heat sink composed of a Cu composite metal plate
The thickness of the next Ni plating layer is 0.5μm or less, the release
Form on the secondary nickel plating layer formed on the surface of the hot plate
Brazing the semiconductor device on the surface of the formed gold plating layer
With this configuration, the C of the CuMoCu composite metal plate
Alloying between u and Ni can be prevented, and the formation of an alloy layer having low thermal conductivity and high hardness on the surface of the heat sink can be prevented, so that a semiconductor device having excellent heat dissipation properties can be obtained. . A secondary Ni plating layer is formed on the primary Ni plating layer.
By forming the Au plating layer to a required thickness,
The component of the brazing material for joining the mic frame to the heat sink is A
prevents diffusion to the surface of the u-plated layer,
Brazing and wire bonding when attaching to a heat sink
Provides semiconductor devices with excellent reliability and long-term reliability
it can. Furthermore, by forming the primary Ni plating layer thicker than 0.1 μm, peeling of the joint between the Cu plate and the Mo plate on the peripheral end surface of the CuMoCu composite metal plate can be prevented, and high reliability and high heat dissipation can be achieved. A semiconductor device having a heat sink can be obtained.

【0033】また、CuMoCu複合金属板で構成され
る放熱板の表面の、少なくとも半導体素子が搭載される
領域を除いた領域、例えば半導体素子の搭載面、あるい
は半導体素子を搭載する面の全面とその反対面の全面を
除いた領域に1次のNiメッキ層を形成することによ
り、少なくとも半導体素子が搭載される放熱板の表面領
域においてCuとNiとの合金化が確実に防止でき、こ
れらの領域に熱伝導率が低く、硬度の高い合金層が形成
されることが防止され、放熱性に優れた半導体装置を得
ることができる。また、この場合、1次のNiメッキ層
を0.1〜5μmの厚さに形成することで、CuMoC
u複合金属板の周端面におけるCu板とMo板との接合
部の剥離が防止でき、信頼性、放熱性の高い放熱板を有
する半導体装置を得ることが可能となる。さらに、この
場合においても、1次のNiメッキ層上に2次のNiメ
ッキ層及びAuメッキ層を所要の厚さに形成すること
で、セラミック枠を放熱板上に接合するためのろう材の
成分がAuメッキ層表面へ拡散することを防止し、半導
体素子を放熱板に取り付ける際のろう付け・ワイヤボン
ディング性に優れ、かつ、長期信頼性に優れた半導体装
置を提供できる。
Further, a region of the surface of the heat sink composed of the CuMoCu composite metal plate excluding at least a region where the semiconductor element is mounted, for example, the entire surface of the semiconductor element mounting surface or the surface on which the semiconductor element is mounted, and By forming a primary Ni plating layer in a region excluding the entire opposite surface, alloying of Cu and Ni can be reliably prevented at least in a surface region of a heat sink on which a semiconductor element is mounted. In addition, it is possible to prevent the formation of an alloy layer having low thermal conductivity and high hardness, and to obtain a semiconductor device excellent in heat dissipation. In this case , by forming the primary Ni plating layer to a thickness of 0.1 to 5 μm, CuMoC
The peeling of the joint between the Cu plate and the Mo plate on the peripheral end surface of the u composite metal plate can be prevented, and a semiconductor device having a highly reliable and highly heat-dissipating heat sink can be obtained. Furthermore, this
In this case, the secondary Ni plating may be formed on the primary Ni plating layer.
To form the required thickness of the pin layer and the Au plating layer
The brazing material used to join the ceramic frame to the heat sink
Prevents components from diffusing to the Au plating layer surface
Brazing and wire bonding when attaching the body element to the heat sink
Semiconductor device with excellent mounting characteristics and long-term reliability.
Can be provided.

【0034】さらに、CuMoCu複合金属板を、Cu
板とMo板の厚さの比(Cu/Mo比)を1.5前後と
することで、セラミック枠におけるクラックの発生を有
効に防止できる。このため、セラミック枠をろう付ける
ためのAgろうがCu板に拡散することを防止するため
にNiメッキ層を厚く形成する必要もなく、半導体素子
3直下のNiの濃度が高いCuとの合金層形成を防止す
る上でも有利なものとなり、前記した本発明の効果をよ
り助長することができる。
Further, the CuMoCu composite metal plate is
By setting the thickness ratio (Cu / Mo ratio) of the plate and the Mo plate to about 1.5, cracks in the ceramic frame can be effectively prevented. For this reason, it is not necessary to form a thick Ni plating layer in order to prevent the Ag brazing for brazing the ceramic frame from diffusing into the Cu plate, and an alloy layer with Cu having a high Ni concentration immediately below the semiconductor element 3 is not required. This is also advantageous in preventing the formation, and can further promote the effects of the present invention described above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の製造工程の断面図の
その1である。
FIG. 1 is a first sectional view of a manufacturing step according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態の製造工程の断面図の
その2である。
FIG. 2 is a second sectional view of the manufacturing process according to the first embodiment of the present invention.

【図3】本発明の第1の実施形態の製造工程の断面図の
その3である。
FIG. 3 is a third sectional view of the manufacturing process according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態の製造工程の断面図の
その4である。
FIG. 4 is a fourth cross-sectional view of the manufacturing process of the first embodiment of the present invention.

【図5】本発明の第1の実施形態の製造工程の断面図の
その5である。
FIG. 5 is a fifth sectional view of the manufacturing process of the first embodiment of the present invention.

【図6】本発明が適用される半導体装置の概略斜視図で
ある。
FIG. 6 is a schematic perspective view of a semiconductor device to which the present invention is applied.

【図7】Niメッキ層の厚さと熱抵抗及びピンホールの
関係を示す図である。
FIG. 7 is a diagram showing the relationship between the thickness of a Ni plating layer, thermal resistance and pinholes.

【図8】Cu/Mo比とセラミッククラックの関係及び
Agろうの拡散とセラミッククラックの関係を示す図で
ある。
FIG. 8 is a diagram showing a relationship between a Cu / Mo ratio and a ceramic crack, and a relationship between diffusion of an Ag solder and a ceramic crack.

【図9】本発明の第2の実施形態の製造工程の断面図の
その1である。
FIG. 9 is a first cross-sectional view of a manufacturing step according to the second embodiment of the present invention.

【図10】本発明の第2の実施形態の製造工程の断面図
のその2である。
FIG. 10 is a second sectional view illustrating a manufacturing step according to the second embodiment of the present invention;

【図11】本発明の第2の実施形態の製造工程の断面図
のその3である。
FIG. 11 is a third sectional view of the manufacturing process according to the second embodiment of the present invention.

【図12】本発明の第2の実施形態の変形例の断面図で
ある。
FIG. 12 is a cross-sectional view of a modification of the second embodiment of the present invention.

【図13】Niメッキ層により生じる不具合を説明する
ための模式的な断面図である。
FIG. 13 is a schematic cross-sectional view for explaining a problem caused by a Ni plating layer.

【符号の説明】[Explanation of symbols]

1 放熱板(CuMoCu複合金属板) 2 セラミック枠 3 半導体素子 4 リード 11 Mo板 12 Cu板 21 1次NIメッキ層 22 Wメタライズ層 23 Niメッキ層 24,25 Agろう 26 2次Niメッキ層 27 Auメッキ層 28 AuSnろう 30 マスク REFERENCE SIGNS LIST 1 radiator plate (CuMoCu composite metal plate) 2 ceramic frame 3 semiconductor element 4 lead 11 Mo plate 12 Cu plate 21 primary NI plating layer 22 W metallization layer 23 Ni plating layer 24, 25 Ag solder 26 secondary Ni plating layer 27 Au Plating layer 28 AuSn brazing 30 Mask

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/36 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/36

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 モリブデン板の両面に銅板をクラッドし
たCuMoCu複合金属板で放熱板が形成され、前記放
熱板の表面には1次のニッケルメッキ層が形成され、か
つ前記放熱板の表面上にはセラミック枠が接合されると
ともに、前記セラミック枠内の前記放熱板の表面上に半
導体素子が搭載された半導体装置において、前記1次の
ニッケルメッキ層はその厚さが0.5μm以下であり、
前記半導体素子は前記放熱板の表面に形成された2次の
ニッケルメッキ層上に形成された金メッキ層の表面上に
ろう付けされていることを特徴とする半導体装置。
1. A radiator plate is formed of a CuMoCu composite metal plate in which a copper plate is clad on both surfaces of a molybdenum plate, a primary nickel plating layer is formed on a surface of the radiator plate, and In a semiconductor device in which a ceramic frame is joined and a semiconductor element is mounted on the surface of the heat sink in the ceramic frame, the primary nickel plating layer has a thickness of 0.5 μm or less;
The semiconductor device, wherein the semiconductor element is brazed on a surface of a gold plating layer formed on a secondary nickel plating layer formed on a surface of the heat sink.
【請求項2】 前記1次のニッケルメッキ層は0.1μ
mよりも厚く形成されている請求項1に記載の半導体装
置。
2. The primary nickel plating layer has a thickness of 0.1 μm.
The semiconductor device according to claim 1, wherein the semiconductor device is formed to be thicker than m.
【請求項3】 前記1次のニッケルメッキ層は、少なく
とも前記放熱板の周端面の前記モリブデン板と銅板の端
面が露呈された領域に形成される請求項1又は2に記載
の半導体装置。
3. The semiconductor device according to claim 1, wherein the primary nickel plating layer is formed at least on a peripheral end surface of the heat sink at a region where end surfaces of the molybdenum plate and the copper plate are exposed.
【請求項4】 前記セラミック枠は前記1次のニッケル
メッキ層の表面上に金属ろう材によりろう付けされてい
る請求項1ないし3のいずれかに記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said ceramic frame is brazed on a surface of said primary nickel plating layer with a brazing metal.
【請求項5】 モリブデン板の両面に銅板をクラッドし
たCuMoCu複合金属板で放熱板が形成され、前記放
熱板の表面には1次のニッケルメッキ層が形成され、か
つ前記放熱板の表面上にはセラミック枠が接合されると
ともに、前記セラミック枠内の前記放熱板表面上に半導
体素子が搭載された半導体装置において、 前記1次のニッケルメッキ層は前記半導体素子が搭載さ
れる領域を除いた領域に形成され、且つ前記放熱板の周
面の前記モリブデン板と銅板の端面が露呈されている領
域にのみ形成されているていることを特徴とする半導体
装置。
5. A radiator plate is formed of a CuMoCu composite metal plate in which a copper plate is clad on both sides of a molybdenum plate, a primary nickel plating layer is formed on a surface of the radiator plate, and a radiator plate is formed on the surface of the radiator plate. Is a semiconductor device having a ceramic frame bonded thereto and a semiconductor element mounted on the surface of the heat sink in the ceramic frame, wherein the primary nickel plating layer is a region excluding a region where the semiconductor element is mounted. Formed around the heat sink.
Surface where the end surfaces of the molybdenum plate and the copper plate are exposed.
A semiconductor device formed only in the region .
【請求項6】 前記1次のニッケルメッキ層が形成され
た領域を含む前記放熱板の表面には2次のニッケルメッ
キ層が形成され、かつその表面に金メッキ層が形成さ
れ、前記半導体素子は前記金メッキ層の表面上にろう付
けされている請求項に記載の半導体装置。
6. A secondary nickel plating layer is formed on a surface of the heat sink including a region where the primary nickel plating layer is formed, and a gold plating layer is formed on the surface. The semiconductor device according to claim 5 , wherein the surface of the gold plating layer is brazed.
【請求項7】 前記1次のニッケルメッキ層は0.1〜
5μmの厚さに形成されている請求項に記載の半導体
装置。
7. The method according to claim 7, wherein the primary nickel plating layer is 0.1 to
7. The semiconductor device according to claim 6 , which is formed to a thickness of 5 μm.
【請求項8】 CuMoCu複合金属板で形成された放
熱板の表面に0.5μm以下の厚さの1次のニッケルメ
ッキ層を形成する工程と、前記1次のニッケルメッキ層
の表面上にセラミック枠を、前記セラミック枠にリード
をそれぞれ金属ろう材によりろう付けする工程と、前記
放熱板及びセラミック枠の導電性表面上に2次のニッケ
ルメッキ層及び金メッキ層を順次形成する工程と、前記
セラミック枠内の前記金メッキ層の表面上に半導体素子
を金属ろう材によりろう付けする工程とを含むことを特
徴とする半導体装置の製造方法。
8. A step of forming a primary nickel plating layer having a thickness of 0.5 μm or less on a surface of a heat sink formed of a CuMoCu composite metal plate, and forming a ceramic on the surface of the primary nickel plating layer. A step of brazing a lead to the ceramic frame with a metal brazing material; a step of sequentially forming a secondary nickel plating layer and a gold plating layer on the conductive surface of the heat sink and the ceramic frame; Brazing a semiconductor element on a surface of the gold plating layer in a frame with a brazing metal material.
【請求項9】 CuMoCu複合金属板で形成された放
熱板の表面の少なくとも半導体素子を搭載する領域を覆
うマスクを形成する工程と、前記マスクで覆われた以外
の領域の前記放熱板の表面に0.1〜5μmの厚さの1
次のニッケルメッキ層を形成する工程と、前記放熱板の
表面上にセラミック枠を、前記セラミック枠にリードを
それぞれ金属ろう材によりろう付けする工程と、前記放
熱板及びセラミック枠の導電性表面上に2次のニッケル
メッキ層及び金メッキ層を順次形成する工程と、前記セ
ラミック枠内の前記金メッキ層の表面上に半導体素子を
金属ろう材によりろう付けする工程とを含むことを特徴
とする半導体装置の製造方法。
9. A step of forming a mask covering at least a region for mounting a semiconductor element on a surface of a heat sink formed of a CuMoCu composite metal plate, and forming a mask on a surface of the heat sink in a region other than the region covered by the mask. 1 with a thickness of 0.1-5 μm
A step of forming a next nickel plating layer, a step of brazing a ceramic frame on the surface of the radiator plate, and a step of brazing a lead to the ceramic frame with a metal brazing material. A step of sequentially forming a secondary nickel plating layer and a gold plating layer, and a step of brazing a semiconductor element on a surface of the gold plating layer in the ceramic frame with a metal brazing material. Manufacturing method.
【請求項10】 前記マスクは前記放熱板の前記半導体
素子を搭載する側の面と、その反対側の面のそれぞれの
全面を覆うことを特徴とする請求項11に記載の半導体
装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 11, wherein the mask covers the entire surface of the heat radiation plate on the side on which the semiconductor element is mounted and the opposite surface. .
JP14022598A 1998-05-21 1998-05-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3199028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14022598A JP3199028B2 (en) 1998-05-21 1998-05-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14022598A JP3199028B2 (en) 1998-05-21 1998-05-21 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11340381A JPH11340381A (en) 1999-12-10
JP3199028B2 true JP3199028B2 (en) 2001-08-13

Family

ID=15263825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14022598A Expired - Fee Related JP3199028B2 (en) 1998-05-21 1998-05-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3199028B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514598B2 (en) * 2004-09-28 2010-07-28 京セラ株式会社 Electronic component storage package and electronic device
JP2006273658A (en) * 2005-03-29 2006-10-12 Nippon Steel Corp Composite structure and its forming process
JP5522786B2 (en) * 2010-06-04 2014-06-18 株式会社高松メッキ Manufacturing method of heat dissipation board for semiconductor mounting
WO2012001767A1 (en) * 2010-06-29 2012-01-05 株式会社 高松メッキ Process for producing radiating substrate for semiconductor mounting
KR102197642B1 (en) * 2019-05-31 2020-12-31 주식회사 코스텍시스 Semiconductor device package with improved heat characteristic and method for forming the same

Also Published As

Publication number Publication date
JPH11340381A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
CN109478521B (en) Semiconductor device with a plurality of semiconductor chips
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
US5930601A (en) Heat assembly and method of transferring heat
KR20000057810A (en) Semiconductor device
JP2915888B1 (en) Wiring board and manufacturing method thereof
JPH0936186A (en) Power semiconductor module and its mounting method
JP3199028B2 (en) Semiconductor device and manufacturing method thereof
JP4407509B2 (en) Insulated heat transfer structure and power module substrate
JP2002009212A (en) Method for manufacturing heat dissipation structure
JP2868007B1 (en) Semiconductor device and manufacturing method thereof
JP4403661B2 (en) Mounting structure of component using heat sink and manufacturing method thereof
WO2022014319A1 (en) Insulation substrate and method for manufacturing same
JPH10284821A (en) Printed wiring board
JP7432075B2 (en) power semiconductor module
JPH08255868A (en) Semiconductor device and manufacture thereof
JP3304447B2 (en) Substrate for mounting electronic components
JPS61103672A (en) Adhesion structure
JPH11260964A (en) Semiconductor package
JPS63150945A (en) Package for integrated circuit
JPH0823067A (en) Lead frame
JP2002184925A (en) Lead terminal member for semiconductor module, manufacturing method therefor and semiconductor module using the same
JPH0563313A (en) Electronic part mounting board
JP2003179191A (en) Power semiconductor device and heat radiator
JPH0572135U (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees