JP3190522B2 - パケット交換システム - Google Patents
パケット交換システムInfo
- Publication number
- JP3190522B2 JP3190522B2 JP18041494A JP18041494A JP3190522B2 JP 3190522 B2 JP3190522 B2 JP 3190522B2 JP 18041494 A JP18041494 A JP 18041494A JP 18041494 A JP18041494 A JP 18041494A JP 3190522 B2 JP3190522 B2 JP 3190522B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- priority
- packets
- output port
- switching system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/508—Head of Line Blocking Avoidance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Description
【０００１】
【産業上の利用分野】本発明は交換システムに関する。
更に詳細には、本発明は交換システムにおけるパケット
配信のスケジューリングに関する。
更に詳細には、本発明は交換システムにおけるパケット
配信のスケジューリングに関する。
【０００２】
【従来の技術】パケット交換システムへのパケット又は
ＡＴＭセルの到着の非計画性のために、２個以上のパケ
ットが同じ出力用の異なる入力に同時に到着することが
ある。交換機アーキテクチャはこれらパケットのうちの
一方を出力に通過させることができるが、残りのもう一
方のパケットは後から伝送されるため待機しなければな
らない。
ＡＴＭセルの到着の非計画性のために、２個以上のパケ
ットが同じ出力用の異なる入力に同時に到着することが
ある。交換機アーキテクチャはこれらパケットのうちの
一方を出力に通過させることができるが、残りのもう一
方のパケットは後から伝送されるため待機しなければな
らない。
【０００３】パケット又はセルの同時到着により生起さ
れたこの一時的輻輳は一般的に、パケット又はセルをバ
ッファに一時的に記憶することにより処理される。ラン
ダム又は多少不均一なトラフィック分布の場合、バッフ
ァリング要件はかなり寛大である。しかし、バースト性
トラフィックを処理するように設計された高性能パケッ
ト交換システムの場合、バッファリング要件は非常に厳
しい。
れたこの一時的輻輳は一般的に、パケット又はセルをバ
ッファに一時的に記憶することにより処理される。ラン
ダム又は多少不均一なトラフィック分布の場合、バッフ
ァリング要件はかなり寛大である。しかし、バースト性
トラフィックを処理するように設計された高性能パケッ
ト交換システムの場合、バッファリング要件は非常に厳
しい。
【０００４】電子パケット交換機の場合、バッファリン
グは通常、ランダムアクセスメモリ（ＲＡＭ）で実現さ
れる。ＲＡＭは一般的に、メモリ記憶要件を低減するた
めに、交換機の全ての入力及び出力により共用される。
光パケット交換機では、現在、光ランダムアクセスメモ
リが無いので、これらの光交換機におけるバッファリン
グは非常に複雑である。
グは通常、ランダムアクセスメモリ（ＲＡＭ）で実現さ
れる。ＲＡＭは一般的に、メモリ記憶要件を低減するた
めに、交換機の全ての入力及び出力により共用される。
光パケット交換機では、現在、光ランダムアクセスメモ
リが無いので、これらの光交換機におけるバッファリン
グは非常に複雑である。
【０００５】光交換機におけるバッファリングについて
考究された方法は、待機入力パケットを所望の出力へ伝
送するのを遅らせるトラップラインに待機パケットを経
路指定することからなり、これにより、同じ出力へ指定
されたその他の入力パケットを遅延期間中に伝送させる
ことができる。しかし、この方法は幾つかの欠点を有
し、光及び光電子パケット交換機では使用できない。
考究された方法は、待機入力パケットを所望の出力へ伝
送するのを遅らせるトラップラインに待機パケットを経
路指定することからなり、これにより、同じ出力へ指定
されたその他の入力パケットを遅延期間中に伝送させる
ことができる。しかし、この方法は幾つかの欠点を有
し、光及び光電子パケット交換機では使用できない。
【０００６】特に、規則的で時宜的な交換に不可欠な特
定のスケジューリングファンクション（以下、機能又は
関数を意味する）はトラップライン法では実行されな
い。例えば、（ＲＡＭ法と異なり）トラップライン法
は、高優先順位パケットが後から到着した場合、低優先
順位パケットの“スケジュール済み”転送時間を変更す
ることができない。
定のスケジューリングファンクション（以下、機能又は
関数を意味する）はトラップライン法では実行されな
い。例えば、（ＲＡＭ法と異なり）トラップライン法
は、高優先順位パケットが後から到着した場合、低優先
順位パケットの“スケジュール済み”転送時間を変更す
ることができない。
【０００７】光交換機におけるパケットのバッファリン
グについて提唱された別の方法は、いわゆる“フィード
フォワード(feed-forward)”法である。この方法では、
出力ポートを争うパケットは、既にスケジュール済みの
パケットと衝突することを避けるために、別の多数のタ
イムスロットにより遅延される。この方法では、パケッ
トを無衝突方式でスケジュール化できない場合、パケッ
トはドロップされる。しかし、この方法では、転送時間
をスロット毎に更新させることができず、優先トラフィ
ックを適正にサポートしない。
グについて提唱された別の方法は、いわゆる“フィード
フォワード(feed-forward)”法である。この方法では、
出力ポートを争うパケットは、既にスケジュール済みの
パケットと衝突することを避けるために、別の多数のタ
イムスロットにより遅延される。この方法では、パケッ
トを無衝突方式でスケジュール化できない場合、パケッ
トはドロップされる。しかし、この方法では、転送時間
をスロット毎に更新させることができず、優先トラフィ
ックを適正にサポートしない。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、電子パケット交換機におけるＲＡＭにより得られる
ものと同じ性能及び機能を提供する光及び光電子パケッ
ト交換機で使用できるパケットバッファリングシステム
を提供することである。
は、電子パケット交換機におけるＲＡＭにより得られる
ものと同じ性能及び機能を提供する光及び光電子パケッ
ト交換機で使用できるパケットバッファリングシステム
を提供することである。
【０００９】
【課題を解決するための手段】前記課題は、共通出力ポ
ートに宛てられた着信パケット又はセル（以下パケット
そ称する）を分析し、これらの優先順位を決定すること
からなるパケット交換機により解決される。低優先順位
のパケットは適当に選択された長さの再循環遅延線でバ
ッファされ、その後、このパケットの優先順位に基づい
て、出力ポートへの伝送がスケジュール化される。
ートに宛てられた着信パケット又はセル（以下パケット
そ称する）を分析し、これらの優先順位を決定すること
からなるパケット交換機により解決される。低優先順位
のパケットは適当に選択された長さの再循環遅延線でバ
ッファされ、その後、このパケットの優先順位に基づい
て、出力ポートへの伝送がスケジュール化される。
【００１０】本発明の実施例では、無記憶ノンブロッキ
ング交換機は、或る個数の入力ポート及び出力ポート
と、バッファリングパケット用の専用入力・出力ポート
に接続された様々な長さの或る本数の再循環遅延線とか
らなる入力／出力セクションを包含するように設計され
る。交換機は制御回路も包含する。
ング交換機は、或る個数の入力ポート及び出力ポート
と、バッファリングパケット用の専用入力・出力ポート
に接続された様々な長さの或る本数の再循環遅延線とか
らなる入力／出力セクションを包含するように設計され
る。交換機は制御回路も包含する。
【００１１】この制御回路は、どのパケットを再循環遅
延線でバッファしなければならないか決定し、そして、
バッファされたパケットの優先順位に基づいてそのパケ
ットの配信を計画する。また、制御回路は、パケットを
適正な先入れ先出し順序でキープし、優先トラフィック
の多数の順位をサポートし、そして、電力損失を最小に
するためにパケットが再循環遅延線を少数回だけしか通
過しないようにし、これにより、大抵の場合、遅延線で
光増幅器を使用する必要性は避けられる。光増幅器が使
用される場合、パケットが巡回しなればならない遅延線
の本数は低減され、これに比例して、増幅器ノイズも低
減される。
延線でバッファしなければならないか決定し、そして、
バッファされたパケットの優先順位に基づいてそのパケ
ットの配信を計画する。また、制御回路は、パケットを
適正な先入れ先出し順序でキープし、優先トラフィック
の多数の順位をサポートし、そして、電力損失を最小に
するためにパケットが再循環遅延線を少数回だけしか通
過しないようにし、これにより、大抵の場合、遅延線で
光増幅器を使用する必要性は避けられる。光増幅器が使
用される場合、パケットが巡回しなればならない遅延線
の本数は低減され、これに比例して、増幅器ノイズも低
減される。
【００１２】本発明の別の実施例では、パケット交換シ
ステムは多数の無記憶ノンブロッキング交換機に区分け
されている。この無記憶ノンブロッキング交換機は再循
環遅延線又はパケット交換システムの出力ポートの何れ
かに接続されている。交換機の第１の群は“遅延線交換
機”と呼ばれ、第２の群は“出力交換機”と呼ばれる。
遅延線交換機及び出力交換機はルータによりフロントエ
ンド化されている。
ステムは多数の無記憶ノンブロッキング交換機に区分け
されている。この無記憶ノンブロッキング交換機は再循
環遅延線又はパケット交換システムの出力ポートの何れ
かに接続されている。交換機の第１の群は“遅延線交換
機”と呼ばれ、第２の群は“出力交換機”と呼ばれる。
遅延線交換機及び出力交換機はルータによりフロントエ
ンド化されている。
【００１３】ルータは、入力ポートからパケットを、遅
延線交換機（パケットを待機させなければならない場
合）又は出力交換機（待機が不要な場合）の何れかに振
り向けるために、制御回路からコマンドを受信する。
延線交換機（パケットを待機させなければならない場
合）又は出力交換機（待機が不要な場合）の何れかに振
り向けるために、制御回路からコマンドを受信する。
【００１４】
【実施例】以下、図面を参照しながら本発明を具体的に
説明する。
説明する。
【００１５】図１は、優先順位に基づいてパケットの配
信を計画するパケット交換機の一例の模式的ブロック図
である。また、図１のパケット交換機は適正に選択され
た長さの再循環遅延線で低優先順位パケットをバッファ
する。図１はｎ×ｎ個のパケット交換機のブロック図で
ある。
信を計画するパケット交換機の一例の模式的ブロック図
である。また、図１のパケット交換機は適正に選択され
た長さの再循環遅延線で低優先順位パケットをバッファ
する。図１はｎ×ｎ個のパケット交換機のブロック図で
ある。
【００１６】これは、（ａ）ｎ本の入力線１０１−１〜
１０１−ｎ，（ｂ）ｎ個の出力ポート１０３−１〜１０
３−ｎ，（ｃ）パケットバッファ用のｍ本の（適正に選
択された長さの）再循環遅延線１０５−１〜１０５−
ｍ，（ｄ）（ｎ＋ｍ）×（ｎ＋ｍ）個の無記憶ノンブロ
ッキング交換ブロック１０２及び（ｅ）パケット毎に交
換ブロック１０２を再構成する制御回路１０４からな
る。
１０１−ｎ，（ｂ）ｎ個の出力ポート１０３−１〜１０
３−ｎ，（ｃ）パケットバッファ用のｍ本の（適正に選
択された長さの）再循環遅延線１０５−１〜１０５−
ｍ，（ｄ）（ｎ＋ｍ）×（ｎ＋ｍ）個の無記憶ノンブロ
ッキング交換ブロック１０２及び（ｅ）パケット毎に交
換ブロック１０２を再構成する制御回路１０４からな
る。
【００１７】図１において、パケットは交換ブロック１
０２の入力線１０１−１〜１０１−ｎに到着する。交換
ブロック１０２は厳密なノンブロッキング交換ブロック
であることができるが、再配置可能なノンブロッキング
交換ブロックであることが好ましい。光通信の場合、入
力線１０１−１〜１０１−ｎは光ファイバ線であること
もできる。
０２の入力線１０１−１〜１０１−ｎに到着する。交換
ブロック１０２は厳密なノンブロッキング交換ブロック
であることができるが、再配置可能なノンブロッキング
交換ブロックであることが好ましい。光通信の場合、入
力線１０１−１〜１０１−ｎは光ファイバ線であること
もできる。
【００１８】出力ポートについて回線争奪が無い場合、
入力線１０１−１〜１０１−ｎから受信されたパケット
は、各パケットの宛先地点を示すパケットヘッダに基づ
いて、適当な出力ポート１０２−１〜１０２−ｎに伝送
される。パケットのヘッダは制御回路１０４により読出
される。制御回路１０４は、ヘッダを読出すのに少量の
パケットエネルギをトラップするためにパワースプリッ
タ１１０−１〜１１０−ｎを使用する。
入力線１０１−１〜１０１−ｎから受信されたパケット
は、各パケットの宛先地点を示すパケットヘッダに基づ
いて、適当な出力ポート１０２−１〜１０２−ｎに伝送
される。パケットのヘッダは制御回路１０４により読出
される。制御回路１０４は、ヘッダを読出すのに少量の
パケットエネルギをトラップするためにパワースプリッ
タ１１０−１〜１１０−ｎを使用する。
【００１９】交換ブロック１０２の適当な構成を決定す
るために、制御回路１０４は再循環遅延線１０５−１〜
１０５−ｍでバッファされた全てのパケットのトラック
を記録する。これにより、制御回路１０４は、どのパケ
ットが何時、交換ブロック１０２に返送されるか知るこ
とができる。制御回路１０４は例えば、下記に説明する
ようなプログラム命令を実行するマイクロプロセッサを
用いて実現することができる。
るために、制御回路１０４は再循環遅延線１０５−１〜
１０５−ｍでバッファされた全てのパケットのトラック
を記録する。これにより、制御回路１０４は、どのパケ
ットが何時、交換ブロック１０２に返送されるか知るこ
とができる。制御回路１０４は例えば、下記に説明する
ようなプログラム命令を実行するマイクロプロセッサを
用いて実現することができる。
【００２０】図１は、長さがｄ1，ｄ2，．．．，及びｄ
mの再循環遅延線１０５−１〜１０５−ｍを示す。これ
らの遅延線の長さは、端末間でそれぞれ記憶できるパケ
ットの個数に等しい単位で表示される。交換ブロック１
０２，制御回路１０４及び再循環遅延線１０５−１〜１
０５−ｍ間の相互作用を説明するために、この実施例で
は説明の便宜上、ｄ1≦ｄ2≦．．．≦ｄmと仮定する。
特に、ｄ1＝１，ｄ2＝２，．．．，及びｄm＝ｍのケー
スについて説明する。
mの再循環遅延線１０５−１〜１０５−ｍを示す。これ
らの遅延線の長さは、端末間でそれぞれ記憶できるパケ
ットの個数に等しい単位で表示される。交換ブロック１
０２，制御回路１０４及び再循環遅延線１０５−１〜１
０５−ｍ間の相互作用を説明するために、この実施例で
は説明の便宜上、ｄ1≦ｄ2≦．．．≦ｄmと仮定する。
特に、ｄ1＝１，ｄ2＝２，．．．，及びｄm＝ｍのケー
スについて説明する。
【００２１】Ｂ＝（ｄ1＋ｄ2＋・・・＋ｄm）のパケッ
ト全体を再循環遅延線１０５−１〜１０５−ｍに格納さ
せることができるので、ｄ1＝１，ｄ2＝２，．．．，及
びｄm＝ｍの場合、Ｂ＝ｍ（ｍ＋１）／２となる。更
に、交換ブロック１０２及び制御回路１０４はタイムス
ロット化システムを使用するものと仮定する。この場
合、各タイムスロットについて、（ｎ＋ｍ）個までのパ
ケットが交換機に到着する（すなわち、ｎ個の新規到着
パケット＋ｍ個の“再循環パケット”）。
ト全体を再循環遅延線１０５−１〜１０５−ｍに格納さ
せることができるので、ｄ1＝１，ｄ2＝２，．．．，及
びｄm＝ｍの場合、Ｂ＝ｍ（ｍ＋１）／２となる。更
に、交換ブロック１０２及び制御回路１０４はタイムス
ロット化システムを使用するものと仮定する。この場
合、各タイムスロットについて、（ｎ＋ｍ）個までのパ
ケットが交換機に到着する（すなわち、ｎ個の新規到着
パケット＋ｍ個の“再循環パケット”）。
【００２２】これらのパケットのうち、ｎ個までのパケ
ットは適当な出力ポートに伝送させることができ、残り
のパケットは再循環遅延線１０５−１〜１０５−ｍで
“バッファ”される。長さｄiの再循環遅延線でバッフ
ァされているパケットは、ｄiタイムスロット後に、遅
延線を出て、交換ブロック１０２に戻る。制御回路１０
４は、どのパケットを各タイムスロットに出力するか選
択し、また、残りのパケットを再循環遅延線に割り当て
る。
ットは適当な出力ポートに伝送させることができ、残り
のパケットは再循環遅延線１０５−１〜１０５−ｍで
“バッファ”される。長さｄiの再循環遅延線でバッフ
ァされているパケットは、ｄiタイムスロット後に、遅
延線を出て、交換ブロック１０２に戻る。制御回路１０
４は、どのパケットを各タイムスロットに出力するか選
択し、また、残りのパケットを再循環遅延線に割り当て
る。
【００２３】更に具体的には、制御回路１０４は、遅延
線内の“バッファロケーション”が効率的に使用される
ような方法で、パケットを適当な遅延線に割り当てる。
パケットは必要に応じて、適当な先入れ先出し（ＦＩＦ
Ｏ）順序を保持する。制御回路１０４はまた、各パケッ
トが少数回だけ再循環遅延線１０５−１〜１０５−ｍ内
を循環するようにする。
線内の“バッファロケーション”が効率的に使用される
ような方法で、パケットを適当な遅延線に割り当てる。
パケットは必要に応じて、適当な先入れ先出し（ＦＩＦ
Ｏ）順序を保持する。制御回路１０４はまた、各パケッ
トが少数回だけ再循環遅延線１０５−１〜１０５−ｍ内
を循環するようにする。
【００２４】この最後の特性は重要である。なぜなら、
この最小回数循環により、電力損失を最小限に抑えるこ
とができ、その結果、再循環遅延線１０５−１〜１０５
−ｍにおいて光増幅器を使用する必要性が無くなる。再
循環遅延線１０５−１〜１０５−ｍで増幅器が必要な場
合、再循環の回数を最小にすることにより、追加される
ノイズを最小限に抑えることができる。更に、電力量が
再循環遅延線１０５−１〜１０５−ｍで増幅器の必要性
を示す場合、遅延線の本数の減少は増幅器の個数の貴重
な減少をもたらす。
この最小回数循環により、電力損失を最小限に抑えるこ
とができ、その結果、再循環遅延線１０５−１〜１０５
−ｍにおいて光増幅器を使用する必要性が無くなる。再
循環遅延線１０５−１〜１０５−ｍで増幅器が必要な場
合、再循環の回数を最小にすることにより、追加される
ノイズを最小限に抑えることができる。更に、電力量が
再循環遅延線１０５−１〜１０５−ｍで増幅器の必要性
を示す場合、遅延線の本数の減少は増幅器の個数の貴重
な減少をもたらす。
【００２５】重要なことは、図１に示された交換機の光
インプレメンテーションについて様々な異なる技術を使
用できることである。例えば、ニオブ酸リチウムを用い
る導波管のような技術，又は波長分割多重化（ＷＤＭ）
及びスターカプラ，若しくは波長ルータなども図１の交
換機の構築に使用できる。
インプレメンテーションについて様々な異なる技術を使
用できることである。例えば、ニオブ酸リチウムを用い
る導波管のような技術，又は波長分割多重化（ＷＤＭ）
及びスターカプラ，若しくは波長ルータなども図１の交
換機の構築に使用できる。
【００２６】更に、再循環遅延線１０５−１〜１０５−
ｍで行われる遅延線ファンクションは例えば、光ファイ
バ線又はその他の適当な光伝送手段を用いて実現するこ
とができる。制御回路１０４に関して、光インプレメン
テーションでこのような回路を設計するために、光論理
ゲートを使用することもできるが、マイクロプロセッサ
を使用すれば更に一層容易に実現させることができる。
ｍで行われる遅延線ファンクションは例えば、光ファイ
バ線又はその他の適当な光伝送手段を用いて実現するこ
とができる。制御回路１０４に関して、光インプレメン
テーションでこのような回路を設計するために、光論理
ゲートを使用することもできるが、マイクロプロセッサ
を使用すれば更に一層容易に実現させることができる。
【００２７】図２は、前記の図１及び後記の図３の再循
環遅延線におけるパケットのトラックを記録するように
構成された制御テーブルの一例の構成図である。
環遅延線におけるパケットのトラックを記録するように
構成された制御テーブルの一例の構成図である。
【００２８】再循環遅延線１０５−１〜１０５−ｍに存
在する全てのパケットのヘッダの読み出し（各タイムス
ロットについて）のタスクから図１の制御回路１０４を
解放するために、制御回路１０４は再循環遅延線１０５
−１〜１０５−ｍに格納されているパケットに関する情
報テーブルを保持する。
在する全てのパケットのヘッダの読み出し（各タイムス
ロットについて）のタスクから図１の制御回路１０４を
解放するために、制御回路１０４は再循環遅延線１０５
−１〜１０５−ｍに格納されているパケットに関する情
報テーブルを保持する。
【００２９】図２は、制御回路１０４がバッファ化パケ
ットに関する情報を記憶する方法の一例を示す。前記の
ように、この情報（例えば、パケットの出力ポートアド
レス）は、パケットが最初に交換ブロック１０２に到着
したときに、パケットヘッダを読み出すことにより得ら
れる。この情報は、パケットが交換ブロック１０２を出
るまで、図２の制御テーブルに保存される。
ットに関する情報を記憶する方法の一例を示す。前記の
ように、この情報（例えば、パケットの出力ポートアド
レス）は、パケットが最初に交換ブロック１０２に到着
したときに、パケットヘッダを読み出すことにより得ら
れる。この情報は、パケットが交換ブロック１０２を出
るまで、図２の制御テーブルに保存される。
【００３０】この実施例では、図２のテーブルは、（電
子的）ＲＡＭにおけるｍ×ｄmテーブルである。このＲ
ＡＭはパケット速度で動作し、再循環遅延線１０５−１
〜１０５−ｍを通過するパケットの流れを模倣するよう
に構成されている。テーブルの各列はｍ本の遅延線（図
２ではｍ＝８）のうちの一本に対応する。各欄は、遅延
線を同時に出て、交換ブロック１０２による経路指定の
ために一緒に到着する一組のパケットに対応する情報を
包含する。
子的）ＲＡＭにおけるｍ×ｄmテーブルである。このＲ
ＡＭはパケット速度で動作し、再循環遅延線１０５−１
〜１０５−ｍを通過するパケットの流れを模倣するよう
に構成されている。テーブルの各列はｍ本の遅延線（図
２ではｍ＝８）のうちの一本に対応する。各欄は、遅延
線を同時に出て、交換ブロック１０２による経路指定の
ために一緒に到着する一組のパケットに対応する情報を
包含する。
【００３１】図２の底部に示されたタイムスロットポイ
ンタは、タイムスロット当たり一つの欄を、循環的に左
にシフトさせ、交換ブロック１０２に今戻される現在の
一組のｍ個（以下）の再循環パケットを示す。ｍ×ｄm
テーブルのハッチング部分は（タイムスロットポインタ
の所定部分の）未使用エントリに対応する。
ンタは、タイムスロット当たり一つの欄を、循環的に左
にシフトさせ、交換ブロック１０２に今戻される現在の
一組のｍ個（以下）の再循環パケットを示す。ｍ×ｄm
テーブルのハッチング部分は（タイムスロットポインタ
の所定部分の）未使用エントリに対応する。
【００３２】パケットが再循環遅延線でバッファされる
場合、このパケットに関する情報は、図２の制御テーブ
ルにおいて、“対角線”に沿った適当な位置に移動され
る（例えば、遅延線１の場合はＰ14，遅延線２の場合は
Ｐ25，遅延線３６の場合はＰ36，．．．，又は遅延線８
の場合はＰ83）。これらのＰijの各々に付随する情報量
は、下記の２つの実施例により例証されるように、制御
回路１０４の特定のインプレメンテーションにより左右
される。
場合、このパケットに関する情報は、図２の制御テーブ
ルにおいて、“対角線”に沿った適当な位置に移動され
る（例えば、遅延線１の場合はＰ14，遅延線２の場合は
Ｐ25，遅延線３６の場合はＰ36，．．．，又は遅延線８
の場合はＰ83）。これらのＰijの各々に付随する情報量
は、下記の２つの実施例により例証されるように、制御
回路１０４の特定のインプレメンテーションにより左右
される。
【００３３】非ＦＩＦＯ（先入れ先出し）制御インプレ
メンテーションの実施例では、制御回路１０４は最初
に、各タイムスロットについて、出来るだけ多くのパケ
ットをこれらの出力に経路指定する。続いて、制御回路
１０４は再循環パケット（最長遅延線で開始し、最短遅
延線に向かって移動する）を考慮し、次いで、新たなパ
ケット到着を考慮する。
メンテーションの実施例では、制御回路１０４は最初
に、各タイムスロットについて、出来るだけ多くのパケ
ットをこれらの出力に経路指定する。続いて、制御回路
１０４は再循環パケット（最長遅延線で開始し、最短遅
延線に向かって移動する）を考慮し、次いで、新たなパ
ケット到着を考慮する。
【００３４】複数の優先順位が存在する場合、高優先順
位のパケットが最初に処理される。（別のパケットが出
力ｊに経路指定するために既に選択されているので）パ
ケットを出力ポートｊに経路指定できない場合は常に、
このパケットを最短遅延線に送る。最短遅延線は、図２
の制御テーブルの“該当欄”の出力ｊに指定された最小
個数のパケットを有する。各タイムスロットについて、
出力ポート当たりせいぜい１個のパケットしか伝送する
ことができないので、この最後のファクタは、テーブル
の欄における出力アドレスを“負荷平衡”させるのに役
立つ。
位のパケットが最初に処理される。（別のパケットが出
力ｊに経路指定するために既に選択されているので）パ
ケットを出力ポートｊに経路指定できない場合は常に、
このパケットを最短遅延線に送る。最短遅延線は、図２
の制御テーブルの“該当欄”の出力ｊに指定された最小
個数のパケットを有する。各タイムスロットについて、
出力ポート当たりせいぜい１個のパケットしか伝送する
ことができないので、この最後のファクタは、テーブル
の欄における出力アドレスを“負荷平衡”させるのに役
立つ。
【００３５】ＦＩＦＯ制御インプレメンテーションの実
施例では、各タイムスロットについて、新規到着パケッ
ト及び再循環パケットは、（ｉ）伝送のために適当な出
力ポートに経路指定するか、（ｉｉ）もう１回再循環し
た後、伝送を“計画”するか、又は（ｉｉｉ）“計画し
ない”まま放置し、更に循環させるために遅延線に送ら
れる。
施例では、各タイムスロットについて、新規到着パケッ
ト及び再循環パケットは、（ｉ）伝送のために適当な出
力ポートに経路指定するか、（ｉｉ）もう１回再循環し
た後、伝送を“計画”するか、又は（ｉｉｉ）“計画し
ない”まま放置し、更に循環させるために遅延線に送ら
れる。
【００３６】制御テーブル内の各Ｐijエントリは、
（ｉ）再循環遅延線における各パケットの入力ポート・
出力ポートのトラック及び（ｉｉ）パケットが交換ブロ
ック１０２に到着する次の時点にパケットの伝送が計画
されているか否かを記録する。各入力−出力対に付随す
るＦＩＦＯテーブルも存在する。
（ｉ）再循環遅延線における各パケットの入力ポート・
出力ポートのトラック及び（ｉｉ）パケットが交換ブロ
ック１０２に到着する次の時点にパケットの伝送が計画
されているか否かを記録する。各入力−出力対に付随す
るＦＩＦＯテーブルも存在する。
【００３７】ＦＩＦＯは、この入力−出力対の全てのパ
ケットの先入れ、先出しリスト，再循環遅延線内のこれ
らパケットの正確な位置及び（もしあれば）パケットの
伝送が計画されている将来のタイムスロットなどを記録
する。最後に、パケットが交換ブロック１０２に最初に
到着する場合、各パケットに“時刻記録”が付与され
る。時刻記録はアイデアル出力キューイング交換機の伝
送時刻に対応し、パケットの“予想伝送時刻”を示す。
ケットの先入れ、先出しリスト，再循環遅延線内のこれ
らパケットの正確な位置及び（もしあれば）パケットの
伝送が計画されている将来のタイムスロットなどを記録
する。最後に、パケットが交換ブロック１０２に最初に
到着する場合、各パケットに“時刻記録”が付与され
る。時刻記録はアイデアル出力キューイング交換機の伝
送時刻に対応し、パケットの“予想伝送時刻”を示す。
【００３８】各パケットに関するこの情報を用いて、制
御回路は現在のタイムスロット又は将来のタイムスロッ
トへのパケットの伝送を計画する。最初に、制御回路は
再循環遅延線の全ての“スケジュール化パケット”を適
当な出力ポートに経路指定する。次に、制御回路は、新
規到着パケットを（ＦＩＦＯ制約に違背することなく）
出力ポートに経路指定できるか否かチェックする。その
後、制御回路は、次の（最短遅延線における）再循環後
に、出来ればパケットの伝送を計画する。
御回路は現在のタイムスロット又は将来のタイムスロッ
トへのパケットの伝送を計画する。最初に、制御回路は
再循環遅延線の全ての“スケジュール化パケット”を適
当な出力ポートに経路指定する。次に、制御回路は、新
規到着パケットを（ＦＩＦＯ制約に違背することなく）
出力ポートに経路指定できるか否かチェックする。その
後、制御回路は、次の（最短遅延線における）再循環後
に、出来ればパケットの伝送を計画する。
【００３９】パケットは、その入力−出力ＦＩＦＯにお
いて既にスケジュール化される前の場合だけ、スケジュ
ール化することができる。このスケジューリングにおけ
る優先順位は最小時刻記録（“予想伝送時刻”）を有す
るパケット及び最長遅延線上の再循環パケットに与えら
れる。パケットがスケジュール化されると、同じ入力−
出力ＦＩＦＯで待機している他のパケットを間接的に、
ＦＩＦＯ制約に違背することなくスケジュール化させる
こともできる。
いて既にスケジュール化される前の場合だけ、スケジュ
ール化することができる。このスケジューリングにおけ
る優先順位は最小時刻記録（“予想伝送時刻”）を有す
るパケット及び最長遅延線上の再循環パケットに与えら
れる。パケットがスケジュール化されると、同じ入力−
出力ＦＩＦＯで待機している他のパケットを間接的に、
ＦＩＦＯ制約に違背することなくスケジュール化させる
こともできる。
【００４０】最後に、残りの全てのパケットはスケジュ
ール化されないまま放置され、遅延線に再循環される。
最小時刻記録を有する非スケジュール化パケットから開
始する場合、パケットは最短遅延線に送られる。この最
短遅延線は、図２の制御テーブルの該当欄の該当出力に
宛てられた最小個数のパケットを有する。
ール化されないまま放置され、遅延線に再循環される。
最小時刻記録を有する非スケジュール化パケットから開
始する場合、パケットは最短遅延線に送られる。この最
短遅延線は、図２の制御テーブルの該当欄の該当出力に
宛てられた最小個数のパケットを有する。
【００４１】検討されたその他の回線争奪解決方法は、
パケットが同じ優先順位の別のパケットと出力ポートを
争奪するときに、パケットが受信された入力ポートの位
置に基づいて、パケットを（再循環遅延線と対照的に）
出力ポートに経路指定することからなる。同様に、入力
ポート専用の再循環遅延線から受信されたパケットは、
“正規”入力ポートから同時に受信された別のパケット
と同じ出力ポートを争奪する場合、別の出力ポートに経
路指定することができる。この場合、本発明によれば、
他のパケットは再循環遅延線に経路指定される。
パケットが同じ優先順位の別のパケットと出力ポートを
争奪するときに、パケットが受信された入力ポートの位
置に基づいて、パケットを（再循環遅延線と対照的に）
出力ポートに経路指定することからなる。同様に、入力
ポート専用の再循環遅延線から受信されたパケットは、
“正規”入力ポートから同時に受信された別のパケット
と同じ出力ポートを争奪する場合、別の出力ポートに経
路指定することができる。この場合、本発明によれば、
他のパケットは再循環遅延線に経路指定される。
【００４２】図３は、ルータによりフロントエンド化さ
れた多数の交換機に区分けされたパケット交換システム
の一例の模式的なブロック図である。図３に示されたモ
ジュール設計は、パケット交換機を、無記憶ノンブロッ
キング交換ブロック（ＭＮＳＢ）３０６，３１２，３１
４及び３３０からなる“メモリブロック”，遅延線３１
８−１〜３１８−ｍ及び入力線３０１−１〜３０１−ｎ
及び出力ポート３４０−１〜３４０−ｎからそれぞれな
る入力／出力セクションに区分けする。
れた多数の交換機に区分けされたパケット交換システム
の一例の模式的なブロック図である。図３に示されたモ
ジュール設計は、パケット交換機を、無記憶ノンブロッ
キング交換ブロック（ＭＮＳＢ）３０６，３１２，３１
４及び３３０からなる“メモリブロック”，遅延線３１
８−１〜３１８−ｍ及び入力線３０１−１〜３０１−ｎ
及び出力ポート３４０−１〜３４０−ｎからそれぞれな
る入力／出力セクションに区分けする。
【００４３】図３において、図１の（ｎ＋ｍ）×（ｎ＋
ｍ）個の交換機は、ｎ×ｎ，ｎ×ｍ，ｍ×ｎ及びｍ×ｍ
個のＭＮＳＢに多数のルータ３０３，３０４，３１９，
３２０を加え、更に、特定のインプレメンテーションに
ついて、オプションの後置交換機３０９，３１０，３１
６及び３１７を加えたものとして構成されている。
ｍ）個の交換機は、ｎ×ｎ，ｎ×ｍ，ｍ×ｎ及びｍ×ｍ
個のＭＮＳＢに多数のルータ３０３，３０４，３１９，
３２０を加え、更に、特定のインプレメンテーションに
ついて、オプションの後置交換機３０９，３１０，３１
６及び３１７を加えたものとして構成されている。
【００４４】図３のブロック図に示されたパケット交換
システムはルータ３０３，３０４，３１９及び３２０を
有する。これらのルータはパケットを、遅延線ＭＮＳＢ
（例えば、ＭＮＳＢ３１４（３３０））又は出力ＭＮＳ
Ｂ（例えば、ＭＮＳＢ３１２（３０６））の何れかに振
り向ける。
システムはルータ３０３，３０４，３１９及び３２０を
有する。これらのルータはパケットを、遅延線ＭＮＳＢ
（例えば、ＭＮＳＢ３１４（３３０））又は出力ＭＮＳ
Ｂ（例えば、ＭＮＳＢ３１２（３０６））の何れかに振
り向ける。
【００４５】各ＭＮＳＢは、入力線３０１−１〜３０１
−ｎからの着信パケットを受信するｎルータ又は再循環
遅延線３１８−１〜３１８−ｍから再循環パケットを受
信するｍルータに接続されている。図３のパケット交換
システムの光インプレメンテーションでは、ルータ３０
３及び３０４はパワースプリッティングファンクション
も行う。
−ｎからの着信パケットを受信するｎルータ又は再循環
遅延線３１８−１〜３１８−ｍから再循環パケットを受
信するｍルータに接続されている。図３のパケット交換
システムの光インプレメンテーションでは、ルータ３０
３及び３０４はパワースプリッティングファンクション
も行う。
【００４６】このパワースプリッティングファンクショ
ンにより、制御回路３０７はパケットヘッダを読み出す
のにパケットのエネルギを少しだけ抜き出すことができ
る。図３のブロック図に示されたパケット交換システム
は、図１のパケット交換機と幾つかの共通要素を共用す
る。
ンにより、制御回路３０７はパケットヘッダを読み出す
のにパケットのエネルギを少しだけ抜き出すことができ
る。図３のブロック図に示されたパケット交換システム
は、図１のパケット交換機と幾つかの共通要素を共用す
る。
【００４７】例えば、図３のパケット交換システムは、
（ａ）図１に示された一組の再循環遅延線と同じものを
使用し、（ｂ）僅かに高分散型インプレメンテーション
であるにも拘わらず同様な制御構造を使用する。従っ
て、図２に示された制御テーブルは図３のモジュール設
計にも容易に適用することができる。
（ａ）図１に示された一組の再循環遅延線と同じものを
使用し、（ｂ）僅かに高分散型インプレメンテーション
であるにも拘わらず同様な制御構造を使用する。従っ
て、図２に示された制御テーブルは図３のモジュール設
計にも容易に適用することができる。
【００４８】図１の交換機の場合と同様に、制御回路３
０７は全ての経路指定決定（どの遅延線がどのパケット
をバッファするか決定することを有する）を行う。例え
ば、同じ出力ポートに宛てられた多数の着信パケットが
入力線３０１−１〜３０１−ｎからルータ３０３又は３
０４により受信される場合、これらパケットのヘッダ
は、制御回路３０７により読み出される。
０７は全ての経路指定決定（どの遅延線がどのパケット
をバッファするか決定することを有する）を行う。例え
ば、同じ出力ポートに宛てられた多数の着信パケットが
入力線３０１−１〜３０１−ｎからルータ３０３又は３
０４により受信される場合、これらパケットのヘッダ
は、制御回路３０７により読み出される。
【００４９】制御回路３０７は、例えば、前記のスケジ
ューリング方法を用いて受信パケットに対する適正な処
理を決定する。この決定の一部として、制御回路３０７
は受信パケットのうちどのパケットを適当な出力ポート
に送信するか、パケットの優先順位に基づいて決定す
る。出力ポートに経路指定されるべき選択パケットはＭ
ＮＳＢ３０６に送信される。
ューリング方法を用いて受信パケットに対する適正な処
理を決定する。この決定の一部として、制御回路３０７
は受信パケットのうちどのパケットを適当な出力ポート
に送信するか、パケットの優先順位に基づいて決定す
る。出力ポートに経路指定されるべき選択パケットはＭ
ＮＳＢ３０６に送信される。
【００５０】ＭＮＳＢ３０６は即座にこのパケットをラ
イン３０８を介して後置交換機３０９又は３１０に送
る。後置交換機は、他のタイプのデバイスを使用するこ
とにより生じるであろうエネルギ損失を防止するため
に、図３のパケット交換システムの光インプレメンテー
ションで使用される。
イン３０８を介して後置交換機３０９又は３１０に送
る。後置交換機は、他のタイプのデバイスを使用するこ
とにより生じるであろうエネルギ損失を防止するため
に、図３のパケット交換システムの光インプレメンテー
ションで使用される。
【００５１】パケットをバッファしなければならない場
合、制御回路３０７は信号をルータ３０３又は３０４に
送信し、このパケットをＭＮＳＢ３３０に向かわせる。
次いで、ＭＮＳＢ３３０はこのパケットを制御回路３０
７により示された遅延線に送る。
合、制御回路３０７は信号をルータ３０３又は３０４に
送信し、このパケットをＭＮＳＢ３３０に向かわせる。
次いで、ＭＮＳＢ３３０はこのパケットを制御回路３０
７により示された遅延線に送る。
【００５２】好都合なことに、再循環遅延線（図１の１
０５−１〜１０５−ｍ又は図３の３１８−１〜３１８−
ｍ）は他の方法では不可能な、柔軟性と効率性を与え
る。例えば、先入れ先出し要件は、（他のパケットが同
じ出力について待機されているので）到着パケットは少
なくともｋタイムスロットには伝送できないことを指図
する。
０５−１〜１０５−ｍ又は図３の３１８−１〜３１８−
ｍ）は他の方法では不可能な、柔軟性と効率性を与え
る。例えば、先入れ先出し要件は、（他のパケットが同
じ出力について待機されているので）到着パケットは少
なくともｋタイムスロットには伝送できないことを指図
する。
【００５３】次いで、このパケットを長さｋ（出来れ
ば）の再循環遅延線に格納し、そして、このパケットを
適当な時点で伝送する。パケットが長さｋの遅延線でバ
ッファできないとしても、“最適性能”は依然として可
能である。なぜなら、合計でｋの長さになる遅延線の組
合せが多数存在するからである。
ば）の再循環遅延線に格納し、そして、このパケットを
適当な時点で伝送する。パケットが長さｋの遅延線でバ
ッファできないとしても、“最適性能”は依然として可
能である。なぜなら、合計でｋの長さになる遅延線の組
合せが多数存在するからである。
【００５４】例えば、１０タイムスロットの最適（すな
わち最小）遅延は、長さ１０の遅延線でパケットをバッ
ファするか、又は長さ７と３の遅延線で連続的にバッフ
ァするか、若しくは長さ６，１及び３の遅延線で連続的
にバッファすることにより達成することができる。更
に、再循環は、“スケジューリング決定”を、パケット
が帰還遅延線から交換機に戻る度に、改訂することがで
きる。例えば、新たな高優先順位パケットを迅速に伝送
することができる。
わち最小）遅延は、長さ１０の遅延線でパケットをバッ
ファするか、又は長さ７と３の遅延線で連続的にバッフ
ァするか、若しくは長さ６，１及び３の遅延線で連続的
にバッファすることにより達成することができる。更
に、再循環は、“スケジューリング決定”を、パケット
が帰還遅延線から交換機に戻る度に、改訂することがで
きる。例えば、新たな高優先順位パケットを迅速に伝送
することができる。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
電子パケット交換機におけるＲＡＭにより得られるもの
と同じ性能及び機能を提供する光及び光電子パケット交
換機で使用できるパケットバッファリングシステムが得
られる。本発明では、共通出力ポートに宛てられた着信
パケットを分析し、これらの優先順位を決定する。低優
先順位のパケットは適当に選択された長さの再循環遅延
線でバッファされ、その後、このパケットの優先順位に
基づいて、出力ポートへの伝送がスケジュール化され
る。
電子パケット交換機におけるＲＡＭにより得られるもの
と同じ性能及び機能を提供する光及び光電子パケット交
換機で使用できるパケットバッファリングシステムが得
られる。本発明では、共通出力ポートに宛てられた着信
パケットを分析し、これらの優先順位を決定する。低優
先順位のパケットは適当に選択された長さの再循環遅延
線でバッファされ、その後、このパケットの優先順位に
基づいて、出力ポートへの伝送がスケジュール化され
る。
【図１】優先順位に基づいて、低優先順位パケットの配
信をスケジュール化し、適当に選択された長さの再循環
遅延線でパケットをバッファするように設計された本発
明のパケット交換機の一例も模式的ブロック図である。
信をスケジュール化し、適当に選択された長さの再循環
遅延線でパケットをバッファするように設計された本発
明のパケット交換機の一例も模式的ブロック図である。
【図２】図１及び図３の再循環遅延線におけるパケット
のトラックを記録する制御テーブルの一例の表図であ
る。
のトラックを記録する制御テーブルの一例の表図であ
る。
【図３】ルータによりフロントエンド化された多数の交
換機に区分けされたパケット交換システムの一例の模式
的ブロック図である。
換機に区分けされたパケット交換システムの一例の模式
的ブロック図である。
１０１，３０１ 入力線 １０２，３０６，３１２，３１４３３０ 無記憶ノンブ
ロッキング交換ブロック １０３，３４０ 出力ポート １０４，３０７ 制御回路 １０５，３１８ 再循環遅延線 １１０ パワースプリッタ ３０３，３０４，３１９，３２０ ルータ ３０９，３１６，３１７ 後置交換機
ロッキング交換ブロック １０３，３４０ 出力ポート １０４，３０７ 制御回路 １０５，３１８ 再循環遅延線 １１０ パワースプリッタ ３０３，３０４，３１９，３２０ ルータ ３０９，３１６，３１７ 後置交換機
フロントページの続き (56)参考文献 特表 昭60−500935（ＪＰ，Ａ) Ｓｐｒｉｎｇ Ｊｏｉｎｔ Ｃｏｍｐ ｕｔｙｅｒ Ｃｏｎｆｅｒｅｎｃｅ, 1968，ｐ307−314 Ｐｒｏｃ．ｏｆ ｔｈｅ ＳＰＩＥ Ｍｕｌｔｉｍｅｇａｂｉｔ Ｆｉｂｅｒ Ｃｏｍｍｕｎｉｃａｓｔｉｏｎ Ｓｙ ｓｔｅｍｓ Ｖｏｌ．2024 ｐ．212− 222 ＡＣＭ ＳＩＧＣＯＭＭ’93 ｐ127 −136 Ｐｒｏｃ．ｏｆ ｔｈｅ 31ｓｔ Ａ ｎｎｕａｌ Ａｌｌｅｒｔｏｎ Ｃｏｎ ｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉ ｃａｔｉｏｎ，Ｃｏｎｔｒｏｌ，ａｎｄ Ｃｏｍｐｕｔｉｏｇ ｐ770−779 Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒｋｓ ａｎｄ ＩＳＤＮ Ｓｙｓｔｅｍｓ Ｖｏｌ．26 Ｎｏ．６−８ ｐ931−943 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28
Claims (15)
- 【請求項１】 複数の入力ポートおよび出力ポートを有
する少なくとも１個の交換ブロックと、 （ａ）入力ポートにより受信されたパケットの優先順
位、および、（ｂ）パケットを出力ポートに配信する時
間、を決定する制御回路と、 それぞれ専用入力ポートおよび専用出力ポートに接続さ
れる複数の再循環遅延要素と、 高優先順位パケットとの間で出力ポートを争奪しあう低
優先順位パケットを、前記制御回路により決定された優
先順位に基づいて選択される再循環遅延要素でバッファ
リングするバッファ手段とを有することを特徴とするパ
ケット交換システム。 - 【請求項２】 前記バッファ手段は、 低優先順位パケットが少なくとも１個の高優先順位パケ
ットとの間で出力ポートをもはや争奪しあわなくなるま
で、該低優先順位パケットを少なくとも１個の再循環遅
延要素に経路指定する手段と、 すべての再循環遅延要素に経路指定されるすべてのパケ
ットを追跡する手段とをさらに有することを特徴とする
請求項１に記載のパケット交換システム。 - 【請求項３】 低優先順位パケットが再循環遅延要素に
経路指定される回数を制限する手段をさらに有すること
を特徴とする請求項２に記載のパケット交換システム。 - 【請求項４】 同じ優先順位の２個のパケットが、
（ａ）相異なる２個の入力ポートから同時に受信され、
かつ、（ｂ）１個の出力ポートに宛てられたパケットで
ある場合、任意に一方のパケットが、選択された再循環
遅延要素でバッファリングするように選択されることを
特徴とする請求項１に記載のパケット交換システム。 - 【請求項５】 前記複数の再循環遅延要素は相異なる長
さを有し、 パケットの優先順位および再循環遅延要素の長さに基づ
いて、特定の再循環遅延要素がパケットをバッファリン
グするために選択されることを特徴とする請求項１に記
載のパケット交換システム。 - 【請求項６】 低優先順位パケットは、長い再循環遅延
要素でバッファリングされ、高優先順位パケットは、短
い再循環遅延要素でバッファリングされることを特徴と
する請求項５に記載のパケット交換システム。 - 【請求項７】 交換ブロックの出力ポートに経路指定さ
れたすべてのパケットを先入れ先出し順序で保持する手
段をさらに有することを特徴とする請求項１に記載のパ
ケット交換システム。 - 【請求項８】 パケット交換システムの相異なる入力ポ
ートから受信され、該パケット交換システムの共通出力
ポートに宛てられた着信パケットの優先順位を決定する
手段と、 最高優先順位パケットを前記出力ポートに経路指定する
手段と、それぞれ の低優先順位パケットを、その優先順位に基づ
いて、相異なる時間遅延を提供するように構成された複
数の再循環遅延線のうちの特定の１つでバッファリング
するバッファ手段と、 再循環遅延線でバッファリングされた低優先順位パケッ
トを前記出力ポートへ配信する手段とを有することを特
徴とする、パケット交換システムで使用する装置。 - 【請求項９】 １個の低優先順位パケットを少なくとも
１個の再循環遅延線に経路指定できる回数を制限する手
段をさらに有することを特徴とする請求項８に記載の装
置。 - 【請求項１０】 交換機の相異なる入力ポートから受信
され、該交換機の共通出力ポートに宛てられた着信パケ
ットの優先順位を決定するステップと、 最高優先順位パケットを前記出力ポートに経路指定する
ステップと、それぞれ の低優先順位パケットを、その優先順位に基づ
いて、相異なる時間遅延を提供するように構成された複
数の再循環遅延線のうちの特定の１つでバッファリング
するステップと、 再循環遅延線でバッファリングされた低優先順位パケッ
トを前記出力ポートへ配信するステップとを有すること
を特徴とする、交換機でパケットを経路指定する方法。 - 【請求項１１】 複数の入力ポートおよび出力ポートを
有する少なくとも１個の交換ブロックを有する交換組織
と、 それぞれ前記交換組織の専用入力ポートおよび専用出力
ポートに接続される、相異なる時間遅延を提供するよう
に構成された複数の再循環遅延要素と、 （ａ）入力ポートから受信された各パケットの優先順位
を決定し、（ｂ）該優先順位に基づいて、高優先順位パ
ケットとの間で出力ポートを争奪しあう低優先順位パケ
ットが少なくとも１回前記交換組織に戻されるときに通
る再循環遅延要素を選択する制御回路とを有することを
特徴とするパケット交換システム。 - 【請求項１２】 パケットが同優先順位の別のパケット
との間で出力ポートを争奪しあう場合、該パケットを該
出力ポートに経路指定する手段をさらに有することを特
徴とする請求項１１に記載のパケット交換システム。 - 【請求項１３】 再循環遅延要素のうちの１つにあるパ
ケットが、入力ポートから受信された同優先順位の別の
パケットと競合する場合に、該パケットが受信された入
力ポートの位置に基づいて、該パケットを出力ポートに
経路指定する手段をさらに有することを特徴とする請求
項１１に記載のパケット交換システム。 - 【請求項１４】 複数の入力ポートおよび出力ポートを
有する少なくとも１個の交換ブロックと、 （ａ）入力ポートにより受信されたパケットの優先順
位、および、（ｂ）パケットを出力ポートに配信する時
間、を決定する制御回路と、それぞれ専用入力ポートおよび専用出力ポートに接続さ
れる 複数の再循環遅延要素と、高優先順位パケットとの間で出力ポートを争奪しあう低
優先順位パケットを、 前記制御回路により決定された優
先順位に基づいて選択される再循環遅延要素でバッファ
リングするバッファ手段とを有するパケット交換システ
ムにおいて、 前記パケット交換システムは、相異なる時間遅延手段の
再循環遅延要素を２個以上有し、 パケットは、その優先順位に基づいて特定の再循環遅延
要素でバッファリングされる ことを特徴とするパケット
交換システム。 - 【請求項１５】 低優先順位パケットは、長い時間遅延
の再循環遅延要素でバッファリングされ 高優先順位パ
ケットは、短い時間遅延の再循環遅延要素でバッファリ
ングされることを特徴とする請求項１４に記載のパケッ
ト交換システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US090732 | 1993-07-13 | ||
| US08/090,732 US5416769A (en) | 1993-07-13 | 1993-07-13 | Controlled-feedback packet switching system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154423A JPH07154423A (ja) | 1995-06-16 |
| JP3190522B2 true JP3190522B2 (ja) | 2001-07-23 |
Family
ID=22224054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18041494A Expired - Fee Related JP3190522B2 (ja) | 1993-07-13 | 1994-07-11 | パケット交換システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5416769A (ja) |
| EP (1) | EP0634854B1 (ja) |
| JP (1) | JP3190522B2 (ja) |
| CA (1) | CA2124471C (ja) |
| DE (1) | DE69431502T2 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5617413A (en) * | 1993-08-18 | 1997-04-01 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Scalable wrap-around shuffle exchange network with deflection routing |
| JP3044983B2 (ja) * | 1993-08-25 | 2000-05-22 | 株式会社日立製作所 | Ａｔｍスイッチングシステムのセル制御方法 |
| JP2596718B2 (ja) * | 1993-12-21 | 1997-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ネットワーク通信バッファを管理する方法 |
| FR2715015B1 (fr) * | 1994-01-07 | 1996-02-02 | Auffret Rene | Procédé et dispositif de transmission et d'aiguillage de paquets dans un réseau optique. |
| IT1266895B1 (it) * | 1994-07-26 | 1997-01-21 | Cselt Centro Studi Lab Telecom | Procedimento per l'allocazione ottimale delle risorse per il trasporto di flussi informativi a banda variabile su reti in tecnica atm, e nodo |
| US5923657A (en) * | 1994-08-23 | 1999-07-13 | Hitachi, Ltd. | ATM switching system and cell control method |
| US5500858A (en) * | 1994-12-20 | 1996-03-19 | The Regents Of The University Of California | Method and apparatus for scheduling cells in an input-queued switch |
| US5636210A (en) * | 1995-08-02 | 1997-06-03 | Agrawal; Jagannath P. | Asynchronous transfer mode packet switch |
| FR2742894B1 (fr) * | 1995-12-20 | 1998-03-13 | Deroux Dauphin Patrice | Systeme d'echange d'informations entre plusieurs operateurs |
| EP0790750B1 (en) * | 1996-02-16 | 2005-05-25 | Alcatel | Optical switch with synchronisation |
| US5822300A (en) * | 1996-04-02 | 1998-10-13 | Compaq Computer Corporation | Congestion management scheme |
| JP3036586B2 (ja) * | 1996-05-09 | 2000-04-24 | 日本電信電話株式会社 | Ａｔｍスイッチ |
| US5889776A (en) * | 1997-01-31 | 1999-03-30 | Alpnet Corporation | Physical layer switch system for ethernet local area network communication system |
| US6362905B1 (en) * | 1997-02-24 | 2002-03-26 | Hitachi, Ltd. | Optical crossconnect apparatus and optical transmission system |
| US6115751A (en) * | 1997-04-10 | 2000-09-05 | Cisco Technology, Inc. | Technique for capturing information needed to implement transmission priority routing among heterogeneous nodes of a computer network |
| US5940390A (en) * | 1997-04-10 | 1999-08-17 | Cisco Technology, Inc. | Mechanism for conveying data prioritization information among heterogeneous nodes of a computer network |
| US6791979B1 (en) | 1997-04-10 | 2004-09-14 | Cisco Technology, Inc. | Mechanism for conveying data prioritization information among heterogeneous nodes of a computer network |
| US5991302A (en) * | 1997-04-10 | 1999-11-23 | Cisco Technology, Inc. | Technique for maintaining prioritization of data transferred among heterogeneous nodes of a computer network |
| US5987028A (en) * | 1997-05-12 | 1999-11-16 | Industrial Technology Research Insitute | Multiple channel ATM switch |
| KR100233103B1 (ko) | 1997-05-27 | 1999-12-01 | 윤종용 | 순환구조를 갖는 광스위치장치 및 방법 |
| US6289389B1 (en) * | 1997-06-03 | 2001-09-11 | Lextron Systems, Inc. | Enhanced integrated data delivery system |
| US6088734A (en) * | 1997-11-12 | 2000-07-11 | International Business Machines Corporation | Systems methods and computer program products for controlling earliest deadline first scheduling at ATM nodes |
| US6065062A (en) * | 1997-12-10 | 2000-05-16 | Cisco Systems, Inc. | Backup peer pool for a routed computer network |
| US6185021B1 (en) * | 1998-03-20 | 2001-02-06 | Lucent Technologies, Inc. | Cross-connecting optical translator array |
| US6154743A (en) * | 1998-06-16 | 2000-11-28 | Cisco Technology, Inc. | Technique for accessing heterogeneous directory services in an APPN environment |
| US6145032A (en) * | 1998-09-21 | 2000-11-07 | International Business Machines Corporation | System for recirculation of communication transactions in data processing in the event of communication stall |
| US6947415B1 (en) * | 1999-04-15 | 2005-09-20 | Nortel Networks Limited | Method and apparatus for processing packets in a routing switch |
| JP3339463B2 (ja) * | 1999-05-13 | 2002-10-28 | 日本電気株式会社 | スイッチ及びその入力ポート |
| US6810211B1 (en) * | 1999-09-08 | 2004-10-26 | Alcatel | Preferred WDM packet-switched router architecture and method for generating same |
| US6721315B1 (en) | 1999-09-30 | 2004-04-13 | Alcatel | Control architecture in optical burst-switched networks |
| US6819870B1 (en) | 1999-11-02 | 2004-11-16 | Alcatel | All-optical networking optical fiber line delay buffering apparatus and method |
| US6671256B1 (en) | 2000-02-03 | 2003-12-30 | Alcatel | Data channel reservation in optical burst-switched networks |
| US6763192B1 (en) | 2000-03-03 | 2004-07-13 | Alcatel | Integration of all-optical crossconnect functionality in an optical packet switching apparatus |
| US6570694B1 (en) | 2000-03-03 | 2003-05-27 | Alcatel | System and method for low-jitter asynchronous optical regeneration using wavelength sampling |
| US6728212B1 (en) | 2000-06-23 | 2004-04-27 | Alcatel | Asymmetric void filling scheduler with bandwidth grabbing |
| US6804255B1 (en) | 2000-10-12 | 2004-10-12 | Alcatel | Hardware implementation of channel scheduling algorithms for optical routers with FDL buffers |
| US7221677B1 (en) * | 2000-10-19 | 2007-05-22 | Interactic Holdings, Llc | Scalable apparatus and method for increasing throughput in multiple level minimum logic networks using a plurality of control lines |
| US6665495B1 (en) * | 2000-10-27 | 2003-12-16 | Yotta Networks, Inc. | Non-blocking, scalable optical router architecture and method for routing optical traffic |
| US20020154360A1 (en) * | 2000-12-22 | 2002-10-24 | Liu Heyun H. | Discrete time sequence model for slotted and synchronous switching of optical burst signals |
| US6963564B1 (en) * | 2000-12-22 | 2005-11-08 | Alcatel | Method and apparatus for synchronized slotted optical burst switching |
| FR2819665B1 (fr) * | 2001-01-15 | 2003-04-11 | Cit Alcatel | Dispositif de commutation photonique |
| US6947446B2 (en) | 2001-01-16 | 2005-09-20 | Motorola, Inc. | Slot format and acknowledgement method for a wireless communication system |
| US7426210B1 (en) * | 2001-04-03 | 2008-09-16 | Yt Networks Capital, Llc | Port-to-port, non-blocking, scalable optical router architecture and method for routing optical traffic |
| US7068603B2 (en) | 2001-07-06 | 2006-06-27 | Juniper Networks, Inc. | Cross-bar switch |
| US7218637B1 (en) * | 2001-07-20 | 2007-05-15 | Yotta Networks, Llc | System for switching data using dynamic scheduling |
| US7106697B1 (en) | 2001-07-20 | 2006-09-12 | Lighthouse Capital Partners, Iv, Lp | Method for dynamically computing a switching schedule |
| US7190900B1 (en) | 2001-07-20 | 2007-03-13 | Lighthouse Capital Partners Iv, Lp | System and method for implementing dynamic scheduling of data in a non-blocking all-optical switching network |
| KR100419609B1 (ko) * | 2001-10-29 | 2004-02-25 | 주식회사 케이티 | 스위칭시스템의 셀/패킷 스케쥴링 장치 |
| US7613200B1 (en) * | 2002-01-15 | 2009-11-03 | Cisco Technology, Inc. | Method and apparatus using a random indication to map items to paths and to recirculate or delay the sending of a particular item when a destination over its mapped path is unreachable |
| TWI239156B (en) * | 2003-09-18 | 2005-09-01 | Ind Tech Res Inst | Multi-wavelength optical packet switch system with shared output buffer |
| US8107822B2 (en) * | 2005-05-20 | 2012-01-31 | Finisar Corporation | Protocols for out-of-band communication |
| US7899057B2 (en) * | 2006-04-28 | 2011-03-01 | Jds Uniphase Corporation | Systems for ordering network packets |
| US20070260728A1 (en) * | 2006-05-08 | 2007-11-08 | Finisar Corporation | Systems and methods for generating network diagnostic statistics |
| US8213333B2 (en) * | 2006-07-12 | 2012-07-03 | Chip Greel | Identifying and resolving problems in wireless device configurations |
| CN101212818B (zh) * | 2006-12-26 | 2010-12-08 | 华为技术有限公司 | 网络节点及缓存装置及调度方法 |
| US8526821B2 (en) | 2006-12-29 | 2013-09-03 | Finisar Corporation | Transceivers for testing networks and adapting to device changes |
| US8260142B2 (en) * | 2009-06-29 | 2012-09-04 | Alcatel Lucent | Multi-channel optical arrayed time buffer |
| WO2014073211A1 (ja) * | 2012-11-12 | 2014-05-15 | 日本電気株式会社 | 通信用中継装置、通信用中継システム、通信用中継方法、及び通信用中継プログラム |
| JP6341601B2 (ja) * | 2014-04-01 | 2018-06-13 | 国立研究開発法人情報通信研究機構 | 波長多重分離器とそれを用いた波長多重器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472801A (en) * | 1983-03-28 | 1984-09-18 | At&T Bell Laboratories | Distributed prioritized concentrator |
| US4761780A (en) * | 1986-12-22 | 1988-08-02 | Bell Communications Research, Inc. | Enhanced efficiency Batcher-Banyan packet switch |
| GB8720605D0 (en) * | 1987-09-02 | 1987-10-07 | British Telecomm | Communications switch |
| US4893304A (en) * | 1988-09-02 | 1990-01-09 | Bell Communications Research, Inc. | Broadband packet switch with combined queuing |
| US4866701A (en) * | 1988-09-02 | 1989-09-12 | Bell Communications Research, Inc. | Packet switch with dynamic allocation of inputs |
| US4891803A (en) * | 1988-11-07 | 1990-01-02 | American Telephone And Telegraph Company | Packet switching network |
| CA1320257C (en) * | 1989-04-20 | 1993-07-13 | Ernst August Munter | Method and apparatus for input-buffered asynchronous transfer mode switching |
| US5233606A (en) * | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
-
1993
- 1993-07-13 US US08/090,732 patent/US5416769A/en not_active Expired - Lifetime
-
1994
- 1994-05-27 CA CA002124471A patent/CA2124471C/en not_active Expired - Fee Related
- 1994-07-06 DE DE69431502T patent/DE69431502T2/de not_active Expired - Fee Related
- 1994-07-06 EP EP94304973A patent/EP0634854B1/en not_active Expired - Lifetime
- 1994-07-11 JP JP18041494A patent/JP3190522B2/ja not_active Expired - Fee Related
Non-Patent Citations (5)
| Title |
|---|
| ＡＣＭ ＳＩＧＣＯＭＭ’９３ ｐ１２７−１３６ |
| Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒｋｓ ａｎｄ ＩＳＤＮ Ｓｙｓｔｅｍｓ Ｖｏｌ．２６ Ｎｏ．６−８ ｐ９３１−９４３ |
| Ｐｒｏｃ．ｏｆ ｔｈｅ ３１ｓｔ Ａｎｎｕａｌ Ａｌｌｅｒｔｏｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ，Ｃｏｎｔｒｏｌ，ａｎｄ Ｃｏｍｐｕｔｉｏｇ ｐ７７０−７７９ |
| Ｐｒｏｃ．ｏｆ ｔｈｅ ＳＰＩＥ Ｍｕｌｔｉｍｅｇａｂｉｔ Ｆｉｂｅｒ Ｃｏｍｍｕｎｉｃａｓｔｉｏｎ Ｓｙｓｔｅｍｓ Ｖｏｌ．２０２４ ｐ．２１２−２２２ |
| Ｓｐｒｉｎｇ Ｊｏｉｎｔ Ｃｏｍｐｕｔｙｅｒ Ｃｏｎｆｅｒｅｎｃｅ，１９６８，ｐ３０７−３１４ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69431502D1 (de) | 2002-11-14 |
| EP0634854A3 (en) | 1996-01-10 |
| CA2124471A1 (en) | 1995-01-14 |
| DE69431502T2 (de) | 2003-06-18 |
| EP0634854A2 (en) | 1995-01-18 |
| EP0634854B1 (en) | 2002-10-09 |
| JPH07154423A (ja) | 1995-06-16 |
| US5416769A (en) | 1995-05-16 |
| CA2124471C (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190522B2 (ja) | パケット交換システム | |
| Karol | Shared-memory optical packet (ATM) switch | |
| US6915372B2 (en) | Methods and apparatus for managing traffic through a buffered crossbar switch fabric | |
| US5790545A (en) | Efficient output-request packet switch and method | |
| US6351466B1 (en) | Switching systems and methods of operation of switching systems | |
| US7756013B2 (en) | Packet switching system and method | |
| US7173931B2 (en) | Scheduling the dispatch of cells in multistage switches | |
| US6940851B2 (en) | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme | |
| US6944170B2 (en) | Switching arrangement and method | |
| EP0590877B1 (en) | Multistage optical packet distribution network with bypass | |
| EP0590865B1 (en) | Multistage growable optical packet switching arrangement with bypass | |
| US8582972B2 (en) | Systems and methods for storing optical data | |
| Hsu et al. | On the deflection routing in QoS supported optical burst-switched networks | |
| US6804255B1 (en) | Hardware implementation of channel scheduling algorithms for optical routers with FDL buffers | |
| US7103056B2 (en) | Scheduling the dispatch of cells in multistage switches using a hierarchical arbitration scheme for matching non-empty virtual output queues of a module with outgoing links of the module | |
| Wang et al. | Efficient designs of optical LIFO buffer with switches and fiber delay lines | |
| US5784372A (en) | Scheduling connections across a switching matrix | |
| US7269158B2 (en) | Method of operating a crossbar switch | |
| JPH08262508A (ja) | 光子スイッチング・マトリックス | |
| KR0183341B1 (ko) | 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 | |
| JP2754612B2 (ja) | パケット交換機 | |
| JP2000261458A (ja) | 帯域管理回路 | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 | |
| JPH06216932A (ja) | Ａｔｍスイッチ | |
| USRE42600E1 (en) | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |