KR0183341B1 - 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 - Google Patents
에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 Download PDFInfo
- Publication number
- KR0183341B1 KR0183341B1 KR1019960006196A KR19960006196A KR0183341B1 KR 0183341 B1 KR0183341 B1 KR 0183341B1 KR 1019960006196 A KR1019960006196 A KR 1019960006196A KR 19960006196 A KR19960006196 A KR 19960006196A KR 0183341 B1 KR0183341 B1 KR 0183341B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- path
- input
- pbx
- atm
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/6225—Fixed service order, e.g. Round Robin
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/629—Ensuring fair share of resources, e.g. weighted fair queuing [WFQ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/70—Admission control; Resource allocation
- H04L47/72—Admission control; Resource allocation using reservation actions during connection setup
- H04L47/722—Admission control; Resource allocation using reservation actions during connection setup at the destination endpoint, e.g. reservation of terminal resources or buffer space
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM-PBX(Asynchronous Transfer Mode-Private Branch Exchange)의 입력 버퍼형 ATM스위치에 관한 것으로, 특히 경로의 효율을 향상시켜 셀 손실률과 셀 전달지연을 낮추므로 고성능의 ATM스위치에 적합하도록 한 ATM-PBX의 다중 입력 버퍼형 ATM스위치에 관한 것이다.
종래 ATM-PBX의 입력 버퍼형 ATM스위치는 경로제어부에서 1셀 처리 시간 내에 1회의 경로 제어만 하므로 큐 헤더 블로킹이 발생하여 경로 효율이 낮아 셀 손실률과 셀 전달지연이 많은 문제점이 있었다.
본 발명에 의해 다중 큐부의 입력큐를 라운드 로빈 방식으로 순회하여 경로 설정에 따른 공정성을 기함으로써, 경로의 효율을 향상시켜 셀 손실률과 셀 전달지연을 낮추어 다양한 서비스 품질을 제공할 수가 있다.
Description
제1도는 종래 ATM-PBX의 입력 버퍼형 ATM스위치를 나타낸 블록도이고,
제2도는 본 발명의 실시예에 따른 ATM-PBX의 다중 입력 버퍼형 ATM스위치를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
11-1∼11-N : 입력 큐(Queue) 12 : 경로제어부
13, 24 : 스위칭부
21-1∼21-N : 다중 큐부(Multi-Queue Block)
22-1∼22-N : 셀 선택부(Cell Selection Block)
23 : 셀 경로제어부(Cell Route Control Block)
본 발명은 ATM-PBX(Asynchronous Transfer Mode-Private Branch Exchange)의 입력 버퍼형 ATM스위치에 관한 것으로, 특히 경로의 효율을 향상시켜 셀 손실률과 셀 전달지연을 낮추어 줌으로써 고성능의 ATM스위치에 적합하도록 한 ATM-PBX의 다중 입력 버퍼형 ATM위치에 관한 것이다.
정보화 시대에 들어서면서, 교류되는 정보가 많아짐에 따라 고속의 통신 시스템이 필요하게 되었다. 이에 BISDN(Broad Informatied Digital Network)의 구조가 제안되었으며, ATM-PBX가 이에 맞는 교환기로서의 역할을 수행하게 되었다.
그리고, 이러한 ATM-PBX에서의 ATM스위치칩이 최근에 다양하게 개발되고 있는 중이다.
종래 ATM-PBX의 입력 버퍼형 ATM스위치는 제1도에 도시된 바와 같이, 각 입력단자를 통해 입력되는 셀을 잠시 저장하는 N개의 입력 큐(11-1∼11-N)와, 해당 N개의 큐(11-1∼11-N)에 잠시 저장된 셀의 헤더를 읽어들여 경로 경합한 후 경로 설정하여 해당 N개의 입력 큐(11-1∼11-N)에 저장된 셀을 스위칭부(13)로 인가하는 경로 제어부(12)와, 해당 경로제어부(12)의 경로 설정에 따라 해당 인가되는 셀을 스위칭하는 스위칭부(13)를 포함하여 이루어진다.
이와 같이 구성된 ATM-PBX의 종래 입력 버퍼형 ATM스위치는 다음과 같이 동작한다.
종래 입력 버퍼형 ATM스위치의 N개의 각 입력단자에 입력 큐(11-1∼11-N)가 있어 각 입력단자를 통해 셀이 입력되면, N개의 입력큐(11-1∼11-N)는 입력되는 셀들을 잠시 저장한다.
그리고, 경로제어부(12)는 상기 N개의 입력 큐(11-1∼11-N)에 잠시 저장된 셀의 헤더를 읽어들여 경로 경합시킨 후 경로를 설정하여 해당 셀을 스위칭부(13)에 인가하는데, 아래의 그림과 같이 하나의 셀의 헤더를 다시 읽어들이는 다음 시간 슬롯(또는 1셀 처리 시간) 동안에 경로 제어를 한 번만 해당 셀을 스위칭부(13)에 인가한다.
이에 따라, 상기 스위칭부(13)는 상기 경로제어부(12)의 경로 설정에 따라 상기 셀을 스위칭한다.
한편, 상기 경로제어부(12)에서 경로 경합이 실패했을 경우에는 상기 입력 큐(11-1∼11-N)에 셀을 그대로 저장시켜 두었다가 다음 시간 슬롯에 다시 셀의 헤더를 읽어들여 다시 경로 경합시킨다.
그런데, 상기 경로제어부(12)에서 1셀 처리 시간 내에 1회의 경로제어를 하므로 각 입력 큐(11-1∼11-N)에 저장되는 셀들이 축척되어 자기 경로의 블로킹에 의해 유효한 경로를 가지더라도 처리되지 못하는 큐 헤더 블로킹(Header of Queue Blocking)을 발생시킨다.
그리하여 경로의 효율은 최대 약 63%밖에 되지 못하여 셀 손실률이 커지며 셀 전달지연도 커진다.
이와 같이, 종래 ATM-PBX의 입력 버퍼형 ATM스위치는 경로제어부에서 1셀 처리 시간 내에 1회의 경로 제어만 하므로 큐 헤더 블로킹이 발생하여 경로 효율이 낮아 셀 손실률과 셀 전달지연이 많은 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 경로의 효율을 향상시켜 셀 손실률과 셀 전달지연을 낮추어 주도록 하는 ATM-PBX의 입력 버퍼형 ATM스위치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 ATM-PBX의 입력 버퍼형 ATM스위치는 제2도에 도시된 바와 같이, 다수의 입력큐(Q1∼Qk)를 각각 포함하여 이루어진 N개의 다중 큐부(Multi-Queue Block; 21-1∼21-N)와, N개의 셀 선택부(Cell Selection Block; 22-1∼22-N)와, 셀 경로제어부(Cell Route Control Block; 23)와, 스위칭부(24)를 포함하여 이루어진다.
상기 스위칭부(22)는 경로 설정에 따라 인가되는 셀 데이터를 스위칭한다.
상기 다수의 입력큐(Q1∼Qk)는 각 입력단자를 통해 입력되는 셀들을 셀의 헤더에 따라 순서대로 저장한다.
상기 셀 선택부(22-1∼22-N)는 상기 각 다중 큐부(21-1∼21-N)의 제1입력큐(Q1)로부터 제k입력큐(Qk) 까지 라운드 로빈(round robin)방식으로 셀의 헤더를 읽어들여 경로요청 신호를 셀 경로제어부(23)에 인가하고, 셀 경로제어부(23)로부터 경로설정확인 신호를 인가받아 해당 제1입력큐(Q1)로부터 제k입력큐(Qk) 까지의 셀 데이터를 상기 스위칭부(24)에 인가한다.
상기 셀 경로제어부(23)는 상기 각 셀 선택부(22-1∼22-N)로부터 인가되는 경로요청 신호에 경로 할당을 하여 상기 경로설정확인 신호를 상기 각 셀 선택부(22-1∼22-N)에 인가한다.
본 발명의 실시예에 따른 ATM-PBX의 입력 버퍼형 ATM스위치의 동작을 다음과 같이 상세히 설명한다.
먼저, N개의 각 입력단자를 통해 셀들이 입력되면, 입력되는 셀들은 셀의 경로 정보를 가지고 있는 셀의 헤더에 따라 k개로 분류되어 N개의 각 다중 큐부(21-1∼21-N)의 다수 입력큐(Q1∼Qk)에 순서대로 저장된다.
이에, N개의 각 셀 선택부(22-1∼22-N)는 각 다중 큐부(21-1∼21-N)의 다수 입력큐(Q1∼Qk) 중에 제1입력큐(Q1)로부터 저장된 셀의 헤더를 먼저 읽어들여 경로요청 신호를 셀 경로제어부(23)에 인가한다.
이에 따라, 셀 경로제어부(23)는 각 경로요청 신호를 서로 비교 검색하여(경로 할당을 하여) 경로설정확인 신호를 각 셀 선택부(22-1∼22-N)에 인가한다.
이렇게 하여, 상기 경로설정확인 신호를 인가받은 각 셀 선택부(22-1∼22-N)는 상기 각 제1입력큐(Q1)로부터의 셀 데이터를 스위칭부(24)에 인가하여 상기 셀 경로제어부(23)의 경로 설정에 따라 스위칭된다.
그런데, 상기 셀 경로제어부(23)에서 경로 할당이 실패하면, 상기 경로설정확인 신호를 인가하지 않는다.
그러면, 상기 경로설정확인 신호를 인가받지 못한 셀 선택부(22-1∼22-N)는 해당 각 다중 큐부(21-1∼21-N)의 다수 입력큐(Q1∼Qk)중에 제2입력큐(Q2)로부터 셀의 헤더를 읽어들여 경로요청 신호를 상기 셀 경로제어부(23)에 다시 인가한다.
이에 따라, 상기 셀 경로제어부(23)는 상기 첫번째 경로가 설정되지 않은 것에 대해서만 경로 할당을 하여 상기 경로설정확인 신호를 인가받지 못했던 각 셀 선택부(22-1∼22-N)에 다시 경로설정확인 신호를 인가한다.
이와 같은 동작이 k번째의 제k입력큐(Qk)까지 반복되는데, 다음의 그림과 같다.
다시 말해서, 상기 각 셀 선택부(22-1∼22-N)는 매 셀 처리 시간 마다 상기 경로설정확인 신호를 받았을 경우, 제1입력큐(Q1)에서 제k입력큐(Qk)로 라운드 로빈(Round-robin) 방식으로 우선 순위를 순회시킴으로써 k개의 입력큐(Q1∼Qk)에 대한 경로 설정을 공정성있게 유지할 수 있다.
그리고, 상기 경로설정확인 신호를 인가받지 못한 셀 선택부(22-1∼22-N)는 예를 들어, 두번째에 받지 못했다고 한다면, 제3입력큐(Q3)를 우선적으로 경로 설정하여 처리하고, 제2입력큐(Q2)에 입력된 셀은 그대로 유지하여 다음 셀 처리 시간에 사용된다.
이상과 같이, 본 발명에 의해 다중 큐부의 입력큐를 라운드 로빈 방식으로 순회하여 경로 설정에 따른 공정성을 기함으로써, 경로의 효율을 향상시켜 셀 손실률과 셀 전달지연을 낮추어 양호한 서비스 품질을 제공할 수가 있다.
Claims (1)
- 경로 설정에 따라 인가되는 셀 데이터를 스위칭하는 스위칭부(24)를 구비하는 ATM-PBX의 입력 버퍼형 ATM스위치에 있어서,각 입력단자를 통해 입력되는 셀들을 셀의 헤더에 따라 순서대로 저장하는 다수의 입력큐(Q1∼Qk)를 각각 구비하는 다수의 다중 큐부(21-1∼21-N)와 :상기 각 다중 큐부(21-1∼21-N)에 구비된 다수의 입력큐(Q1∼Qk)로 부터 라운드 로빈 방식으로 셀의 헤더를 읽어들여 경로요청 신호를 인가하고, 경로설정확인 신호를 인가받아 해당 입력큐(Q1∼Qk)로부터의 셀 데이터를 상기 스위칭부(24)에 인가하는 다수의 셀 선택부(22-1∼22-N)와; 상기 각 셀 선택부(22-1∼22-N)로부터 인가되는 경로요청 신호에 따라 경로 할당을 하여 상기 경로설정확인 신호를 상기 각 셀 선택부(22-1∼22-N)에 인가하는 셀 경로제어부(23)를 포함하는 것을 특징으로 하는 ATM-PBX의 다중 입력 버퍼형 ATM스위치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006196A KR0183341B1 (ko) | 1996-03-08 | 1996-03-08 | 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006196A KR0183341B1 (ko) | 1996-03-08 | 1996-03-08 | 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068316A KR970068316A (ko) | 1997-10-13 |
KR0183341B1 true KR0183341B1 (ko) | 1999-05-15 |
Family
ID=19452699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006196A KR0183341B1 (ko) | 1996-03-08 | 1996-03-08 | 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0183341B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100378588B1 (ko) * | 1999-05-19 | 2003-03-29 | 주식회사 머큐리 | 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조 |
KR100382144B1 (ko) * | 2000-07-31 | 2003-05-01 | 주식회사 케이티 | 입출력버퍼형 스위치의 셀 시지연 보상방법 |
-
1996
- 1996-03-08 KR KR1019960006196A patent/KR0183341B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970068316A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893304A (en) | Broadband packet switch with combined queuing | |
CA1306790C (en) | Packet switch with dynamic allocation of inputs | |
EP0634854B1 (en) | Controlled-feedback packet switching system | |
KR100326789B1 (ko) | 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법 | |
CA2130403C (en) | Atm switching system and cell control method | |
CA2112528C (en) | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers | |
US7756013B2 (en) | Packet switching system and method | |
EP0471344B1 (en) | Traffic shaping method and circuit | |
JPH04229747A (ja) | パケット交換方法、およびパケット交換システム | |
JPH07202942A (ja) | パケット交換機 | |
EP0439098B1 (en) | Packet switching system having self-routing switches | |
US6314096B1 (en) | Packet switching system having self-routing switches | |
KR0183341B1 (ko) | 에이티엠-피비엑스의 다중 입력 버퍼형 에이티엠스위치 | |
US5923657A (en) | ATM switching system and cell control method | |
KR100220639B1 (ko) | Atm-pbx의 입력 버퍼형 atm스위치 | |
KR100220640B1 (ko) | Atm-pbx의 입력 버퍼형 atm스위치 | |
KR100198442B1 (ko) | 에이. 티. 엠 교환시스템에서 셀 점유 상태에 의한 셀 서비스 비율을 제어하는 우선순위 제어방법 | |
Cheng et al. | On the performance of an ATM switch capable of supporting two types of connections | |
US20020057696A1 (en) | Packet switching system having self-routing switches | |
JP3075187B2 (ja) | Atmスイッチ | |
JPH07264210A (ja) | Atmスイッチ | |
Seman et al. | Performance analysis of an ATM switch capable of supporting multiclass traffic | |
Tode et al. | A proposal of quasi-STM transmission method in ATM-based network | |
Fan et al. | An input buffer‐type ATM switching system using schedule comparison | |
JPH10303939A (ja) | Atmスイッチイングシステムのセル制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081201 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |