KR100233103B1 - 순환구조를 갖는 광스위치장치 및 방법 - Google Patents

순환구조를 갖는 광스위치장치 및 방법 Download PDF

Info

Publication number
KR100233103B1
KR100233103B1 KR1019970020931A KR19970020931A KR100233103B1 KR 100233103 B1 KR100233103 B1 KR 100233103B1 KR 1019970020931 A KR1019970020931 A KR 1019970020931A KR 19970020931 A KR19970020931 A KR 19970020931A KR 100233103 B1 KR100233103 B1 KR 100233103B1
Authority
KR
South Korea
Prior art keywords
input
cell
output
switch
port
Prior art date
Application number
KR1019970020931A
Other languages
English (en)
Other versions
KR19980084992A (ko
Inventor
강우식
장이평
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970020931A priority Critical patent/KR100233103B1/ko
Priority to CA002229683A priority patent/CA2229683C/en
Priority to SE9800758A priority patent/SE520024C2/sv
Priority to US09/078,666 priority patent/US6211979B1/en
Priority to JP14621898A priority patent/JP3167974B2/ja
Publication of KR19980084992A publication Critical patent/KR19980084992A/ko
Application granted granted Critical
Publication of KR100233103B1 publication Critical patent/KR100233103B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/005—Arbitration and scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Optical Communication System (AREA)

Abstract

광 스위치 네트워크 장치가, 입력포트 및 순환입력포트를 갖는 N개의 입력결합기들과, 셀 출력포트 및 순환출력포트를 갖는 N개의 출력결합기들과, 입력결합기와 출력결합기 사이에 연결되는 N/2개의 스위치결합기들과, 라우팅 테이블을 구비하고 셀입력시 결합기들의 제어신호들을 발생하는 제어부를 구비하며, 순환출력포트 번호x가 0≤x `N/2일 시 2x에 해당하는 순환입력포트에 연결하고, N/2≤x `N일 시 2x-N+1에 해당하는 셀 순환입력포트에 연결되는 단일 스테이지의 광 순환루프 구조로 스위치 네트워크가 구성되고, 셀 입력시 입력결합기의 셀 입력포트와 연결시켜 셀을 수신하고, 순환 과정에서 순환 출력포트와 대응되는 순환입력포트들이 연결되도록 제어하며 스위치결합기들을 제어하여 log2N회 반복하여 셀들을 순환 스위칭시키며, 스위칭 종료시 상기 셀 출력포트를 통해 셀을 출력한다.

Description

순환구조를 갖는 광스위치장치 및 방법
본 발명은 스위칭 장치 및 방법에 관한 것으로, 특히 단일 스테이지의 재순환 구조의 스위칭 장치 및 방법에 관한 것이다.
일반적으로 크로스(Clos), 밴스(Benes), 오메가(Omega), 배넌(Baynan), 베이스라인(Baseline) 및 플립(FlI) 등과 같은 많은 종류의 다중 연결 망(Multiple Interconnection Network: MIN)은 지난 40여년 동안 교환시스템(telephone switching system)에서 사용되어 왔다. 또한 광대역 교환시스템(broadband Switching system)이나 병렬 계산 시스템(parallel computing system) 등에 사용될 수 있는 다른 종류의 네트워크들이 계속 연구되어 왔다. 상기 오메가 네트워크(Omega network)는 log2N 단(여기서 N은 입력포트 및 출력포트의 수)의 셔플/교환 네트워크(shuffle/exchange network)들이 캐스케이드 접속(cascade)되므로서 이루어진다. 상기와 같은 구조를 갖는 오메가 네트워크는 대칭 구조가 이루어지므로 집적 기능을 용이하게 구현할 수 있는 중요한 네트워크이며, 이로인해 대규모의 스위치 용량을 필요로하는 광대역 스위칭 시스템이나 병렬 계산 시스템에서 스위치장치에로 사용될 수 있다. 따라서 상기 오메가 네트워크는 현대의 기술에 가장 적합한 네트워크 중의 하나이며, 특히 OEIC(Opto-Electronical Integrated Circuit)와 PIC(Photonic Integrated Circuit) 등에 적합하다.
도 1은 N=8인 셔플/교환 네트워크의 구성 예를 도시하고 있다. 여기서 상기 N은 입력 및 출력포트의 수를 표시한다. 상기 도 1에서 스위치 엘리먼트 SE0-SE3은 2*2 스위치이다. 또한 도 2a는 2*2 스위치 앨리먼트에서 입력되는 셀(cell)이 스위치 되는 상태(exchange state)를 도시하는 도면이고, 도 2b는 2*2 스위치 앨리먼트에서 입력되는 셀이 스위치되지 않고 바이패스되는 상태(bypass state)를 도시하는 도면이다.
먼저 상기 도 1에서 8개의 입력포트I0-I7에 인가되는 셀들은 셔플되어 4개의 스위치앨리먼트SE0-SE3에 입력된다. 그러면 상기 도 2a 및 도 2b에 도시된 바와 같이, 상기 각 스위치 앨리먼트SE0-SE3 들은 도시하지 않은 제어신호에 의해 스위치 상태 및 바이패스 상태로 결정되어 입력되는 셀을 출력한다. 이는 상기 입력포트I0-I7에 입력되는 셀들이 셔플에 의해 상기 스위치 앨리먼트SE0-SE3 들에 인가되며, 상기 스위치 엘리먼트SEO-SE3을 제어하여 셔플 입력된 셀들을 스위치 출력할 수 있다. 상기와 같은 방법으로 8*8 스위치의 셔플/교환을 완성할 수 있다.
상기와 같이 N개의 입력신호 및 N개의 출력신호를 갖는 오메가 네트워크는 셀프-라우팅(self-routing) 특성을 인한 논 블록킹(non-blocking)을 실현하기 위하여, log2N 단 셔플/교환 네트워크를 캐스케이딩 연결하여야 하며, 상기 각 단은 N/2개의 2*2 스위치 앨리먼트들로 구성된다. 도 3은 N=8인 3단의 논 블록킹 셀프-라우팅 스위치 네트워크(nonblock self-routing omega network)의 구성 예를 도시하고 있다.
상기 도 3에서 스위치 네트워크의 각 단은 4개의 2*2 스위치 앨리먼트 SE00-SE03, SE10-SE13, SE20-SE23 들을 구비하며, 상기 각 스위치 앨리먼트SE00-SE03, SE10-SE13, SE20-SE23 들은 교환(exchange) 및 바이패스(bypas)의 2가지 상태를 갖는다. 이때 상기 상기 스위치 앨리먼트SE00-SE03, SE10-SE13, SE20-SE23 들은 셀 헤더(cell header)의 어드레스 비트 값들에 의해 입력되는 셀들을 교환 또는 바이패스한다. 다시 말하면, 스위치 앨리먼트SE00-SE03, SE10-SE13, SE20-SE23 들은 셀 헤더의 어드레스 비트들에 따라 출력포트를 결정한다. 즉, 첫 번째 단의 스위치 엘리먼트SE00-SE03 들은 셀 헤더의 첫 번째 어드레스 비트에 의해 입력되는 셀의 교환 또는 바이패스를 결정하고, 두 번째 단의 스위치 엘리먼트 SE10-SE13 들은 셀 헤더의 두 번째 어드레스 비트에 의해 입력되는 셀의 교환 또는 바이패스를 결정하며, 세 번째 단의 스위치 엘리먼트 SE20-SE23 들은 셀 헤더의 세 번째 어드레스 비트에 의해 입력되는 셀의 교환 또는 바이패스를 결정한다.
상기와 같은 방법으로 셀 헤더의 어드레스 비트들에 대응되는 각 단의 스위치 앨리먼트들이 입력되는 셀의 교환 또는 바이패스를 결정하고, 이로인해 입력되는 셀은 해당하는 스위치 엘리먼트들에서 교환 또는 바이패스 출력된다. 상기와 같이 스위치 엘리먼트 SE00-SE03, SE10-SE13, SE20-SE23들의 스위치는 제어부(Electronic Control Unit: ECU)에 의해 제어된다. 상기 도 3에서 굵은 선 표시는 입력포트 I2 및 I3에 입력되는 셀이 출력포트 O2 및 O3으로 스위치 출력되는 셀프 라우팅 경로(self-routing path)를 나타낸다. 상기와 같은 3단의 스위치 네트워크의 처리를 종료하면, 모든 입력 셀들은 블록킹 없이 해당하는 목적지에 도달된다. 여기서 출력포트의 대한 설명은 생략한다.
상기와 같은 종래의 논 블록킹 스위치 네트워크는 스위치 단 수 N을 증가시키므로서 스위치 용량을 증가시킬 수 있다. 또한 소팅(sorting)과 셀프 라우팅을 구현하기 위하여, 배처 소팅 네트워크(Batcher sorting network), 비교/블록킹 회로 네트워크(Comparison/Blocking Circuit network) 및 집중회로(Concentration Circuit) 등과 같은 몇가지 다른 네트워크를 추가할 수 있다. 그러나 상기와 같은 종래의 스위치 네트워크 시스템은 대용량 스위치 네트워크 시스템을 구현할 시 많은 제약을 갖게된다. 즉, 종래의 스위치 네트워크 시스템은 스위치단의 수를 증가시키므로서 스위칭 용량을 크게하게 되는데, 이런 경우 스위치의 부피가 매우 커지는 문제점을 갖게된다.
따라서 본 발명의 목적은 광대역 서비스를 위한 순환 구조의 광 스위치 네트워크 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 N*N 스위치 네트워크 구성시 log2N 번의 순환에 의해 입력되는 셀을 셔플하고 순환시 대응되는 어드레스 비트에 의해 셀을 스위칭하는 단일 스테이지의 광 오메가 스위치 네트워크 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 광 스위치 네트워크 장치는, 셀 입력포트 및 순환입력포트를 갖는 N개의 입력결합기들과, 셀 출력포트 및 순환출력포트를 갖는 N개의 출력결합기들과, 상기 입력결합기와 출력결합기 사이에 연결되는 N/2개의 스위치결합기들과, 라우팅 테이블을 구비하고 셀입력시 상기 결합기들의 제어신호들을 발생하는 제어부를 구비하며, 상기 순환출력포트 번호x가 0≤x `N/2일 시 2x에 해당하는 순환입력포트에 연결하고, N/2≤x `N일 시 2x-N+1에 해당하는 셀 순환입력포트에 연결되는 단일 스테이지의 광 순환루프 구조로 스위치 네트워크가 구성되고, 상기 셀 입력시 입력결합기의 셀 입력포트와 연결시켜 셀을 수신하고, 순환 과정에서 상기 순환 출력포트와 대응되는 순환입력포트들이 연결되도록 제어하며 상기 스위치결합기들을 제어하여 log2N회 반복하여 셀들을 순환 스위칭시키며, 스위칭 종료시 상기 셀 출력포트를 통해 셀을 출력하는 것을 특징으로 한다.
도 1은 N=8인 셔플/교환 네트워크의 구성을 도시하는 도면
도 2a는 2*2 스위치 앨리먼트가 교환 동작을 수행하는 상태를 도시하는 도면이고, 도 2b는 2*2 스위치 앨리먼트가 바이패스 동작을 수행하는 상태를 도시하는 도면
도 3은 종래의 8*8의 3단 논블록킹 셀프-라우팅 오메가 네트워크의 구성을 도시하는 도면
도 4는 본 발명의 실시예에 따른 8*8의 광 오메가 네트워크 구조를 도시하는 도면
도 5는 본 발명의 실시예에 따른 방향성 결합기의 구성을 도시하는 도면
도 6a 및 도 6b는 상기 도 5와 같은 방향성 결합기의 입력 파트에서 각각 초기 상태 및 순환 상태의 두 상태를 도시하는 도면
도 7a 및 도 7b는 방향성 결합기의 메인파트에서 각각 교환상태 및 바이패스 상태의 두 상태를 도시하는 도면
도 8a 및 도 8b는 방향결합기의 출력파트에서 각각 초기 및 순환상태와 종료상태의 두 상태를 도시하는 도면
도 9는 도 4와 같은 구조의 8*8 광 오메가 네트워크에서 스위칭 동작의 수행 과정을 도시하는 흐름도
도 10은 도 4와 같은 단일 스테이지 광 스위치 네트워크의 동작을 설명하기 위한
도 11은 본 발명의 실시예에 따른 N*N의 광 오메가 네트위크의 구조를 도시하는 도면
도 12는 도 11과 같은 구조의 N*N 광 오메가 네트워크의 셔플 구조를 도시하는 도면
도 13은 도 11과 같은 구조의 N*N 광 오메가 네트워크에서 스위칭 동작의 수행 과정을 도시하는 흐름도
도 4는 본 발명의 실시예에 따라 순환 구조를 갖는 광 스위치 네트워크(single stage with recirculating structure of Optical Omega Network)의 구조를 도시하는 도면이다. 상기 도 4는 N=8인 경우의 순환 구조를 갖는 단일 스테이지 광 스위치 스위치 네트워크 구조를 도시하고 있다.
상기 도 4를 참조하면, 소팅 네트워크(sorting network)101은 각 셀들의 출력포트 번호에 따라 모든 셀들을 소트한다. 광전변환기(Optic/electric converter)107은 상기 소팅 네트워크101에서 출력되는 광 셀(optical cell)을 전기적인 패킷(electric packet)으로 변환한 후, 이 신호를 제어부109에 전달한다. 버퍼(buffer)103은 상기 제어부(Electronic Control Unit)109가 셀 헤더를 분석하는 시간 동안 상기 입력 셀을 버퍼링한다.
스위치 네트워크105는 순환구조를 갖는 단일 스테이지의 스위치 네트워크 구조로서, 입력부10은 셀 입력포트ip 및 순환입력포트rip 들을 구비하고, 출력부30은 셀 출력포트op 및 순환출력포트rop 들을 구비하며, 상기 입력부10과 출력부30 사이에 셀을 교환 및 바이패스하기 위한 스위치부20을 구비한다.
상기 제어부109는 상기 광전변환기107에서 셀을 수신한 후, 셀의 헤더를 분석한다. 상기 제어부109는 상기 입력된 셀의 입/출력 포트 번호 및 라우팅 테이블(routing table)에 따라, 모든 셀들의 경로를 선택하고 3단 스위치 엘리먼트들의 단들을 결정한다. 또한 상기 제어부109는 상기 버퍼103을 제어하여 입력된 모든 셀들을 상기 스위치 네트워크105의 입력포트ip들에 각각 인가한다. 이후 상기 제어부109는 상기 입력부10 및 출력부30을 제어하여 순환입력포트rip 및 순환출력포트rop들 선택하여 순환 기능을 선택하며, 셀 헤더의 어드레스 비트들에 따라 상기 스위치부20을 제어하여 입력된 셀을 교환 또는 바이패스시키는 동작을 반복 수행하면서 셀 스위칭 기능을 수행한다. 상기와 같은 과정을 반복하여 3번의 순환 동작이 수행된 후, 상기 제어부109는 출력부30의 출력포트op들을 선택하여 스위칭 완료된 셀들을 출력한다.
상기 스위치 네트워크105의 구성을 살펴보면, 상기 스위치 네트워크105는 크게 입력부(input part)10, 스위치부(main part)20, 출력부(output part)30으로 구성된다.
상기 입력부10은 8개의 입력결합기(input directional coupler) IDC0-IDC7로 구성된다. 상기 입력결합기IDC0-IDC7은 각각 셀 입력포트ip와 순환입력포트rip들을 구비하며, 입력제어신호IPC에 의해 상기 입력포트ip 및 rip의 신호를 스위칭 출력한다. 상기 입력결합기IDC0-IDC7에서 입력포트ip는 상기 버퍼103에서 출력되는 셀들을 입력하는 포트들이며, 순환입력포트rip는 출력부30의 순환출력포트rop에서 출력되는 셀을 순환 입력하는 포트이다. 상기 입력결합기IDC0-IDC7은 2입력포트 및 1출력포트를 갖는다. 상기 입력부10의 순환입력포트의 입출력 관계는 하기 <표 1>과 같다.
[표 1]
입력 출력
rip0 rop0 SWDC0의 제1입력단
rip1 rop4 SWDC0의 제2입력단
rip2 rop1 SWDC1의 제1입력단
rip3 rop5 SWDC1의 제2입력단
rip4 rop2 SWDC2의 제1입력단
rip5 rop6 SWDC2의 제2입력단
rip6 rop3 SWDC3의 제1입력단
rip7 rop7 SWDC3의 제2입력단
상기 스위치부20은 4개의 스위치 결합기(main directional coupler) SWDC0-SWDC3으로 구성된다. 상기 스위치 결합기SWDC0-SWDC3은 2입력포트 및 2출력포트를 갖는 방향성 결합기(directional coupler)로서, 상기 제어부109에서 출력되는 스위치제어신호SWPC에 의해 상기 입력부10에서 출력되는 셀을 교환 또는 바이패스하여 출력부30에 인가한다. 상기 스위치 결합기SWDC0-SWDC3의 연결 관계는 하기 <표 2>과 같다. 상기 스위치SWDC0-SWDC3의 제1입력 및 출력은 상측 입력 및 출력(upper input/output)으로 불릴 수 있으며, 제2입력 및 출력은 하측 입력 및 출력(lower input/output)으로 불릴 수도 있다.
[표 2]
입력 스위치 출력
IDC0의 출력을 입력 SWDC0에서 교환 또는 바이패스 ODC0의 입력으로 출력
IDC1의 출력을 입력 ODC1의 입력으로 출력
IDC2의 출력을 입력 SWDC1에서 교환 또는 바이패스 ODC2의 입력으로 출력
IDC3의 출력을 입력 ODC3의 입력으로 출력
IDC4의 출력을 입력 SWDC2에서 교환 또는 바이패스 ODC4의 입력으로 출력
IDC5의 출력을 입력 ODC5의 입력으로 출력
IDC7의 출력을 입력 SWDC3에서 교환 또는 바이패스 ODC6의 입력으로 출력
IDC7의 출력을 입력 ODC7의 입력으로 출력
출력부30은 상기 8개의 출력결합기(output directional coupler) ODC0-ODC7로 구성된다. 상기 출력결합기ODC0-ODC7은 각각 셀 출력포트op와 순환출력포트rop들을 구비하며, 출력제어신호OPC에 의해 상기 스위치결합기SWDC0-SWDC3에서 출력되는 셀을 상기 출력포트op 및 rop에 스위칭 출력한다. 상기 출력결합기OPC0-OPC7에서 출력포트op는 스위치 종료된 셀을 출력하기 위한 포트이며, 순환출력포트rop는 스위칭 과정에서 출력되는 셀을 입력부10의 순환입력포트rip에 순환시키기 위한 포트이다. 상기 출력결합기ODC0-ODC7은 1입력포트 및 2출력포트를 갖는다.
이때 상기 출력부30의 순환출력포트rop와 입력부10의 순환입력포트rip를 연결은 광섬유(optic fiber)를 사용하며, 이와같이 순환 루프(recursive loop)를 구성하는 것은 1단의 광 오메가 네트워크에서 셀을 셔플하기 위함이다. N=8인 광 오메가 네트워크에서 순환출력포트rop와 순환입력포트rip의 연결 관계는 하기 <표 3>와 같이 구성한다.
[표 3]
입력 출력
rop0 SWCD0의 제1출력단 rip0
rop1 SWCD0의 제2출력단 rip2
rop2 SWCD1의 제1출력단 rip4
rop3 SWCD1의 제2출력단 rip6
rop4 SWCD2의 제1출력단 rip1
rop5 SWCD2의 제2출력단 rip3
rop6 SWCD3의 제1출력단 rip5
rop7 SWCD3의 제2출력단 rip7
상기 제어부109는 상기 입력부10의 입력을 선택하기 위한 입력제어신호IPC와, 스위치부20의 셀 스위칭을 제어하기 위한 스위치제어신호SWPC와, 출력부30의 출력을 선택하기 위한 출력제어신호OPC를 발생하며, 상기 광 스위치 네트워크의 전반적인 스위칭 기능을 수행한다. 상기 제어부109는 시작단계에서 상기 버퍼103에서 출력되는 셀이 상기 입력부10의 입력포트ip에 인가되도록 제어하고, 순환단계에서 상기 출력부30의 순환출력포트rop에서 출력되는 셀들이 순환입력포트rip에 순환 입력되도록 제어하는 상기 입력제어신호IPC를 발생한다. 따라서 상기 입력제어신호IPC는 입력/순환신호(input/recirculating signal)가 된다.
상기 제어부109는 상기 스위치부20의 SWDC0-SWDC3들에 입력되는 셀들을 스위치 제어하기 위한 상기 스위치제어신호SWPC를 발생한다. 상기 스위치제어신호SWPC는 상기 입력부10에서 출력되는 셀들을 바이패스 또는 교환 출력하기 위한 신호(bypass/exchange signal)가 된다.
상기 제어부109는 순환단계에서 상기 스위치부20가 바이패스 또는 교환 출력하는 셀들을 입력하여 순환출력포트rop로 출력하고, 종료단계에서 상기 스위치부20에서 출력되는 셀을 출력포트op에 선택 출력하기 위한 출력제어신호OPC를 발생한다. 따라서 상기 출력제어신호OPC는 출력/순환신호(output/recirculating signal)가 된다.
상기 도 4와 같은 구조를 갖는 단일 스테이지 광 오메가 네트워크에서 입력부10, 스위치부20 및 출력부30을 구성하는 각 결합기 IDC0-IDC7, SWDC0-SWDC7, ODC0-ODC7 들은 2*2 스위치 엘리먼트 기능을 수행하는 장치로서, 전자 장치나 광학장치를 사용하므로써 구현할 수 있다. 이때 상기 두 종류의 스위치 엘리먼트 들은 모두 동일한 원리를 갖는다. 본 발명의 실시예에서는 상기 스위치 엘리먼트들이 현재 널리 사용되고 있는 광학장치 중인 하나인 방향성 결합기를 사용한다고 가정한다.
도 5는 스위치 엘리먼트들을 광학장치의 일종인 방향성 결합기(Directional Coupler)로 구현한 경우의 구성을 도시하고 있다. 상기 도 5를 참조하면, 방향결합기DC는 두 개의 입력단i1,i2와, 두 개의 출력단o1,o2와, 하나의 제어단을 갖는다. 그리고 상기 방향성결합기DC는 z-커트 LiNbO3기판(z-커트 LiNbO3substrate)을 사용하며, 입력단 및 출력단들은 티타늄 확산 도파관(Titanium Diffused Waveguides)를 사용한다. 상기 도 5와 같은 방향성 결합기는 두 개의 광도파관(light wave guides)들이 근접되게 배치(fabric)되고, 이들 광도파관은 LiNbO3과 같은 전광 크리스탈(electro-optical crystal)을 기본으로 한다.
이들 두 도파관의 감쇄 전하(attenuation charge)는 오버랩(overlap)되며, 이를 커플링(coupling)이라 한다. 제1도파관N1에 입사되는 광파의 전력은 제2도파관N2에 완전하게 또는 부분적으로 결합된다. 결합 효과(efficency of coupling)은 이들 두 도파관들 간에 관련된 위상 속도(phase velocity)에 관계된다. 동일한 크기 및 구조를 가지므로, 이들 두 도파관의 위상 속도는 동일하다. 이때의 결합 효과는 거의 100%이며, 이때 입력되는 신호는 교환(exchange)된다. 이후 결합효과는 저하된다. 또한 전극상에 인가되는 전압으로 이들 두 도파관들 사이의 위상속도를 각각 바꿀 수 있다. 따라서 상기 결합 효과는 거의 0%로 급격하게 삭감된다. 이때의 입력신호는 바이패스된다.
상기에서 전극에 전압을 공급하거나 공급하지 않으므로서, 방향성 결합기의 상태(exchange or bypass)를 바꿀 수 있다. 따라서 상기 방향성 결합기는 전자적인 제어에 의해 2*2 광 스위치로 동작될 수 있다. 상기 방향성 결합기의 교환은 V=0(제어전압을 공급하지 않는 상태)에서 발생되고, 바이패스는 V=Vo(제어전압을 공급하는 상태)에서 발생된다. 따라서 상기 도 5와 같은 방향성 결합기는 전광 효과를 기초로 하며, 높은 변조 효과 및 집적을 용이하게 할 수 있는 이점이 있다.
상기 도 4와 같은 광 오메가 네트워크의 입력부10은 도 5와 같은 2*2 방향성 결합기 구조를 갖는 IDC0-IDC7 들로 구성되며, 상기 IDC0-IDC7들은 각각 2개의 출력단 중 한 출력단은 다음 단의 대응되는 스위치부20의 방향성 결합기에 연결되고 나머지 출력단은 사용하지 않는다. 상기 IDC0-IDC7 들은 입력제어신호IPC에 의해 도 6a 및 도 6b와 같은 2가지 상태의 동작을 수행한다.
도 6a는 상기 입력결합기들이 시작단계에서 상기 제어부109의 제어하에 입력포트ip에 인가되는 입력 셀을 선택하는 과정(exchange)을 도시하고 있다. 즉, 상기 시작단계에서 상기 제어부109가 입력 셀을 선택하기 위한 입력제어신호IPC를 발생하면, 상기 IDC0-IDC7들은 각각 도 6a와 같이 입력포트ip0-ip7에 입력되는 셀들을 선택한다. 도 6b는 상기 ICC0-IDC7들이 순환단계에서 상기 제어부109의 제어하에 각각 대응되는 순환입력포트rip0-rip7에 순환 입력되는 셀을 선택하는 과정(bypass)을 도시하고 있다. 즉, 상기 제어부109가 순환단계에서 순환 셀을 선택하기 위한 입력제어신호IPC를 발생하면, 상기 IDC0-IDC7들은 각각 도 6b와 같이 입력포트rip0-rip7 들에 인가되는 순환 셀을 바이패스 출력한다.
상기 도 4와 같은 광 오메가 네트워크의 스위치부20은 도 5와 같은 2*2 방향성 결합기 구조를 갖는 4개의 스위치 결합기 SWDC0-SWDC3 들로 구성된다. 상기 SWDC0-SWDC3 들은 두 입력단들이 각각 대응되는 2개의 IDC들의 출력단에 연결되고, 두 출력단들이 각각 대응되는 2개의 ODC들의 입력단에 연결된다. 상기 SWDC0-SWDC3 들은 스위치제어신호SWPC에 의해 도 7a 및 도 7b와 같은 2가지 상태의 동작을 수행한다.
상기 도 7a는 SWDC0-SWDC3들이 순환단계에서 상기 제어부109의 제어하에 입력되는 셀들을 교환 또는 바이패스하는 과정을 도시하고 있다. 즉, 상기 제어부109가 인가되는 셀을 교환 출력하기 위한 스위치제어신호SWPC를 발생하면, 상기 SWDC0-SWDC3들은 각각 도 7a와 같이 입력되는 셀들을 교환(exchange) 출력한다. 도 7b는 SWDC0-SWDC3들이 순환단계에서 상기 제어부109의 제어하에 입력되는 셀을 바이패스(bypass) 출력한다. 즉, 상기 상기 제어부109가 인가되는 셀을 바이패스시키기 위한 스위치제어신호SWDC를 발생하면, 상기 SWDC0-SWDC3들은 각각 도 7b와 같이 입력되는 셀을 바이패스 출력한다.
상기 도 4와 같은 광 오메가 네트워크의 출력부30은 도 5와 같은 2*2 방향성 결합기 구조를 갖는 출력 결합기 ODC0-ODC7 들로 구성되며, 2개의 입력단 중 한 입력단은 전단의 대응되는 SWDC에 연결되고 나머지 입력단은 사용하지 않는다. 또한 2개의 출력단 중 한 출력단은 대응되는 IDC의 순환입력포트rip에 연결되고, 나머지 출력단은 최종 단계에서 스위칭 종료된 셀을 출력한다. 상기 ODC0-ODC7 들은 출력제어신호OPC에 의해 도 8a 및 도 8b와 같은 2가지 상태의 동작을 수행한다.
도 8a는 상기 ODC0-ODC7들이 순환단계에서 상기 제어부109의 제어하에 입력단에 인가되는 입력 셀을 선택하여 순환출력포트rop에 출력하는 과정(exchange)을 도시하고 있다. 즉, 상기 순환 단계에서 상기 제어부109가 입력되는 신호를 순환시키기 위한 출력제어신호OPC를 발생하면, 상기 ODC0-ODC7들은 각각 도 8a와 같이 순환출력포트rop0-rop7 들에 셀을 출력하여 대응되는 IDC0-IDC7들에 순환 입력시킨다. 도 8b는 상기 ODC0-ODC7들이 종료단계에서 상기 제어부109의 제어하에 스위칭 완료된 신호를 출력포트op에 출력하는 과정(bypass)을 도시하고 있다. 즉, 상기 제어부109가 종료단계에서 스위칭 완료된 셀을 출력시키기 위한 출력제어신호OPC를 발생하면, 상기 출력결합기 ODC0-ODC7들은 각각 도 8b와 같이 출력신호를 출력포트op0-op7 들에 연결시켜 출력한다.
상기와 같은 구조를 갖는 단일 스테이지 광 오메가 네트워크에서 제어부109는 하기 <표 4>와 같은 제어테이블을 이용하여 신호의 입출력을 제어한다. 하기 <표 4>에서 I0-I7은 입력포트의 번호이고, O0-O7은 출력포트의 번호이며, 000-111은 어드레스 비트가 된다. 여기서 상기 어드레스비트는 제어부109에서 출력되는 스위치제어신호SWPC가 되고, I0-I7은 상기 입력부10의 IDC0-IDC7에 대응되며, O0-O7은 출력부30의 ODC0-ODC7에 대응된다. 하기 <표 4>에 나타난 바와 같이 어드레스비트의 값에 따라 출력부의 ODC0-ODC7이 결정됨을 알 수 있다.
[표 4]
0 1 10 11 100 101 110 111
I0 O0 O1 O2 O3 O4 O5 O6 O7
I1
I2
I3
I4
I5
I6
I7
도 9는 도 4와 같은 구조를 갖는 8*8 규모의 단일 스테이지 광 스위치 네트워크에서 입력되는 셀의 스위칭 과정을 설명하는 흐름도이다.
상기 <표 4> 및 도 9는 참조하여 단일 스테이지 광 오메가 네트워크의 스위칭 동작을 살펴본다. 먼저 셀이 입력되는 경우, 수신된 각 셀들에서 헤더들을 분리한 후, 헤더를 분석하여 각 셀들의 출력포트를 결정한다. 그리고 상기 제어부109는 셀들의 입출력포트 번호 및 라우팅 테이블에 따라 각 셀들의 경로를 설정하고, 동시에 순환 순서에 따른 각 스위치 엘리먼트들의 상태들을 결정한다. 이후 상기 제어부109는 상기 버퍼103을 제어하여 저장 중인 셀들을 상기 입력부10의 대응되는 입력포트ip들에 전달한다.
이때 상기 스위치 네트워크가 8*8로 이루어진 경우, 상기 라우팅 테이블은 하기 <표 5a, 5b>과 같이 구성된다.
[표 5a]
O0 1 O2 O3 O4 O5 O6 O7
I0 B(00)B(01)B(02) B(00)B(01)E(02) B(00)E(01)B(12) B(00)E(01)E(02) E(00)B(11)B(22) E(00)B(11)E(22) E(00)E(11)B(32) E(00)E(11)E(32)
I1 X B(10)B(21)B(02) B(10)E(21)E(12) B(00)E(21)B(12) E(10)B(31)E(22) E(10)B(31)B(22) E(10)E(31)E(32) E(10)E(31)B(32)
I2 X X B(20)B(01)B(12) B(20)B(01)E(12) E(20)E(11)B(22) E(20)E(11)E(22) E(20)B(11)B(32) E(20)B(11)E(32)
[표 5b]
I3 X X X B(30)B(21)B(12) E(30)E(31)E(22) E(30)E(31)B(22) E(30)B(31)E(32) E(30)B(31)B(32)
I4 X X X X B(00)B(11)B(22) B(00)B(11)E(22) B(00)E(11)B(32) B(00)E(11)E(32)
I5 X X X X X B(10)B(31)B(22) B(10)E(31)E(32) B(10)E(31)B(32)
I6 X X X X X X B(20)B(11)B(32) B(20)B(11)E(32)
I7 X X X X X X X B(30)B(31)B(32)
상기 제어부109는 111단계에서 이를 감지하고, 113단계에서 도 6a에 도시된 바와 같이 상기 IDC0-IDC7이 입력포트ip들을 선택(exchange)하도록 입력제어신호IPC를 발생하고, 115단계에서 상기 SWDC0-SWDC3이 입력되는 셀들을 바이패스하도록 스위치제어신호SWPC를 발생한다. 그러면 상기 입력부IDC0-IDC7은 각각 대응되는 입력포트ip에 인가되는 입력신호를 도 6a와 같이 교환시켜 스위치부20의 대응되는 SWDC0-SWDC3의 입력단에 출력한다. 그리고 상기 스위치부20의 SWDC0-SWDC3은 입력되는 셀들을 도 7b와 같이 바이패스시키게된다.
이후 상기 제어부109는 117단계에서 셀의 순환 횟수를 표시하는 순환카운터n을 1로 세트한다. 그리고 상기 제어부109는 119단계에서 도 8a와 같이 상기 출력부30의 ODC0-ODC7이 수신되는 셀들을 순환출력포트rop를 통해 출력(exchange)되도록 출력제어신호OPC를 발생하고, 121단계에서 도 6b와 같이 상기 입력부10의 IDC0-IDC7이 순환 입력되는 셀들을 바이패스할 수 있도록 입력제어신호IPC를 발생한다. 그러면 상기 출력부30의 ODC0-ODC7은 각각 대응되는 SWDC0-SWDC3에서 출력되는 셀을 순환출력포트rop0-rop7을 통해 출력하며, 상기 입력부10의 IDC0-IDC7은 각각 대응되는 순환출력포트rop0-rop7에서 출력되는 셀들을 대응되는 순환입력포트rip0-rip7들을 통해 순환 입력한다.
그리고 상기 제어부109는 125단계에서 상기 셀 헤더의 어드레스 비트에서 n번째의 어드레스 비트 값을 검사한 후, 127단계 또는 131단계에서 대응되는 스위치 제어신호SWPC를 발생한다. 이때 상기 제어부109는 n번째 어드레스 비트가 “0”이면 상기 SWDC가 입력되는 셀을 바이패스시키고, “1”이면 상기 SWDC가 입력되는 셀을 교환시키도록 스위치제어신호SWPC를 발생한다. 그러면 상기 스위치제어신호SWPC에 의해 수신되는 셀을 도 7a와 같이 교환 또는 도 7b와 같이 바이패스시킨다.
상기 스위치부20에서 셀을 교환 또는 바이패스하도록 제어한 후, 상기 제어부109는 129단계에서 상기 순환카운터 n을 하나 증가시킨다. 이는 입력된 셀의 스위칭 동작이 한번 이루어졌음을 의미한다. 그리고 상기 제어부109는 133단계에서 상기 순환카운터n의 값이 4인가를 검사한다. 여기서 상기 순환카운터n의 값이 4인 경우에는 상기 도 4와 같은 8*8 규모의 스위치 네트워크에서 3회의 셀 스위칭 동작이 이루어졌음을 의미하는 것이다. 따라서 상기 순환카운터n의 값이 4이하인 경우에는 아직 스위칭 동작을 더 수행하여야 하므로, 상기 제어부109는 135단계에서 상기 출력부30을 도 8a와 같은 상태를 유지시키는 출력제어신호OPC를 출력한 후, 121단계로 진행한다.
상기와 같이 상기 제어부109는 상기 셀헤더의 어드레스 비트들을 순차적으로 분석하여 입력되는 셀들의 스위칭 동작을 제어하며, 이런 과정에서 상기 출력부30 및 입력부10은 스위칭되는 셀들이 순환 출력 및 입력되도록 제어한다. 상기와 같은 순환 및 스위칭 과정을 반복 수행하는 상태에서 상기 순환카운터n의 값이 4가 되는 경우, 상기 제어부109는 상기 셀 헤더의 3비트 어드레스 비트들에 대한 스위칭 동작을 수행 완료한 상태가되며, 이런 경우 상기 제어부109는 137단계에서 상기 출력부30의 ODC0-ODC7이 스위칭 완료된 셀들을 각각 출력포트op0-op7들에 출력할 수 있도록 제어하기 위한 출력제어신호OPC를 발생한다. 그러면 상기 출력부30의 ODC0-ODC7들은 도 8b와 같이 스위칭된 셀들을 최종 출력하게 된다.
상기한 바와 같이 단일 스테이지의 광 오메가 네트워크는 완전하게 셔플되도록 출력결합기ODC0-ODC7 들의 순환출력포트rop0-rop7들과 설정된 입력결합기IDC0-IDC7의 순환입력포트rip0-rip7들을 각각 연결시킨다. 그리고 상기와 순환구조를 갖는 광 스위치 네트워크에서 셀 입력시 3번의 순환 동작을 수행하면서 입력되는 셀들을 스위칭 출력한다. 이때 8*8 스위치 구조에서 단 수는 3단으로 구성되므로, 단일 스테이지 광 스위치 네트워크에서 순환하는 횟수도 3으로 설정하면, 3단 스위치 네트워크와 동일한 스위칭 기능을 수행시킬 수 있다.
도 10은 상기 도 4와 같은 단일 스테이지 광 스위치 네트워크 장치의 동작과 등가적인 동작을 수행하는 다단 광 스위치의 네트워크의 구성을 도시하고 있다. 상기 도 10에서는 셀 어드레스비트가 “010” 및 “011”인 경우의 예를 가정하고 있다. 이런 경우 상기 <표 4>에 나타난 바와 같이 어드레스비트“010”인 경우 입력되는 셀은 ODC2에 출력되고, 어드레스비트“011”인 경우 입력되는 셀은 ODC3에 출력된다. 본 발명의 실시예에서는 IDC2에 입력되어 ODC3에 출력되는 경우를 가정하여 살펴보기로 한다. 여기서 E는 교환(Exchange)를 나타내고, B는 바이패스(Bypass)를 나타낸다.
먼저 시작단계에서 상기 제어부109는 IDC3=E, SWDC1=B가 되도록 제어한다. 그러면 상기 IDC3은 입력포트ip3을 통해 수신되는 셀들을 교환시켜 SWDC1의 제2입력포트에 인가하고, 상기 SWDC1은 입력되는 셀을 바이패스시켜 ODC3에 출력한다. 그리고 순환카운터의 값을 세트시킨다.
이후 첫번째 순환단계에서 상기 제어부109는 상기 ODC3=E가 되도록 제어한다. 그러면 상기 ODC3에 입력되는 셀은 순환출력포트rop3에 출력되며, 광 순환루프를 통해 순환되어 IDC6의 순환입력포트rip6에 입력된다. 이때 상기 어드레스 비트의 첫번째 어드레스 비트가 0이므로 상기 제어부109는 입력된 셀이 상기 SWDC3이 상측의 제1출력포트를 통해 출력될 수 있도록 스위치제어신호SWPC를 발생한다. 그러면 상기 SWDC3은 상기 IDC6에서 출력되는 셀을 바이패스 시켜 ODC6에 출력한다. 그리고 순환카운터의 값을 하나 증가시킨다.
두번째 순환단계에서 상기 제어부109는 상기 ODC6=E가 되도록 제어한다. 그러면 상기 ODC6에 입력되는 셀은 순환출력포트rop6에 출력되며, 광 순환루프를 통해 순환되어 IDC5의 순환입력포트rip5에 입력된다. 이때 상기 어드레스 비트의 두번째 어드레스 비트가 1이므로 상기 제어부109는 입력된 셀이 상기 SWDC2가 하측의 제2출력포트를 통해 출력될 수 있도록 스위치제어신호SWPC를 발생한다. 그러면 상기 SWDC2는 상기 IDC5에서 출력되는 셀을 바이패스 시켜 ODC5에 출력한다. 그리고 순환카운터의 값을 하나 증가시킨다.
세번째 순환단계에서 상기 제어부109는 상기 ODC5=E가 되도록 제어한다. 그러면 상기 ODC5에 입력되는 셀은 순환출력포트rop5에 출력되며, 광 순환루프를 통해 순환되어 IDC3의 순환입력포트rip3에 입력된다. 이때 상기 어드레스 비트의 세번째 어드레스 비트가 0이므로 상기 제어부109는 입력된 셀이 상기 SWDC1이 상측의 제1출력포트를 통해 출력될 수 있도록 스위치제어신호SWPC를 발생한다. 그러면 상기 SWDC1은 상기 IDC3에서 출력되는 셀을 교환시켜 ODC2에 출력한다. 그리고 순환카운터의 값을 하나 증가시킨다.
상기와 같이 3회의 순환 동작이 수행되면, 상기 제어부109는 상기 순환카운터의 값에 의해 순환 스위칭 동작의 종료를 감지하고 상기 ODC2=B가 되도록 출력제어신호IPC를 발생한다. 그러면 상기 ODC2는 입력되는 셀을 바이패스시켜 출력포트op에 출력시킨다.
따라서 상기와 같은 순환 스위칭 동작은 상기 도 10에 도시된 바와 같이 다단의 스위치 네트워크와 동일한 기능을 수행함을 알 수 있다. 즉, 상기 제어부109는 수신되는 셀의 헤더를 분석한 후, 입력된 셀의 입/출력 포트 번호 및 라우팅 테이블(routing table)에 따라, 모든 셀들의 경로를 선택하고, 3회에 걸쳐 수행될 스위치 엘리먼트들의 제어 상태를 결정한다. 이는 상기 도 10과 같이 3단의 스위치엘리먼트들에 대한 제어 상태를 결정하는 것과 동일하다. 이후 상기 제어부109는 3회에 걸쳐 순환되는 셀의 스위칭을 제어하는데, 이는 상기 도 10에서 3단의 스위치엘리먼트들을 제어하면서 셀을 스위칭하는 것과 동일하다. 따라서 본 발명의 실시예에 따른 단일 스테이지의 광 스위치 네트워크는 다단 스위치 네트워크에서 단 들의 수 만큼 셀을 순환시키면서 스위칭 기능을 수행하면, 결국 다단 스위치 네트워크의 스위치와 동일한 기능을 수행하게 됨을 알 수 있다.
도 11은 본 발명의 실시예에 따라 N개의 입력과 N개의 출력을 갖는 단일 스테이지 광 오메가 네트워크의 구조를 도시하는 도면이다. 그리고 도 12는 상기 도 11과 같은 광 오메가 네트워크의 완전 셔플 순환 루프 구조를 갖도록, 상기 출력부30의 순환출력포트rop와 입력부10의 순환입력포트rip 간의 연결 관계를 도시하는 도면이다. 여기서 상기 출력부30의 순환출력포트들과 상기 입력부10의 순환입력포트들의 연결은 하기의 <수학식 1>에 의해 결정된다.
상기 셔플/스위치 네트워크는 완전 셔플(perfect shuffle)이라는 연결 패턴(interconnection pattern)에 근거한다. σ로 표시되는 N=2n개의 노드들의 완전 셔플 연결 시, 각 노드들은 1비트 어드레스에 의해 좌측으로 주기적으로 이동하므로써 어드레스가 수행되는 노드와 연결되어 있다. 이는 하기 <수학식 1>과 표현할 수 있다.
[수학식 1]
Figure kpo00001
0≤x `N/2
Figure kpo00002
N/2≤x `N
상기 <수학식 1>을 살펴보면, 본 발명의 실시예에 따른 광 스위치 네트워크에서 순환 연결 구성은, 순환출력포트rop의 번호x가 0≤x＜N/2의 범위 내에 있으면, 해당 순환출력포트rop는 순환출력포트 번호의 2배(2x)가 되는 순환입력포트rip에 연결된다. 즉, rop0는 rip0에 연결되고, rop1은 rip2에 연결되며, rop3은 rip6에 연결되고, rop4는 rip8에 연결되며, rop(N/2)-2는 ripN-4에 연결되고, rop(N/2)-1은 ripN-2에 연결된다. 또한 순환출력포트rop의 번호x가 N/2≤x＜N의 범위 내에 있으면, 해당 순환출력포트rop는 순환출력포트 번호의 2배에서 N-1을 뺀(2x-N-1) 순환입력포트rip에 연결된다. 즉, ropN/2은 rip1에 연결되고, rop(N/2)+1은 rip3에 연결되며, rop(N/2)+2는 rip5에 연결되고, ropN-4는 ripN-7에 연결되며, ropN-3은 ripN-5에 연결되고, ropN-2는 ripN-3에 연결되며, ropN-1은 ripN-1에 연결된다. 상기와 같이 순환출력포트rop와 순환입력포트rip 들을 연결하여 구성되는 단일 스테이지 광 오메가 스위치 네트워크의 순환 루프(fiber recursive loop) 구조는 도 12와 같다.
상기와 같은 단일 스테이지의 셔플/스위치 네트워크는 완전 셔플 치환으로 구성되며, 어드레스의 최하위 비트가 서로 다른 단자 쌍 들 사이에서 데이터를 교환하는 2*2 스위치 앨리먼트 들의 단계가 뒤따른다.
상기 도 11 및 도 12와 같은 구조를 갖는 단일 스테이지 광 스위치 네트워크에서 입력 셀을 순환 스위칭하는 동작은 도 13과 같이 수행된다.
상기 도 13을 참조하면, 광전변환기107에서 셀들을 수신하면, 상기 제어부109는 211단계에서 수신된 각 셀들에서 헤더들을 분리한 후, 헤더를 분석하여 각 셀들의 출력포트를 결정한다. 이후 상기 제어부109는 215단계에서 셀들의 입출력포트 번호 및 라우팅 테이블에 따라 각 셀들의 경로를 설정하고, 동시에 순환 순서에 따른 각 스위치 엘리먼트들의 상태들을 결정한다. 이후 상기 제어부109는 상기 버퍼103을 제어하여 저장 중인 셀들을 상기 입력부10의 대응되는 입력포트ip들에 전달한다.
상기 셀들셀이 입부10의 대응되는 입력포트ip 들에 입력되면, 상기 제어부109는 217단계에서 이를 감지하고, 219단계에서 도 6a에 도시된 바와 같이 상기 입력부10이 입력포트ip들을 선택(exchange)할 수 있는 입력제어신호IPC를 발생하고, 221단계에서 상기 스위치부20의 각 스위치 엘리먼트들이 입력되는 셀들을 바이패스할 수 있도록 스위치제어신호SWPC를 발생한다. 그러면 상기 입력부10은 각각 대응되는 입력포트ip에 인가되는 입력신호를 도 6a와 같이 교환시켜 스위치부20의 대응되는 스위치 엘리먼트의 입력단에 출력한다. 그리고 상기 스위치부20은 입력되는 셀들을 도 7b와 같이 바이패스시키게된다.
이후 상기 제어부109는 223단계에서 셀의 순환 횟수를 표시하는 순환카운터n을 1로 세트한다. 그리고 상기 제어부109는 225단계 - 229단계에서 도 8a와 같이 상기 출력부30이 수신되는 셀들을 순환출력포트rop를 통해 출력(exchange)할 수 있도록 출력제어신호OPC를 발생하며, 도 6b와 같이 상기 입력부10이 순환 입력되는 셀들을 바이패스할 수 있도록 입력제어신호IPC를 발생한다. 그러면 상기 출력부30은 각각 대응되는 스위치 엘리먼트에서 출력되는 셀을 순환출력포트rop를 통해 출력하며, 상기 순환출력포트rop에서 출력되는 셀은 상기 <수학식 1>에 의해 결정되는 순환 루프를 통해 순환 입력포트rip에 인가되고, 상기 입력부10은 대응되는 순환입력포트rip들을 통해 순환 입력한다.
그러면 상기 제어부109는 231단계에서 순환 입력된 셀의 교환 또는 바이패스하도록 제어한다. 즉, 상기 제어부109는 상기 215단계에서 결정된 셀의 설정 경로에 따라 현재 순환 횟수에 대응되는 셀을 스위칭 출력하기 위한 스위치 제어신호SWPC를 발생한다. 그러면 상기 스위치부20의 스위치엘리먼트들은 상기 스위치제어신호SWPC에 의해 수신되는 셀을 도 7a와 같이 교환 또는 도 7b와 같이 바이패스시킨다.
상기 스위치부20에서 셀을 교환 또는 바이패스하도록 제어한 후, 상기 제어부109는 233단계에서 상기 순환카운터 n을 하나 증가시킨다. 이는 입력된 셀의 스위칭 동작이 한번 이루어졌음을 의미한다. 그리고 상기 제어부109는 133단계에서 상기 순환카운터n의 값이 log2N+1인가 검사한다. 여기서 상기 순환카운터n의 값이 log2N+1인 경우에는 상기 도 11과 같은 N*N 규모의 스위치 네트워크에서 N회의 셀 스위칭 동작이 이루어졌음을 의미하는 것이다. 따라서 상기 순환카운터n의 값이 log2N+1이하인 경우에는 아직 스위칭 동작을 더 수행하여야 하므로, 상기 제어부109는 237단계에서 상기 출력부30을 도 8a와 같은 상태를 유지시키는 출력제어신호OPC를 출력한 후, 227단계로 진행한다.
상기와 같이 상기 제어부109는 상기 셀헤더의 어드레스 비트들을 순차적으로 분석하여 입력되는 셀들의 스위칭 동작을 제어하며, 이런 과정에서 상기 출력부30 및 입력부10은 스위칭되는 셀들이 순환 출력 및 입력되도록 제어한다. 상기와 같은 순환 및 스위칭 과정을 반복 수행하는 상태에서 상기 순환카운터n의 값이 log2N+1이 되는 경우, 상기 제어부109는 상기 셀 헤더의 N비트 어드레스 비트들에 대한 스위칭 동작을 수행 완료한 상태가되며, 이런 경우 상기 제어부109는 239단계에서 상기 출력부30의 ODC0-ODCN-1이 스위칭 완료된 셀들을 각각 출력포트op0-opN-1들에 출력할 수 있도록 제어하기 위한 출력제어신호OPC를 발생한다. 그러면 상기 출력부30의 ODC0-ODCN-1들은 도 8b와 같이 스위칭된 셀들을 최종 출력하게 된다.
상기한 바와 같이 단일 스테이지의 광 오메가 네트워크는 완전하게 셔플되도록 출력결합기ODC0-ODCN-1 들의 순환출력포트rop0-ropN-1들과 설정된 입력결합기IDC0-IDCN-1의 순환입력포트rip0-ripN-1들을 각각 연결시킨다. 그리고 상기와 순환구조를 갖는 광 스위치 네트워크에서 셀 입력시 N번의 순환 동작을 수행하면서 입력되는 셀들을 스위칭 출력한다. 이때 N*N 스위치 구조에서 단 수는 N단으로 구성되므로, 단일 스테이지 광 스위치 네트워크에서 순환하는 횟수도 N으로 설정하면, N단 스위치 네트워크와 동일한 스위칭 기능을 수행시킬 수 있다.
이때 스위칭 셀의 순환 동작은 log2N회 반복 수행되며, 이는 셀 스위칭을 위한 헤더 내의 어드레스 비트 수가 되고, 이는 일반적인 스위치의 단 수가 된다.
따라서 상기 N=16인 경우 4회의 순환 동작이 수행되고, N=32인 경우 5회의 순환 동작이 수행되며, N=64인 경우 6회의 순환 동작이 이루어진다.
상기와 같은 구조를 갖는 단일 스테이지 광 오메가 네트워크는 분류 네트워크(sorting network), 복사 네트워크(copy network), 분배 네트워크(distribution network) 등과 같은 다른 종류의 네트워크(Multiple Interconnection Network)들에 사용될 수 있다. 또한 본 발명의 실시예서는 상기 2*2 스위치엘리먼트를 방향성 결합기를 사용하여 구현하는 예를 도시하고 있으나, 일반적인 2*2 스위치 엘리먼트들을 이용하여도 구현할 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 단일 스테이지의 순환 구조를 광 스위치 네트워크는 하기와 같인 이점들을 갖는다.
먼저 단일 스테이지의 순환구조를 갖는 광 스위치 네트워크를 사용하면 하드웨어를 대폭 삭감할 수 있으며, 특히 규모가 큰 스위치 네트워크(N=32, 64, 128, ...)에서는 그 효과가 더욱 크다. N*N 셀프-라우팅 논-블록킹 스위칭 장치에 필요한 스위치 엘리먼트의 양을 토대로 본 발명의 실시예에 따른 스위치 네트워크와 일반 스위치 네트워크를 비교하면, 일반 스위치 네트워크(X1)는 (N/2)*log2N 개의 스위치 엘리먼트들을 필요로 하는 반면에 본 발명의 실시예에 따른 스위치 네트워크(X2)는 2.5N개의 스위치 엘리먼트를 필요로한다. 예를들면, N=64일 때 X1=192개 되고 X2=160개가 되며, N=128일 때 X1=448개 되고 X2=320개가 되며, N=256일 때 X1=1024개 되고 X2=640개가 되며, N=1024일 때 X1=5120개 되고 X2=2560개가 된다.
또한 셀프-라우팅 및 논-블록킹 네트워크 뿐만 아니라 분배 네트워크(distribution network), 복사 네트워크(copy network), 소트 네트워크(sort network) 등을 포함하는 다른 네트워크까지 고려하면, 본 발명의 실시예에 따른 단일 스테이지의 스테이지 네트워크는 더 많은 스위치 엘리먼트들의 수를 삭감할 수 있다.
두 번째로 본 발명의 실시예에 따른 스위치 네트워크는 장치의 크기를 소형화할 수 있다. 즉, 다단의 스위치 단으로 연결하는 대신에 하나의 단일 칩을 사용하므로서, 스위치 네트워크의 사이즈를 보다 작게 구현할 수 있다.
세 번째로 본 발명의 실시예에 따른 스위치 네트워크는 낮은 가격으로 쉽게 집적할 수 있다. 즉, 순환 구조를 갖는 스위치 네트워크를 광 스위치 장치는 수년 동안 널리 사용되어온 도파관 및 광 파이버 기술을 사용하므로서 집적화에 용이하다.

Claims (5)

  1. 스위치 네트워크 장치에 있어서,
    셀 입력포트 순환입력포트를 각각 구비하는 입력기들과, 셀 출력포트와 순환출력포트를 각각 구비하는 출력기들과, 상기 입력기들과 출력기들 사이에 연결되어 셀을 스위칭하는 스위치부들로 구성되어, 상기 순환출력포트 번호x가 0≤x `N/2일 시 2x에 해당하는 순환입력포트에 연결하고, N/2≤x `N일 시 2x-N+1에 해당하는 셀 순환입력포트에 연결되는 순환루프 구조를 가지며,
    제어부가 라우팅 제어부를 구비하며, 상기 입력기, 스위치부 및 출력기들을 제어하여 셀의 순환을 log2N회 반복하면서 셀을 스위칭 출력하는 것을 특징으로 하는 단일 스테이지를 갖는 스위치 네트워크 장치.
  2. 광 스위치 네트워크 장치에 있어서,
    셀 입력포트 및 순환입력포트를 갖는 N개의 입력결합기들과,
    셀 출력포트 및 순환출력포트를 갖는 N개의 출력결합기들과,
    상기 입력결합기와 출력결합기 사이에 연결되는 N/2개의 스위치결합기들과,
    라우팅 테이블을 구비하며, 셀입력시 상기 결합기들의 제어신호들을 발생하는 제어부를 구비하며,
    상기 순환출력포트 번호x가 0≤x `N/2일 시 2x에 해당하는 순환입력포트에 연결하고, N/2≤x `N일 시 2x-N+1에 해당하는 셀 순환입력포트에 연결되는 단일 스테이지의 광 순환루프 구조로 스위치 네트워크가 구성되고, 상기 셀 입력시 입력결합기의 셀 입력포트와 연결시켜 셀을 수신하고, 순환 과정에서 상기 순환 출력포트와 대응되는 순환입력포트들이 연결되도록 제어하며 상기 스위치결합기들을 제어하여 log2N회 반복하여 셀들을 순환 스위칭시키며, 스위칭 종료시 상기 셀 출력포트를 통해 셀을 출력하는 것을 특징으로 하는 단일 스테이지의 광 스위치 네트워크 장치.
  3. 광 스위치 네트워크 장치에 있어서,
    광 신호를 입력하는 셀 입력포트 및 순환입력포트의 2입력과 1개의 출력포트를 갖는 N개의 입력결합기들로 구성되며, 상기 입력결합기들이 입력제어신호에 의해 시작단계에서 셀 입력포트 선택하고 순환단계에서 순환입력포트를 선택하는 입력부와,
    2개의 입력결합기들과 출력결합기들에 연결되는 N/2개의 스위치결합기 들을 구비하며, 대응되는 상기 입력결합기들의 광 신호 출력을 스위치 제어신호에 의해 스위칭 출력하는 스위치부와,
    상기 대응되는 스위치결합기에 연결되는 입력포트와 광신호를 출력하는 셀 출력포트 및 순환출력포트의 2개 출력포트를 갖는 N개의 출력결합기들을 구비하며, 상기 순환단계에서 상기 순환출력포트를 선택하고 종료단계에서 셀 출력포트를 선택하는 출력부와,
    상기 셀 입력시 입력결합기들을 셀 입력포트와 연결시키기 위한 상기 입력제어신신호를 발생하며, 순환 과정에서 상기 순환 출력포트들을 대응되는 순환입력포트들에 연결시키기 위한 상기 출력제어신호 및 입력제어신호를 발생하고 상기 스위치결합기들을 제어하여 log2N회 반복하여 셀들을 순환 스위칭시키기 위한 상기 스위치 제어신호를 발생하며, 스위칭 종료시 상기 출력결합기들이 셀 출력포트를 통해 셀을 출력시키도록 상기 출력제어신호를 발생하는 제어부로 구성된 것을 특징으로 하는 단일 스테이지의 광 스위치 네트워크 장치.
  4. 셀 입력포트 및 순환입력포트를 갖는 N개의 입력결합기들과, 셀 출력포트 및 순환출력포트를 갖는 N개의 출력결합기들과, 상기 입력결합기와 출력결합기 사이에 연결되는 N/2개의 스위치결합기들과, 라우팅 테이블을 구비하며 셀입력시 상기 결합기들의 제어신호들을 발생하는 제어부를 구비하며, 상기 순환출력포트 번호x가 0≤x `N/2일 시 2x에 해당하는 순환입력포트에 연결하고, N/2≤x `N일 시 2x-N+1에 해당하는 셀 순환입력포트에 연결되는 단일 스테이지의 광 순환루프 구조로 이루어진 단일 스테이지를 갖는 광 스위치 네트워크 장치에 있어서,
    상기 셀 입력시 입력결합기의 셀 입력포트와 연결시켜 셀을 수신하고, 순환 과정에서 상기 순환 출력포트와 대응되는 순환입력포트들이 연결되도록 제어하며 상기 스위치결합기들을 제어하여 log2N회 반복하여 셀들을 순환 스위칭시키며, 스위칭 종료시 상기 셀 출력포트를 통해 셀을 출력하는 것을 특징으로 하는 단일 스테이지의 광 스위치 네트워크 장치의 셀 스위칭 방법.
  5. 셀 입력포트 및 순환입력포트를 갖는 입력결합기들로 구성되는 입력부와, 셀 출력포트와 순환출력포트를 갖는 입력결합기들로 구성되는 출력부와, 상기 입력부와 출력부 사이에 연결되는 스위치부를 구비하며, 상기 순환출력포트들과 상기 순환입력포트들이 완전 셔플되도록 광섬유로 연결되는 단일 스테이지의 광 오메가 네트워크의 스위칭 방법에 있어서,
    셀 입력시 시작단계를 수행하여 상기 입력결합기들이 셀 입력포트를 선택하여 셀을 입력하는 과정과,
    상기 시작단계 수행 후 순환단계를 수행하여 상기 출력결합기들이 순환출력포트를 선택하고 상기 입력결합기들이 순환입력포트를 선택하여 순환루프를 형성하고, 입력된 셀의 어드레스 비트들을 분석하여 상기 스위치부를 제어하면서 log2N회의 순환 스위칭 동작을 수행하는 과정과,
    상기 순환단계 수행 후 상기 출력결합기들의 셀 출력포트를 선택하여 스위칭 종료된 셀을 출력하는 과정으로 이루어짐을 특징으로 하는 단일 스테이지 광 스위치 네트워크의 스위칭 방법.
KR1019970020931A 1997-05-27 1997-05-27 순환구조를 갖는 광스위치장치 및 방법 KR100233103B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970020931A KR100233103B1 (ko) 1997-05-27 1997-05-27 순환구조를 갖는 광스위치장치 및 방법
CA002229683A CA2229683C (en) 1997-05-27 1998-02-16 Optical switching device having recirculating structure and optical switching method therefor
SE9800758A SE520024C2 (sv) 1997-05-27 1998-03-10 Optiskt kopplingsorgan med återcirkulerande struktur samt optisk kopplingsförfarande härför
US09/078,666 US6211979B1 (en) 1997-05-27 1998-05-14 Optical switching device having recirculating structure and optical switching method therefor
JP14621898A JP3167974B2 (ja) 1997-05-27 1998-05-27 循環構造を有する光スイッチ装置のスイッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020931A KR100233103B1 (ko) 1997-05-27 1997-05-27 순환구조를 갖는 광스위치장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980084992A KR19980084992A (ko) 1998-12-05
KR100233103B1 true KR100233103B1 (ko) 1999-12-01

Family

ID=19507274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020931A KR100233103B1 (ko) 1997-05-27 1997-05-27 순환구조를 갖는 광스위치장치 및 방법

Country Status (5)

Country Link
US (1) US6211979B1 (ko)
JP (1) JP3167974B2 (ko)
KR (1) KR100233103B1 (ko)
CA (1) CA2229683C (ko)
SE (1) SE520024C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020018263A1 (en) * 2000-06-08 2002-02-14 An Ge Scalable WDM optical IP router architecture
US6594050B2 (en) * 2001-01-03 2003-07-15 Physical Optics Corporation Optical communication switch node
JP4676657B2 (ja) * 2001-08-30 2011-04-27 富士通株式会社 光アド・ドロップ多重化装置
US8265070B2 (en) 2008-12-15 2012-09-11 Oracle America, Inc. System and method for implementing a multistage network using a two-dimensional array of tiles
US9325604B2 (en) * 2013-03-15 2016-04-26 Plexxi Inc. System and method for data center optical connection
US9736556B2 (en) * 2015-09-10 2017-08-15 Equinix, Inc. Automated fiber cross-connect service within a multi-tenant interconnection facility

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856862A (en) 1988-04-22 1989-08-15 Photonics Laboratories, Inc. Optical storage method and apparatus
US4893304A (en) 1988-09-02 1990-01-09 Bell Communications Research, Inc. Broadband packet switch with combined queuing
US5258978A (en) 1989-05-08 1993-11-02 At&T Bell Laboratories Space-division switching network having reduced functionality nodes
US5023864A (en) 1989-05-08 1991-06-11 At&T Bell Laboratories Crossover network utilizing two-dimensional arrays of nodes
US5077483A (en) 1989-05-08 1991-12-31 At&T Bell Laboratories Network topology for reduced blocking and photonic system implementation thereof
US5122892A (en) 1989-05-08 1992-06-16 At&T Bell Laboratories Space-division switching network having reduced functionality nodes
US5319788A (en) 1991-03-29 1994-06-07 The Regents Of University Of Calif. Modified batcher network for sorting N unsorted input signals in log2 N sequential passes
US5287346A (en) 1991-10-16 1994-02-15 Carnegie Mellon University Packet switch
EP0547836B1 (en) 1991-12-16 2001-12-19 AT&T Corp. Optical packet switch
US5440549A (en) 1993-04-22 1995-08-08 Washington University Broadband multi-channel switch with multicasting capability
US5416769A (en) 1993-07-13 1995-05-16 At&T Corp. Controlled-feedback packet switching system
GB9317897D0 (en) 1993-08-27 1993-10-13 Plessey Telecomm Telecommunications switching element
US5402256A (en) 1994-03-31 1995-03-28 At&T Corp. Optical time slot interchanger apparatus and method of operation
US5671222A (en) * 1994-06-06 1997-09-23 Lucent Technologies Inc. Multicast routing in self-routing multistage networks
FR2721416B1 (fr) 1994-06-20 1996-08-30 Met Dispositif d'acheminement de cellules de données à mode de transfert asynchrone.
US5546484A (en) 1994-10-14 1996-08-13 Kaptron, Inc. Fiber optic switch using polished-type directional coupler

Also Published As

Publication number Publication date
JPH10341244A (ja) 1998-12-22
KR19980084992A (ko) 1998-12-05
SE9800758D0 (sv) 1998-03-10
CA2229683A1 (en) 1998-11-27
SE9800758L (sv) 1998-11-28
US6211979B1 (en) 2001-04-03
SE520024C2 (sv) 2003-05-13
JP3167974B2 (ja) 2001-05-21
CA2229683C (en) 2002-06-25

Similar Documents

Publication Publication Date Title
US5377182A (en) Non-blocking crossbar permutation engine with constant routing latency
US5200746A (en) Switching module for digital cross-connect systems
EP0386958B1 (en) Dual rail dilated switching networks
US6259834B1 (en) Dense tree optical switch network
KR100233103B1 (ko) 순환구조를 갖는 광스위치장치 및 방법
CA2048599C (en) Optical interconnect networks
US4910730A (en) Batcher-banyan network
Singhal et al. Architectures and algorithm for multicasting in WDM optical mesh networks using opaque and transparent optical cross-connects
US20050141804A1 (en) Group switching method and apparatus for dense wavelength division multiplexing optical networks
JPH0349444A (ja) 連続的に相互接続された複数の段からなるネットワークとその制御方法
US4905224A (en) Sorting unit for a switching node comprising a plurality of digital switching matrix networks for fast, asynchronous packet switching networks
US5043980A (en) Switching cell for packet switching network
US6493481B2 (en) Optical switch unit
Ding et al. Routing algorithm to optimize loss and IPDR for rearrangeably non-blocking integrated optical switches
Qiao et al. Scheduling switching element (SE) disjoint connections in stage-controlled photonic banyans
Jiang et al. Nonblocking optical MINs under crosstalk-free constraint
JP2954246B2 (ja) ディジタル一段結合回路網
US20080143473A1 (en) Digital Cross-Connect Path Selection Method
Lu et al. Parallel routing algorithms for nonblocking electronic and photonic multistage switching networks
Lu et al. A novel design of self-routing strictly nonblocking switching networks
Wu et al. A new nonblocking network for photonic switching
Lu et al. A class of self-routing strictly nonblocking photonic switching networks
US6710913B1 (en) Technique and apparatus for wave-mixing frequency translation in a network
US20170134834A1 (en) Connection Routing for a Multi-Plane Photonic Switch
RU2045819C1 (ru) Устройство коммутации с равномерной нагрузкой соединительных линий

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080804

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee