JP3185790B2 - Method for manufacturing thin film semiconductor device - Google Patents

Method for manufacturing thin film semiconductor device

Info

Publication number
JP3185790B2
JP3185790B2 JP18664199A JP18664199A JP3185790B2 JP 3185790 B2 JP3185790 B2 JP 3185790B2 JP 18664199 A JP18664199 A JP 18664199A JP 18664199 A JP18664199 A JP 18664199A JP 3185790 B2 JP3185790 B2 JP 3185790B2
Authority
JP
Japan
Prior art keywords
temperature
thin film
oxidation
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18664199A
Other languages
Japanese (ja)
Other versions
JP2000058854A (en
Inventor
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18664199A priority Critical patent/JP3185790B2/en
Publication of JP2000058854A publication Critical patent/JP2000058854A/en
Application granted granted Critical
Publication of JP3185790B2 publication Critical patent/JP3185790B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜半導体装置の
製造方法に関わり、特に、絶縁ゲート型電界効果トラン
ジスタあるはTFT(Thin Film Trans
istor)のゲート絶縁膜の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device, and more particularly, to an insulated gate field effect transistor or a thin film transistor (TFT).
(Istor) of the gate insulating film.

【0002】[0002]

【従来の技術】近年、SOI(Silicon On
Insulator)あるいは、三次元ICや、大型液
晶表示パネルや、高速で高解像度の密着型イメージセン
サ等へのニーズが高まるにつれて、絶縁性非晶質材料上
に、高性能な薄膜半導体装置を実現する技術が重要にな
ってきた。さらに、低温で良質のゲート絶縁膜を形成す
る技術も重要となってきている。ゲート絶縁膜としては
酸化膜(SiO)が一般的に用いられている。酸化膜
形成方法としては、熱酸化法や、CVD法や、光CVD
法や、プラズマCVD法や、陽極酸化法や、高圧酸化法
等の方法がある。以上の方法の中で、熱酸化法によって
形成されたシリコン酸化膜界面の電気的特性が最も優れ
ている。熱酸化法は、900〜1200℃程度の高温プ
ロセスであるため、(1)安価なガラス基板上に素子を
形成できない。(2)不純物の横拡散。(3)三次元I
Cでは下層部の素子に悪影響(不純物の拡散など)を与
える。(4)poly−Siの熱酸化膜は絶縁耐圧が不
十分で界面準位密度が大きい。(5)Si/SiO
面に大きな応力がかかる等の問題がある。
2. Description of the Related Art In recent years, SOI (Silicon On) has been developed.
Insulator) or a three-dimensional IC, a large-sized liquid crystal display panel, a high-speed, high-resolution contact type image sensor, and the like, realize a high-performance thin film semiconductor device on an insulating amorphous material. Technology has become important. Further, a technique for forming a high-quality gate insulating film at a low temperature has also become important. An oxide film (SiO 2 ) is generally used as the gate insulating film. As an oxide film forming method, there are a thermal oxidation method, a CVD method, and a photo CVD method.
Method, a plasma CVD method, an anodic oxidation method, a high pressure oxidation method, and the like. Among the above methods, the electrical characteristics of the silicon oxide film interface formed by the thermal oxidation method are the most excellent. Since the thermal oxidation method is a high-temperature process of about 900 to 1200 ° C., (1) an element cannot be formed on an inexpensive glass substrate. (2) Lateral diffusion of impurities. (3) Three-dimensional I
C has a bad influence (diffusion of impurities, etc.) on the element in the lower layer. (4) The thermal oxide film of poly-Si has an insufficient withstand voltage and a high interface state density. (5) There is a problem that a large stress is applied to the Si / SiO 2 interface.

【0003】[0003]

【発明が解決しようとする課題】従来の熱酸化法では、
基板を酸化炉に挿入するときに、該基板の昇温速度の制
御はされていなかった。所定の酸化温度例えば1000
℃の熱酸化を行なう場合には、基板は室温から1000
℃に設定された酸化炉の中にいきなり挿入されていた。
そのため、酸化膜は急激に成長していた。酸化の初期は
特に酸化速度が増速されることが知られている。従っ
て、従来の熱酸化法で形成された酸化膜は、非常に大き
な歪を有し、界面準位密度が高いというような問題点が
ある。さらに、ゲート絶縁耐圧が低く信頼性にも悪影響
を与えるという問題点がある。この様なゲート酸化膜を
用いて薄膜トランジスタ等の半導体装置を作製した場
合、そのオン電流や易動度は小さくなり、スレッシュホ
ルド電圧(Vth)やオフ電流は大きくなるという問題
点がある。
In the conventional thermal oxidation method,
When the substrate was inserted into the oxidation furnace, the heating rate of the substrate was not controlled. A predetermined oxidation temperature, for example, 1000
In the case of performing thermal oxidation at a temperature of 1000 ° C.,
It was suddenly inserted into the oxidation furnace set to ° C.
Therefore, the oxide film had grown rapidly. It is known that the oxidation rate is increased particularly at the beginning of the oxidation. Therefore, an oxide film formed by a conventional thermal oxidation method has a problem that it has a very large strain and a high interface state density. Further, there is a problem that the gate withstand voltage is low and the reliability is adversely affected. When a semiconductor device such as a thin film transistor is manufactured using such a gate oxide film, there is a problem that the ON current and the mobility are reduced, and the threshold voltage (Vth) and the OFF current are increased.

【0004】本発明は、この様な問題点を解決し、熱酸
化法により、優れたゲート酸化膜を形成して良好なトラ
ンジスタ特性を有する薄膜トランジスタ等の薄膜半導体
装置を実現することを目的としている。
An object of the present invention is to solve such a problem and to realize a thin film semiconductor device such as a thin film transistor having excellent transistor characteristics by forming an excellent gate oxide film by a thermal oxidation method. .

【0005】[0005]

【課題を解決するための手段】本発明は、熱酸化法によ
り形成されたゲート絶縁膜を有する薄膜半導体装置の製
造方法において、非晶質シリコンあるいは多結晶シリコ
ンからなる薄膜が形成された基板を前記薄膜が酸化され
る温度よりも低い温度の酸化炉に挿入し、前記酸化炉を
20℃/分以下となるように昇温させて前記薄膜を固相
成長させるとともに酸化させてゲート絶縁膜を形成し、
しかる後に前記酸化炉を前記ゲート絶縁膜が形成される
温度よりも低い温度に降温させてから、前記酸化炉から
前記基板を取り出すことを特徴とする。本発明は、前記
酸化炉を昇温させる昇温速度は20℃/分以下であり、
前記昇温度速度よりも前記酸化炉を降温させる降温速度
のほうが小さいことを特徴とする。
According to the present invention, there is provided a method of manufacturing a thin film semiconductor device having a gate insulating film formed by a thermal oxidation method, comprising the steps of: forming a substrate on which a thin film made of amorphous silicon or polycrystalline silicon is formed; The thin film is inserted into an oxidation furnace at a temperature lower than the temperature at which the thin film is oxidized, the temperature of the oxidation furnace is increased to 20 ° C./min or less, and the thin film is solid-phase grown and oxidized to form a gate insulating film. Forming
Thereafter, the temperature of the oxidation furnace is lowered to a temperature lower than the temperature at which the gate insulating film is formed, and then the substrate is taken out of the oxidation furnace. In the present invention, the rate of raising the temperature of the oxidation furnace is 20 ° C./min or less,
The cooling rate for lowering the temperature of the oxidation furnace is lower than the heating rate.

【0006】[0006]

【0007】[0007]

【実施例】薄膜トランジスタに本発明を応用した場合を
例として実施例を説明する。第1図は、本発明の実施例
における薄膜トランジスタの製造方法を示す工程断面図
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments will be described by taking as an example a case where the present invention is applied to a thin film transistor. FIG. 1 is a process sectional view showing a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【0008】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはSiO膜等が用いら
れる。石英基板を用いる場合はプロセス温度は1200
℃程度まで許容されるが、ガラス基板を用いる場合は、
600℃以下の低温プロセスに制限される。また、不純
物の放出拡散を抑えるために酸化膜あるいは窒素化膜を
堆積させた石英基板やガラス基板を用いる場合もある。
本発明は、石英基板を用い、前記非単結晶半導体薄膜と
してSi薄膜を用いた場合を実施例として説明する。プ
ラズマCVD装置を用い、第1図(a)に示すように石
英基板1−1上に、SiHとHの混合ガスを、1
3.56MHzの高周波グロー放電により分解させて非
晶質Si膜1−2を堆積させる。前記混合ガスのSiH
分圧は10〜20%、デポ中の内圧は0.5〜1.5
torr程度である。基板温度は250℃以下、180
℃程度が適している。赤外吸収測定より結合水素量を求
めたところ約8atomic%であった。
A non-single-crystal semiconductor thin film is formed on an insulating amorphous material. As the insulating amorphous material, a quartz substrate, a glass substrate, a nitride film, a SiO 2 film, or the like is used. When a quartz substrate is used, the process temperature is 1200
Although it is allowable up to about ℃, when using a glass substrate,
Limited to low temperature processes below 600 ° C. In some cases, a quartz substrate or a glass substrate on which an oxide film or a nitrided film is deposited in order to suppress emission and diffusion of impurities is used.
The present invention will be described by way of an example in which a quartz substrate is used and a Si thin film is used as the non-single-crystal semiconductor thin film. Using a plasma CVD apparatus, a mixed gas of SiH 4 and H 2 was placed on a quartz substrate 1-1 as shown in FIG.
The amorphous Si film 1-2 is deposited by being decomposed by a 3.56 MHz high frequency glow discharge. SiH of the mixed gas
4 partial pressure 10-20%, internal pressure in depot 0.5-1.5
about torr. Substrate temperature is 250 ° C or less, 180
C is suitable. The amount of bonded hydrogen determined by infrared absorption measurement was about 8 atomic%.

【0009】続いて、該非晶質Si膜を、400℃〜5
00℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。
Subsequently, the amorphous Si film is formed at a temperature of 400.degree.
Heat treatment at 00 ° C. to release hydrogen. This step is intended to prevent explosive desorption of hydrogen.

【0010】次に、前記非晶質薄膜1−2を固相成長さ
せる。固相成長方法は、石英管による炉アニールが便利
である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。1×1
−6から1×10−10Torrの高真空雰囲気でア
ニールを行ってもよい。固相成長アニール温度は500
℃〜700℃とする。この様な低温アニールでは選択的
に、結晶成長の活性化エネルギーの小さな結晶方位を持
つ結晶粒のみが成長し、しかもゆっくりと大きく成長す
る。発明者の実験において、アニール温度600℃、ア
ニール時間16時間の固相成長により2μm以上の大粒
径シリコン薄膜が得られている。第1図(b)におい
て、1−3は固相成長シリコン薄膜を示している。固相
成長法の変わりにレーザーアニール法を用いてもなんら
問題はない。
Next, the amorphous thin film 1-2 is solid-phase grown. For the solid phase growth method, furnace annealing using a quartz tube is convenient. As an annealing atmosphere, a nitrogen gas, a hydrogen gas, an argon gas, a helium gas, or the like is used. 1x1
Annealing may be performed in a high vacuum atmosphere of 0 −6 to 1 × 10 −10 Torr. Solid phase growth annealing temperature is 500
C. to 700.degree. In such low-temperature annealing, only crystal grains having a crystal orientation with a small activation energy for crystal growth grow selectively and grow slowly and slowly. In an experiment by the inventor, a large-diameter silicon thin film of 2 μm or more was obtained by solid phase growth at an annealing temperature of 600 ° C. and an annealing time of 16 hours. In FIG. 1B, reference numeral 1-3 denotes a solid-phase grown silicon thin film. There is no problem if a laser annealing method is used instead of the solid phase growth method.

【0011】次に前記固相成長シリコン薄膜1−3をフ
ォトリソグラフィ法によりパターニングして第1図
(c)に示すように島状にする。
Next, the solid-phase-grown silicon thin film 1-3 is patterned by photolithography into an island shape as shown in FIG. 1 (c).

【0012】次に熱酸化法によって第1図(d)に示さ
れているように、ゲート酸化膜1−4を形成する。該熱
酸化法には乾燥酸素雰囲気中で行なわれるdry酸化法
と水蒸気等を混入して行なわれるwet酸化法とがあ
る。dry酸化法は酸化温度は1000℃以上と高いが
膜質が優れている。wet酸化法は800℃以下の低温
でも大きな酸化速度で酸化することができる。本発明で
は両方法とも問題なく用いることができる。ここではd
ry酸化法を用いて実施例を説明する。
Next, as shown in FIG. 1D, a gate oxide film 1-4 is formed by a thermal oxidation method. The thermal oxidation method includes a dry oxidation method performed in a dry oxygen atmosphere and a wet oxidation method performed by mixing water vapor or the like. In the dry oxidation method, the oxidation temperature is as high as 1000 ° C. or higher, but the film quality is excellent. The wet oxidation method can oxidize at a large oxidation rate even at a low temperature of 800 ° C. or less. In the present invention, both methods can be used without any problem. Where d
An example will be described using a ry oxidation method.

【0013】本発明による酸化方法の第1の実施例を第
2図に示す。これは酸化炉の昇温カーブを示す図であ
る。縦軸は酸化炉温度、横軸はプロセス時間を示してい
る。試料であるシリコン薄膜1−3の付いた基板の挿入
を時間toから開始する。酸化炉中には高純度の乾燥酸
素ガスが導入されている。Taは挿入酸化炉温度を示し
ている。例えばTaを600℃という低温に設定する。
時間tに前記基板が酸化炉中央に到着する。このと
き、基板表面の昇温速度が20℃/分と成るように前記
基板の挿入速度を設定する。酸化炉の入口から中央まで
の距離が43cmの場合には前記挿入速度を100mm
/分以下に設定すると基板表面の昇温速度は20℃/分
以下となった。熱電対で調べてみたところ、充分追従し
ていた。次に、酸化炉温度を20℃/分以下の昇温速度
で所定の酸化温度Tbまで昇温させる。dry酸化の場
合、Tbは通常900℃以上に設定されるが、それより
も低い温度でもよい。酸化の初期には酸化速度が増速さ
れるので600℃という低温で挿入されてもシリコン薄
膜はゆっくりと酸化される。酸化炉温度を昇温させるこ
とによって、基板表面は時間tに所定の酸化温度Tb
に達している。Tb=1150℃では非常に優れたゲー
ト酸化膜が形成された。本発明の主旨とするところは、
前記酸化温度よりも前記挿入酸化炉温度のほうが低いと
言うことである。つまり、Tb>Taである。基板温度
がTbに達したところで、酸化炉温度を一定に保ち、所
定の酸化膜厚を形成するために時間tを設定して酸化
処理をする。時間tにおいて、酸化炉内に導入するガ
スを酸素ガスから窒素ガスに切り換える。時間tまで
は窒素アニールであるが、これは必ずしも必要ではな
い。最後に基板を取り出す際に、基板の急冷による欠陥
の発生を防ぐために時間tまでかけてゆっくりと降温
させる。このときの降温速度は前記昇温速度よりも小さ
くすることが望ましい。
FIG. 2 shows a first embodiment of the oxidation method according to the present invention. This is a diagram showing a heating curve of the oxidation furnace. The vertical axis indicates the oxidation furnace temperature, and the horizontal axis indicates the process time. The insertion of the substrate with the silicon thin film 1-3 as a sample is started at time to. High purity dry oxygen gas is introduced into the oxidation furnace. Ta indicates the insertion oxidation furnace temperature. For example, Ta is set to a low temperature of 600 ° C.
The substrate arrives at the oxidation furnace center time t 1. At this time, the insertion speed of the substrate is set so that the temperature rise rate of the substrate surface is 20 ° C./min. When the distance from the entrance of the oxidation furnace to the center is 43 cm, the insertion speed is 100 mm.
/ Min, the rate of temperature rise on the substrate surface was 20 ° C / min or less. I checked it with a thermocouple and found that it followed well. Next, the temperature of the oxidation furnace is raised to a predetermined oxidation temperature Tb at a rate of 20 ° C./min or less. In the case of dry oxidation, Tb is usually set at 900 ° C. or higher, but may be lower. Since the oxidation rate is increased at the beginning of oxidation, the silicon thin film is slowly oxidized even when inserted at a low temperature of 600 ° C. By raising the temperature of the oxidation furnace temperature, a predetermined oxidation temperature Tb on the substrate surface time t 2
Has been reached. At Tb = 1150 ° C., a very excellent gate oxide film was formed. The gist of the present invention is:
This means that the temperature of the insertion oxidation furnace is lower than the oxidation temperature. That is, Tb> Ta. When the substrate temperature reaches Tb, keeping the oxidation furnace temperature constant, the oxidation process by setting the time t 3 to form a predetermined oxide thickness. At time t 3, switch to a nitrogen gas of the gas to be introduced into the oxidation furnace of an oxygen gas. Until time t 4 is a nitrogen annealing, but this is not necessary. When taking out the end of the substrate, Slow cooling over to time t 5 in order to prevent the occurrence of defects due to rapid cooling of the substrate. It is desirable that the temperature decreasing rate at this time be smaller than the temperature increasing rate.

【0014】本発明による第2の酸化方法の実施例を第
3図に示す。これは、第2図で説明した方法において挿
入酸化炉温度をTaからTcに高くした実施例である
(Ta<Tc)。例えば、挿入酸化炉温度を600℃か
ら900℃に高めることによって、初期的な酸化が進む
ことになる。
FIG. 3 shows an embodiment of the second oxidation method according to the present invention. This is an embodiment in which the temperature of the insertion oxidation furnace is increased from Ta to Tc in the method described with reference to FIG. 2 (Ta <Tc). For example, by increasing the temperature of the insertion oxidation furnace from 600 ° C. to 900 ° C., the initial oxidation proceeds.

【0015】本発明による第3の酸化方法の実施例を策
4図に示す。これは第3図で説明した方法において酸化
炉の昇温速度を小さくした実施例である。昇温速度を2
0℃/分から2℃/分にすることにより昇温に要する時
間は10倍に増加する。従って、比較的低温での処理時
間が長くなるので固相成長の効果が現われシリコンの結
晶粒径が大きくなる。
An embodiment of the third oxidation method according to the present invention is shown in FIG. This is an embodiment in which the heating rate of the oxidation furnace is reduced in the method described with reference to FIG. Heating rate 2
By increasing the temperature from 0 ° C./min to 2 ° C./min, the time required for raising the temperature is increased tenfold. Therefore, since the processing time at a relatively low temperature becomes longer, the effect of solid phase growth appears and the crystal grain size of silicon increases.

【0016】従来の酸化方法を第5図に示す。酸化炉温
度は常に所定の酸化温度Tbに設定されていた。そして
この酸化炉の中にシリコン薄膜を一気に挿入していた。
従って、基板表面の温度は基板の挿入速度でしか制御で
きなかった。この時のシリコン薄膜表面の昇温速度を測
定したところ、約36℃/分であった。この従来の酸化
方法によって形成されたゲート酸化膜を有する薄膜トラ
ンジスタの電界効果易動度は10cm/V・s以下と
いう小さな値であった。またオフ電流はドレイン電圧5
ボルトで約50pAと大きかった。つまり、36℃/分
の昇温速度による酸化方法では充分な特性が得られな
い。
FIG. 5 shows a conventional oxidation method. The oxidation furnace temperature was always set to a predetermined oxidation temperature Tb. Then, a silicon thin film was inserted into the oxidation furnace at a stretch.
Therefore, the temperature of the substrate surface could be controlled only by the insertion speed of the substrate. When the rate of temperature rise on the surface of the silicon thin film at this time was measured, it was about 36 ° C./min. The field effect mobility of the thin film transistor having the gate oxide film formed by this conventional oxidation method was a small value of 10 cm 2 / V · s or less. In addition, the off current is a drain voltage 5
The voltage was as large as about 50 pA. That is, sufficient characteristics cannot be obtained by the oxidation method using a heating rate of 36 ° C./min.

【0017】この様にして酸化工程が終了する。薄膜ト
ランジスタの作製工程を説明するために再び第1図に戻
って説明する。第1図(e)に示されるように、ゲート
電極1−5を形成する。該ゲート電極材料としては多結
晶シリコン薄膜、あるいはモリブデンシリサイド、ある
いはアルミニュウムやクロムなどのような金属膜、ある
いはITOやSnOなどのような透明性導電膜などを
用いることができる。成膜方法としては、CVD法、ス
パック法、真空蒸着法、プラズマCVD法等の方法があ
る。ドープトa−Si:Hの固相成長による低抵抗シリ
コン薄膜も利用できる。ここでの詳しい説明は省略す
る。
Thus, the oxidation step is completed. Returning to FIG. 1, a description will be given again of the manufacturing process of the thin film transistor. As shown in FIG. 1E, a gate electrode 1-5 is formed. As the gate electrode material, a polycrystalline silicon thin film, molybdenum silicide, a metal film such as aluminum or chromium, or a transparent conductive film such as ITO or SnO 2 can be used. As a film forming method, there are methods such as a CVD method, a Spack method, a vacuum evaporation method, and a plasma CVD method. A low-resistance silicon thin film formed by solid phase growth of doped a-Si: H can also be used. Detailed description here is omitted.

【0018】続いて第1図(f)に示すように、前記ゲ
ート電極1−5をマスクとして不純物をイオン注入し、
自己整合的にソース領域1−6およびドレイン領域1−
7を形成する。前記不純物としては、Nchトランジス
タを作製する場合はPあるいはASを用い、Pch
トランジスタを作製する場合はB等を用いる。不純物
添加方法としては、イオン注入法の他に、レーザードー
ピング法あるいはプラズマドーピング法あるいはイオン
シャワー法などの方法がある。1−8で示される矢印は
不純物のイオンビームを表している。前記絶縁性非晶質
材料1−1として石英基板を用いた場合には熱拡散法を
使うことができる。不純物濃度は、1×1015から1
×1020cm−3程度とする。前記ゲート酸化膜1−
4の膜厚が例えば1200オングストロームの場合、リ
ンイオンは80〜120keV程度、ボロンイオンは3
0〜80keV程度の加速電圧でイオン注入する。
Subsequently, as shown in FIG. 1F, impurities are ion-implanted using the gate electrode 1-5 as a mask.
The source region 1-6 and the drain region 1-
7 is formed. As the impurity, when manufacturing an Nch transistor, P + or AS + is used.
When a transistor is manufactured, B + or the like is used. As an impurity doping method, there are a laser doping method, a plasma doping method, and an ion shower method, in addition to the ion implantation method. Arrows indicated by 1-8 represent ion beams of impurities. When a quartz substrate is used as the insulating amorphous material 1-1, a thermal diffusion method can be used. The impurity concentration is 1 × 10 15 to 1
It is about × 10 20 cm −3 . The gate oxide film 1-
For example, when the film thickness of No. 4 is 1200 Å, phosphorus ions are about 80 to 120 keV, and boron ions are 3
Ion implantation is performed at an acceleration voltage of about 0 to 80 keV.

【0019】続いて第1図(g)に示されるように、層
間絶縁膜1−9を積層する。該層間絶縁膜材料として
は、酸化膜あるいは窒化膜などを用いる。絶縁性が良好
ならば膜厚はいくらでもよいが、数千オングストローム
から数μm程度が普通である。窒化膜の形成方法として
は、LPCVD法あるいはプラズマCVD法などが簡単
である。反応には、アンモニアガス(NH)とシラン
ガスと窒素ガスとの混合ガス、あるいはシランガスと窒
素ガスとの混合ガスなどを用いる。
Subsequently, as shown in FIG. 1 (g), an interlayer insulating film 1-9 is laminated. As the material of the interlayer insulating film, an oxide film or a nitride film is used. The thickness is not particularly limited as long as the insulating property is good, but the thickness is usually from several thousand angstroms to several μm. As a method for forming a nitride film, an LPCVD method, a plasma CVD method, or the like is simple. For the reaction, a mixed gas of ammonia gas (NH 3 ), silane gas and nitrogen gas, a mixed gas of silane gas and nitrogen gas, or the like is used.

【0020】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面あるいはシリコン膜中の結晶粒界に存在するダング
リングボンドなどの欠陥が不活性化され、電気的特性が
飛躍的に改善される。この様な水素化工程は、層間絶縁
膜1−9を積層する前におこなってもよい。
Here, when hydrogen ions are introduced by a method such as a hydrogen plasma method, a hydrogen ion implantation method, or a method of diffusing hydrogen from a plasma nitride film, the hydrogen ions are present at the interface between the gate oxide film and the crystal grain boundaries in the silicon film. Defects such as dangling bonds are inactivated, and electrical characteristics are dramatically improved. Such a hydrogenation step may be performed before stacking the interlayer insulating films 1-9.

【0021】次に第1図(h)に示すように、前記層間
絶縁膜及びゲート絶縁膜にコンタクトホールを形成し、
コンタクト電極を形成しソース電極1−10およびドレ
イン電極1−11とする。該ソース電極及びドレイン電
極は、アルミニュウムなどの金属材料で形成する。この
様にして薄膜トランジスタが形成される。
Next, as shown in FIG. 1 (h), contact holes are formed in the interlayer insulating film and the gate insulating film.
A contact electrode is formed to form a source electrode 1-10 and a drain electrode 1-11. The source electrode and the drain electrode are formed of a metal material such as aluminum. Thus, a thin film transistor is formed.

【0022】本発明の酸化方法によって作製された薄膜
トランジスタの電界効果易動度は20〜30cm/V
・sとなり従来方法に比べて2〜3倍に改善された。さ
らに、ドレイン電圧5ボルトの時のオフ電流は約5pA
と1桁小さくなった。
The thin film transistor manufactured by the oxidation method of the present invention has a field effect mobility of 20 to 30 cm 2 / V.
S, which is 2-3 times improved compared to the conventional method. Further, when the drain voltage is 5 V, the off-state current is about 5 pA.
And one order of magnitude smaller.

【0023】従来、固相成長法により、2μm以上とい
う大きな結晶粒径を有するシリコン薄膜を用いていた
が、酸化工程において、1000℃以上の酸化炉に一気
に挿入していたので形成されたゲート酸化膜は非常に大
きな歪を有し、Si/SiO2界面の界面準位は非常に
大きかった。そのため、従来方法で作製された薄膜トラ
ンジスタは大粒径のシリコン薄膜を用いているにもかか
わらず、そのオフ電流は大きく、オン電流は小さかっ
た。さらに、Vthも大きかった。界面特性も悪いので
信頼性が低かった。電界効果易動度は大きくても10c
2/V・s程度と小さかった.さらにオフ電流はドレ
イン電圧5ボルトの時に約50pAと大きかった。
Conventionally, a silicon thin film having a large crystal grain size of 2 μm or more has been used by the solid-phase growth method. However, in the oxidation step, the gate oxide formed at once was inserted into an oxidation furnace at 1000 ° C. or more. The film had a very large strain, and the interface state at the Si / SiO 2 interface was very large. Therefore, although the thin film transistor manufactured by the conventional method uses a silicon thin film having a large grain size, the off current is large and the on current is small. Further, Vth was also large. The reliability was low due to poor interface characteristics. Field effect mobility is 10c at most
It was as small as about m 2 / V · s. Further, the off-state current was as large as about 50 pA when the drain voltage was 5 volts.

【0024】本実施例においては、所定の酸化温度より
も低い温度に設定しておいた酸化炉に基板をある挿入速
度で挿入する。そして、炉内に基板がセットされたとこ
ろから所定の酸化温度に、ある昇温速度で昇温させる。
さらに、基板表面の昇温速度が20℃/分以下になるよ
うに前記挿入速度及び昇温速度を制御する。従って、酸
化反応はゆっくり進み、歪が非常に少なく、Si/Si
2界面特性の優れたゲート酸化膜が形成される。酸化
膜及び界面特性を制御するパラメーターとして、従来の
条件に加えて、酸化炉の昇温速度というバラメーターが
新たに加わったので、従来に比べてより緻密にゲート酸
化膜の特性を制御することが可能になった。さらに、6
00℃程度の低温からの処理ができるので、シリコン薄
膜は酸化されると同時に固相成長の効果により、欠陥が
少なく結晶粒径の大きなシリコン薄膜となる。はじめか
ら多結晶薄膜として堆積させられたシリコン膜の場合に
は固相成長の効果はあまり期待できないが、実施例で述
べたようにはじめは非晶質薄膜として堆積させられたシ
リコン膜を用いれば固相成長の大きな効果が期待され
る。もちろん多結晶シリコン薄膜を本発明に応用しても
なんら問題はない。
In this embodiment, a substrate is inserted at a certain insertion speed into an oxidation furnace set at a temperature lower than a predetermined oxidation temperature. Then, from the place where the substrate is set in the furnace, the temperature is raised to a predetermined oxidation temperature at a certain rate.
Further, the insertion speed and the heating rate are controlled so that the heating rate of the substrate surface is 20 ° C./min or less. Therefore, the oxidation reaction proceeds slowly, the strain is very small, and the Si / Si
A gate oxide film having excellent O 2 interface characteristics is formed. As a parameter for controlling the oxide film and interface characteristics, a parameter called the heating rate of the oxidation furnace has been newly added in addition to the conventional conditions, so the characteristics of the gate oxide film must be controlled more precisely than in the past. Is now possible. In addition, 6
Since the process can be performed at a low temperature of about 00 ° C., the silicon thin film is oxidized and becomes a silicon thin film having a small number of defects and a large crystal grain size by the effect of solid phase growth. In the case of a silicon film deposited as a polycrystalline thin film from the beginning, the effect of solid phase growth is not so expected, but as described in the examples, if a silicon film deposited as an amorphous thin film is used first, A large effect of solid phase growth is expected. Of course, there is no problem if a polycrystalline silicon thin film is applied to the present invention.

【0025】非晶質絶縁基板上に結晶性の優れたシリコ
ン薄膜を作製することが可能になり、さらに優れたゲー
ト酸化膜の形成が可能になった。従って、薄膜トランジ
スタやSOI技術の発展に大きく寄与するものである。
フォト工程数はまったく増えない。優れたシリコン薄膜
が得られるのにかかわらずコストアップとはならない。
It has become possible to produce a silicon thin film having excellent crystallinity on an amorphous insulating substrate, and to form an even more excellent gate oxide film. Therefore, it greatly contributes to the development of thin film transistors and SOI technology.
The number of photo steps does not increase at all. Although an excellent silicon thin film can be obtained, the cost does not increase.

【0026】本実施例によって得られたゲート酸化膜と
大粒径多結晶シリコン薄膜を用いて薄膜トランジスタを
作成すると、優れた特性が得られる。従来に比ベて、薄
膜トランジスタのON電流は増大しOFF電流は小さく
なる。またスレッシュホルド電圧も小さくなりトランジ
スタ特性が大きく改善される。NチャネルとPチャネル
との特性の不釣合いさも改善される。電界効果易動度
は、従来の10cm2/V・sから約20〜30cm2
V・sに改善される。さらに、ドレイン電圧5ボルトの
時なオフ電流は、従来の50pAから5pAに低減され
た。
When a thin film transistor is manufactured by using the gate oxide film and the large-grain polycrystalline silicon thin film obtained in this embodiment, excellent characteristics can be obtained. Compared with the related art, the ON current of the thin film transistor increases and the OFF current decreases. Also, the threshold voltage is reduced, and the transistor characteristics are greatly improved. The unbalance between the characteristics of the N channel and the P channel is also improved. Field-effect mobility is about the art of 10cm 2 / V · s 20~30cm 2 /
V · s. Further, the off-state current when the drain voltage was 5 volts was reduced from the conventional 50 pA to 5 pA.

【0027】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバー
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。
Since a thin film transistor having excellent characteristics can be manufactured on an amorphous insulating substrate, a sufficiently high-speed operation can be realized even when the driver circuit is applied to an active matrix substrate integrated on the same substrate. You. Furthermore, there is a great effect on reduction of power supply voltage, reduction of current consumption, and improvement of reliability.

【0028】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメージセンサーに応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ一読み取り用密着型イメー
ジセンサーヘの応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。
When the present invention is applied to a contact-type image sensor in which a photoelectric conversion element and its scanning circuit are integrated on the same chip, it is very difficult to increase the reading speed, increase the resolution, and obtain gradation. To produce great effects. When high resolution is achieved, application to a contact type image sensor for color reading becomes easy. Of course, the effect is great also for reduction of power supply voltage, reduction of current consumption, and improvement of reliability.

【0029】また低温プロセスによって作製することが
できるので、密着型イメージセンサーチップの長尺化が
可能となり、一本のチップでA4サイズあるいはA3サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサーチップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。
Further, since it can be manufactured by a low-temperature process, the length of the contact-type image sensor chip can be increased, and a single facsimile apparatus such as A4 size or A3 size can be realized. Therefore, it is possible to avoid troublesome techniques such as double splicing of sensor chips and unreliable technology, and the mounting yield is improved.

【0030】石英基板やガラス基板だけではなく、サフ
ァイア基板(Al)あるいはMgO・Al
,BP,CaF等の結晶性絶縁基板も用いるこ
とができる。
Not only quartz substrates and glass substrates but also sapphire substrates (Al 2 O 3 ) or MgO.Al
A crystalline insulating substrate such as 2 O 3 , BP, or CaF 2 can also be used.

【0031】以上薄膜トランジスタを例として説明した
が、バイポーラトランジスタあるいはヘテロ接合バイポ
ーラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイル
のようなSOI技術を利用した素子に対しても、本発明
を応用することができる。
Although a thin film transistor has been described as an example, an element using a thin film such as a bipolar transistor or a heterojunction bipolar transistor can also be used.
The present invention can be applied. Further, the present invention can be applied to an element using an SOI technology such as a three-dimensional device.

【発明の効果】本発明は上記の構成要件を具備すること
により以下に述べるごとき顕著な効果を奏することがで
きる。 (I)シリコン薄膜の熱酸化膜を形成する温度よりも低
い温度に降温させてから、基板を酸化炉から取り出すた
め、急冷による基板の歪み、ゆがみ等の欠陥の発生を防
止することができる。 (II)酸化炉において基板は20℃/分以下にゆっくり
と昇温されるため、シリコン膜の固相成長も同時に行う
ことができ、大粒径の多結晶シリコン膜を有する半導体
装置を提供することができる。
According to the present invention, the above-mentioned constitutional requirements can provide the following remarkable effects. (I) Since the substrate is taken out of the oxidation furnace after the temperature is lowered to a temperature lower than the temperature at which the thermal oxide film of the silicon thin film is formed, the occurrence of defects such as distortion and distortion of the substrate due to rapid cooling can be prevented. (II) Since the temperature of the substrate is slowly increased to 20 ° C./min or less in the oxidation furnace, solid phase growth of the silicon film can be performed at the same time, and a semiconductor device having a polycrystalline silicon film with a large grain size is provided. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)から(h)は、本発明の実施例を示す薄
膜トランジスタの工程断面図である。
FIGS. 1A to 1H are process sectional views of a thin film transistor showing an embodiment of the present invention.

【図2】本発明の第1の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
FIG. 2 is a diagram showing a temperature rise curve of an oxidation furnace in a first oxidation method of the present invention. The vertical axis indicates the oxidation furnace temperature, and the horizontal axis indicates the process temperature.

【図3】本発明の第2の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
FIG. 3 is a diagram showing a temperature rise curve of an oxidation furnace in a second oxidation method of the present invention. The vertical axis indicates the oxidation furnace temperature, and the horizontal axis indicates the process temperature.

【図4】本発明の第3の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
FIG. 4 is a view showing a temperature rise curve of an oxidation furnace in a third oxidation method of the present invention. The vertical axis indicates the oxidation furnace temperature, and the horizontal axis indicates the process temperature.

【図5】従来の酸化方法における酸化炉の昇温曲線を示
す図である。縦軸は酸化炉温度、横軸はプロセス温度を
示している。
FIG. 5 is a diagram showing a temperature rise curve of an oxidation furnace in a conventional oxidation method. The vertical axis indicates the oxidation furnace temperature, and the horizontal axis indicates the process temperature.

【符号の説明】[Explanation of symbols]

1−1;絶縁性非晶質材料 1−2;非晶質Si膜 1−3;固相成長させたSi膜 1−4;ゲート酸化膜 1-1: Insulating amorphous material 1-2; Amorphous Si film 1-3; Si film grown by solid phase 1-4; Gate oxide film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/316 H01L 21/336 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/316 H01L 21/336

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 熱酸化法により形成されたゲート絶縁膜
を有する薄膜半導体装置の製造方法において、非晶質シ
リコンあるいは多結晶シリコンからなる薄膜が形成され
た基板を前記薄膜が酸化される温度よりも低い温度の酸
化炉に挿入し、前記酸化炉を20℃/分以下となるよう
に昇温させて前記薄膜を固相成長させるとともに酸化さ
せてゲート絶縁膜を形成し、しかる後に前記酸化炉を前
記ゲート絶縁膜が形成される温度よりも低い温度に降温
させてから、前記酸化炉から前記基板を取り出すことを
特徴とする薄膜半導体装置の製造方法。
In a method of manufacturing a thin film semiconductor device having a gate insulating film formed by a thermal oxidation method, a substrate on which a thin film made of amorphous silicon or polycrystalline silicon is formed is heated at a temperature lower than the temperature at which the thin film is oxidized. The thin film is solid-phase grown and oxidized to form a gate insulating film, and then the oxidizing furnace is inserted into a low-temperature oxidizing furnace. Is lowered to a temperature lower than the temperature at which the gate insulating film is formed, and then the substrate is taken out of the oxidation furnace.
【請求項2】 前記酸化炉を昇温させる昇温速度は20
℃/分以下であり、前記昇温度速度よりも前記酸化炉を
降温させる降温速度のほうが小さいことを特徴とする請
求項1に記載の薄膜半導体装置の製造方法。
2. The heating rate for heating the oxidation furnace is 20.
2. The method according to claim 1, wherein the temperature is lower than or equal to ° C./min, and a temperature lowering rate for lowering the temperature of the oxidation furnace is lower than the temperature increasing rate. 3.
JP18664199A 1999-06-30 1999-06-30 Method for manufacturing thin film semiconductor device Expired - Lifetime JP3185790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18664199A JP3185790B2 (en) 1999-06-30 1999-06-30 Method for manufacturing thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18664199A JP3185790B2 (en) 1999-06-30 1999-06-30 Method for manufacturing thin film semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2257653A Division JP2995833B2 (en) 1990-09-27 1990-09-27 Method for manufacturing thin film semiconductor device

Publications (2)

Publication Number Publication Date
JP2000058854A JP2000058854A (en) 2000-02-25
JP3185790B2 true JP3185790B2 (en) 2001-07-11

Family

ID=16192152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18664199A Expired - Lifetime JP3185790B2 (en) 1999-06-30 1999-06-30 Method for manufacturing thin film semiconductor device

Country Status (1)

Country Link
JP (1) JP3185790B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720323B2 (en) * 2005-07-06 2011-07-13 セイコーエプソン株式会社 Film forming method, film forming method, film forming apparatus, film forming apparatus, electro-optical device manufacturing method, electro-optical device, and electronic apparatus
CN114457320B (en) * 2021-12-20 2024-01-05 西安隆基乐叶光伏科技有限公司 Maintenance method of quartz boat

Also Published As

Publication number Publication date
JP2000058854A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
JP2917392B2 (en) Method for manufacturing semiconductor device
JPH06260645A (en) Thin-film semiconductor device and its manufacture
JP3178715B2 (en) Method for manufacturing thin film semiconductor device
JP2917388B2 (en) Method for manufacturing semiconductor device
JPH06301056A (en) Production of thin-film semiconductor device
JP3362467B2 (en) Method for manufacturing thin film semiconductor device
JP3185790B2 (en) Method for manufacturing thin film semiconductor device
JP3185789B2 (en) Method for manufacturing thin film semiconductor device
JP2995833B2 (en) Method for manufacturing thin film semiconductor device
JP3186182B2 (en) Thin film semiconductor device and method of manufacturing the same
JP2988483B1 (en) Method for manufacturing thin film semiconductor device
JPH06112222A (en) Film semiconductor device and its manufacture
JPH05275449A (en) Thin film semiconductor device and its manufacture
JP2874271B2 (en) Method for manufacturing semiconductor device
JP3307021B2 (en) Method for manufacturing thin film semiconductor device
JP2004288864A (en) Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment
JPH034564A (en) Manufacture of semiconductor device
JP2751420B2 (en) Method for manufacturing semiconductor device
JP3387510B2 (en) Method for manufacturing thin film transistor
JP2003115498A (en) Method for manufacturing thin film semiconductor device and method for manufacturing active matrix liquid crystal display unit
JP2794833B2 (en) Method for manufacturing thin film transistor
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JPH0393273A (en) Manufacture of thin film semiconductor device
JP3049806B2 (en) Method for manufacturing thin film semiconductor device
JP2867402B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10