JP3185769B2 - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JP3185769B2 JP3185769B2 JP30462898A JP30462898A JP3185769B2 JP 3185769 B2 JP3185769 B2 JP 3185769B2 JP 30462898 A JP30462898 A JP 30462898A JP 30462898 A JP30462898 A JP 30462898A JP 3185769 B2 JP3185769 B2 JP 3185769B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- circuit
- mps
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
Description
【０００１】
【発明の属する技術分野】本発明は、画像信号処理装置
に関し、ＩＴＵ−ＴのＴ．８２およびＴ．８５の勧告化
においても使用されている算術符号化において、高速に
符号化／復号化を行う画像信号処理装置に関する。
に関し、ＩＴＵ−ＴのＴ．８２およびＴ．８５の勧告化
においても使用されている算術符号化において、高速に
符号化／復号化を行う画像信号処理装置に関する。
【０００２】
【従来の技術】従来、画像信号処理装置は一般に、算術
符号化を用いて構成されている。近年、算術符号化は、
ＩＴＵ−Ｔ（国際電気通信連合）のＴ．８２、および
Ｔ．８５の勧告における静止画像の符号化方式が適用さ
れ使用されている。この算術符号化は、１画素単位で出
現画素を予測し符号化を行う。画素の予測には、モデル
テンプレートと呼ばれる周辺画素の集合を参照画素とし
て使用する。前記周辺画素を組み合わせたものは、コン
テキストと呼ばれる。各コンテキストは、周辺画素の状
態を表しており、それぞれに次に出現し易い画素値やそ
の出現確率等の値を持つ。この情報を利用して、画素の
符号化／復号化処理を行う。
符号化を用いて構成されている。近年、算術符号化は、
ＩＴＵ−Ｔ（国際電気通信連合）のＴ．８２、および
Ｔ．８５の勧告における静止画像の符号化方式が適用さ
れ使用されている。この算術符号化は、１画素単位で出
現画素を予測し符号化を行う。画素の予測には、モデル
テンプレートと呼ばれる周辺画素の集合を参照画素とし
て使用する。前記周辺画素を組み合わせたものは、コン
テキストと呼ばれる。各コンテキストは、周辺画素の状
態を表しており、それぞれに次に出現し易い画素値やそ
の出現確率等の値を持つ。この情報を利用して、画素の
符号化／復号化処理を行う。
【０００３】図２０は、算術符号化の符号化フローチャ
ートを示す。図２０において、まず最初に各パラメータ
の初期化が行われ（Ｓ１００）、その後符号化対象とな
る画素（以下、ＰＩＸとも言う）、およびそのＰＩＸに
対応するコンテキスト（以下、ＣＸとも言う）の読み込
みが行われる（Ｓ１０１）。読み込まれたＰＩＸおよび
ＣＸを用いてＰＩＸの符号化処理が行われる（Ｓ１０
２）。
ートを示す。図２０において、まず最初に各パラメータ
の初期化が行われ（Ｓ１００）、その後符号化対象とな
る画素（以下、ＰＩＸとも言う）、およびそのＰＩＸに
対応するコンテキスト（以下、ＣＸとも言う）の読み込
みが行われる（Ｓ１０１）。読み込まれたＰＩＸおよび
ＣＸを用いてＰＩＸの符号化処理が行われる（Ｓ１０
２）。
【０００４】上記のステップＳ１０１およびステップＳ
１０２の処理は、ストライプが終了するまで継続される
（Ｓ１０３）。ここでストライプとは、符号化の処理単
位であり、一般的に、画像１ページをいくつかのストラ
イプに分割して符号化処理を行う。１つのストライプが
終了すると、レジスタおよびバッファ内に残っている符
号を吐き出すためのＦＬＵＳＨ処理が行われる（Ｓ１０
４）。
１０２の処理は、ストライプが終了するまで継続される
（Ｓ１０３）。ここでストライプとは、符号化の処理単
位であり、一般的に、画像１ページをいくつかのストラ
イプに分割して符号化処理を行う。１つのストライプが
終了すると、レジスタおよびバッファ内に残っている符
号を吐き出すためのＦＬＵＳＨ処理が行われる（Ｓ１０
４）。
【０００５】図２１は、図２０のステップＳ１０２の
「符号化処理」の詳細フローチャートを示す。図２１に
おいて、まず現在の符号化対象画素値であるＰＩＸと、
その時のＣＸの優勢確率シンボル（以下、ＭＰＳとも言
う）の値であるＭＰＳ［ＣＸ］が比較され（Ｓ２０
０）、ＰＩＸが優勢確率シンボルか（Ｓ２００／Ｙｅ
ｓ）、劣勢確率シンボル（以下、ＬＰＳとも言う）か
（Ｓ２００／Ｎｏ）、を判定する。
「符号化処理」の詳細フローチャートを示す。図２１に
おいて、まず現在の符号化対象画素値であるＰＩＸと、
その時のＣＸの優勢確率シンボル（以下、ＭＰＳとも言
う）の値であるＭＰＳ［ＣＸ］が比較され（Ｓ２０
０）、ＰＩＸが優勢確率シンボルか（Ｓ２００／Ｙｅ
ｓ）、劣勢確率シンボル（以下、ＬＰＳとも言う）か
（Ｓ２００／Ｎｏ）、を判定する。
【０００６】ＰＩＸがＬＰＳの場合、まず確率領域幅を
示すＡレジスタの値は、ＬＰＳの出現確率（以下、ＬＳ
Ｚとも言う）との減算が行われ、その結果が代入される
（Ｓ２０１）。次に算出されたＡレジスタの値とＬＳＺ
との比較が行われ（Ｓ２０２）、この比較の結果がＡ≧
ＬＳＺの場合は、演算レジスタであるＣレジスタとＡレ
ジスタの加算が行われ、その後ＡレジスタにＬＳＺが代
入される（Ｓ２０３）。
示すＡレジスタの値は、ＬＰＳの出現確率（以下、ＬＳ
Ｚとも言う）との減算が行われ、その結果が代入される
（Ｓ２０１）。次に算出されたＡレジスタの値とＬＳＺ
との比較が行われ（Ｓ２０２）、この比較の結果がＡ≧
ＬＳＺの場合は、演算レジスタであるＣレジスタとＡレ
ジスタの加算が行われ、その後ＡレジスタにＬＳＺが代
入される（Ｓ２０３）。
【０００７】ステップＳ２０２の比較の結果がＡ＜ＬＳ
Ｚの場合、およびＡ≧ＬＳＺの場合でステップＳ２０３
を終了した後は、ＳＷＴＣＨの値を調べ、ＳＷＴＣＨ＝
１の場合、ＭＰＳの値を反転させる（Ｓ２０４／Ｙｅ
ｓ、Ｓ２０５）。ＳＷＴＣＨ＝０の場合は（Ｓ２０４／
Ｎｏ）、何もせず次のステップＳ２０６へ進む。
Ｚの場合、およびＡ≧ＬＳＺの場合でステップＳ２０３
を終了した後は、ＳＷＴＣＨの値を調べ、ＳＷＴＣＨ＝
１の場合、ＭＰＳの値を反転させる（Ｓ２０４／Ｙｅ
ｓ、Ｓ２０５）。ＳＷＴＣＨ＝０の場合は（Ｓ２０４／
Ｎｏ）、何もせず次のステップＳ２０６へ進む。
【０００８】最後に、ＣＸの確率遷移状態を表すステー
タス（以下、ＳＴとも言う）の値ＳＴ［ＣＸ］に、ＬＰ
Ｓ時の次の遷移先のステータスを表すＮＬＰＳ［ＳＴ
［ＣＸ］］を代入する。その後、正規化処理を行い（Ｓ
２０６）、ＰＩＸの符号化処理が終了する。
タス（以下、ＳＴとも言う）の値ＳＴ［ＣＸ］に、ＬＰ
Ｓ時の次の遷移先のステータスを表すＮＬＰＳ［ＳＴ
［ＣＸ］］を代入する。その後、正規化処理を行い（Ｓ
２０６）、ＰＩＸの符号化処理が終了する。
【０００９】確率遷移テーブルは、各ＳＴ毎に、ＬＳＺ
の値、ＰＩＸがＬＰＳの場合の次の遷移先であるＮＬＰ
Ｓ、ＭＰＳの場合の次の遷移先であるＮＭＰＳ、ＭＰＳ
値の反転の発生を表すＳＷＴＣＨから構成され、符号化
処理における確率状態遷移は、上記の確率遷移テーブル
に従って行われる。
の値、ＰＩＸがＬＰＳの場合の次の遷移先であるＮＬＰ
Ｓ、ＭＰＳの場合の次の遷移先であるＮＭＰＳ、ＭＰＳ
値の反転の発生を表すＳＷＴＣＨから構成され、符号化
処理における確率状態遷移は、上記の確率遷移テーブル
に従って行われる。
【００１０】ステップＳ２００においてＰＩＸがＭＰＳ
と判断された場合、まずＬＰＳ時と同様にＡレジスタの
値からＬＳＺが減算される（Ｓ２０７）。減算されたＡ
レジスタの値は、０ｘ８０００（０ｘは１６進数である
ことを表す）との比較が行われる（Ｓ２０８）。この比
較の結果が、Ａ≧０ｘ８０００の場合は、何も処理が行
われずＰＩＸの符号化処理を終了する。Ａ＜０ｘ８００
０の場合は、ＡレジスタとＬＳＺの比較を行い（Ｓ２０
９）、Ａ＜ＬＳＺの場合、ＣレジスタとＡレジスタの加
算、およびＡレジスタへのＬＳＺの代入が行われる（Ｓ
２１０）。最後に、ＳＴ［ＣＸ］に次の遷移先であるＮ
ＭＰＳ［ＳＴ［ＣＸ］］を代入し、正規化処理後（Ｓ２
１１）、ＰＩＸの符号化処理を終了する。
と判断された場合、まずＬＰＳ時と同様にＡレジスタの
値からＬＳＺが減算される（Ｓ２０７）。減算されたＡ
レジスタの値は、０ｘ８０００（０ｘは１６進数である
ことを表す）との比較が行われる（Ｓ２０８）。この比
較の結果が、Ａ≧０ｘ８０００の場合は、何も処理が行
われずＰＩＸの符号化処理を終了する。Ａ＜０ｘ８００
０の場合は、ＡレジスタとＬＳＺの比較を行い（Ｓ２０
９）、Ａ＜ＬＳＺの場合、ＣレジスタとＡレジスタの加
算、およびＡレジスタへのＬＳＺの代入が行われる（Ｓ
２１０）。最後に、ＳＴ［ＣＸ］に次の遷移先であるＮ
ＭＰＳ［ＳＴ［ＣＸ］］を代入し、正規化処理後（Ｓ２
１１）、ＰＩＸの符号化処理を終了する。
【００１１】図２２は、「正規化処理」のフローチャー
トを示す。まず、ＡレジスタとＣレジスタの１ｂｉｔの
左シフトと、ＣＴ値の減算が行われる（Ｓ３００）。上
記ステップＳ３００の減算処理は、Ａ＜０ｘ８０００と
なるまで継続され、Ａ≧０ｘ８０００となった時点で
（Ｓ３０９／Ｎｏ）、正規化処理は終了する。
トを示す。まず、ＡレジスタとＣレジスタの１ｂｉｔの
左シフトと、ＣＴ値の減算が行われる（Ｓ３００）。上
記ステップＳ３００の減算処理は、Ａ＜０ｘ８０００と
なるまで継続され、Ａ≧０ｘ８０００となった時点で
（Ｓ３０９／Ｎｏ）、正規化処理は終了する。
【００１２】上記ステップＳ３００の処理中にＣＴ＝０
となった場合は（Ｓ３０１／Ｙｅｓ）、ＴＥＭＰレジス
タにＣレジスタの確定した符号部分をキャリーと共に代
入する（Ｓ３０２）。ここで、Ｃレジスタは、１６ビッ
トの演算用ビットと、３ビットのキャリー伝搬吸収ビッ
トと、８ビットの生成された符号ビットと、１ビットの
キャリービットから構成される。
となった場合は（Ｓ３０１／Ｙｅｓ）、ＴＥＭＰレジス
タにＣレジスタの確定した符号部分をキャリーと共に代
入する（Ｓ３０２）。ここで、Ｃレジスタは、１６ビッ
トの演算用ビットと、３ビットのキャリー伝搬吸収ビッ
トと、８ビットの生成された符号ビットと、１ビットの
キャリービットから構成される。
【００１３】ＴＥＭＰレジスタ＝０ｘｆｆの場合は（Ｓ
３０５／Ｙｅｓ）、変数ＳＣのカウントアップを行う
（Ｓ３０６）。また、ＴＥＭＰ＜０ｘｆｆの場合は（Ｓ
３０５／Ｎｏ）、以前に蓄えてあるバッファ内のデータ
を符号として出力し、さらに０ｘｆｆをＳＣ回出力する
（Ｓ３０７）。その後ＳＣの初期化を行い、バッファに
現ＴＥＭＰレジスタの値を書き込む（Ｓ３０７）。
３０５／Ｙｅｓ）、変数ＳＣのカウントアップを行う
（Ｓ３０６）。また、ＴＥＭＰ＜０ｘｆｆの場合は（Ｓ
３０５／Ｎｏ）、以前に蓄えてあるバッファ内のデータ
を符号として出力し、さらに０ｘｆｆをＳＣ回出力する
（Ｓ３０７）。その後ＳＣの初期化を行い、バッファに
現ＴＥＭＰレジスタの値を書き込む（Ｓ３０７）。
【００１４】ステップＳ３０３において、ＴＥＭＰ＞０
ｘｆｆの場合は、バッファの値に１を加算し、その後バ
ッファの内容の出力と０ｘ００のＳＣ回出力を行う。そ
してＳＣの初期化と、ＴＥＭＰレジスタの書き換えが行
われる（Ｓ３０４）。ここで、ＴＥＭＰにはキャリービ
ットを除いた純粋な符号のみが書き込まれる。
ｘｆｆの場合は、バッファの値に１を加算し、その後バ
ッファの内容の出力と０ｘ００のＳＣ回出力を行う。そ
してＳＣの初期化と、ＴＥＭＰレジスタの書き換えが行
われる（Ｓ３０４）。ここで、ＴＥＭＰにはキャリービ
ットを除いた純粋な符号のみが書き込まれる。
【００１５】ステップＳ３０８では、Ｃレジスタの上位
ビットのクリアおよびＣＴ値の初期化が行われる。
ビットのクリアおよびＣＴ値の初期化が行われる。
【００１６】特開平６−１２１１７２号公報および特開
平６−２２５１５８号公報に記載されている従来の画像
符号化装置では、リアルタイムな符号化を実現してい
る。また、特開平８−１５４０５９号公報にも高速に符
号化／復号化を行う符号化装置が記載されている。
平６−２２５１５８号公報に記載されている従来の画像
符号化装置では、リアルタイムな符号化を実現してい
る。また、特開平８−１５４０５９号公報にも高速に符
号化／復号化を行う符号化装置が記載されている。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来例１の算術符号化のアルゴリズムでは、各画素の予測
のために確率遷移テーブルからその内容を読み込まなけ
ればならず、また、各ＣＸ毎にその時のＳＴおよびＭＰ
Ｓの書き換えおよび読み込みを行わなければならない。
通常確率遷移テーブルはＲＯＭで構成され、ＣＸの予測
状態はＲＡＭで構成されているためその読み書きに数サ
イクルを要してしまい、時間がかかってしまう。さら
に、１画素の符号化に対して、数クロックのリード／ラ
イトサイクルを要するため、高速で連続して入力される
画像データに対して処理が間に合わないといった問題が
発生する。近年、スキャナ装置等では画像読み取りの高
速化が進み、画像読み込み速度が速くなっている。この
ため、上記の処理速度の問題は重大な問題点となる。
来例１の算術符号化のアルゴリズムでは、各画素の予測
のために確率遷移テーブルからその内容を読み込まなけ
ればならず、また、各ＣＸ毎にその時のＳＴおよびＭＰ
Ｓの書き換えおよび読み込みを行わなければならない。
通常確率遷移テーブルはＲＯＭで構成され、ＣＸの予測
状態はＲＡＭで構成されているためその読み書きに数サ
イクルを要してしまい、時間がかかってしまう。さら
に、１画素の符号化に対して、数クロックのリード／ラ
イトサイクルを要するため、高速で連続して入力される
画像データに対して処理が間に合わないといった問題が
発生する。近年、スキャナ装置等では画像読み取りの高
速化が進み、画像読み込み速度が速くなっている。この
ため、上記の処理速度の問題は重大な問題点となる。
【００１８】また、特開平６−１２１１７２号公報およ
び特開平６−２２５１５８号公報に記載されている従来
の画像符号化装置では、確率推定のためのＬＰＳの領域
幅（ＬＰＺの値の）発生および確率推定情報の更新に関
しては何も記述がない。さらにＣレジスタから確定した
符号を抽出する場合に、シフト数やＣＴの値によって出
力される符号サイズが異なり、その後の処理が複雑化し
てしまう。
び特開平６−２２５１５８号公報に記載されている従来
の画像符号化装置では、確率推定のためのＬＰＳの領域
幅（ＬＰＺの値の）発生および確率推定情報の更新に関
しては何も記述がない。さらにＣレジスタから確定した
符号を抽出する場合に、シフト数やＣＴの値によって出
力される符号サイズが異なり、その後の処理が複雑化し
てしまう。
【００１９】特開平８−１５４０５９号公報の文献にお
いてもＬＰＳ領域幅の読み込みおよび確率推定情報の更
新に関しての記述はない。さらに、ここでは、Ａレジス
タのシフト数をＣレジスタの符号出力時にも用いている
ため、シフトによるオーバーフローを許容することが必
要になり、ビット幅の拡張を行っている。
いてもＬＰＳ領域幅の読み込みおよび確率推定情報の更
新に関しての記述はない。さらに、ここでは、Ａレジス
タのシフト数をＣレジスタの符号出力時にも用いている
ため、シフトによるオーバーフローを許容することが必
要になり、ビット幅の拡張を行っている。
【００２０】本発明は、確率推定情報の更新を高速で行
い、定速で入力されるデータに対しても遅滞なく符号化
／復号化処理を行うことが可能な確率推定情報処理回路
を具備して構成された画像信号処理装置を提供すること
を目的とする。
い、定速で入力されるデータに対しても遅滞なく符号化
／復号化処理を行うことが可能な確率推定情報処理回路
を具備して構成された画像信号処理装置を提供すること
を目的とする。
【００２１】
【課題を解決するための手段】前記課題を解決するた
め、本発明の画像信号処理装置は、各コンテキスト（Ｃ
Ｘ）に対応するステータス（ＳＴ）値やＣＸの優勢確率
シンボル（ＭＰＳ）値の保持／更新を行う遷移状態更新
部と、ＡレジスタとＬＰＳの出現確率（ＬＳＺ）との減
算やＡレジスタのシフトを行うＡレジスタ演算部と、入
力されるＳＴの値に応じて対応するＬＳＺ、ＭＰＳの場
合の次の遷移先（ＮＭＰＳ）、ＰＩＸがＬＰＳの場合の
次の遷移先（ＮＬＰＳ）、ＭＰＳ値の反転の発生（ＳＷ
ＴＣＨ）の値を出力する確率遷移テーブルと、入力され
た画素（ＰＩＸ）がＭＰＳであるかＬＰＳであるかを判
定するＰＩＸ比較部と、Ａレジスタ演算部とＰＩＸ比較
部とから出力されたデータのタイミングを調整するフリ
ップフロップと、フリップフロップに調整されたデータ
に基づきＣレジスタとＡレジスタの加減算やＣレジスタ
のシフトを行うＣレジスタ演算部と、フリップフロップ
に調整されたデータに基づき信号入出力のタイミングを
生成するＣＴ更新部と、Ｃレジスタから符号を抽出し出
力する符号出力部と、を有して構成され、符号化処理ま
たは／および復号化処理に適応可能とされた確率推定情
報処理回路を具備したことを特徴としている。
め、本発明の画像信号処理装置は、各コンテキスト（Ｃ
Ｘ）に対応するステータス（ＳＴ）値やＣＸの優勢確率
シンボル（ＭＰＳ）値の保持／更新を行う遷移状態更新
部と、ＡレジスタとＬＰＳの出現確率（ＬＳＺ）との減
算やＡレジスタのシフトを行うＡレジスタ演算部と、入
力されるＳＴの値に応じて対応するＬＳＺ、ＭＰＳの場
合の次の遷移先（ＮＭＰＳ）、ＰＩＸがＬＰＳの場合の
次の遷移先（ＮＬＰＳ）、ＭＰＳ値の反転の発生（ＳＷ
ＴＣＨ）の値を出力する確率遷移テーブルと、入力され
た画素（ＰＩＸ）がＭＰＳであるかＬＰＳであるかを判
定するＰＩＸ比較部と、Ａレジスタ演算部とＰＩＸ比較
部とから出力されたデータのタイミングを調整するフリ
ップフロップと、フリップフロップに調整されたデータ
に基づきＣレジスタとＡレジスタの加減算やＣレジスタ
のシフトを行うＣレジスタ演算部と、フリップフロップ
に調整されたデータに基づき信号入出力のタイミングを
生成するＣＴ更新部と、Ｃレジスタから符号を抽出し出
力する符号出力部と、を有して構成され、符号化処理ま
たは／および復号化処理に適応可能とされた確率推定情
報処理回路を具備したことを特徴としている。
【００２２】また、上記の確率推定情報処理回路は、さ
らに、Ａレジスタの値とＣレジスタ中の演算用ビット中
の値との比較を行い、ＰＩＸがＭＰＳであるかＬＰＳで
あるかを決定するＡ／Ｃ比較部を有し、ＰＩＸ比較部
は、排他的ＮＯＲゲート回路を用いて構成するとよい。
らに、Ａレジスタの値とＣレジスタ中の演算用ビット中
の値との比較を行い、ＰＩＸがＭＰＳであるかＬＰＳで
あるかを決定するＡ／Ｃ比較部を有し、ＰＩＸ比較部
は、排他的ＮＯＲゲート回路を用いて構成するとよい。
【００２３】なお、上記の遷移状態更新部は、ＣＸ値の
デコードを行うＣＸデコード回路、ＳＷＴＣＨの値に従
ってＭＰＳの反転を行うＭＰＳ反転回路、入力されたＣ
Ｘに対応するＳＴ［ＣＸ］の出力および次の画素の符号
化のために対応するＣＸの遷移状態の更新を行うＳＴ更
新回路、入力されたＣＸに対応するＭＰＳ［ＣＸ］の出
力および次の画素の符号化のために対応するＣＸのＭＰ
Ｓ値の更新を行うＭＰＳ更新回路から構成するとよい。
デコードを行うＣＸデコード回路、ＳＷＴＣＨの値に従
ってＭＰＳの反転を行うＭＰＳ反転回路、入力されたＣ
Ｘに対応するＳＴ［ＣＸ］の出力および次の画素の符号
化のために対応するＣＸの遷移状態の更新を行うＳＴ更
新回路、入力されたＣＸに対応するＭＰＳ［ＣＸ］の出
力および次の画素の符号化のために対応するＣＸのＭＰ
Ｓ値の更新を行うＭＰＳ更新回路から構成するとよい。
【００２４】上記の遷移状態更新部は、ＣＸの値のデコ
ードを行うＣＸデコード回路、ＳＷＴＣＨの値に応じて
ＭＰＳの反転を行うＭＰＳ反転回路、復号化結果である
画素を算出するＰＩＸ決定回路、ＣＸに対応するＳＴ値
ＳＴ［ＣＸ］の出力および次の画素の符号化のために対
応するＣＸの状態の更新を行うＳＴ更新回路、ＣＸに対
応するＭＰＳ値ＭＰＳ［ＣＸ］の出力および次の画素の
符号化のために対応するＣＸのＭＰＳ値の更新を行うＭ
ＰＳ更新回路、ＰＩＸ決定やＭＰＳ反転および状態遷移
の条件を生成する排他的ＮＯＲから構成するとよい。
ードを行うＣＸデコード回路、ＳＷＴＣＨの値に応じて
ＭＰＳの反転を行うＭＰＳ反転回路、復号化結果である
画素を算出するＰＩＸ決定回路、ＣＸに対応するＳＴ値
ＳＴ［ＣＸ］の出力および次の画素の符号化のために対
応するＣＸの状態の更新を行うＳＴ更新回路、ＣＸに対
応するＭＰＳ値ＭＰＳ［ＣＸ］の出力および次の画素の
符号化のために対応するＣＸのＭＰＳ値の更新を行うＭ
ＰＳ更新回路、ＰＩＸ決定やＭＰＳ反転および状態遷移
の条件を生成する排他的ＮＯＲから構成するとよい。
【００２５】また、Ａレジスタ演算部は、Ａレジスタの
値の保持／更新を行うフリップフロップ、Ａレジスタの
減算の制御を行うＡレジスタ減算制御部、Ａ−ＬＳＺの
値とＬＳＺの値との比較を行うＡレジスタ比較回路、入
力されたＡレジスタの値からシフト量を算出するシフト
量決定部、シフト量決定部から出力されたシフト量に従
ってＡレジスタのシフトを行うシフト回路から構成する
とよい。
値の保持／更新を行うフリップフロップ、Ａレジスタの
減算の制御を行うＡレジスタ減算制御部、Ａ−ＬＳＺの
値とＬＳＺの値との比較を行うＡレジスタ比較回路、入
力されたＡレジスタの値からシフト量を算出するシフト
量決定部、シフト量決定部から出力されたシフト量に従
ってＡレジスタのシフトを行うシフト回路から構成する
とよい。
【００２６】確率遷移テーブルは、入力されたＳＴ値に
対応したＬＳＺおよび、ＮＭＰＳ、ＮＬＰＳ、ＳＷＴＣ
Ｈの各値を出力するＬＳＺセレクタ、ＮＭＰＳセレク
タ、ＮＬＰＳセレクタ、ＳＷＴＣＨセレクタから構成す
るとよい。
対応したＬＳＺおよび、ＮＭＰＳ、ＮＬＰＳ、ＳＷＴＣ
Ｈの各値を出力するＬＳＺセレクタ、ＮＭＰＳセレク
タ、ＮＬＰＳセレクタ、ＳＷＴＣＨセレクタから構成す
るとよい。
【００２７】Ｃレジスタ演算部は、Ｃレジスタの値の保
持／更新を行うフリップフロップ、Ｃレジスタの値とＡ
レジスタの値の加算を行う加算器、Ｃレジスタの値とし
て加算器の出力を使用するかフリップフロップの出力を
直接使用するかを選択するセレクタ、セレクタの制御信
号を生成する排他的ＯＲ、Ａレジスタ演算回路によって
算出されたシフト量に従ってＣレジスタのシフトを行う
シフト回路、符号出力が発生した場合に出力した符号部
分にあたるビットの「０」クリアを行うマスク回路から
構成するとよい。
持／更新を行うフリップフロップ、Ｃレジスタの値とＡ
レジスタの値の加算を行う加算器、Ｃレジスタの値とし
て加算器の出力を使用するかフリップフロップの出力を
直接使用するかを選択するセレクタ、セレクタの制御信
号を生成する排他的ＯＲ、Ａレジスタ演算回路によって
算出されたシフト量に従ってＣレジスタのシフトを行う
シフト回路、符号出力が発生した場合に出力した符号部
分にあたるビットの「０」クリアを行うマスク回路から
構成するとよい。
【００２８】さらに、上記のＣＴ更新部は、Ａレジスタ
演算部で算出されたシフト量とフリップフロップから出
力されるＣＴ値との加算を行う加算器、ＣＴ値の保持を
行うフリップフロップ、加算器の出力信号のタイミング
の調整を行うフリップフロップから構成され、符号抽出
部は、ＣＴ更新部から出力されるＣＴに従ってＣレジス
タから符号を抽出するシフト回路で構成するとよい。
演算部で算出されたシフト量とフリップフロップから出
力されるＣＴ値との加算を行う加算器、ＣＴ値の保持を
行うフリップフロップ、加算器の出力信号のタイミング
の調整を行うフリップフロップから構成され、符号抽出
部は、ＣＴ更新部から出力されるＣＴに従ってＣレジス
タから符号を抽出するシフト回路で構成するとよい。
【００２９】
【発明の実施の形態】次に添付図面を参照して本発明に
よる画像信号処理装置の実施の形態を詳細に説明する。
図１〜図１９を参照すると本発明の画像信号処理装置の
一実施形態が示されている。
よる画像信号処理装置の実施の形態を詳細に説明する。
図１〜図１９を参照すると本発明の画像信号処理装置の
一実施形態が示されている。
【００３０】（構成の説明）最初に本発明を用いた画像
符号化装置の実施形態の構成を説明する。図１は本実施
形態の画像符号化装置の要部の構成例を示すブロック図
である。また、図２〜図１５は、本画像符号化装置の各
構成部のより詳細な構成例を説明するための回路構成ブ
ロック図である。
符号化装置の実施形態の構成を説明する。図１は本実施
形態の画像符号化装置の要部の構成例を示すブロック図
である。また、図２〜図１５は、本画像符号化装置の各
構成部のより詳細な構成例を説明するための回路構成ブ
ロック図である。
【００３１】図１を参照すると符号化装置の実施形態
は、入力されたＰＩＸがＭＰＳであるかＬＰＳであるか
を判定するＰＩＸ比較部１００、各ＣＸに対応するＳＴ
値やＭＰＳ値の保持／更新を行う遷移状態更新部１０
１、ＡレジスタとＬＳＺとの減算やＡレジスタのシフト
等を行うＡレジスタ演算部１０２、入力されるＳＴの値
に応じて、対応するＬＳＺ、ＮＭＰＳ、ＮＬＰＳ、ＳＷ
ＴＣＨの値を出力する確率遷移テーブル１０３、タイミ
ング調整用のフリップフロップ１０４、１０８、Ｃレジ
スタとＡレジスタの加算やＣレジスタのシフトやマスク
を行うＣレジスタ演算部１０５、ＣＴ値の更新および符
号出力タイミングの生成を行うＣＴ更新部１０６、Ｃレ
ジスタから符号を抽出し出力する符号抽出部１０７を有
して構成される。
は、入力されたＰＩＸがＭＰＳであるかＬＰＳであるか
を判定するＰＩＸ比較部１００、各ＣＸに対応するＳＴ
値やＭＰＳ値の保持／更新を行う遷移状態更新部１０
１、ＡレジスタとＬＳＺとの減算やＡレジスタのシフト
等を行うＡレジスタ演算部１０２、入力されるＳＴの値
に応じて、対応するＬＳＺ、ＮＭＰＳ、ＮＬＰＳ、ＳＷ
ＴＣＨの値を出力する確率遷移テーブル１０３、タイミ
ング調整用のフリップフロップ１０４、１０８、Ｃレジ
スタとＡレジスタの加算やＣレジスタのシフトやマスク
を行うＣレジスタ演算部１０５、ＣＴ値の更新および符
号出力タイミングの生成を行うＣＴ更新部１０６、Ｃレ
ジスタから符号を抽出し出力する符号抽出部１０７を有
して構成される。
【００３２】上記ＰＩＸ比較部１００は、例えば、図２
に示すように排他的ＮＯＲゲート１０９で構成され、Ｐ
ＩＸとＭＰＳ［ＣＸ］の入力に対して、演算結果のαを
返す。
に示すように排他的ＮＯＲゲート１０９で構成され、Ｐ
ＩＸとＭＰＳ［ＣＸ］の入力に対して、演算結果のαを
返す。
【００３３】上記遷移状態更新部１０１は、図３に示す
ように、ＣＸ値のデコードを行うＣＸデコード回路２０
０、ＳＷＴＣＨの値に従ってＭＰＳの反転を行うＭＰＳ
反転回路２０１、入力されたＣＸに対応するＳＴ［Ｃ
Ｘ］の出力、および次の画素の符号化のために対応する
ＣＸの遷移状態の更新を行うＳＴ更新回路２０２、入力
されたＣＸに対応するＭＰＳ［ＣＸ］の出力、および次
の画素の符号化のために対応するＣＸのＭＰＳ値の更新
を行うＭＰＳ更新回路２０３とから構成される。
ように、ＣＸ値のデコードを行うＣＸデコード回路２０
０、ＳＷＴＣＨの値に従ってＭＰＳの反転を行うＭＰＳ
反転回路２０１、入力されたＣＸに対応するＳＴ［Ｃ
Ｘ］の出力、および次の画素の符号化のために対応する
ＣＸの遷移状態の更新を行うＳＴ更新回路２０２、入力
されたＣＸに対応するＭＰＳ［ＣＸ］の出力、および次
の画素の符号化のために対応するＣＸのＭＰＳ値の更新
を行うＭＰＳ更新回路２０３とから構成される。
【００３４】上記ＳＴ更新回路２０２は、図４に示すよ
うに、対応するＣＸの状態ＳＴ値の更新を行うセレクタ
２０４、２０５と、上記セレクタ２０４、２０５の制御
信号を生成するＮＯＲゲート２０７、２０８と、各ＣＸ
に対応するＳＴ値を保持しておくフリップフロップ２０
６と、入力されたＣＸに対応したＳＴ値ＳＴ［ＣＸ］を
出力するＳＴセレクタ２０９とから構成される。
うに、対応するＣＸの状態ＳＴ値の更新を行うセレクタ
２０４、２０５と、上記セレクタ２０４、２０５の制御
信号を生成するＮＯＲゲート２０７、２０８と、各ＣＸ
に対応するＳＴ値を保持しておくフリップフロップ２０
６と、入力されたＣＸに対応したＳＴ値ＳＴ［ＣＸ］を
出力するＳＴセレクタ２０９とから構成される。
【００３５】また、上記ＭＰＳ更新回路２０３は、図５
に示すように、対応するＣＸのＭＰＳ値の更新を行うセ
レクタ２１０と各ＣＸに対応するＭＰＳ値の保持を行う
フリップフロップ２１１と、入力されたＣＸに対応した
ＭＰＳ値ＭＰＳ［ＣＸ］を出力するＭＰＳセレクタ２１
２とから構成される。
に示すように、対応するＣＸのＭＰＳ値の更新を行うセ
レクタ２１０と各ＣＸに対応するＭＰＳ値の保持を行う
フリップフロップ２１１と、入力されたＣＸに対応した
ＭＰＳ値ＭＰＳ［ＣＸ］を出力するＭＰＳセレクタ２１
２とから構成される。
【００３６】上記確率遷移テーブル１０３は、図６に示
すように、入力されたＳＴ値に対応したＬＳＺおよび、
ＮＭＰＳ、ＮＬＰＳ、ＳＷＴＣＨの各値を出力するＬＳ
Ｚセレクタ３００、ＮＭＰＳセレクタ３０１、ＮＬＰＳ
セレクタ３０２、ＳＷＴＣＨセレクタ３０３とから構成
される。ここで、各セレクタの入力は論理ゲートで構成
される。
すように、入力されたＳＴ値に対応したＬＳＺおよび、
ＮＭＰＳ、ＮＬＰＳ、ＳＷＴＣＨの各値を出力するＬＳ
Ｚセレクタ３００、ＮＭＰＳセレクタ３０１、ＮＬＰＳ
セレクタ３０２、ＳＷＴＣＨセレクタ３０３とから構成
される。ここで、各セレクタの入力は論理ゲートで構成
される。
【００３７】上記Ａレジスタ演算部１０２は、図７に示
すように、Ａレジスタの値の保持／更新を行うフリップ
フロップ３０４、Ａレジスタの減算の制御を行うＡレジ
スタ減算制御部３０５、Ａ−ＬＳＺの値とＬＳＺの値と
の比較を行うＡレジスタ比較回路３０８、入力されたＡ
レジスタの値からシフト量を算出するシフト量決定回路
３０７、上記シフト量決定回路３０７から出力されたシ
フト量に従ってＡレジスタのシフトを行うシフト回路３
０６とから構成される。
すように、Ａレジスタの値の保持／更新を行うフリップ
フロップ３０４、Ａレジスタの減算の制御を行うＡレジ
スタ減算制御部３０５、Ａ−ＬＳＺの値とＬＳＺの値と
の比較を行うＡレジスタ比較回路３０８、入力されたＡ
レジスタの値からシフト量を算出するシフト量決定回路
３０７、上記シフト量決定回路３０７から出力されたシ
フト量に従ってＡレジスタのシフトを行うシフト回路３
０６とから構成される。
【００３８】上記Ｃレジスタ演算部１０５は、図８に示
されるように、Ｃレジスタの値の保持／更新を行うフリ
ップフロップ４００、Ｃレジスタの値とＡレジスタの値
の加算を行う加算器４０１、Ｃレジスタの値として上記
加算器４０１の出力を使用するか、上記フリップフロッ
プ４００の出力を直接使用するかを選択するセレクタ４
０２、上記セレクタ４０２の制御信号を生成する排他的
ＯＲ４０５、Ａレジスタ演算回路１０２によって算出さ
れたシフト量に従ってＣレジスタのシフトを行うシフト
回路４０３、符号出力が発生した場合に出力した符号部
分にあたるビットの「０」クリアを行うマスク回路４０
４とから構成される。
されるように、Ｃレジスタの値の保持／更新を行うフリ
ップフロップ４００、Ｃレジスタの値とＡレジスタの値
の加算を行う加算器４０１、Ｃレジスタの値として上記
加算器４０１の出力を使用するか、上記フリップフロッ
プ４００の出力を直接使用するかを選択するセレクタ４
０２、上記セレクタ４０２の制御信号を生成する排他的
ＯＲ４０５、Ａレジスタ演算回路１０２によって算出さ
れたシフト量に従ってＣレジスタのシフトを行うシフト
回路４０３、符号出力が発生した場合に出力した符号部
分にあたるビットの「０」クリアを行うマスク回路４０
４とから構成される。
【００３９】上記ＣＴ更新部１０６は、図９に示される
ように、Ａレジスタ演算部１０２で算出されたシフト量
とフリップフロップ５０１から出力されるＣＴ値との加
算を行う加算器５００、ＣＴの値の保持を行うフリップ
フロップ５０１、加算器５００の出力信号のタイミング
の調整を行うフリップフロップ５０２、５０３とから構
成される。また、符号抽出部１０７は、同じく図９に示
されるように、ＣＴ更新部１０６から出力されるＣＴに
従って、Ｃレジスタから符号を抽出するシフト回路５０
４で構成される。
ように、Ａレジスタ演算部１０２で算出されたシフト量
とフリップフロップ５０１から出力されるＣＴ値との加
算を行う加算器５００、ＣＴの値の保持を行うフリップ
フロップ５０１、加算器５００の出力信号のタイミング
の調整を行うフリップフロップ５０２、５０３とから構
成される。また、符号抽出部１０７は、同じく図９に示
されるように、ＣＴ更新部１０６から出力されるＣＴに
従って、Ｃレジスタから符号を抽出するシフト回路５０
４で構成される。
【００４０】以上が本発明を用いた画像符号化装置の実
施形態の構成例である。次に画像復号化装置の実施形態
の構成例について説明する。画像復号化装置に関しても
画像符号化装置とほぼ同様な構成で実現することができ
る。
施形態の構成例である。次に画像復号化装置の実施形態
の構成例について説明する。画像復号化装置に関しても
画像符号化装置とほぼ同様な構成で実現することができ
る。
【００４１】図１２は、本発明の復号化装置の実施形態
のブロック図を示す。復号化装置は、各ＣＸに対するＳ
ＴおよびＭＰＳの更新／保持を行い、さらに復号化結果
であるＰＩＸの算出を行う遷移状態更新部６００と、入
力されるＳＴに応じて対応するＬＳＺ、ＮＭＰＳ、ＮＬ
ＰＳ、ＳＷＴＣＨ等の値を出力する確率遷移テーブル６
０３と、ＡレジスタとＬＳＺの減算やＡレジスタのシフ
ト等を行うＡレジスタ演算部６０２と、Ａレジスタの値
とＣレジスタ中の演算用ビット中の値の比較を行いＰＩ
ＸがＭＰＳであるかＬＰＳであるかを決定するＡ／Ｃ比
較部６０４と、データのタイミングを調整するフリップ
フロップ６０５と、符号の入力やＣレジスタとＡレジス
タの減算およびＣレジスタのシフト等を行うＣレジスタ
演算部６０６、符号入力のタイミングを生成するＣＴ更
新部６０７とから構成される。
のブロック図を示す。復号化装置は、各ＣＸに対するＳ
ＴおよびＭＰＳの更新／保持を行い、さらに復号化結果
であるＰＩＸの算出を行う遷移状態更新部６００と、入
力されるＳＴに応じて対応するＬＳＺ、ＮＭＰＳ、ＮＬ
ＰＳ、ＳＷＴＣＨ等の値を出力する確率遷移テーブル６
０３と、ＡレジスタとＬＳＺの減算やＡレジスタのシフ
ト等を行うＡレジスタ演算部６０２と、Ａレジスタの値
とＣレジスタ中の演算用ビット中の値の比較を行いＰＩ
ＸがＭＰＳであるかＬＰＳであるかを決定するＡ／Ｃ比
較部６０４と、データのタイミングを調整するフリップ
フロップ６０５と、符号の入力やＣレジスタとＡレジス
タの減算およびＣレジスタのシフト等を行うＣレジスタ
演算部６０６、符号入力のタイミングを生成するＣＴ更
新部６０７とから構成される。
【００４２】上記遷移状態更新部６００は、図１３に示
されるように、ＣＸの値のデコードを行うＣＸデコード
回路６０８、ＳＷＴＣＨの値に応じてＭＰＳの反転を行
うＭＰＳ反転回路６１２、復号化結果である画素を算出
するＰＩＸ決定回路６１１、ＣＸに対応するＳＴ値ＳＴ
［ＣＸ］の出力、および次の画素の符号化のために対応
するＣＸの状態の更新を行うＳＴ更新回路６０９、ＣＸ
に対応するＭＰＳ値ＭＰＳ［ＣＸ］の出力、および次の
画素の符号化のために対応するＣＸのＭＰＳ値の更新を
行うＭＰＳ更新回路６１０、ＰＩＸ決定やＭＰＳ反転お
よび状態遷移の条件を生成する排他的ＮＯＲ６１８とか
ら構成される。
されるように、ＣＸの値のデコードを行うＣＸデコード
回路６０８、ＳＷＴＣＨの値に応じてＭＰＳの反転を行
うＭＰＳ反転回路６１２、復号化結果である画素を算出
するＰＩＸ決定回路６１１、ＣＸに対応するＳＴ値ＳＴ
［ＣＸ］の出力、および次の画素の符号化のために対応
するＣＸの状態の更新を行うＳＴ更新回路６０９、ＣＸ
に対応するＭＰＳ値ＭＰＳ［ＣＸ］の出力、および次の
画素の符号化のために対応するＣＸのＭＰＳ値の更新を
行うＭＰＳ更新回路６１０、ＰＩＸ決定やＭＰＳ反転お
よび状態遷移の条件を生成する排他的ＮＯＲ６１８とか
ら構成される。
【００４３】上記Ｃレジスタ演算部６０６は、図１４に
示されるように、入力される符号をＣＴの値によりＣレ
ジスタ内の適当な位置に挿入する符号入力回路６１３、
Ｃレジスタの値の保持／更新を行うフリップフロップ６
１４、Ｃレジスタの値とＡレジスタの値の減算を行う減
算器６１５、減算した結果を使用するか減算していない
結果を使用するかを選択するセレクタ６１６、Ａレジス
タ演算部６０２によって算出されたシフト量に従ってＣ
レジスタのシフトを行うシフト回路６１７とから構成さ
れる。
示されるように、入力される符号をＣＴの値によりＣレ
ジスタ内の適当な位置に挿入する符号入力回路６１３、
Ｃレジスタの値の保持／更新を行うフリップフロップ６
１４、Ｃレジスタの値とＡレジスタの値の減算を行う減
算器６１５、減算した結果を使用するか減算していない
結果を使用するかを選択するセレクタ６１６、Ａレジス
タ演算部６０２によって算出されたシフト量に従ってＣ
レジスタのシフトを行うシフト回路６１７とから構成さ
れる。
【００４４】上記ＣＴ更新部６０７は、図１５に示され
るように、Ａレジスタ演算部６０２で算出されたシフト
量と現在のＣＴ値との加算を行う加算器６２０、ＣＴの
値の保持を行うフリップフロップ６１９、加算器の出力
結果の信号のタイミングの調整を行うフリップフロップ
６２１とから構成される。以上が本発明を用いた画像復
号化装置の実施形態の構成例である。
るように、Ａレジスタ演算部６０２で算出されたシフト
量と現在のＣＴ値との加算を行う加算器６２０、ＣＴの
値の保持を行うフリップフロップ６１９、加算器の出力
結果の信号のタイミングの調整を行うフリップフロップ
６２１とから構成される。以上が本発明を用いた画像復
号化装置の実施形態の構成例である。
【００４５】（動作の説明）次に、図１の画像符号化動
作例について、図２〜図１９を用いて説明する。最初に
符号化すべき画素ＰＩＸi およびＰＩＸi に対応するコ
ンテキストＣＸi が入力される。ここでＰＩＸおよびＣ
Ｘはクロックに対して連続で入力され、符合ｉは、ｉ番
目に入力された画素であることを示す。またＣＸi は、
Ｋ個の参照画素で構成されるＫビットの値とする（Ｋは
正の整数）。遷移状態更新部１０１にＣＸi が入力され
ると、ＣＸi は図３のＳＴ更新回路２０２とＭＰＳ更新
回路２０３に入力され、それぞれ図４のＳＴセレクタ２
０９、図５のＭＰＳセレクタ２１２のセレクタ制御信号
として入力される。各セレクタ２０９、２１２では、入
力されたＣＸi に応じて、それぞれＳＴ［ＣＸi ］、Ｍ
ＰＳ［ＣＸi ］が選択され出力される。ここで、ＳＴは
Ｍビット、ＭＰＳは１ビットの値とし、上記ＳＴセレク
タ２０９、ＭＰＳセレクタ２１２はそれぞれ２K 通りの
ＣＸに対応するＬ個（Ｌ＝２K ）のＳＴ、ＭＰＳから選
択される。選択されたＳＴ［ＣＸi ］、ＭＰＳ［Ｃ
Ｘi ］は、それぞれ確率遷移テーブル１０３とＰＩＸ比
較部１００へと出力される。
作例について、図２〜図１９を用いて説明する。最初に
符号化すべき画素ＰＩＸi およびＰＩＸi に対応するコ
ンテキストＣＸi が入力される。ここでＰＩＸおよびＣ
Ｘはクロックに対して連続で入力され、符合ｉは、ｉ番
目に入力された画素であることを示す。またＣＸi は、
Ｋ個の参照画素で構成されるＫビットの値とする（Ｋは
正の整数）。遷移状態更新部１０１にＣＸi が入力され
ると、ＣＸi は図３のＳＴ更新回路２０２とＭＰＳ更新
回路２０３に入力され、それぞれ図４のＳＴセレクタ２
０９、図５のＭＰＳセレクタ２１２のセレクタ制御信号
として入力される。各セレクタ２０９、２１２では、入
力されたＣＸi に応じて、それぞれＳＴ［ＣＸi ］、Ｍ
ＰＳ［ＣＸi ］が選択され出力される。ここで、ＳＴは
Ｍビット、ＭＰＳは１ビットの値とし、上記ＳＴセレク
タ２０９、ＭＰＳセレクタ２１２はそれぞれ２K 通りの
ＣＸに対応するＬ個（Ｌ＝２K ）のＳＴ、ＭＰＳから選
択される。選択されたＳＴ［ＣＸi ］、ＭＰＳ［Ｃ
Ｘi ］は、それぞれ確率遷移テーブル１０３とＰＩＸ比
較部１００へと出力される。
【００４６】ＰＩＸ比較部１００では、図２を用いて説
明すると、入力されたＰＩＸi と遷移状態更新部１０１
から出力されたＭＰＳ［ＣＸi ］との排他的ＮＯＲの計
算が行われ、上記計算の結果としてαi が出力される。
ここで、ＰＩＸi ＝ＭＰＳ［ＣＸi ］の時はαi ＝１、
ＰＩＸi ≠ＭＰＳ［ＣＸi ］の時はαi ＝０となる。
明すると、入力されたＰＩＸi と遷移状態更新部１０１
から出力されたＭＰＳ［ＣＸi ］との排他的ＮＯＲの計
算が行われ、上記計算の結果としてαi が出力される。
ここで、ＰＩＸi ＝ＭＰＳ［ＣＸi ］の時はαi ＝１、
ＰＩＸi ≠ＭＰＳ［ＣＸi ］の時はαi ＝０となる。
【００４７】確率遷移テーブル１０３では、図６を参照
すると、入力されたＳＴ［ＣＸi ］に従って、ＬＳＺセ
レクタ３００ではＬＳＺ［ＳＴ［ＣＸi ］］が、ＮＭＰ
Ｓセレクタ３０１ではＮＭＰＳ［ＳＴ［ＣＸi ］］が、
ＮＬＰＳセレクタ３０２ではＮＬＰＳ［ＳＴ［Ｃ
Ｘi ］］が、ＳＷＴＣＨセレクタ３０３ではＳＷＴＣＨ
［ＳＴ［ＣＸi ］］が出力される。確率の状態数（ＳＴ
の総数）をＮとすると、各セレクタの入力端子はＮ本と
なり、ＳＴがＭビットで構成されているため、２M-1＜
Ｎ≦２M となる。ＬＳＺ［ＳＴ［ＣＸi ］］は、Ａレジ
スタ演算部１０２へと出力され、ＮＭＰＳ［ＳＴ［ＣＸ
i ］］とＮＬＰＳ［ＳＴ［ＣＸi ］］、ＳＷＴＣＨ［Ｓ
Ｔ［ＣＸi ］］は遷移状態更新部１０１へと出力され
る。
すると、入力されたＳＴ［ＣＸi ］に従って、ＬＳＺセ
レクタ３００ではＬＳＺ［ＳＴ［ＣＸi ］］が、ＮＭＰ
Ｓセレクタ３０１ではＮＭＰＳ［ＳＴ［ＣＸi ］］が、
ＮＬＰＳセレクタ３０２ではＮＬＰＳ［ＳＴ［Ｃ
Ｘi ］］が、ＳＷＴＣＨセレクタ３０３ではＳＷＴＣＨ
［ＳＴ［ＣＸi ］］が出力される。確率の状態数（ＳＴ
の総数）をＮとすると、各セレクタの入力端子はＮ本と
なり、ＳＴがＭビットで構成されているため、２M-1＜
Ｎ≦２M となる。ＬＳＺ［ＳＴ［ＣＸi ］］は、Ａレジ
スタ演算部１０２へと出力され、ＮＭＰＳ［ＳＴ［ＣＸ
i ］］とＮＬＰＳ［ＳＴ［ＣＸi ］］、ＳＷＴＣＨ［Ｓ
Ｔ［ＣＸi ］］は遷移状態更新部１０１へと出力され
る。
【００４８】図１のＡレジスタ演算部１０２では、図７
を参照すると、Ａレジスタ減算制御部３０５ではＡ−Ｌ
ＳＺ［ＳＴ［ＣＸi ］］が行われ、上記減算の結果はＡ
ＭＬＳＺi としてＡレジスタ減算制御部３０５から出力
される。出力された上記ＡＭＬＳＺi は、Ａレジスタ比
較回路３０８においてＬＳＺ［ＳＴ［ＣＸi ］］との比
較が行われ、比較結果であるγi が出力される。ここ
で、Ａ＜ＬＳＺ［ＳＴ［ＣＸi ］］の場合はγi ＝０、
Ａ≧ＬＳＺ［ＳＴ［ＣＸi ］］の場合はγi ＝１とな
る。上記Ａレジスタ減算制御部３０５では、上記γi と
ＰＩＸ比較部１００から入力されるαi を用いてＡレジ
スタの制御が行われる。Ａレジスタ減算制御部３０５か
らシフト回路３０６やシフト量決定回路３０７に出力さ
れる信号は、αi とγi の排他的ＯＲの結果が“０”の
場合はＡ−ＬＳＺ［ＳＴ［ＣＸi ］］となり、αi とγ
i 排他的ＯＲの結果が“１”の場合は、フリップフロッ
プ３０４の出力がＡレジスタの値となる。
を参照すると、Ａレジスタ減算制御部３０５ではＡ−Ｌ
ＳＺ［ＳＴ［ＣＸi ］］が行われ、上記減算の結果はＡ
ＭＬＳＺi としてＡレジスタ減算制御部３０５から出力
される。出力された上記ＡＭＬＳＺi は、Ａレジスタ比
較回路３０８においてＬＳＺ［ＳＴ［ＣＸi ］］との比
較が行われ、比較結果であるγi が出力される。ここ
で、Ａ＜ＬＳＺ［ＳＴ［ＣＸi ］］の場合はγi ＝０、
Ａ≧ＬＳＺ［ＳＴ［ＣＸi ］］の場合はγi ＝１とな
る。上記Ａレジスタ減算制御部３０５では、上記γi と
ＰＩＸ比較部１００から入力されるαi を用いてＡレジ
スタの制御が行われる。Ａレジスタ減算制御部３０５か
らシフト回路３０６やシフト量決定回路３０７に出力さ
れる信号は、αi とγi の排他的ＯＲの結果が“０”の
場合はＡ−ＬＳＺ［ＳＴ［ＣＸi ］］となり、αi とγ
i 排他的ＯＲの結果が“１”の場合は、フリップフロッ
プ３０４の出力がＡレジスタの値となる。
【００４９】さらに、Ａレジスタ減算制御部３０５から
出力される上記出力信号の最上位の１ビットは、βi と
して図１の遷移状態更新部１０１に入力される。ここ
で、βi はＡ＜０ｘ８０００であるかどうかを示す値と
なり、βi ＝０の場合は、Ａ＜０ｘ８０００であり、β
i ＝１の場合は、Ａ≧０ｘ８０００である。Ａレジスタ
減算制御部３０５から出力されたＡレジスタの値は、シ
フト量決定回路３０７に入力され、Ａ＜０ｘ８０００の
場合は、Ａ≧０ｘ８０００となるまでのＡレジスタの左
シフト量が算出され、シフト回路３０６へと出力され
る。
出力される上記出力信号の最上位の１ビットは、βi と
して図１の遷移状態更新部１０１に入力される。ここ
で、βi はＡ＜０ｘ８０００であるかどうかを示す値と
なり、βi ＝０の場合は、Ａ＜０ｘ８０００であり、β
i ＝１の場合は、Ａ≧０ｘ８０００である。Ａレジスタ
減算制御部３０５から出力されたＡレジスタの値は、シ
フト量決定回路３０７に入力され、Ａ＜０ｘ８０００の
場合は、Ａ≧０ｘ８０００となるまでのＡレジスタの左
シフト量が算出され、シフト回路３０６へと出力され
る。
【００５０】上記シフト回路３０６では、入力されたシ
フト量に応じてＡレジスタの左シフトを行う。その後再
びフリップフロップ３０４によりＡレジスタの値が保持
されることになり、ＰＩＸi の符号化におけるＡレジス
タの演算が終了する。
フト量に応じてＡレジスタの左シフトを行う。その後再
びフリップフロップ３０４によりＡレジスタの値が保持
されることになり、ＰＩＸi の符号化におけるＡレジス
タの演算が終了する。
【００５１】上記Ａレジスタ演算部１０２から出力され
たβi 、ＰＩＸ比較部１００から出力されたαi は、遷
移状態更新部１０１へと入力される。遷移状態更新部１
０１では図３を参照すると、αi はＭＰＳ反転回路２０
１とＳＴ更新回路２０２へ、βi はＳＴ更新回路２０２
へ入力される。また、遷移状態更新部１０１へ入力され
たＣＸi は、ＣＸデコード回路２００へ入力され、上記
ＣＸi 対応したＤＥＣＣＸ信号であるＤＥＣＣＸilを
“０”とする。ここで、ｌはＫビットのＣＸi をデコー
ドした０≦ｌ＜Ｌの整数である。ＤＥＣＣＸilは、ＳＴ
更新回路２０２およびＭＰＳ更新回路２０３に入力され
る。
たβi 、ＰＩＸ比較部１００から出力されたαi は、遷
移状態更新部１０１へと入力される。遷移状態更新部１
０１では図３を参照すると、αi はＭＰＳ反転回路２０
１とＳＴ更新回路２０２へ、βi はＳＴ更新回路２０２
へ入力される。また、遷移状態更新部１０１へ入力され
たＣＸi は、ＣＸデコード回路２００へ入力され、上記
ＣＸi 対応したＤＥＣＣＸ信号であるＤＥＣＣＸilを
“０”とする。ここで、ｌはＫビットのＣＸi をデコー
ドした０≦ｌ＜Ｌの整数である。ＤＥＣＣＸilは、ＳＴ
更新回路２０２およびＭＰＳ更新回路２０３に入力され
る。
【００５２】ＳＴ更新回路２０２では、図４を参照する
と、セレクタ２０４において、βi＝０且つＤＥＣＣＸ
il＝０の場合、ＮＭＰＳ［ＳＴ［ＣＸi ］］が選択され
出力される。セレクタ２０５では、αi ＝０且つＤＥＣ
ＣＸil＝０の場合、ＮＬＰＳ［ＳＴ［ＣＸi ］］が選択
され出力される。つまり、上記セレクタ２０４、２０５
において、符号化におけるＣＸi に関しての確率状態遷
移が行われる。上記セレクタ２０５の結果は、フリップ
フロップ２０６によって保持されＰＩＸi に関する確率
状態遷移が終了し、以降の画素の符号化に使用される。
この結果、確率状態遷移が１クロックで実現可能とな
る。
と、セレクタ２０４において、βi＝０且つＤＥＣＣＸ
il＝０の場合、ＮＭＰＳ［ＳＴ［ＣＸi ］］が選択され
出力される。セレクタ２０５では、αi ＝０且つＤＥＣ
ＣＸil＝０の場合、ＮＬＰＳ［ＳＴ［ＣＸi ］］が選択
され出力される。つまり、上記セレクタ２０４、２０５
において、符号化におけるＣＸi に関しての確率状態遷
移が行われる。上記セレクタ２０５の結果は、フリップ
フロップ２０６によって保持されＰＩＸi に関する確率
状態遷移が終了し、以降の画素の符号化に使用される。
この結果、確率状態遷移が１クロックで実現可能とな
る。
【００５３】ＭＰＳ反転回路２０１では、ＳＷＴＣＨ
［ＳＴ［ＣＸi ］］＝１且つαi ＝０のときＭＰＳ［Ｃ
Ｘi ］の反転が行われる。ＭＰＳ反転回路２０１の出力
データＲＭＰＳi は、ＭＰＳ更新回路２０３へと入力さ
れ、ＤＥＣＣＸilの値によって、セレクタ２１０でＭＰ
Ｓの値が更新されるかどうか選択される。上記セレクタ
２１０の出力結果は、フリップフロップ２１１によって
保持され、ＰＩＸi に関するＭＰＳの状態更新が終了
し、以降の画素の符号化に使用される。これにより、Ｃ
Ｘi に対するＭＰＳ値の更新が完了する。図１９に符号
化処理におけるα、β、γの信号の意味とＭＰＳの判定
条件およびＳＴ更新条件を表す。
［ＳＴ［ＣＸi ］］＝１且つαi ＝０のときＭＰＳ［Ｃ
Ｘi ］の反転が行われる。ＭＰＳ反転回路２０１の出力
データＲＭＰＳi は、ＭＰＳ更新回路２０３へと入力さ
れ、ＤＥＣＣＸilの値によって、セレクタ２１０でＭＰ
Ｓの値が更新されるかどうか選択される。上記セレクタ
２１０の出力結果は、フリップフロップ２１１によって
保持され、ＰＩＸi に関するＭＰＳの状態更新が終了
し、以降の画素の符号化に使用される。これにより、Ｃ
Ｘi に対するＭＰＳ値の更新が完了する。図１９に符号
化処理におけるα、β、γの信号の意味とＭＰＳの判定
条件およびＳＴ更新条件を表す。
【００５４】Ａレジスタ演算部１０２から出力されたシ
フト量ＳＦＴi とＡ−ＬＳＺ［ＳＴ［ＣＸi ］］の値Ａ
ＭＬＳＺi は、フリップフロップ１０４においてタイミ
ング調整が行われ、それぞれＤＳＦＴi 、ＤＡＭＬＳＺ
i としてＣレジスタ１０５に入力される。また、ＰＩＸ
比較部１００から出力されたαi も同様に、Ｄαi とし
てＣレジスタ演算部１０５に入力される。
フト量ＳＦＴi とＡ−ＬＳＺ［ＳＴ［ＣＸi ］］の値Ａ
ＭＬＳＺi は、フリップフロップ１０４においてタイミ
ング調整が行われ、それぞれＤＳＦＴi 、ＤＡＭＬＳＺ
i としてＣレジスタ１０５に入力される。また、ＰＩＸ
比較部１００から出力されたαi も同様に、Ｄαi とし
てＣレジスタ演算部１０５に入力される。
【００５５】図８のＣレジスタ演算部１０５の詳細ブロ
ック図を参照すると、Ｃレジスタ演算部１０５では、加
算器４０１におけるＣレジスタの値とＤＡＭＬＳＺi の
値との加算結果と、フリップフロップ４００の出力との
選択処理が、Ｄαi とＤγiの排他的ＯＲ４０５の出力
によりセレクタ４０２において行われる。ここで、（Ｄ
αi ＝０＆Ｄγi ＝１）または（Ｄαi ＝１＆Ｄγi ＝
０）の場合は、加算された値が選択される。その後上記
セレクタ４０２の出力は、シフト回路４０３へと入力さ
れ、図１のＡレジスタ演算部１０２から出力されたシフ
ト量ＤＳＦＴiに従ってＣレジスタの上位側へのビット
シフトが行われる。ここで、ＬＳＺの値がｈビットで構
成されているとすると、Ｃレジスタの確定符号ビットは
ｈビットで構成される。その結果Ｃレジスタの構成は、
図１０に示されるようになる。これにより、１画素の符
号化における符号出力回数が最大でも１回となり、連続
して入力される画素を遅滞なく符号化することが可能と
なる。
ック図を参照すると、Ｃレジスタ演算部１０５では、加
算器４０１におけるＣレジスタの値とＤＡＭＬＳＺi の
値との加算結果と、フリップフロップ４００の出力との
選択処理が、Ｄαi とＤγiの排他的ＯＲ４０５の出力
によりセレクタ４０２において行われる。ここで、（Ｄ
αi ＝０＆Ｄγi ＝１）または（Ｄαi ＝１＆Ｄγi ＝
０）の場合は、加算された値が選択される。その後上記
セレクタ４０２の出力は、シフト回路４０３へと入力さ
れ、図１のＡレジスタ演算部１０２から出力されたシフ
ト量ＤＳＦＴiに従ってＣレジスタの上位側へのビット
シフトが行われる。ここで、ＬＳＺの値がｈビットで構
成されているとすると、Ｃレジスタの確定符号ビットは
ｈビットで構成される。その結果Ｃレジスタの構成は、
図１０に示されるようになる。これにより、１画素の符
号化における符号出力回数が最大でも１回となり、連続
して入力される画素を遅滞なく符号化することが可能と
なる。
【００５６】図１０においてキャリー吸収ビットの大き
さＪは、２J-1 ＜ｈ≦２J を満たす値とする。（本実施
形態ではＬＳＺが１６ビットで構成されているため、ｈ
＝１６、Ｊ＝４とする。）シフト回路４０３から出力さ
れたデータはマスク回路４０４へと入力される。
さＪは、２J-1 ＜ｈ≦２J を満たす値とする。（本実施
形態ではＬＳＺが１６ビットで構成されているため、ｈ
＝１６、Ｊ＝４とする。）シフト回路４０３から出力さ
れたデータはマスク回路４０４へと入力される。
【００５７】マスク回路４０４では、符号出力の発生を
表すＤＯＵＴi が“１”の時にＣレジスタの確定符号ビ
ット中で出力された符号データに対応するビットのクリ
アが行われる。クリアするビット長および位置はＣレジ
スタの状態より異なり、ＤＣＴi 信号によってクリア範
囲を特定する。マスク回路４０４の処理が終了した後
は、再びフリップフロップ４００にＣレジスタの値が保
持され、次の画素の符号化に使用される。以上の処理で
ＰＩＸi に関するＣレジスタの演算処理が終了する。
表すＤＯＵＴi が“１”の時にＣレジスタの確定符号ビ
ット中で出力された符号データに対応するビットのクリ
アが行われる。クリアするビット長および位置はＣレジ
スタの状態より異なり、ＤＣＴi 信号によってクリア範
囲を特定する。マスク回路４０４の処理が終了した後
は、再びフリップフロップ４００にＣレジスタの値が保
持され、次の画素の符号化に使用される。以上の処理で
ＰＩＸi に関するＣレジスタの演算処理が終了する。
【００５８】上記Ｃレジスタ演算部の１０５において使
用されたＤＯＵＴi およびＤＣＴiはＣＴ更新部１０６
において生成される。図９を参照すると、ＣＴ更新部１
０６では、図１のＡレジスタ演算部１０２で算出された
シフト量ＤＳＦＴi とフリップフロップ５０１で保持し
てある１つ前のＣＴ値ＣＴi-1 を使用して、加算器５０
０において符号出力タイミングが算出される。ここで、
ＤＳＦＴi のビット長をｙビットとするとＣＴi もｙビ
ットで構成され、加算器５００はｙビット加算器とな
る。また、ＣＴはＣレジスタ内の確定符号ビット中の符
号蓄積状態を表しており、ＣＴ＝０の場合は、確定符号
ビット中に符号が蓄積されていない状態を表し、ＣＴ＝
ｈ−１の場合は、確定符号ビットいっぱいに符号が蓄積
されたことを表す。加算器５００のキャリー信号ＯＵＴ
i は“１”のときに符号出力が発生することを表してい
る。加算器５００の出力は、それぞれフリップフロップ
５０２、５０３を経由して、ＤＯＵＴi 、ＤＣＴi とし
てＣレジスタ演算部１０５へ出力される。ＤＣＴi は、
またフリップフロップ５０１へと入力され次の画素の符
号化に用いられる。
用されたＤＯＵＴi およびＤＣＴiはＣＴ更新部１０６
において生成される。図９を参照すると、ＣＴ更新部１
０６では、図１のＡレジスタ演算部１０２で算出された
シフト量ＤＳＦＴi とフリップフロップ５０１で保持し
てある１つ前のＣＴ値ＣＴi-1 を使用して、加算器５０
０において符号出力タイミングが算出される。ここで、
ＤＳＦＴi のビット長をｙビットとするとＣＴi もｙビ
ットで構成され、加算器５００はｙビット加算器とな
る。また、ＣＴはＣレジスタ内の確定符号ビット中の符
号蓄積状態を表しており、ＣＴ＝０の場合は、確定符号
ビット中に符号が蓄積されていない状態を表し、ＣＴ＝
ｈ−１の場合は、確定符号ビットいっぱいに符号が蓄積
されたことを表す。加算器５００のキャリー信号ＯＵＴ
i は“１”のときに符号出力が発生することを表してい
る。加算器５００の出力は、それぞれフリップフロップ
５０２、５０３を経由して、ＤＯＵＴi 、ＤＣＴi とし
てＣレジスタ演算部１０５へ出力される。ＤＣＴi は、
またフリップフロップ５０１へと入力され次の画素の符
号化に用いられる。
【００５９】Ｃレジスタの確定符号ビットに蓄積された
符号データは、符号抽出部１０７において抽出され出力
される。図９を参照すると符号抽出部１０７は、シフト
回路５０４で構成される。Ｃレジスタ演算部１０５から
入力されたＣレジスタの値ＣＯＵＴi は、１つ前のＣＴ
値であるＣＴi-1 に従って、Ｃレジスタ内の確定符号ビ
ットがすべて埋まるように、つまりＣＴ＝ｈ−１となり
符号出力が行われる位置までＣレジスタの上位側へのシ
フトが行われる。シフト回路５０４は、シフトした結果
から上位のｈ＋１ビット（ｈは確定符号ビットサイズで
あり、１ビットはキャリービットである。）を符号とし
て抽出し出力する。
符号データは、符号抽出部１０７において抽出され出力
される。図９を参照すると符号抽出部１０７は、シフト
回路５０４で構成される。Ｃレジスタ演算部１０５から
入力されたＣレジスタの値ＣＯＵＴi は、１つ前のＣＴ
値であるＣＴi-1 に従って、Ｃレジスタ内の確定符号ビ
ットがすべて埋まるように、つまりＣＴ＝ｈ−１となり
符号出力が行われる位置までＣレジスタの上位側へのシ
フトが行われる。シフト回路５０４は、シフトした結果
から上位のｈ＋１ビット（ｈは確定符号ビットサイズで
あり、１ビットはキャリービットである。）を符号とし
て抽出し出力する。
【００６０】フリップフロップ１０８は、ＣＴ更新部１
０６から出力されるＤＯＵＴi 信号により、符号出力の
有無を確認し符号を出力する。図１１に符号化処理のタ
イミングを記す。符号化処理は、大きくＡレジスタ演
算、Ｃレジスタ演算、符号出力の３つの処理に分割する
ことができ、上記３つの処理をパイプライン的に処理す
ることにより、連続して画素の符号化を行う。
０６から出力されるＤＯＵＴi 信号により、符号出力の
有無を確認し符号を出力する。図１１に符号化処理のタ
イミングを記す。符号化処理は、大きくＡレジスタ演
算、Ｃレジスタ演算、符号出力の３つの処理に分割する
ことができ、上記３つの処理をパイプライン的に処理す
ることにより、連続して画素の符号化を行う。
【００６１】以上が画像符号化装置の実施形態である。
上記実施形態中で使用した整数ｈ、Ｊ、Ｋ、Ｌ、Ｍ、
Ｎ、ｙの各変数は、その条件内で任意に変更が可能であ
ることは明らかである。また図３、図４のＳＴ更新部お
よびＭＰＳ更新部は、実施形態中ではフリップフロップ
で構成しているが、ラッチゲート等でも構成することが
可能である。
上記実施形態中で使用した整数ｈ、Ｊ、Ｋ、Ｌ、Ｍ、
Ｎ、ｙの各変数は、その条件内で任意に変更が可能であ
ることは明らかである。また図３、図４のＳＴ更新部お
よびＭＰＳ更新部は、実施形態中ではフリップフロップ
で構成しているが、ラッチゲート等でも構成することが
可能である。
【００６２】次に、本発明を用いた画像符号化装置に対
する画像復号化装置の実施形態を図を用いて説明する。
する画像復号化装置の実施形態を図を用いて説明する。
【００６３】図１２において、まず符号ＩＣＯＤＥがＣ
レジスタ演算部６０６に入力されると、ＩＣＯＤＥは図
１４の符号入力回路６１３へと入力される。上記符号入
力回路６１３では、ＯＵＴi ＝１のタイミング、すなわ
ち符号入力要求が発生するタイミングで、Ｃレジスタ内
にＩＣＯＤＥが取り込まれる。Ｃレジスタ上での取り込
み位置は、Ｃレジスタの符号使用状況を示すＣＴi を使
用して、適切な位置に取り込まれる。
レジスタ演算部６０６に入力されると、ＩＣＯＤＥは図
１４の符号入力回路６１３へと入力される。上記符号入
力回路６１３では、ＯＵＴi ＝１のタイミング、すなわ
ち符号入力要求が発生するタイミングで、Ｃレジスタ内
にＩＣＯＤＥが取り込まれる。Ｃレジスタ上での取り込
み位置は、Ｃレジスタの符号使用状況を示すＣＴi を使
用して、適切な位置に取り込まれる。
【００６４】図１６にＣレジスタ内の符号状態とＣＴの
関係を示す。Ｃレジスタのサイズは、ＬＳＺのビットサ
イズをｈビットとした場合、Ａレジスタの最大シフト量
を考慮して、２×ｈビットで構成される。これにより１
画素の復号化において最大でも１回だけしか符号入力が
行われなくなる。図１６の表はＬＳＺおよび入力符号を
１６ビットと仮定した場合であり、Ｃレジスタのサイズ
は３２ビットとなる。表中の横項目はＣＴ値を示し、縦
項目ＣＩｘｘは符号入力後のＣレジスタを表しｘｘはそ
のビット位置を示す。表中のＣｘｘは、シフト回路６１
７を通過後のＣレジスタ内の有効符号を表し、Ｉｘｘは
入力される符号を表す。また、入力符号よりも下位とな
るビットには“０”が入力される。入力後のＣレジスタ
のデータは、上位のｈビットがＣＨＩＧＨi としてＡ／
Ｃ比較部６０４へと出力される。符号入力回路６１３の
出力データは、フリップフロップ６１４によって保持さ
れ、次の画素の復号化のために使用される。フリップフ
ロップ６１４の出力は、減算器６１５とセレクタ６１６
へ出力される。
関係を示す。Ｃレジスタのサイズは、ＬＳＺのビットサ
イズをｈビットとした場合、Ａレジスタの最大シフト量
を考慮して、２×ｈビットで構成される。これにより１
画素の復号化において最大でも１回だけしか符号入力が
行われなくなる。図１６の表はＬＳＺおよび入力符号を
１６ビットと仮定した場合であり、Ｃレジスタのサイズ
は３２ビットとなる。表中の横項目はＣＴ値を示し、縦
項目ＣＩｘｘは符号入力後のＣレジスタを表しｘｘはそ
のビット位置を示す。表中のＣｘｘは、シフト回路６１
７を通過後のＣレジスタ内の有効符号を表し、Ｉｘｘは
入力される符号を表す。また、入力符号よりも下位とな
るビットには“０”が入力される。入力後のＣレジスタ
のデータは、上位のｈビットがＣＨＩＧＨi としてＡ／
Ｃ比較部６０４へと出力される。符号入力回路６１３の
出力データは、フリップフロップ６１４によって保持さ
れ、次の画素の復号化のために使用される。フリップフ
ロップ６１４の出力は、減算器６１５とセレクタ６１６
へ出力される。
【００６５】減算器６１５では、Ａレジスタ演算部６０
２から出力されタイミング調整が行われたＤＡＭＬＳＺ
i の値と、Ｃレジスタの上位ｈビットの値ＣＨＩＧＨi
との減算が行われる。セレクタ６１６では、次のＣレジ
スタとして減算器６１５の結果を使用するか、フリップ
フロップ６１４から直接入力されるデータを使用するか
の選択が行われる。その制御は、Ｄαi ＝０すなわちＡ
≦ＣＨＩＧＨi の場合は減算結果を選択する制御とな
る。シフト回路６１７は、Ａレジスタ演算部６０２で算
出されたシフト量に基づいてＣレジスタの上位側へのシ
フトが行われる。
２から出力されタイミング調整が行われたＤＡＭＬＳＺ
i の値と、Ｃレジスタの上位ｈビットの値ＣＨＩＧＨi
との減算が行われる。セレクタ６１６では、次のＣレジ
スタとして減算器６１５の結果を使用するか、フリップ
フロップ６１４から直接入力されるデータを使用するか
の選択が行われる。その制御は、Ｄαi ＝０すなわちＡ
≦ＣＨＩＧＨi の場合は減算結果を選択する制御とな
る。シフト回路６１７は、Ａレジスタ演算部６０２で算
出されたシフト量に基づいてＣレジスタの上位側へのシ
フトが行われる。
【００６６】上記符号入力回路６１３で使用されるＣＴ
i およびＯＵＴi は、ＣＴ更新部６０７において生成さ
れる。図１５においてＡレジスタ演算部６０２で算出さ
れたシフト量ＤＳＦＴi は、フリップフロップ６１９に
保持されている前の画素の復号化後のＣレジスタの符号
状態ＣＴi-1 との加算が加算器６２０において行われ
る。ＤＳＦＴi のビット長をｙビットとすると、ＣＴも
ｙビットで構成され、加算器６２０はｙビット加算器と
なる。上記加算器６２０のキャリー信号ＯＵＴiは、
“１”のときに符号の入力が必要であることを表してい
る。また、上記加算器６２０の結果は、ＣＴi としてＣ
レジスタ演算部６０６に対して符号入力位置を通知す
る。以上のようにＣレジスタ演算部およびＣＴ更新部が
動作することにより、画素ＰＩＸi に関するＣレジスタ
の演算処理が行われる。
i およびＯＵＴi は、ＣＴ更新部６０７において生成さ
れる。図１５においてＡレジスタ演算部６０２で算出さ
れたシフト量ＤＳＦＴi は、フリップフロップ６１９に
保持されている前の画素の復号化後のＣレジスタの符号
状態ＣＴi-1 との加算が加算器６２０において行われ
る。ＤＳＦＴi のビット長をｙビットとすると、ＣＴも
ｙビットで構成され、加算器６２０はｙビット加算器と
なる。上記加算器６２０のキャリー信号ＯＵＴiは、
“１”のときに符号の入力が必要であることを表してい
る。また、上記加算器６２０の結果は、ＣＴi としてＣ
レジスタ演算部６０６に対して符号入力位置を通知す
る。以上のようにＣレジスタ演算部およびＣＴ更新部が
動作することにより、画素ＰＩＸi に関するＣレジスタ
の演算処理が行われる。
【００６７】Ｃレジスタ演算部６０６から出力されたデ
ータＣＨＩＧＨi は、Ａ／Ｃ比較部６０４において、Ａ
レジスタとの比較が行われる。ここで、Ａレジスタの値
は、Ａ−ＬＳＺ［ＳＴ［ＣＸi ］］である。上記Ａ／Ｃ
比較部から出力される信号αi は、Ａ＞ＣＨＩＧＨi の
場合αi ＝１とし、Ａ≦ＣＨＩＧＨi の場合αi ＝０と
する。
ータＣＨＩＧＨi は、Ａ／Ｃ比較部６０４において、Ａ
レジスタとの比較が行われる。ここで、Ａレジスタの値
は、Ａ−ＬＳＺ［ＳＴ［ＣＸi ］］である。上記Ａ／Ｃ
比較部から出力される信号αi は、Ａ＞ＣＨＩＧＨi の
場合αi ＝１とし、Ａ≦ＣＨＩＧＨi の場合αi ＝０と
する。
【００６８】遷移状態更新部６００では、入力されたＣ
Ｘi は図１３において、ＣＸデコード回路６０８と、Ｓ
Ｔ更新回路６０９、ＭＰＳ更新回路６１０へと入力され
る。ＣＸデコード回路では、現ＣＸに対応した信号ＤＥ
ＣＣＸを“０”とするようなＫビットの値のデコード処
理が行われる。ＳＴ更新回路６０９は、符号化時の場合
の回路構成（図４）とほぼ同じような構成になるが、図
４におけるαi の入力が復号化時は排他的ＮＯＲ６１８
の出力となる。ＭＰＳ更新回路６１０は、符号化時の場
合と同様な回路構成（図５）となる。
Ｘi は図１３において、ＣＸデコード回路６０８と、Ｓ
Ｔ更新回路６０９、ＭＰＳ更新回路６１０へと入力され
る。ＣＸデコード回路では、現ＣＸに対応した信号ＤＥ
ＣＣＸを“０”とするようなＫビットの値のデコード処
理が行われる。ＳＴ更新回路６０９は、符号化時の場合
の回路構成（図４）とほぼ同じような構成になるが、図
４におけるαi の入力が復号化時は排他的ＮＯＲ６１８
の出力となる。ＭＰＳ更新回路６１０は、符号化時の場
合と同様な回路構成（図５）となる。
【００６９】上記ＳＴ更新回路６０９およびＭＰＳ更新
回路６１０は、入力されたＣＸi に従ってそれぞれＳＴ
［ＣＸi ］、ＭＰＳ［ＣＸi ］を出力する。また、Ａ／
Ｃ比較部６０４においてαi 、Ａレジスタ演算部６０２
においてβi 、およびγi 、確率遷移テーブルにおいて
ＮＭＰＳ［ＳＴ［ＣＸi ］］、ＮＬＰＳ［ＳＴ［Ｃ
Ｘi ］］の値が決定された後は、符号化処理時と同様に
ＳＴ更新回路およびＭＰＳ更新回路においてそれぞれＳ
Ｔの更新、ＭＰＳの更新が行われる。ＭＰＳ反転回路６
１２もαi 信号がαi とγi の排他的ＮＯＲの演算結果
信号に変わる以外は、符号化処理時と同様な動作を行
う。ＰＩＸ決定回路６１１では、αi とγi の排他的Ｎ
ＯＲの値によりＰＩＸi の決定を行う。αi ＝γi の場
合はＰＩＸi ＝ＭＰＳ［ＣＸi ］とし、αi ≠γi の場
合はＰＩＸi ＝１−ＭＰＳ［ＣＸi ］となる。図１７に
復号化処理時におけるα、β、γの信号の意味とＰＩＸ
の決定条件およびＭＰＳの判定条件、ＳＴ更新条件を表
す。
回路６１０は、入力されたＣＸi に従ってそれぞれＳＴ
［ＣＸi ］、ＭＰＳ［ＣＸi ］を出力する。また、Ａ／
Ｃ比較部６０４においてαi 、Ａレジスタ演算部６０２
においてβi 、およびγi 、確率遷移テーブルにおいて
ＮＭＰＳ［ＳＴ［ＣＸi ］］、ＮＬＰＳ［ＳＴ［Ｃ
Ｘi ］］の値が決定された後は、符号化処理時と同様に
ＳＴ更新回路およびＭＰＳ更新回路においてそれぞれＳ
Ｔの更新、ＭＰＳの更新が行われる。ＭＰＳ反転回路６
１２もαi 信号がαi とγi の排他的ＮＯＲの演算結果
信号に変わる以外は、符号化処理時と同様な動作を行
う。ＰＩＸ決定回路６１１では、αi とγi の排他的Ｎ
ＯＲの値によりＰＩＸi の決定を行う。αi ＝γi の場
合はＰＩＸi ＝ＭＰＳ［ＣＸi ］とし、αi ≠γi の場
合はＰＩＸi ＝１−ＭＰＳ［ＣＸi ］となる。図１７に
復号化処理時におけるα、β、γの信号の意味とＰＩＸ
の決定条件およびＭＰＳの判定条件、ＳＴ更新条件を表
す。
【００７０】確率遷移テーブル６０３およびＡレジスタ
演算部６０２の動作は、符号化処理の場合と同様な動作
を行う。以上の処理により、画素ＰＩＸi に関するＡレ
ジスタの演算、確率状態遷移、ＰＩＸの決定が行われた
ことになる。図１８に本実施形態の復号化処理のタイミ
ングを記す。復号化処理は２クロックで処理を終了する
ことが可能となり、符号化処理時と同様パイプライン処
理的に処理が可能となる。
演算部６０２の動作は、符号化処理の場合と同様な動作
を行う。以上の処理により、画素ＰＩＸi に関するＡレ
ジスタの演算、確率状態遷移、ＰＩＸの決定が行われた
ことになる。図１８に本実施形態の復号化処理のタイミ
ングを記す。復号化処理は２クロックで処理を終了する
ことが可能となり、符号化処理時と同様パイプライン処
理的に処理が可能となる。
【００７１】上記の実施形態によれば、これまでＲＯＭ
やＲＡＭといったデバイスで実現されていた確率推定情
報の更新部分を、論理回路を用いて実現する。この論理
回路を符号化装置または／および復号化装置へ適用する
ことにより、高速でしかも連続して入力されるデータに
対しても遅滞なく処理可能となる。さらに、Ｃレジスタ
内の確定符号ビットのビット幅を演算用ビットのビット
幅、つまり劣勢シンボルの領域幅であるＬＳＺのビット
幅と等しくすることにより、１回の処理での最大符号出
力回数を１回とし、連続して入力されるデータに対して
スムーズに処理が可能となる。
やＲＡＭといったデバイスで実現されていた確率推定情
報の更新部分を、論理回路を用いて実現する。この論理
回路を符号化装置または／および復号化装置へ適用する
ことにより、高速でしかも連続して入力されるデータに
対しても遅滞なく処理可能となる。さらに、Ｃレジスタ
内の確定符号ビットのビット幅を演算用ビットのビット
幅、つまり劣勢シンボルの領域幅であるＬＳＺのビット
幅と等しくすることにより、１回の処理での最大符号出
力回数を１回とし、連続して入力されるデータに対して
スムーズに処理が可能となる。
【００７２】以上が本発明に関する画像復号化の説明で
ある。本実施形態中で使用した整数ｈ、ｙ、Ｋの各変数
は、その条件内で任意に変更が可能であることは明らか
である。尚、上述の実施形態は本発明の好適な実施の一
例である。但し、これに限定されるものではなく、本発
明の要旨を逸脱しない範囲内において種々変形実施が可
能である。例えば、ＳＴ更新部およびＭＰＳ更新部は、
実施形態中ではフリップフロップで構成しているが、ラ
ッチゲート等で構成することも可能である。
ある。本実施形態中で使用した整数ｈ、ｙ、Ｋの各変数
は、その条件内で任意に変更が可能であることは明らか
である。尚、上述の実施形態は本発明の好適な実施の一
例である。但し、これに限定されるものではなく、本発
明の要旨を逸脱しない範囲内において種々変形実施が可
能である。例えば、ＳＴ更新部およびＭＰＳ更新部は、
実施形態中ではフリップフロップで構成しているが、ラ
ッチゲート等で構成することも可能である。
【００７３】
【発明の効果】以上の説明より明らかなように、本発明
の画像信号処理装置は、確率遷移用の状態データの蓄積
および確率遷移テーブルを論理回路で実現している。こ
のため、上記確率推定情報の読み込みおよび書き込みの
サイクルの高速化が行われ、結果的に符号化処理全体の
処理速度が向上化する。
の画像信号処理装置は、確率遷移用の状態データの蓄積
および確率遷移テーブルを論理回路で実現している。こ
のため、上記確率推定情報の読み込みおよび書き込みの
サイクルの高速化が行われ、結果的に符号化処理全体の
処理速度が向上化する。
【００７４】また、符号を生成するＣレジスタのビット
幅をＬＳＺのビットと確定符号ビットのビット幅を等し
くしたために、１画素の符号化における最大符号出力回
数が１回となる。さらに、Ｃレジスタからの符号出力時
の符号状態を検出する信号として、Ａレジスタ演算部に
おいて算出されたシフト量とＣレジスタの確定符号ビッ
トの符号蓄積状態を表すＣＴ値との和を用いている。こ
のことにより、Ｃレジスタのビット幅を余分に大きくす
ることなく、確定したビット位置からスムーズに符号出
力が可能となる。
幅をＬＳＺのビットと確定符号ビットのビット幅を等し
くしたために、１画素の符号化における最大符号出力回
数が１回となる。さらに、Ｃレジスタからの符号出力時
の符号状態を検出する信号として、Ａレジスタ演算部に
おいて算出されたシフト量とＣレジスタの確定符号ビッ
トの符号蓄積状態を表すＣＴ値との和を用いている。こ
のことにより、Ｃレジスタのビット幅を余分に大きくす
ることなく、確定したビット位置からスムーズに符号出
力が可能となる。
【００７５】以上の理由から、本発明を用いた場合、連
続して入力される画素に対して遅滞なく符号化処理を行
うことが可能となり、定速でさらに高速な符号化処理を
実現することができる。また、復号化に関しても同様
に、連続して復号化処理を行い遅滞なく画像を出力する
ことができるため、定速で且つ高速な復号化処理を実現
することが可能となる。
続して入力される画素に対して遅滞なく符号化処理を行
うことが可能となり、定速でさらに高速な符号化処理を
実現することができる。また、復号化に関しても同様
に、連続して復号化処理を行い遅滞なく画像を出力する
ことができるため、定速で且つ高速な復号化処理を実現
することが可能となる。
【図１】本発明の画像信号処理装置の実施形態を示す符
号化装置のブロック図である。
号化装置のブロック図である。
【図２】符号化装置のＰＩＸ比較部の回路構成図であ
る。
る。
【図３】符号化装置の遷移状態更新部の回路ブロック図
である。
である。
【図４】符号化装置のＳＴセレクタの回路ブロック図で
ある。
ある。
【図５】符号化装置のＭＰＳセレクタの回路ブロック図
である。
である。
【図６】符号化装置の確率推定テーブルの回路ブロック
図である。
図である。
【図７】符号化装置のＡレジスタ演算部の回路ブロック
図である。
図である。
【図８】符号化装置のＣレジスタ演算部の回路ブロック
図である。
図である。
【図９】符号化装置のＣＴ更新部の回路ブロック図であ
る。
る。
【図１０】符号化装置のＣレジスタの構成例を示す図で
ある。
ある。
【図１１】符号化装置の符号化タイミング例を示した図
である。
である。
【図１２】復号化装置の回路ブロック図である。
【図１３】復号化装置の遷移状態更新部の回路ブロック
図である。
図である。
【図１４】復号化装置のＣレジスタ演算部の回路ブロッ
ク図である。
ク図である。
【図１５】復号化装置のＣＴ更新部の回路ブロック図で
ある。
ある。
【図１６】復号化装置の符号入力位置の図表である。
【図１７】復号化装置のα、β、γおよび各種条件を示
した図表である。
した図表である。
【図１８】復号化装置の符号化タイミング例を示した図
である。
である。
【図１９】符号化装置のα、β、γおよび各種条件を示
した図表である。
した図表である。
【図２０】従来の算術符号化の手順例を示したフローチ
ャートである。
ャートである。
【図２１】従来の算術符号化の符号化処理のフローチャ
ートである。
ートである。
【図２２】従来の算術符号化の正規化処理のフローチャ
ートである。
ートである。
１００ ＰＩＸ比較部 １０１ 遷移状態更新部 １０２ Ａレジスタ演算部 １０３ 確率遷移テーブル １０４、１０８ フリップフロップ １０５ Ｃレジスタ演算部 １０６ ＣＴ更新部 １０７ 符号抽出部 １０９ 排他的ＮＯＲゲート ２００ ＣＸデコード回路 ２０１ ＭＰＳ反転回路 ２０２ ＳＴ更新回路 ２０３ ＭＰＳ更新回路 ２０４、２０５ セレクタ ２０７、２０８ ＮＯＲゲート ２０６ フリップフロップ ２０９ ＳＴセレクタ ２１０ セレクタ ２１１ フリップフロップ ２１２ ＭＰＳセレクタ ３００ ＬＳＺセレクタ ３０１ ＮＭＰＳセレクタ ３０２ ＮＬＰＳセレクタ ３０３ ＳＷＴＣＨセレクタ ３０４ フリップフロップ ３０５ Ａレジスタ減算制御部 ３０６ シフト回路 ３０７ シフト量決定回路 ３０８ Ａレジスタ比較回路 ４００ フリップフロップ ４０１ 加算器 ４０２ セレクタ ４０３ シフト回路 ４０４ マスク回路 ４０５ 排他的ＯＲ ５００ 加算器 ５０１ フリップフロップ ５０２、５０３ フリップフロップ ５０４ シフト回路 ６００ 遷移状態更新部 ６０２ Ａレジスタ演算部 ６０３ 確率遷移テーブル ６０４ Ａ／Ｃ比較部 ６０５ フリップフロップ ６０６ Ｃレジスタ演算部 ６０７ ＣＴ更新部 ６０８ ＣＸデコード回路 ６０９ ＳＴ更新回路 ６１０ ＭＰＳ更新回路 ６１１ ＰＩＸ決定回路 ６１２ ＭＰＳ反転回路 ６１３ 符号入力回路 ６１４ フリップフロップ ６１５ 減算器 ６１６ セレクタ ６１７ シフト回路 ６１８ 排他的ＮＯＲ ６１９、６２１ フリップフロップ ６２０ 加算器
Claims (10)
- 【請求項１】 各コンテキスト（ＣＸ）に対応するステ
ータス（ＳＴ）値やＣＸの優勢確率シンボル（ＭＰＳ）
値の保持／更新を行う遷移状態更新部と、 ＡレジスタとＬＰＳの出現確率（ＬＳＺ）との減算やＡ
レジスタのシフトを行うＡレジスタ演算部と、 入力されるＳＴの値に応じて対応するＬＳＺ、ＭＰＳの
場合の次の遷移先（ＮＭＰＳ）、ＰＩＸがＬＰＳの場合
の次の遷移先（ＮＬＰＳ）、ＭＰＳ値の反転の発生（Ｓ
ＷＴＣＨ）の値を出力する確率遷移テーブルと、入力された画素（ＰＩＸ）がＭＰＳであるかＬＰＳであ
るかを判定するＰＩＸ比較部と、 前記Ａレジスタ演算部とＰＩＸ比較部とから出力された
データのタイミングを調整するフリップフロップと、前記フリップフロップで調整されたデータに基づき Ｃレ
ジスタとＡレジスタの加減算やＣレジスタのシフトを行
うＣレジスタ演算部と、前記フリップフロップで調整されたデータに基づき 信号
入出力のタイミングを生成するＣＴ更新部と、前記Ｃレジスタから符号を抽出し出力する符号出力部
と、 を有して構成され、符号化処理または／および復号化処
理に適応可能とされた確率推定情報処理回路を具備した
ことを特徴とする画像信号処理装置。 - 【請求項２】 前記確率推定情報処理回路は、さらに、
前記Ａレジスタの値と前記Ｃレジスタ中の演算用ビット
中の値との比較を行い、ＰＩＸがＭＰＳであるかＬＰＳ
であるかを決定するＡ／Ｃ比較部を有して構成されたこ
とを特徴とする請求項１に記載の画像信号処理装置。 - 【請求項３】 前記遷移状態更新部は、ＣＸ値のデコー
ドを行うＣＸデコード回路、ＳＷＴＣＨの値に従ってＭ
ＰＳの反転を行うＭＰＳ反転回路、入力されたＣＸに対
応するＳＴ［ＣＸ］の出力および次の画素の符号化のた
めに対応するＣＸの遷移状態の更新を行うＳＴ更新回
路、入力されたＣＸに対応するＭＰＳ［ＣＸ］の出力お
よび次の画素の符号化のために対応するＣＸのＭＰＳ値
の更新を行うＭＰＳ更新回路から構成されたことを特徴
とする請求項１に記載の画像信号処理装置。 - 【請求項４】 前記遷移状態更新部は、ＣＸの値のデコ
ードを行うＣＸデコード回路、ＳＷＴＣＨの値に応じて
ＭＰＳの反転を行うＭＰＳ反転回路、復号化結果である
画素を算出するＰＩＸ決定回路、ＣＸに対応するＳＴ値
ＳＴ［ＣＸ］の出力および次の画素の符号化のために対
応するＣＸの状態の更新を行うＳＴ更新回路、ＣＸに対
応するＭＰＳ値ＭＰＳ［ＣＸ］の出力および次の画素の
符号化のために対応するＣＸのＭＰＳ値の更新を行うＭ
ＰＳ更新回路、ＰＩＸ決定やＭＰＳ反転および状態遷移
の条件を生成する排他的ＮＯＲから構成されたことを特
徴とする請求項１に記載の画像信号処理装置。 - 【請求項５】 前記Ａレジスタ演算部は、Ａレジスタの
値の保持／更新を行うフリップフロップ、Ａレジスタの
減算の制御を行うＡレジスタ減算制御部、Ａ−ＬＳＺの
値とＬＳＺの値との比較を行うＡレジスタ比較回路、入
力されたＡレジスタの値からシフト量を算出するシフト
量決定部、前記シフト量決定部から出力されたシフト量
に従ってＡレジスタのシフトを行うシフト回路から構成
されたことを特徴とする請求項１に記載の画像信号処理
装置。 - 【請求項６】 前記確率遷移テーブルは、入力されたＳ
Ｔ値に対応したＬＳＺおよび、ＮＭＰＳ、ＮＬＰＳ、Ｓ
ＷＴＣＨの各値を出力するＬＳＺセレクタ、ＮＭＰＳセ
レクタ、ＮＬＰＳセレクタ、ＳＷＴＣＨセレクタから構
成されたことを特徴とする請求項１に記載の画像信号処
理装置。 - 【請求項７】 前記Ｃレジスタ演算部は、Ｃレジスタの
値の保持／更新を行うフリップフロップ、Ｃレジスタの
値とＡレジスタの値の加算を行う加算器、Ｃレジスタの
値として前記加算器の出力を使用するか、前記フリップ
フロップの出力を直接使用するかを選択するセレクタ、
前記セレクタの制御信号を生成する排他的ＯＲ、Ａレジ
スタ演算回路によって算出されたシフト量に従ってＣレ
ジスタのシフトを行うシフト回路、符号出力が発生した
場合に出力した符号部分にあたるビットの「０」クリア
を行うマスク回路から構成されたことを特徴とする請求
項１に記載の画像信号処理装置。 - 【請求項８】 前記ＣＴ更新部は、Ａレジスタ演算部で
算出されたシフト量とフリップフロップから出力される
ＣＴ値との加算を行う加算器、ＣＴ値の保持を行うフリ
ップフロップ、前記加算器の出力信号のタイミングの調
整を行うフリップフロップから構成されたことを特徴と
する請求項１に記載の画像信号処理装置。 - 【請求項９】 前記符号抽出部は、前記ＣＴ更新部から
出力されるＣＴに従ってＣレジスタから符号を抽出する
シフト回路で構成されたことを特徴とする請求項８に記
載の画像信号処理装置。 - 【請求項１０】 前記ＰＩＸ比較部は、排他的ＮＯＲゲ
ート回路を用いて構成されたことを特徴とする請求項１
に記載の画像信号処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30462898A JP3185769B2 (ja) | 1998-10-26 | 1998-10-26 | 画像信号処理装置 |
| EP19990121252 EP0998127A3 (en) | 1998-10-26 | 1999-10-25 | Image signal processing device |
| US09/426,714 US6549665B1 (en) | 1998-10-26 | 1999-10-26 | Image signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30462898A JP3185769B2 (ja) | 1998-10-26 | 1998-10-26 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134479A JP2000134479A (ja) | 2000-05-12 |
| JP3185769B2 true JP3185769B2 (ja) | 2001-07-11 |
Family
ID=17935330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30462898A Expired - Fee Related JP3185769B2 (ja) | 1998-10-26 | 1998-10-26 | 画像信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6549665B1 (ja) |
| EP (1) | EP0998127A3 (ja) |
| JP (1) | JP3185769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016954A (ja) * | 2011-07-01 | 2013-01-24 | Nec Engineering Ltd | 算術符号化方法及び算術符号化装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853710B2 (ja) * | 2002-07-15 | 2006-12-06 | Ｎｅｃアクセステクニカ株式会社 | ディジタル画像符号化装置およびディジタル画像符号化方法 |
| ES2586409T3 (es) * | 2002-09-20 | 2016-10-14 | Ntt Docomo, Inc. | Método y aparato para codificación y decodificación aritmética |
| US7283073B2 (en) * | 2005-12-19 | 2007-10-16 | Primax Electronics Ltd. | System for speeding up the arithmetic coding processing and method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69020424T2 (de) * | 1989-04-26 | 1995-11-09 | Canon Kk | Bildkodierverfahren. |
| EP0523939B1 (en) * | 1991-07-15 | 1998-10-07 | Canon Kabushiki Kaisha | Image encoding |
| JP3184670B2 (ja) | 1992-07-31 | 2001-07-09 | キヤノン株式会社 | 画像符号化装置 |
| EP0581571B1 (en) | 1992-07-31 | 1998-07-08 | Canon Kabushiki Kaisha | Imaging coding device and method |
| DE69320147T2 (de) * | 1992-11-13 | 1999-01-14 | Canon Kk | Vorrichtung zur Bildkodierung |
| JP3219571B2 (ja) | 1992-11-13 | 2001-10-15 | キヤノン株式会社 | 画像符号化装置及び方法 |
| JP3225763B2 (ja) | 1994-11-28 | 2001-11-05 | 富士ゼロックス株式会社 | 符号化装置および復号化装置 |
-
1998
- 1998-10-26 JP JP30462898A patent/JP3185769B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-25 EP EP19990121252 patent/EP0998127A3/en not_active Ceased
- 1999-10-26 US US09/426,714 patent/US6549665B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016954A (ja) * | 2011-07-01 | 2013-01-24 | Nec Engineering Ltd | 算術符号化方法及び算術符号化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0998127A2 (en) | 2000-05-03 |
| JP2000134479A (ja) | 2000-05-12 |
| EP0998127A3 (en) | 2004-09-29 |
| US6549665B1 (en) | 2003-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839974B2 (ja) | 符号化装置 | |
| JP2008118307A (ja) | 符号化装置及びその制御方法 | |
| JP3684128B2 (ja) | 算術符号化／復号化方法ならびに算術符号化／復号化装置 | |
| CN110049333B (zh) | 一种jpeg_ls图像压缩输出编码码流拼接系统及方法 | |
| JP3621512B2 (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法 | |
| JP3185769B2 (ja) | 画像信号処理装置 | |
| JP3787389B2 (ja) | 画像処理装置、及び方法、及びその方法を記憶した記憶媒体 | |
| JPH104557A (ja) | 画像処理装置、及び方法、及びその方法を記憶した記憶媒体 | |
| JP3139460B2 (ja) | ２値文書画像の符号化方法および符号化装置 | |
| JPH06121172A (ja) | 画像符号化装置 | |
| JP2872334B2 (ja) | カラー画像の符号化装置 | |
| JP3146109B2 (ja) | 二値画像符号化装置 | |
| JP4936574B2 (ja) | 符号化装置及びその制御方法 | |
| JP3127513B2 (ja) | 符号化装置 | |
| JP3124890B2 (ja) | 二値画像符号化装置 | |
| JP3235510B2 (ja) | 符号化方法及び符号化装置、復号化方法及び復号化装置 | |
| JP2952007B2 (ja) | 画像符号化装置 | |
| JP3847891B2 (ja) | 符号化装置及び方法及び方法を記憶した記憶媒体 | |
| JP2729165B2 (ja) | 画像処理装置及びその処理方法 | |
| JP2007295130A (ja) | 画像データ符号化装置、プログラム、コンピュータ読み取り可能な記録媒体、及び画像データ符号化方法 | |
| JP2623891B2 (ja) | データ圧縮装置及びその方法 | |
| JP2675903B2 (ja) | 画像符号化方式 | |
| JP3095947B2 (ja) | 画像符号化装置 | |
| JP3084187B2 (ja) | ２値画像符号化装置及び２値画像復号化装置 | |
| JP3223118B2 (ja) | 画像符号化装置、画像復号化装置、及び画像符号化・復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |